KR20070113520A - 혼합형 주파수 보상회로 및 이를 구비한 제어회로 - Google Patents

혼합형 주파수 보상회로 및 이를 구비한 제어회로 Download PDF

Info

Publication number
KR20070113520A
KR20070113520A KR1020060046490A KR20060046490A KR20070113520A KR 20070113520 A KR20070113520 A KR 20070113520A KR 1020060046490 A KR1020060046490 A KR 1020060046490A KR 20060046490 A KR20060046490 A KR 20060046490A KR 20070113520 A KR20070113520 A KR 20070113520A
Authority
KR
South Korea
Prior art keywords
voltage
frequency compensation
compensation circuit
circuit
voltage signal
Prior art date
Application number
KR1020060046490A
Other languages
English (en)
Other versions
KR101278951B1 (ko
Inventor
정상화
김동희
이경구
이동훈
Original Assignee
페어차일드코리아반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 페어차일드코리아반도체 주식회사 filed Critical 페어차일드코리아반도체 주식회사
Priority to KR1020060046490A priority Critical patent/KR101278951B1/ko
Priority to US11/805,872 priority patent/US7777464B2/en
Publication of KR20070113520A publication Critical patent/KR20070113520A/ko
Application granted granted Critical
Publication of KR101278951B1 publication Critical patent/KR101278951B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

전압 증폭기형 주파수 보상회로의 부분회로와 트랜스컨덕턴스 증폭기형 주파수 보상회로의 부분회로를 구비한 혼합형 주파수 보상회로가 개시되어 있다. 혼합형 주파수 보상회로는 전압 증폭기형 주파수 보상회로의 적분 성분 서브회로 및 트랜스컨덕턴스 증폭기형 주파수 보상회로의 비례 성분 서브회로를 구비한다. 전압 증폭기형 주파수 보상회로의 적분 성분 서브회로는 입력 전압신호를 전압 모드로 증폭하고 주파수 특성을 보상하고, 트랜스컨덕턴스 증폭기형 주파수 보상회로의 비례 성분 서브회로는 상기 입력 전압신호를 전류 모드로 증폭하고 주파수 특성을 보상한다. 따라서, 혼합형 주파수 보상회로에 포함된 주파수 보상용 커패시터의 커패시턴스가 작고 주파수 보상용 저항의 저항 값이 작으므로, 반도체 집적회로에 내장하기에 용이하다.

Description

혼합형 주파수 보상회로 및 이를 구비한 제어회로{MIXED TYPE FREQUENCY COMPENSATING CIRCUIT AND CONTROL CIRCUIT HAVING THE SAME}
도 1은 전압 증폭기형 주파수 보상회로를 구비하는 종래의 DC-DC 컨버터를 나타내는 회로도이다.
도 2a는 도 1의 DC-DC 컨버터에 포함되어 있는 전압 증폭기형 주파수 보상회로의 적분 성분(integral component) 서브회로를 나타내는 회로도이다.
도 2b는 도 1의 DC-DC 컨버터에 포함되어 있는 전압 증폭기형 주파수 보상회로의 비례 성분(proportional component) 서브회로를 나타내는 회로도이다.
도 2c는 도 1의 DC-DC 컨버터에 포함되어 있는 주파수 보상회로의 전압이득 대 주파수를 나타내는 그래프이다.
도 3은 트랜스컨덕턴스 증폭기형 주파수 보상회로를 나타내는 회로도이다.
도 4a는 도 3에 도시되어 있는 트랜스컨덕턴스 증폭기형 주파수 보상회로의 적분 성분 서브회로를 나타내는 회로도이다.
도 4b는 도 3에 도시되어 있는 트랜스컨덕턴스 증폭기형 주파수 보상회로의 비례 성분 서브회로를 나타내는 회로도이다.
도 5는 도 3에 도시되어 있는 주파수 보상회로의 전압이득 대 주파수를 나타내는 그래프이다.
도 6은 본 발명의 하나의 실시예에 따른 혼합형(mixed type) 주파수 보상회로를 나타내는 회로도이다.
도 7은 도 6의 혼합형 주파수 보상회로의 전압이득을 나타내는 그래프이다.
도 8은 도 6의 혼합형 주파수 보상회로를 포함하는 DC-DC 컨버터의 하나의 실시예를 나타내는 회로도이다.
도 9a와 도 9b는 각각 종래기술과 본 발명에 따른 주파수 보상회로의 출력신호의 파형을 나타내는 그래프이다.
도 10a와 도 10b는 각각 종래기술과 본 발명에 따른 DC-DC 컨버터 출력신호의 파형을 나타내는 그래프이다.
* 도면의 주요부분에 대한 부호의 설명 *
100, 1000 : DC-DC 컨버터
110 : 전압 증폭기형 주파수 보상회로
111, 1113 : 연산증폭기
120, 1120 : 전류 검출회로
130, 1130 : 비교기
140, 1140 : RS-플립플롭
150, 1150 : 버퍼
210 : 트랜스컨덕턴스 증폭기형 주파수 보상회로
211, 1111 : 트랜스컨덕턴스 증폭기
1100 : 제어회로
본 발명은 주파수 보상회로에 관한 것으로, 특히 혼합형 주파수 보상회로에 관한 것이다.
도 1은 전압 증폭기형 주파수 보상회로를 구비하는 종래의 DC-DC 컨버터를 나타내는 회로도이다. 도 1에 도시된 DC-DC 컨버터는 직류 입력전압(VIN)보다 낮은 직류 출력전압(VOUT)을 발생시키는 벅(BUCK) 형 DC-DC 컨버터이다.
도 1을 참조하면, DC-DC 컨버터(100)는 직류 전압원(VS), 스위칭 트랜지스터(MN1), 다이오드(D1), 인덕터(L1), 커패시터(C1), 저항(RL), 주파수 보상회로(110), 전류 검출회로(120), 비교기(130), RS-플립플롭(140), 및 버퍼(1150)를 구비한다.
스위칭 트랜지스터(MN1)는 게이트 구동신호(VG)에 응답하여 구동되며 입력전압(VIN)을 노드(N11)에 제공한다. 다이오드(D1)는 노드(N11)에 결합된 캐소드와 접지(GND)에 결합된 애노드를 가진다. 인덕터(L1)는 노드(N11)와 노드(N12) 사이에 결합되어 있다. 커패시터(C1)는 노드(N12)와 접지(GND) 사이에 결합되어 있다. 저항(RL)은 부하저항으로서 노드(N12)와 접지(GND) 사이에 결합되어 있다.
주파수 보상회로(110), 전류 검출회로(120), 비교기(130), RS-플립플롭(140), 및 버퍼(150)는 DC-DC 컨버터(100) 등에 포함되어 있는 스위칭 트랜지스터(MN1)를 구동하는 제어회로를 구성한다. 제어회로는 게이트 구동신호(VG)를 발생 시켜 스위칭 트랜지스터(MN1)의 게이트에 제공한다.
주파수 보상회로(110)는 연산증폭기(111), 피드백 저항들(RF1, RF2), 저항(RC1, RC2), 및 커패시터(CC1)를 구비한다. 주파수 보상회로(110)는 전압 증폭기형 주파수 보상회로로서 피드백 전압신호(VFB)를 증폭하여 보상전압 신호(VC)를 발생시킨다.
전류 검출회로(120)는 스위칭 트랜지스터(MN1)에 흐르는 전류를 검출하여 검출전압 신호(VSEN1)를 발생시킨다. 비교기(130)는 주파수 보상회로(110)의 출력신호(VC)의 전압 레벨과 검출전압 신호(VSEN1)의 전압 레벨을 비교한다. 비교기(130)의 출력신호는 RS-플립플롭(140)의 리셋(reset) 단자에 입력된다. RS-플립플롭(1140)의 셋(set) 단자에는 클럭신호(CLK)가 인가된다. 버퍼(150)는 RS-플립플롭(140)의 출력신호를 버퍼링하여 게이트 구동신호(VG)를 발생시킨다. 게이트 구동신호(VG)는 스위칭 트랜지스터(MN1)의 게이트에 인가된다.
도 1의 DC-DC 컨버터에 포함되어 있는 주파수 보상회로(110)는 전압 증폭기형(voltage amplifier type) 주파수 보상회로이다. 도 1에 포함된 전압 증폭기형 주파수 보상회로(110) 내에 있는 주파수 보상을 위해 삽입된 커패시터(CC1)는 작은 값의 커패시턴스를 가지지만 저항(RC1)은 큰 값의 저항을 가진다. 예를 들면, CC1은 10 pF의 커패시턴스를 가지고, RC1은 15.9 MΩ의 저항 값을 가질 수 있다. 10 PF의 커패시턴스를 가지는 커패시터는 반도체 집적회로에 내장하기 용이하지만, 15.9 MΩ의 저항 값을 가지는 저항은 반도체 집적회로의 칩 면적을 많이 차지하므로 반도체 집적회로에 내장하기 어렵다.
전압 증폭기형 주파수 보상회로(110)는 도 2a에 도시된 적분성분(integral component) 서브회로(110a)와 비례성분(proportional component) 서브회로(110b)가 중첩된(superposed) 회로로 볼 수 있다.
도 2a의 적분성분 서브회로(110a)에서 연산증폭기(111)의 출력단자와 반전 입력단자 사이에 커패시터(CC1)만 결합되어 있고 저항(RC1)은 결합되어 있지 않다. 도 2b의 비례성분 서브회로(110b)에서 연산증폭기(111)의 출력단자와 반전 입력단자 사이에 저항(RC1)만 결합되어 있고 커패시터(CC1)는 결합되어 있지 않다.
도 2c는 도 1의 DC-DC 컨버터에 포함되어 있는 주파수 보상회로(110)의 전압이득 대 주파수를 나타내는 그래프이다. 도 2c를 참조하면, 전압이득(AV)은 Ao를 유지하다가 폴 주파수(fp)에서 줄어들기 시작하여 제로 주파수(fz)에서부터 RC1/RC2의 값을 유지한다. 폴 주파수(fp)는 fp = 1/{2π(Ao * RC2 * CC1)}이고, 제로 주파수(fz)는 fz = 1/{2π(RC1 * CC1)}이다. 여기서, Ao는 연산증폭기(111)의 개방 루프이득(open loop gain)을 나타낸다.
도 3은 트랜스컨덕턴스 증폭기형(transconductance amplifier type) 주파수 보상회로(210)를 나타내는 회로도이다. 도 3의 트랜스컨덕턴스 증폭기형 주파수 보상회로(210)는 도 1의 DC-DC 컨버터에 포함된 전압 증폭기형 주파수 보상회로(110) 대신 사용할 수 있다.
주파수 보상회로(210)는 트랜스컨덕턴스 증폭기(211), 피드백 저항들(RF1, RF2), 저항(RC3), 및 커패시터(CC3)를 구비한다. 주파수 보상회로(210)는 트랜스컨덕턴스 증폭기형 주파수 보상회로로서 피드백 전압신호(VFB)를 증폭하여 보상전압 신호(VC)를 발생시킨다.
도 3의 트랜스컨덕턴스 증폭기형 주파수 보상회로(210) 내에 있는 주파수 보상을 위해 삽입된 저항(RC3)은 작은 값의 저항을 가지지만 커패시터(CC3)는 큰 값의 커패시턴스를 가진다. 예를 들면, RC1은 191 kΩ의 저항 값을 가질 수 있고 CC1은 830 pF의 커패시턴스를 가질 수 있다. 191 kΩ의 저항 값을 가지는 저항은 반도체 집적회로에 내장하기 용이하지만, 830 pF의 커패시턴스를 가지는 커패시터는 반도체 집적회로의 칩 면적을 많이 차지하므로 반도체 집적회로에 내장하기 어렵다.
트랜스컨덕턴스 증폭기형 주파수 보상회로(210)는 도 4a에 도시된 적분성분(integral component) 서브회로(210a)와 비례성분(proportional component) 서브회로(210b)가 중첩된(superposed) 회로로 볼 수 있다.
도 4a의 적분성분 서브회로(210a)에서 트랜스컨덕턴스 증폭기(211)의 출력단자와 접지 사이에 커패시터(CC3)만 결합되어 있고 저항(RC3)은 결합되어 있지 않다. 도 4b의 비례성분 서브회로(210b)에서 트랜스컨덕턴스 증폭기(211)의 출력단자와 접지 사이에 저항(RC3)만 결합되어 있고 커패시터(CC3)는 결합되어 있지 않다.
도 5는 도 3에 도시되어 있는 주파수 보상회로(210)의 전압이득 대 주파수를 나타내는 그래프이다. 도 5를 참조하면, 전압이득(AV)은 gm * ro 값을 유지하다가 폴 주파수(fp)에서 줄어들기 시작하고 제로 주파수(fz)에서 줄어들기가 멈추고 gm * RC3 값을 유지한다. 폴 주파수(fp)는 fp = 1/{2π(ro * CC3)}이고, 제로 주파수(fz)는 fz = 1/{2π(RC3 * CC3)}이다. 여기서, gm은 트랜스컨덕턴스 증폭기(211)의 트랜스컨덕턴스를 나타내고 ro는 트랜스컨덕턴스 증폭기(211)의 출력저항을 나 타낸다.
도 3의 트랜스컨덕턴스 증폭기형 주파수 보상회로(210)에서, 트랜스컨덕턴스 증폭기(211)의 트랜스컨덕턴스(gm)의 값이 gm = 200 * 10-6 A/V, RC3 = 191 kΩ, CC3 = 830 pF 일 때, 제로 주파수(fz)는 fz = 1/{2π(RC3 * CC3)}로 나타낼 수 있으며, 약 1 kHz의 값을 가진다. 전압이득(AV)은 AV = gm * RC3로 나타낼 수 있으며, 약 31.6 dB (= 20 log 38)이 된다.
상기와 같이, 도 1의 DC-DC 컨버터에 포함된 전압 증폭기형 주파수 보상회로(110)에서 주파수 보상용으로 삽입된 저항(RC1)은 매우 큰 저항 값, 예를 들면 15.9 MΩ의 저항 값을 가지므로, 저항(RC1)을 반도체 집적회로에 내장하는 데 어려움이 있다. 또한, 도 3의 트랜스컨덕턴스 증폭기형 주파수 보상회로(210)에서 주파수 보상용으로 삽입된 커패시터(CC3)는 매우 큰 커패시턴스, 예를 들면 830 pF의 커패시턴스를 가지므로, 커패시터(CC3)를 반도체 집적회로에 내장하는 데 어려움이 있다.
따라서, 주파수 보상을 위해 주파수 보상회로에 삽입되는 커패시터와 저항을 반도체 집적회로에 내장할 수 있는 주파수 보상회로가 요구된다.
본 발명의 목적은 반도체 집적회로에 내장할 수 있는 주파수 보상용 커패시터와 저항을 구비한 혼합형 주파수 보상회로를 제공하는 것이다.
본 발명의 다른 목적은 혼합형 주파수 보상회로를 구비한 제어회로를 제공하 는 것이다.
본 발명의 또 다른 목적은 혼합형 주파수 보상회로를 구비한 DC-DC 컨버터를 제공하는 것이다.
본 발명의 또 다른 목적은 반도체 집적회로에 내장할 수 있는 주파수 보상용 커패시터와 저항을 구비한 혼합형 주파수 보상회로의 제어방법을 제공하는 것이다.
본 발명의 또 다른 목적은 혼합형 주파수 보상회로를 구비한 DC-DC 컨버터의 제어방법을 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명의 하나의 실시형태에 따른 혼합형 주파수 보상회로는 전압 증폭기형 주파수 보상회로의 적분 성분 서브회로 및 트랜스컨덕턴스 증폭기형 주파수 보상회로의 비례 성분 서브회로를 구비한다.
전압 증폭기형 주파수 보상회로의 적분 성분 서브회로는 입력 전압신호를 전압 모드로 증폭하고 주파수 특성을 보상하고, 트랜스컨덕턴스 증폭기형 주파수 보상회로의 비례 성분 서브회로는 상기 입력 전압신호를 전류 모드로 증폭하고 주파수 특성을 보상한다.
본 발명의 하나의 실시예에 따르면, 상기 혼합형 주파수 보상회로는 트랜스컨덕턴스 증폭기, 제 1 저항, 제 2 저항, 연산증폭기, 및 제 1 커패시터를 구비한다.
트랜스컨덕턴스 증폭기는 상기 입력 전압신호가 인가되는 제 1 입력단자와 기준전압이 인가되는 제 2 입력단자를 가지고 상기 입력 전압신호를 전류 모드로 증폭하여 출력 노드에 출력한다. 제 1 저항은 상기 출력 노드와 제 1 노드 사이에 결합되어 있고, 제 2 저항은 상기 입력 전압신호가 인가되는 제 1 단자를 가진다. 연산증폭기는 상기 제 2 저항의 제 2 단자에 결합된 제 1 입력단자와 상기 기준전압이 인가되는 제 2 입력단자와 상기 제 1 노드에 결합된 출력단자를 가지고 상기 입력 전압신호를 전압 모드로 증폭하여 상기 제 1 노드에 출력한다. 제 1 커패시터는 상기 제 1 노드와 상기 연산증폭기의 상기 제 1 입력단자 사이에 결합되어 있다.
상기 트랜스 컨덕턴스 증폭기 및 상기 제 1 저항은 상기 트랜스컨덕턴스 증폭기형 주파수 보상회로의 비례 성분 서브회로를 구성하고, 상기 연산증폭기, 상기 제 2 저항 및 상기 제 1 커패시터는 상기 전압 증폭기형 주파수 보상회로의 적분 성분 서브회로를 구성한다.
상기 제 1 저항은 1 MΩ 이하의 저항 값을 가지고 반도체 집적회로에 내장할 수 있고, 상기 제 1 커패시터는 100 pF 이하의 커패시턴스를 가지고 반도체 집적회로에 내장할 수 있다.
본 발명의 하나의 실시예에 따르면, 상기 피드백 전압신호는 DC-DC 컨버터의 출력전압에 기초하여 발생되는 전압신호일 수 있다.
본 발명의 하나의 실시형태에 따른 제어회로는 혼합형 주파수 보상회로, 전류 검출회로, 비교기, 및 펄스폭 변조회로를 구비한다.
혼합형 주파수 보상회로는 피드백 전압신호를 증폭하고 주파수 특성을 보상하여 보상전압 신호를 발생시킨다. 전류 검출회로는 스위칭 트랜지스터에 흐르는 전류를 검출하여 제 1 검출전압 신호를 발생시킨다. 비교기는 상기 보상전압 신호의 전압 레벨과 상기 제 1 검출전압 신호의 전압 레벨을 비교하고 비교신호를 발생시킨다. 펄스폭 변조회로는 클럭신호와 상기 비교신호에 기초하여 변화하는 펄스폭을 가지는 게이트 구동신호를 발생시킨다.
본 발명의 하나의 실시예에 따르면, 상기 펄스폭 변조회로는 플립플롭을 포함할 수 있다.
본 발명의 하나의 실시예에 따르면, 상기 제어회로는 상기 펄스폭 변조회로의 출력신호를 버퍼링하여 상기 게이트 구동신호를 발생시키는 버퍼를 더 구비할 수 있다.
상기 혼합형 주파수 보상회로는 전압 증폭기형 주파수 보상회로의 적분 성분 서브회로 및 트랜스컨덕턴스 증폭기형 주파수 보상회로의 비례 성분 서브회로를 구비한다.
전압 증폭기형 주파수 보상회로의 적분 성분 서브회로는 입력 전압신호를 전압 모드로 증폭하고 주파수 특성을 보상하고, 트랜스컨덕턴스 증폭기형 주파수 보상회로의 비례 성분 서브회로는 상기 입력 전압신호를 전류 모드로 증폭하고 주파수 특성을 보상한다.
상기 제 1 저항은 1 MΩ 이하의 저항 값을 가지고 반도체 집적회로에 내장할 수 있고, 상기 제 1 커패시터는 100 pF 이하의 커패시턴스를 가지고 반도체 집적회로에 내장할 수 있다.
본 발명의 하나의 실시예에 따르면, 상기 피드백 전압신호는 DC-DC 컨버터의 출력전압에 기초하여 발생되는 전압신호일 수 있다.
본 발명의 하나의 실시형태에 따른 DC-DC 컨버터는 직류 입력전압이 인가되는 입력노드, 스위칭 트랜지스터, 다이오드, 인덕터, 제 1 커패시터, 및 제어회로를 구비한다.
스위칭 트랜지스터는 상기 입력노드와 제 1 노드 사이에 결합되어 있고, 게이트 구동신호에 응답하여 구동된다. 다이오드는 상기 제 1 노드에 결합된 캐소드와 제 1 전원전압에 결합된 애노드를 가진다. 인덕터는 상기 제 1 노드와 출력노드 사이에 결합되어 있다. 제 1 커패시터는 상기 출력노드와 상기 제 1 전원전압사이에 결합되어 있다. 제어회로는 혼합형 주파수 보상회로를 구비하고, 상기 스위칭 트랜지스터에 흐르는 전류, 상기 출력노드의 전압, 및 클럭신호에 응답하여 변화하는 펄스폭을 가지는 상기 게이트 구동신호를 발생시킨다.
본 발명의 하나의 실시예에 따르면, 상기 제어회로는 혼합형 주파수 보상회로, 전류 검출회로, 비교기, 및 펄스폭 변조회로를 구비한다.
혼합형 주파수 보상회로는 출력노드의 전압에 비례하는 피드백 전압신호를 증폭하고 주파수 특성을 보상하여 보상전압 신호를 발생시킨다. 전류 검출회로는 스위칭 트랜지스터에 흐르는 전류를 검출하여 제 1 검출전압 신호를 발생시킨다. 비교기는 상기 보상전압 신호와 상기 제 1 검출전압 신호를 비교하고 비교신호를 발생시킨다. 펄스폭 변조회로는 클럭신호와 상기 비교신호에 기초하여 변화하는 펄스폭을 가지는 게이트 구동신호를 발생시킨다.
본 발명의 하나의 실시예에 따르면, 상기 펄스폭 변조회로는 플립플롭을 포 함할 수 있다.
본 발명의 하나의 실시예에 따르면, 상기 제어회로는 상기 펄스폭 변조회로의 출력신호를 버퍼링하여 상기 게이트 구동신호를 발생시키는 버퍼를 더 구비할 수 있다.
본 발명의 하나의 실시형태에 따른 혼합형 주파수 보상회로의 제어방법은 전압 증폭기형 주파수 보상회로의 적분 성분 서브회로를 사용하여 피드백 전압 신호의 주파수 특성을 보상하는 단계, 및 트랜스컨덕턴스 증폭기형 주파수 보상회로의 비례 성분 서브회로를 사용하여 상기 피드백 전압 신호의 주파수 특성을 보상하는 단계를 포함한다.
본 발명의 하나의 실시형태에 따른 DC-DC 컨버터의 제어방법은 피드백 전압신호를 전압 모드와 전류 모드를 사용하여 증폭하고 보상전압 신호를 발생시키는 단계, 스위칭 트랜지스터에 흐르는 전류를 검출하여 제 1 검출전압 신호를 발생시키는 단계, 상기 보상전압 신호의 전압 레벨과 상기 제 1 검출전압 신호의 전압 레벨을 비교하고 비교신호를 발생시키는 단계, 및 클럭신호와 상기 비교신호에 기초하여 변화하는 펄스폭을 가지는 게이트 구동신호를 발생시키는 단계를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 설명한다.
도 6은 본 발명의 하나의 실시예에 따른 혼합형(mixed type) 주파수 보상회로를 나타내는 회로도이다.
도 6을 참조하면, 혼합형 주파수 보상회로(310)는 트랜스컨덕턴스 증폭기(311), 저항(RC4), 연산증폭기(313), 커패시터(CC4), 및 저항(RC5)을 구비한다. 또한, 혼합형 주파수 보상회로(310)는 저항들(RF1, RF2)로 구성되고 피드백 전압(VFB)을 발생시키는 분배회로를 구비한다. 혼합형 주파수 보상회로(211)는 피드백 전압신호(VFB)를 증폭하고 주파수 보상하여 보상전압 신호(VC)를 발생시킨다. 피드백 전압(VFB)은 예를 들면 DC-DC 컨버터의 출력전압(VOUT)이 저항들(RF1, RF2)에 의해 분배된 전압일 수 있다.
트랜스컨덕턴스 증폭기(311)는 피드백 전압신호(VFB)가 인가되는 반전 입력단자와 기준전압(VREF1)이 인가되는 비반전 입력단자를 가지고 피드백 전압신호(VFB)를 전류 모드로 증폭하여 노드(NC)에 출력한다. 저항(RC4)은 노드(NC)와 노드(N31) 사이에 결합되어 있다. 저항(RC5)은 노드(N32)에 결합되고 피드백 전압신호(VFB)가 인가되는 제 1 단자를 가진다. 연산증폭기(313)는 저항(RC5)의 제 2 단자에 결합된 반전 입력단자와 기준전압(VREF1)이 인가되는 비반전 입력단자와 노드(N31)에 결합된 출력단자를 가지고 피드백 전압신호(VFB)를 전압 모드로 증폭하여 노드(N31)에 출력한다. 커패시터(CC4)는 노드(N31)와 연산증폭기(313)의 반전 입력단자 사이에 결합되어 있다.
도 7은 도 6의 혼합형 주파수 보상회로의 전압이득을 나타내는 그래프이다.
이하, 도 6과 도 7을 참조하여 본 발명의 실시예에 따른 혼합형 주파수 보상회로의 동작을 설명한다.
도 6의 혼합형 주파수 보상회로(310)는 도 2a에 도시되어 있는 전압 증폭기형 주파수 보상회로의 적분 성분 서브회로(110a)와 도 4b에 도시되어 있는 트랜스컨덕턴스 증폭기형 주파수 보상회로의 비례 성분 서브회로(210b)가 중첩된 회로이 다. 즉, 혼합형 주파수 보상회로(310)는 피드백 전압신호(VFB)를 전압 모드로 증폭하고 주파수 보상하는 전압 증폭기형 주파수 보상회로의 적분 성분 서브회로, 및 피드백 전압신호(VFB)를 전류 모드로 증폭하고 주파수 보상하는 트랜스컨덕턴스 증폭기형 주파수 보상회로의 비례 성분 서브회로를 구비한다.
혼합형 주파수 보상회로(310)의 폴(pole) 주파수는 주로 전압 증폭기형 주파수 보상회로의 적분 성분 서브회로에 의해 결정되고, 혼합형 주파수 보상회로(310)의 제로(zero) 주파수는 전압 증폭기형 주파수 보상회로의 적분 성분 서브회로 및 트랜스 컨덕턴스 증폭기형 주파수 보상회로의 비례 성분 서브회로에 의해 결정된다.
트랜스컨덕턴스 증폭기(311)와 저항(RC4)은 트랜스컨덕턴스 증폭기형 주파수 보상회로의 비례 성분 서브회로를 구성하고, 연산증폭기(313), 저항(RC5), 및 커패시터(CC4)는 전압 증폭기형 주파수 보상회로의 적분 성분 서브회로를 구성한다.
상기한 바와 같이, 주파수 보상을 위해 트랜스컨덕턴스 증폭기형 주파수 보상회로(도 3의 210)에 포함되어 있는 저항(RC3)의 저항 값은 작고 커패시터(CC3)의 커패시턴스는 크다. 예를 들면, RC1은 191 kΩ의 저항 값을 가질 수 있고 CC1은 830 pF의 커패시턴스를 가질 수 있다. 따라서, 트랜스컨덕턴스 증폭기형 주파수 보상회로(도 3의 210)에 포함되어 있는 저항(RC3)은 반도체 집적회로에 내장하기가 용이하지만, 커패시터(CC3)는 반도체 집적회로에 내장하기가 용이하지 않다.
또한, 주파수 보상을 위해 전압 증폭기형 주파수 보상회로(도 1의 110)에 포함되어 있는 커패시터(CC1)의 커패시턴스는 작고 저항(RC1)의 저항 값은 크다. 예 를 들면, CC1은 10 pF의 커패시턴스를 가지고, RC1은 15.9 MΩ의 저항 값을 가질 수 있다. 따라서, 전압 증폭기형 주파수 보상회로(도 1의 110)에 포함되어 있는 커패시터(CC1)는 반도체 집적회로에 내장하기가 용이하지만 저항(RC1)은 반도체 집적회로에 내장하기가 용이하지 않다.
도 6에 도시되어 있는 혼합형 주파수 보상회로(310)는 전압 증폭기형 주파수 보상회로의 적분 성분 서브회로와 트랜스컨덕턴스 증폭기형 주파수 보상회로의 비례 성분 서브회로가 중첩된 회로이므로, 주파수 보상을 위하여 삽입된 커패시터(CC4)는 작은 값의 커패시턴스를 가지며, 저항(RC4)은 작은 값의 저항을 가진다. 예를 들면, CC4은 10 pF의 커패시턴스를 가지고, RC4은 191 kΩ의 저항 값을 가질 수 있다. 따라서, 도 6의 혼합형 주파수 보상회로에 포함되어 있는 커패시터(CC4)와 저항(RC4)은 모두 반도체 집적회로에 내장하기가 용이하다.
도 7의 그래프에 도시되어 있듯이 fz = 1 kHz에서 전압이득은 약 31.6 dB 가 된다. 따라서, 도 6의 혼합형 주파수 보상회로(310)의 주파수 특성은 도 1에 도시되어 있는 전압 증폭기형 주파수 보상회로(110) 또는 도 3에 도시되어 있는 트랜스컨덕턴스 증폭기형 주파수 보상회로(210)의 주파수 특성과 유사하다.
도 8은 도 6의 혼합형 주파수 보상회로를 포함하는 DC-DC 컨버터의 하나의 실시예를 나타내는 회로도이다. 도 8에 도시된 DC-DC 컨버터는 직류 입력전압(VIN)보다 낮은 직류 출력전압(VOUT)을 발생시키는 벅(BUCK) 형 DC-DC 컨버터이다.
도 8을 참조하면, DC-DC 컨버터(1000)는 직류 전압원(VS), 스위칭 트랜지스터(MN1), 다이오드(D1), 인덕터(L1), 커패시터(C1), 저항들(R1, RL), 및 제어회 로(1100)를 구비한다.
스위칭 트랜지스터(MN1)는 게이트 구동신호(VG)에 응답하여 구동되며 입력전압(VIN)을 노드(N11)에 제공한다. 다이오드(D1)는 노드(N11)에 결합된 캐소드와 접지(GND)에 결합된 애노드를 가진다. 인덕터(L1)는 노드(N11)와 노드(N12) 사이에 결합되어 있다. 커패시터(C1)의 제 1 단자는 노드(N12)에 결합되어 있다. 저항(R1)은 커패시터(C1)의 제 2 단자와 접지(GND) 사이에 결합되어 있다. 저항(RL)은 부하저항으로서 노드(N12)와 접지(GND) 사이에 결합되어 있다.
제어회로(1100)는 혼합형 주파수 보상회로(1110), 전류 검출회로(1120), 비교기(1130), RS-플립플롭(1140), 및 버퍼(1150)를 구비한다.
혼합형 주파수 보상회로(1110)는 트랜스컨덕턴스 증폭기(1111), 피드백 저항들(RF1, RF2), 저항(RC4, RC5), 및 커패시터(CC4)를 구비한다. 혼합형 주파수 보상회로(1110)는 피드백 전압신호(VFB)를 증폭하고 주파수 보상하여 보상전압 신호(VC)를 발생시킨다. 혼합형 주파수 보상회로(1110)는 피드백 전압신호(VFB)를 전압 모드로 증폭하고 주파수 보상하는 전압 증폭기형 주파수 보상회로의 적분 성분 서브회로, 및 피드백 전압신호(VFB)를 전류 모드로 증폭하고 주파수 보상하는 트랜스컨덕턴스 증폭기형 주파수 보상회로의 비례 성분 서브회로를 구비한다. 트랜스컨덕턴스 증폭기(1111)와 저항(RC4)은 트랜스컨덕턴스 증폭기형 주파수 보상회로의 비례 성분 서브회로를 구성하고, 연산증폭기(1113), 저항(RC5), 및 커패시터(CC4)는 전압 증폭기형 주파수 보상회로의 적분 성분 서브회로를 구성한다.
혼합형 주파수 보상회로(1110)의 폴(pole) 주파수는 주로 전압 증폭기형 주 파수 보상회로의 적분 성분 서브회로에 의해 결정되고, 혼합형 주파수 보상회로(1110)의 제로(zero) 주파수는 전압 증폭기형 주파수 보상회로의 적분 성분 서브회로 및 트랜스 컨덕턴스 증폭기형 주파수 보상회로의 비례 성분 서브회로에 의해 결정된다.
트랜스컨덕턴스 증폭기(1111)는 피드백 전압신호(VFB)가 인가되는 반전 입력단자와 기준전압(VREF1)이 인가되는 비반전 입력단자를 가지고 피드백 전압신호(VFB)를 전류 모드로 증폭하여 노드(NC)에 출력한다. 저항(RC4)은 노드(NC)와 노드(N31) 사이에 결합되어 있다. 저항(RC5)은 노드(N32)에 결합되고 피드백 전압신호(VFB)가 인가되는 제 1 단자를 가진다. 연산증폭기(1113)는 저항(RC5)의 제 2 단자에 결합된 반전 입력단자와 기준전압(VREF1)이 인가되는 비반전 입력단자와 노드(N31)에 결합된 출력단자를 가지고 피드백 전압신호(VFB)를 전압 모드로 증폭하여 노드(N31)에 출력한다. 커패시터(CC4)는 노드(N31)와 연산증폭기(313)의 반전 입력단자 사이에 결합되어 있다.
전류 검출회로(1120)는 스위칭 트랜지스터(MN1)에 흐르는 전류를 검출하여 검출전압 신호(VSEN1)를 발생시킨다. 비교기(1130)는 주파수 보상회로(1110)의 출력신호(VC)와 검출전압 신호(VSEN1)를 비교한다. 비교기(1130)의 출력신호는 RS-플립플롭(1140)의 리셋(reset) 단자에 입력된다. RS-플립플롭(1140)의 셋(set) 단자에는 클럭신호(CLK)가 인가된다. 버퍼(1150)는 RS-플립플롭(1140)의 출력신호를 버퍼링하여 게이트 구동신호(VG)를 발생시킨다. 게이트 구동신호(VG)는 스위칭 트랜지스터(MN1)의 게이트에 인가된다.
이하, 도 8을 참조하여 본 발명의 실시예에 따른 DC-DC 컨버터(1000)의 동작을 설명한다.
스위칭 트랜지스터(MN1)가 온 상태일 때, 직류 입력전압(VIN)에 대응하는 전류가 인덕터(L1)를 통과하여 커패시터(C1)와 부하 저항(RL)으로 흐른다. 스위칭 트랜지스터(MN1)가 오프 상태일 때, 다이오드(D1)가 온 되고 인덕터(L1)에 흐르던 전류가 다이오드(D1), 인덕터(L1), 커패시터(C1), 및 저항(R1)으로 이루어지는 루프를 통해 흐른다. 스위칭 트랜지스터(MN1)는 게이트 구동신호(VG)에 응답하여 스위칭 동작을 한다.
제어회로(1100)는 혼합형 주파수 보상회로(1110)를 구비하고, 스위칭 트랜지스터(MN1)에 흐르는 전류, 직류 출력전압(VOUT), 및 클럭신호(CLK)에 기초하여 변화하는 펄스폭을 가지는 게이트 구동신호(VG)를 발생시킨다.
도 6을 참조하여 설명한 바와 같이, 혼합형 주파수 보상회로(1110)는 전압 증폭기형 주파수 보상회로의 적분 성분 서브회로와 트랜스컨덕턴스 증폭기형 주파수 보상회로의 비례 성분 서브회로가 중첩된 회로이므로, 주파수 보상을 위하여 삽입된 커패시터(CC4)는 작은 값의 커패시턴스를 가지며, 저항(RC4)은 작은 값의 저항을 가진다. 예를 들면, CC4은 10 pF의 커패시턴스를 가지고, RC4는 191 kΩ의 저항 값을 가질 수 있다. 따라서, 도 8에 도시되어 있는 혼합형 주파수 보상회로(1110)에 포함되어 있는 커패시터(CC4)와 저항(RC4)은 모두 반도체 집적회로에 내장하기가 용이하다.
주파수 보상회로(1110)는 직류 출력전압(VOUT)을 저항들(RF1, RF2)에 의해 분배된 피드백 전압(VFB)으로 검출하고, 피드백 전압(VFB)의 주파수 특성을 보상한다. 스위칭 트랜지스터(MN1)에 흐르는 전류에 대응하는 검출전압 신호(VSEN1)와 보상전압 신호(VC)는 비교기(1130)에서 크기가 비교된다. RS-플립플롭(1140)은 비교기(1130)의 출력신호와 클럭신호(CLK)에 응답하여 변화하는 펄스폭을 가지는 펄스 신호를 발생시킨다. RS-플립플롭(1140)의 출력신호는 버퍼(1150)에 의해 버퍼링되고 게이트 구동신호(VG)로서 스위칭 트랜지스터(MN1)의 게이트에 인가된다. 여기서, RS-플립플롭(1140)은 검출전압 신호(VSEN1)와 보상전압 신호(VC)의 크기를 비교한 결과에 기초하여 변화하는 펄스폭을 가지는 펄스 신호를 발생시키는 기능을 한다. 따라서, RS-플립플롭(1140)은 펄스폭 변조기능을 가지는 다른 회로를 사용할 수도 있다.
도 9a와 도 9b는 각각 종래기술과 본 발명에 따른 주파수 보상회로의 출력신호(VC)의 파형을 나타내는 그래프이다.
도 9a는 도 1에 도시된 전압 증폭기형 주파수 보상회로(110)를 포함한 DC-DC 컨버터에 대하여 시뮬레이션 한 결과 주파수 보상회로의 출력신호(VC)의 파형 그래프를 나타내고, 도 9b는 도 8에 도시된 본 발명의 DC-DC 컨버터에 대한 시뮬레이션 한 결과 주파수 보상회로의 출력신호(VC)의 파형 그래프를 나타낸다.
도 9a와 도 9b에 도시된 파형들은 T1에서 부하 전류를 600 mA에서 3 A로 변화시키고, T2에서 트랜스컨덕턴스 증폭기(1111)와 연산증폭기(1113)에 인가되는 기준전압(VREF1)을 1.15 V에서 1.25 V로 변화시켜 시뮬레이션한 결과 파형들이다.
도 9a와 도 9b에서 알 수 있듯이, 본 발명의 DC-DC 컨버터에 포함된 혼합형 주파수 보상회로(1110)의 출력신호(VC)의 파형이 종래의 전압 증폭기형 주파수 보상회로(110)의 출력신호(VC)의 파형과 매우 유사함을 알 수 있다.
도 10a와 도 10b는 각각 종래기술과 본 발명에 따른 DC-DC 컨버터 출력신호의 파형을 나타내는 그래프이다.
도 10a는 도 1에 도시된 전압 증폭기형 주파수 보상회로(110)를 포함한 DC-DC 컨버터에 대하여 시뮬레이션 한 결과 직류 출력전압(VOUT)의 파형 그래프를 나타내고, 도 10b는 도 8에 도시된 본 발명의 DC-DC 컨버터에 대한 시뮬레이션 한 결과 직류 출력전압(VOUT)의 파형 그래프를 나타낸다.
도 10a와 도 10b에 도시된 파형들은 T3에서 부하 전류를 600 mA에서 3 A로 변화시키고, T4에서 트랜스컨덕턴스 증폭기(1111)와 연산증폭기(1113)에 인가되는 기준전압(VREF1)을 1.15 V에서 1.25 V로 변화시켜 시뮬레이션한 결과 파형들이다.
도 10a와 도 10b에서 알 수 있듯이, 전압 증폭기형 주파수 보상회로(110)를 사용한 본 발명의 DC-DC 컨버터(1000)의 직류 출력전압(VOUT)의 파형이 종래의 주파수 보상회로(110)을 포함한 DC-DC 컨버터(100)의 직류 출력전압(VOUT)의 파형과 매우 유사함을 알 수 있다. 즉, 본 발명의 혼합형 주파수 보상회로는 종래의 전압 증폭기형 주파수 보상회로 또는 트랜스컨덕턴스 증폭기형 주파수 보상회로와 부하 과도 응답(transient response) 특성과 기준전압의 계단 응답(step response) 특성이 매우 유사하다.
상술한 바와 같이, 본 발명에 따른 혼합형 주파수 보상회로는 피드백 전압신 호를 전압 모드로 증폭하고 주파수 보상하는 전압 증폭기형 주파수 보상회로의 적분 성분 서브회로 및 피드백 전압신호를 전류 모드로 증폭하고 주파수 보상하는 트랜스컨덕턴스 증폭기형 주파수 보상회로의 비례 성분 서브회로를 구비한다.
본 발명에 따른 혼합형 주파수 보상회로는 반도체 집적회로에 내장할 수 있을 정도로 작은 값을 가지는 저항과 커패시터를 사용하여 큰 값의 주파수 보상용 저항을 가지는 종래의 전압 증폭기형 주파수 보상회로 또는 큰 값의 커패시턴스를 가지는 커패시터를 구비한 종래의 트랜스컨덕턴스 증폭기형 주파수 보상회로의 주파수 특성과 거의 유사한 주파수 특성을 구현할 수 있다.
또한, 본 발명에 따른 혼합형 주파수 보상회로에 포함된 주파수 보상용 커패시터의 커패시턴스가 작고 주파수 보상용 저항의 저항 값이 작으므로, 반도체 칩 상에서 차지하는 면적이 작다. 따라서, 본 발명의 혼합형 주파수 보상회로는 반도체 집적회로에 내장하기에 용이하다. 따라서, 본 발명의 혼합형 주파수 보상회로를 구비한 제어회로는 하나의 칩에 내장할 수 있다. 본 발명의 혼합형 주파수 보상회로는 특히 부품들을 위한 공간이 한정되어 있는 휴대용 전자 시스템에 유용하다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (29)

  1. 입력 전압신호를 전압 모드로 증폭하고 주파수 보상하는 전압 증폭기형 주파수 보상회로의 적분 성분 서브회로; 및
    상기 입력 전압신호를 전류 모드로 증폭하고 주파수 보상하는 트랜스컨덕턴스 증폭기형 주파수 보상회로의 비례 성분 서브회로를 구비하는 것을 특징으로 하는 혼합형 주파수 보상회로.
  2. 제 1 항에 있어서, 상기 혼합형 주파수 보상회로는
    상기 입력 전압신호가 인가되는 제 1 입력단자와 기준전압이 인가되는 제 2 입력단자를 가지고 상기 입력 전압신호를 전류 모드로 증폭하여 출력 노드에 출력하는 트랜스컨덕턴스 증폭기;
    상기 출력 노드와 제 1 노드 사이에 결합되어 있는 제 1 저항;
    상기 입력 전압신호가 인가되는 제 1 단자를 가지는 제 2 저항;
    상기 제 2 저항의 제 2 단자에 결합된 제 1 입력단자와 상기 기준전압이 인가되는 제 2 입력단자와 상기 제 1 노드에 결합된 출력단자를 가지고 상기 입력 전압신호를 전압 모드로 증폭하여 상기 제 1 노드에 출력하는 연산증폭기; 및
    상기 제 1 노드와 상기 연산증폭기의 상기 제 1 입력단자 사이에 결합되어 있는 제 1 커패시터를 구비하는 것을 특징으로 하는 혼합형 주파수 보상회로.
  3. 제 2 항에 있어서,
    상기 트랜스 컨덕턴스 증폭기 및 상기 제 1 저항은 상기 트랜스컨덕턴스 증폭기형 주파수 보상회로의 비례 성분 서브회로를 구성하고, 상기 연산증폭기, 상기 제 2 저항 및 상기 제 1 커패시터는 상기 전압 증폭기형 주파수 보상회로의 적분 성분 서브회로를 구성하는 것을 특징으로 하는 혼합형 주파수 보상회로.
  4. 제 2 항에 있어서,
    상기 제 1 저항은 1 MΩ 이하의 저항 값을 가지고 반도체 집적회로에 내장할 수 있는 것을 특징으로 하는 혼합형 주파수 보상회로.
  5. 제 2 항에 있어서,
    상기 제 1 커패시터는 100 pF 이하의 커패시턴스를 가지고 반도체 집적회로에 내장할 수 있는 것을 특징으로 하는 혼합형 주파수 보상회로.
  6. 제 2 항에 있어서,
    상기 입력 전압신호는 DC-DC 컨버터의 출력전압에 기초하여 발생되는 피드백 전압신호인 것을 특징으로 하는 혼합형 주파수 보상회로.
  7. 제 2 항에 있어서, 상기 혼합형 주파수 보상회로는
    상기 트랜스컨덕턴스 증폭기의 상기 제 1 입력단자와 저전원 전압 사이에 결 합된 제 3 저항; 및
    상기 트랜스컨덕턴스 증폭기의 상기 제 1 입력단자에 결합된 제 1 단자와 상기 DC-DC 컨버터의 출력전압이 인가되는 제 2 단자를 가지는 제 4 저항을 더 구비하는 것을 특징으로 하는 혼합형 주파수 보상회로.
  8. 피드백 전압신호를 증폭하고 주파수 특성을 보상하여 보상전압 신호를 발생시키는 혼합형 주파수 보상회로;
    스위칭 트랜지스터에 흐르는 전류를 검출하여 제 1 검출전압 신호를 발생시키는 전류 검출회로;
    상기 보상전압 신호의 전압 레벨과 상기 제 1 검출전압 신호의 전압 레벨을 비교하고 비교신호를 발생시키는 비교기; 및
    클럭신호와 상기 비교신호에 기초하여 변화하는 펄스폭을 가지는 게이트 구동신호를 발생시키는 펄스폭 변조회로를 구비하는 것을 특징으로 하는 제어회로.
  9. 제 8 항에 있어서, 상기 펄스폭 변조회로는
    플립플롭을 포함하는 것을 특징으로 하는 제어회로.
  10. 제 8 항에 있어서, 상기 제어회로는
    상기 펄스폭 변조회로의 출력신호를 버퍼링하여 상기 게이트 구동신호를 발생시키는 버퍼를 더 구비하는 것을 특징으로 하는 제어회로.
  11. 제 8 항에 있어서, 상기 혼합형 주파수 보상회로는
    상기 피드백 전압신호를 전압 모드로 증폭하고 주파수 보상하는 전압 증폭기형 주파수 보상회로의 적분 성분 서브회로; 및
    상기 피드백 전압신호를 전류 모드로 증폭하고 주파수 보상하는 트랜스컨덕턴스 증폭기형 주파수 보상회로의 비례 성분 서브회로를 구비하는 것을 특징으로 하는 제어회로.
  12. 제 11 항에 있어서, 상기 혼합형 주파수 보상회로는
    상기 피드백 전압신호가 인가되는 제 1 입력단자와 기준전압이 인가되는 제 2 입력단자를 가지고 상기 피드백 전압신호를 전류 모드로 증폭하여 제 1 노드에 출력하는 트랜스컨덕턴스 증폭기;
    상기 제 1 노드와 제 2 노드 사이에 결합되어 있는 제 1 저항;
    상기 피드백 전압신호가 인가되는 제 1 단자를 가지는 제 2 저항;
    상기 제 2 저항의 제 2 단자에 결합된 제 1 입력단자와 상기 기준전압이 인가되는 제 2 입력단자와 상기 제 2 노드에 결합된 출력단자를 가지고 상기 피드백 전압신호를 전압 모드로 증폭하여 상기 제 2노드에 출력하는 연산증폭기; 및
    상기 제 2 노드와 상기 연산증폭기의 상기 제 1 입력단자 사이에 결합되어 있는 제 1 커패시터를 구비하는 것을 특징으로 하는 제어회로.
  13. 제 12 항에 있어서,
    상기 트랜스 컨덕턴스 증폭기 및 상기 제 1 저항은 상기 트랜스컨덕턴스 증폭기형 주파수 보상회로의 비례 성분 서브회로를 구성하고, 상기 연산증폭기, 상기 제 2 저항 및 상기 제 1 커패시터는 상기 전압 증폭기형 주파수 보상회로의 적분 성분 서브회로를 구성하는 것을 특징으로 하는 제어회로.
  14. 제 12 항에 있어서,
    상기 제 1 저항은 1 MΩ 이하의 저항 값을 가지고 반도체 집적회로에 내장할 수 있는 것을 특징으로 하는 제어회로.
  15. 제 12 항에 있어서,
    상기 제 1 커패시터는 100 pF 이하의 커패시턴스를 가지고 반도체 집적회로에 내장할 수 있는 것을 특징으로 하는 제어회로.
  16. 제 12 항에 있어서,
    상기 피드백 전압신호는 DC-DC 컨버터의 출력전압에 기초하여 발생되는 전압신호인 것을 특징으로 하는 제어회로.
  17. 제 12 항에 있어서, 상기 혼합형 주파수 보상회로는
    상기 트랜스컨덕턴스 증폭기의 제 1 입력단자와 저전원 전압 사이에 결합된 제 3 저항; 및
    상기 트랜스컨덕턴스 증폭기의 제 1 입력단자에 결합된 제 1 단자와 상기 DC-DC 컨버터의 출력전압이 인가되는 제 2 단자를 가지는 제 4 저항을 더 구비하는 것을 특징으로 하는 제어회로.
  18. 직류 입력전압이 인가되는 입력노드;
    상기 입력노드와 제 1 노드 사이에 결합되어 있고, 게이트 구동신호에 응답하여 구동되는 스위칭 트랜지스터;
    상기 제 1 노드에 결합된 캐소드와 제 1 전원전압에 결합된 애노드를 가지는 다이오드;
    상기 제 1 노드와 출력노드 사이에 결합되어 있는 인덕터;
    상기 출력노드와 상기 제 1 전원전압사이에 결합된 제 1 커패시터; 및
    제어회로를 구비하고, 상기 제어회로는
    혼합형 주파수 보상회로를 구비하고, 상기 스위칭 트랜지스터에 흐르는 전류, 상기 출력노드의 전압, 및 클럭신호에 기초하여 변화하는 펄스폭을 가지는 상기 게이트 구동신호를 발생시키는 것을 특징으로 하는 DC-DC 컨버터.
  19. 제 18 항에 있어서, 상기 제어회로는
    상기 출력노드의 전압에 비례하는 피드백 전압 신호를 증폭하고 주파수 특성을 보상하여 보상전압 신호를 발생시키는 혼합형 주파수 보상회로;
    스위칭 트랜지스터에 흐르는 전류를 검출하여 제 1 검출전압 신호를 발생시키는 전류 검출회로;
    상기 보상전압 신호와 상기 제 1 검출전압 신호를 비교하고 비교신호를 발생시키는 비교기; 및
    클럭신호와 상기 비교신호에 기초하여 변화하는 펄스폭을 가지는 게이트 구동신호를 발생시키는 펄스폭 변조회로를 구비하는 것을 특징으로 하는 DC-DC 컨버터.
  20. 제 19 항에 있어서, 상기 펄스폭 변조회로는
    플립플롭을 포함하는 것을 특징으로 하는 DC-DC 컨버터.
  21. 제 19 항에 있어서, 상기 제어회로는
    상기 플립플롭의 출력신호를 버퍼링하여 상기 게이트 구동신호를 발생시키는 버퍼를 더 구비하는 것을 특징으로 하는 DC-DC 컨버터.
  22. 제 19 항에 있어서, 상기 혼합형 주파수 보상회로는
    상기 피드백 전압신호를 전압 모드로 증폭하고 주파수 보상하는 전압 증폭기형 주파수 보상회로의 적분 성분 서브회로; 및
    상기 피드백 전압신호를 전류 모드로 증폭하고 주파수 보상하는 트랜스컨덕턴스 증폭기형 주파수 보상회로의 비례 성분 서브회로를 구비하는 것을 특징으로 하는 DC-DC 컨버터.
  23. 제 22 항에 있어서, 상기 혼합형 주파수 보상회로는
    상기 피드백 전압신호가 인가되는 제 1 입력단자와 기준전압이 인가되는 제 2 입력단자를 가지고 상기 피드백 전압신호를 전류 모드로 증폭하여 제 1 노드에 출력하는 트랜스컨덕턴스 증폭기;
    상기 제 1 노드와 제 2 노드 사이에 결합되어 있는 제 1 저항;
    상기 피드백 전압신호가 인가되는 제 1 단자를 가지는 제 2 저항;
    상기 제 2 저항의 제 2 단자에 결합된 제 1 입력단자와 상기 기준전압이 인가되는 제 2 입력단자와 상기 제 2 노드에 결합된 출력단자를 가지고 상기 피드백 전압신호를 전압 모드로 증폭하여 상기 제 2 노드에 출력하는 연산증폭기; 및
    상기 제 2 노드와 상기 연산증폭기의 상기 제 1 입력단자 사이에 결합되어 있는 제 2 커패시터를 구비하는 것을 특징으로 하는 DC-DC 컨버터.
  24. 제 23 항에 있어서,
    상기 트랜스 컨덕턴스 증폭기 및 상기 제 1 저항은 상기 트랜스컨덕턴스 증폭기형 주파수 보상회로의 비례 성분 서브회로를 구성하고, 상기 연산증폭기 및 상기 제 1 커패시터는 상기 전압 증폭기형 주파수 보상회로의 적분 성분 서브회로를 구성하는 것을 특징으로 하는 DC-DC 컨버터.
  25. 제 23 항에 있어서, 상기 혼합형 주파수 보상회로는
    상기 출력노드의 전압을 분배하여 상기 피드백 전압 신호를 발생시키는 전압 분배회로를 더 구비하는 것을 특징으로 하는 DC-DC 컨버터.
  26. 전압 증폭기형 주파수 보상회로의 적분 성분 서브회로를 사용하여 피드백 전압 신호의 주파수 특성을 보상하는 단계; 및
    트랜스컨덕턴스 증폭기형 주파수 보상회로의 비례 성분 서브회로를 사용하여 상기 피드백 전압 신호의 주파수 특성을 보상하는 단계를 포함하는 것을 특징으로 하는 혼합형 주파수 보상회로의 제어방법.
  27. 제 26 항에 있어서,
    상기 전압 증폭기형 주파수 보상회로의 적분 성분 서브회로를 사용하여 피드백 전압의 주파수 특성을 보상하는 단계는 상기 피드백 전압 신호를 전압 모드로 증폭하여 출력하는 단계를 포함하는 것을 특징으로 하는 혼합형 주파수 보상회로의 제어방법.
  28. 제 26 항에 있어서,
    상기 트랜스컨덕턴스 증폭기형 주파수 보상회로의 비례 성분 서브회로를 사용하여 피드백 전압의 주파수 특성을 보상하는 단계는 상기 피드백 전압신호를 전류 모드로 증폭하여 출력하는 단계를 포함하는 것을 특징으로 하는 혼합형 주파수 보상회로의 제어방법.
  29. 피드백 전압신호를 전압 모드와 전류 모드를 사용하여 증폭하고 보상전압 신호를 발생시키는 단계;
    스위칭 트랜지스터에 흐르는 전류를 검출하여 제 1 검출전압 신호를 발생시키는 단계;
    상기 보상전압 신호의 전압 레벨과 상기 제 1 검출전압 신호의 전압 레벨을 비교하고 비교신호를 발생시키는 단계; 및
    클럭신호와 상기 비교신호에 기초하여 변화하는 펄스폭을 가지는 게이트 구동신호를 발생시키는 단계를 포함하는 것을 특징으로 하는 DC-DC 컨버터의 제어방법.
KR1020060046490A 2006-05-24 2006-05-24 혼합형 주파수 보상회로, 제어회로, dc-dc 컨버터 및 이들의 제어 방법 KR101278951B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060046490A KR101278951B1 (ko) 2006-05-24 2006-05-24 혼합형 주파수 보상회로, 제어회로, dc-dc 컨버터 및 이들의 제어 방법
US11/805,872 US7777464B2 (en) 2006-05-24 2007-05-24 Mixed type frequency compensating circuit and control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060046490A KR101278951B1 (ko) 2006-05-24 2006-05-24 혼합형 주파수 보상회로, 제어회로, dc-dc 컨버터 및 이들의 제어 방법

Publications (2)

Publication Number Publication Date
KR20070113520A true KR20070113520A (ko) 2007-11-29
KR101278951B1 KR101278951B1 (ko) 2013-06-26

Family

ID=38748951

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060046490A KR101278951B1 (ko) 2006-05-24 2006-05-24 혼합형 주파수 보상회로, 제어회로, dc-dc 컨버터 및 이들의 제어 방법

Country Status (2)

Country Link
US (1) US7777464B2 (ko)
KR (1) KR101278951B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101133638B1 (ko) * 2010-10-21 2012-04-10 (주)에프씨아이 하향 주파수 혼합기

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8183848B2 (en) * 2010-01-21 2012-05-22 Anpec Electronics Corporation Switching regulator and constant frequency compensating circuit for fixing operating frequency
CN102332826B (zh) * 2010-07-13 2013-11-13 昂宝电子（上海）有限公司 用于反激式电源变换器的初级侧感测和调整的系统和方法
CN101986236B (zh) * 2010-10-27 2014-04-30 华为技术有限公司 稳压器的频率补偿电路
TWI531156B (zh) * 2013-03-11 2016-04-21 立錡科技股份有限公司 電源轉換電路的控制電路
US9256236B2 (en) * 2013-07-26 2016-02-09 Analog Devices, Inc. Area-efficient frequency compensation
CN103780096A (zh) * 2014-01-24 2014-05-07 上海新进半导体制造有限公司 开关电源、控制芯片及为充电电缆进行电压补偿的方法
CN105024663B (zh) * 2014-04-18 2017-11-24 清华大学 一种跨导放大器及高鲁棒性混频器电路
US10469037B2 (en) 2017-04-19 2019-11-05 Mediatek Inc. Multi-stage amplifier circuit with zero and pole inserted by compensation circuits
CN110233600B (zh) * 2018-03-05 2024-02-20 联发科技股份有限公司 放大器电路及补偿电路
CN108768156A (zh) * 2018-08-17 2018-11-06 英飞特电子（杭州）股份有限公司 一种供电设备及其功率因素校正电路
US11509210B1 (en) * 2021-06-14 2022-11-22 Texas Instruments Incorporated Frequency synchronization for a voltage converter

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4823070A (en) * 1986-11-18 1989-04-18 Linear Technology Corporation Switching voltage regulator circuit
US5220272A (en) * 1990-09-10 1993-06-15 Linear Technology Corporation Switching regulator with asymmetrical feedback amplifier and method
KR100187200B1 (ko) * 1996-07-12 1999-04-15 김광호 트랜스 컨덕턴스를 이용한 차단 주파수 안정화 장치
US6181120B1 (en) * 1999-09-01 2001-01-30 Intersil Corporation Current mode dc/dc converter with controlled output impedance
USRE38780E1 (en) * 1999-09-01 2005-08-23 Intersil Americas Inc. Current mode DC/DC converter with controlled output impedance
US6795265B2 (en) * 2000-12-28 2004-09-21 Texas Instruments Incorporated Closed loop charge mode drive for piezo actuators using a DC restore amplifier
US7053705B2 (en) * 2003-12-22 2006-05-30 Tymphany Corporation Mixed-mode (current-voltage) audio amplifier
US7268524B2 (en) * 2004-07-15 2007-09-11 Freescale Semiconductor, Inc. Voltage regulator with adaptive frequency compensation
TW200608708A (en) * 2004-08-26 2006-03-01 Richtek Techohnology Corp Current-mode control converter with fixed frequency, and method thereof
KR100790909B1 (ko) * 2005-07-06 2008-01-03 주식회사 파이칩스 직접변환 방식의 무선 수신기를 위한 디씨 오프셋 보상회로
US7495422B2 (en) * 2005-07-22 2009-02-24 Hong Kong University Of Science And Technology Area-efficient capacitor-free low-dropout regulator
KR101241055B1 (ko) * 2006-05-24 2013-03-08 페어차일드코리아반도체 주식회사 전류모드 액티브 커패시터를 구비한 주파수 보상회로 및이를 구비한 제어회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101133638B1 (ko) * 2010-10-21 2012-04-10 (주)에프씨아이 하향 주파수 혼합기

Also Published As

Publication number Publication date
US20070273414A1 (en) 2007-11-29
US7777464B2 (en) 2010-08-17
KR101278951B1 (ko) 2013-06-26

Similar Documents

Publication Publication Date Title
KR101278951B1 (ko) 혼합형 주파수 보상회로, 제어회로, dc-dc 컨버터 및 이들의 제어 방법
KR100991699B1 (ko) 정전압 회로 및 그 동작 제어 방법
US7923977B2 (en) DC-DC converters with transient response control
US8253406B2 (en) Switching voltage regulator
US7279875B2 (en) High switching frequency DC-DC converter with fast response time
JP4613986B2 (ja) スイッチング電源装置
KR100744592B1 (ko) Ｄｃ-ｄｃ 컨버터, ｄｃ-ｄｃ 컨버터의 제어 회로 및ｄｃ-ｄｃ 컨버터의 제어 방법
US9294057B2 (en) Efficient low noise high speed amplifier
JP5444869B2 (ja) 出力装置
JP2018516408A (ja) 低ドロップアウト電圧レギュレータ装置
KR102220316B1 (ko) 듀얼 모드 스위칭 직류-직류 변환기 및 그 제어 방법
KR101407924B1 (ko) Ｌｄｏ 전압 레귤레이터
US7352161B2 (en) Burst-mode switching voltage regulator with ESR compensation
KR101274280B1 (ko) 전압 조정기
KR102674838B1 (ko) 전압 조정 장치, 칩, 전원 및 전자 기기
JP2005011280A (ja) 電源回路
US20100164453A1 (en) Current mode dc-dc converter
US11218074B2 (en) Error amplifier with accurate output clamp function
JP2009289048A (ja) ボルテージレギュレータ
KR101241055B1 (ko) 전류모드 액티브 커패시터를 구비한 주파수 보상회로 및이를 구비한 제어회로
US20080079486A1 (en) Amplifier circuit with multiple power supplies
JP2005018311A (ja) 電源回路
CN112787505A (zh) 一种dc-dc变换器及其控制电路和控制方法
US8476886B1 (en) Differential hysteretic DC-DC converter
JP2012016241A (ja) Ｄｃ−ｄｃコンバータおよびそれを用いた電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160509

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170329

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180601

Year of fee payment: 6