JP4532670B2 - 電圧駆動回路、電圧駆動装置および半導体デバイス試験装置 - Google Patents
電圧駆動回路、電圧駆動装置および半導体デバイス試験装置 Download PDFInfo
- Publication number
- JP4532670B2 JP4532670B2 JP2000150280A JP2000150280A JP4532670B2 JP 4532670 B2 JP4532670 B2 JP 4532670B2 JP 2000150280 A JP2000150280 A JP 2000150280A JP 2000150280 A JP2000150280 A JP 2000150280A JP 4532670 B2 JP4532670 B2 JP 4532670B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- current
- transistor
- driving circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電圧駆動回路、電圧駆動装置および半導体デバイス試験装置に関する。本発明はとくに、入力信号に従って電圧を生成する電圧駆動回路、その回路を用いた電圧駆動装置、およびそれらの回路または装置を利用した半導体デバイス試験装置に関する。
【０００２】
【従来の技術】
半導体デバイスを試験する場合、試験項目の中に被試験デバイスの動作マージンに関する項目が多数存在する。たとえば、被試験デバイスの動作を電源電圧３ボルト±１０％の範囲で保証すべき場合、当然ながら半導体デバイス試験装置では、少なくともその範囲の電源電圧および同じ範囲の入力信号に対して被試験デバイスが正しく動作することを確認しなければならない。いま、ある入力信号Ａについて考えれば、半導体デバイス試験装置は、入力信号Ａの論理を維持しつつ、その電圧だけを２．７ボルトから３．３ボルトに振って出力する。このため、入力信号Ａの電圧を変化させて出力する電圧駆動回路が利用されている。
【０００３】
図１は従来の電圧駆動回路１０の構成例を示す。入力信号Ａは差動信号としてパルス生成器Ｐ１で生成される。入力信号Ａがハイの場合、パルス生成器Ｐ１の正出力Ｐ１ｐがハイ、負出力Ｐ１ｍがローになる。パルス生成器Ｐ１の正出力Ｐ１ｐはトランジスタＱ１のベースに、パルス生成器Ｐ１の負出力Ｐ１ｍはトランジスタＱ２のベースにそれぞれ接続されている。したがって、入力信号Ａがハイの場合はトランジスタＱ１がオン、トランジスタＱ２がオフ、ローの場合はトランジスタＱ１がオフ、トランジスタＱ２がオンとなる。これは、トランジスタＱ１とトランジスタＱ２を反転動作させて電圧駆動回路１０に流れる電流を常時ほぼ一定に保ち、電源電流の変動を抑えて回路の高速化阻害要因を少しでも削減する配慮である。
【０００４】
トランジスタＱ１とトランジスタＱ２はエミッタが接続され、それらは定電流ｉを流す共通の電流駆動回路ｉＧ１に接続されている。トランジスタＱ１とトランジスタＱ２のコレクタはそれぞれ抵抗Ｒ１と抵抗Ｒ２を介して定電圧源ＶＧ１へ接続されている。定電圧源ＶＧ１は電圧ＶＨを生成する。この回路において、入力信号Ａからその電圧だけが変換された信号は出力電圧Ｖｏｕｔとして抵抗Ｒ２とトランジスタＱ２の接続部分である出力取出部１２に現れる。
【０００５】
この構成で、まず入力信号Ａがローのとき、トランジスタＱ２がオンして抵抗Ｒ２に電流が流れ、出力電圧Ｖｏｕｔとして、
Ｖｏｕｔ＝ＶＨ−ｉ・Ｒ２ （式１）
が得られる。一方、入力信号ＡがハイのときはトランジスタＱ２はオンせず、定電流ｉはトランジスタＱ１の側を迂回し、出力電圧Ｖｏｕｔは、
Ｖｏｕｔ＝ＶＨ （式２）
となる。以上、入力信号Ａの二値に応じて式１と式２が得られ、入力信号Ａの電圧が変換される。
【０００６】
【発明が解決しようとする課題】
近年の半導体技術の飛躍的な進展とともに、半導体デバイスの動作は精妙をきわめ、半導体デバイス試験装置にも非常に高い性能が求められるようになった。前述の図１の回路の場合、厳密にいえばトランジスタＱ２のベース電流ｉｂの存在により、出力電圧Ｖｏｕｔが式１の値に完全には一致しない。しかも、ベース電流はコレクタ・エミッタ間電圧とコレクタ電流に依存する非線形関数であり、また製造時のばらつきの影響も受けやすい。したがって、ベース電流ｉｂを予測して対処することは一般に困難である。
【０００７】
こうした課題に鑑み、本発明の目的は、出力電圧をより正確に設定することの可能な電圧駆動回路、電圧駆動装置および半導体試験装置を提供することにある。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【０００８】
【課題を解決するための手段】
以上の目的のために、本発明の電圧駆動回路は、出力電圧生成部と出力電圧監視部を含み、前記出力電圧生成部は、電流調整用端子を有する電流駆動回路と、前記入力信号に従って動作状態が変化する出力電圧生成トランジスタと、前記出力電圧生成トランジスタが第一の動作状態にあるときに前記電流駆動回路による電流が流れる出力電圧生成抵抗と、前記出力電圧生成抵抗の両端に生じる電圧降下によって所定の電圧からシフトされた出力電圧が現れる出力取出部とを含み、前記出力電圧監視部は、前記シフトされた出力電圧と所定の期待電圧を比較する比較器を含み、前記比較器の出力を前記電流調整用端子に接続したものである。
【０００９】
前記出力電圧監視部は、前記シフトされた出力電圧との比率が所定値となる参照電圧を発生させる参照電圧生成回路を含み、前記比較器では、前記参照電圧と前記期待電圧が比較されてもよい。
【００１０】
前記参照電圧生成回路は、参照用電流駆動回路と、一定の動作状態を保つ参照用トランジスタと、前記参照用トランジスタを介して前記参照用電流駆動回路による電流が流れる参照用抵抗とを含んでもよい。
【００１１】
ともにオンの場合、前記参照用トランジスタは前記出力電圧生成トランジスタの１／ｋ倍（ｋは非負の実数）の電流を流す構造をもち、前記参照用抵抗は前記出力電圧生成抵抗のｋ倍の抵抗値をもってもよい。
【００１２】
前記参照用電流駆動回路は電流調整用端子を有し、前記比較器の出力が前記参照用電流駆動回路の電流調整用端子に接続されていてもよい。
【００１３】
前記一定の動作状態と前記第一の動作状態はともにオンの状態またはともにオフの状態であり、前記出力電流生成トランジスタが前記第一の状態にあるとき、前記参照電圧が前記シフトされた出力電圧に等しくなってもよい。
【００１４】
前記入力信号は、前記出力電圧生成トランジスタのベースに入力され、前記入力信号がとる二値の一方が固定的に前記参照用トランジスタのベースに入力されるものでもよい。
【００１５】
前記所定の電圧は接地電圧よりも高く設定され、前記出力電圧生成トランジスタはＮＰＮトランジスタであり、前記出力電圧生成トランジスタ、前記出力取出部、前記出力電圧生成抵抗はこの順に前記所定の電圧と接地電圧の間に直列に配されるものでもよい。
【００１６】
前記参照用トランジスタはＮＰＮトランジスタであり、前記参照用トランジスタと前記参照用抵抗はこの順に前記所定の電圧と接地電圧の間に直列に配され、前記参照電圧は、前記参照用トランジスタと前記参照用抵抗の間に現れるものでもよい。
【００１７】
また、本発明の前記電圧駆動回路は、出力電圧生成部と出力電圧監視部を含み、前記出力電圧生成部は、前記入力信号の状態に応じて所定の電圧および前記所定の電圧からシフトされた出力電圧を生成する回路と、前記シフトされた出力電圧が現れる出力取出部とを含み、前記出力電圧監視部は、前記シフトされた出力電圧との比率が所定値となる参照電圧を生成する回路と、前記参照電圧と所定の期待電圧を比較する比較器とを含み、前記比較器の出力に基づき、前記出力電圧生成部にて前記シフトされた出力電圧が調整されるものでもよい。
【００１８】
前記シフトされた電圧を生成する回路は、前記入力信号の状態に応じて異なる電流が流れる第一の電流経路を含み、前記第一の電流経路に流れる電流を利用して前記シフトされた出力電圧を生成し、前記参照電圧を生成する回路は、前記第一の電流経路に流れる最大電流との比率が所定値となる電流が流れる第二の電流経路を含み、前記第二の電流経路に流れる電流を利用して前記参照電圧を生成するものでもよい。
【００１９】
前記第一の電流経路は、前記入力信号に従って動作状態が変化する出力電圧生成トランジスタと、前記出力電圧生成トランジスタが第一の動作状態にあるときに電流が流れる出力電圧生成抵抗とを含み、前記第二の電流経路は、一定の動作状態を保つ参照用トランジスタと、前記参照用トランジスタを介して電流が流れる参照用抵抗とを含むものでもよい。
【００２０】
前記出力電圧生成部は、前記第一の電流経路に流れる電流との合計がほぼ一定になるような電流が流れる第三の電流経路をさらに含み、前記出力電圧監視部は、前記第三の電流経路に流れる最少電流との比率が所定値となる電流が流れる第四の電流経路をさらに含むものでもよい。
【００２１】
前記第三の電流経路は、前記出力電圧生成トランジスタと反転動作する第一の補償トランジスタと、前記第一の補償トランジスタが第一の動作状態にあるときに電流が流れる第一の補償抵抗とを含み、前記第四の電流経路は、前記参照用トランジスタの前記一定の動作状態を反転した動作状態を保つ第二の補償トランジスタと、前記第二の補償トランジスタを介して電流が流れる第二の補償抵抗とを含むものでもよい。
【００２２】
前記第一の電流経路および前記第三の電流経路は共通の主電流駆動回路に接続され、前記主電流駆動回路が前記比較器の出力に応じて制御されるものでもよい。
【００２３】
前記第二の電流経路および前記第四の電流経路は共通の副電流駆動回路に接続され、前記副電流駆動回路が前記比較器の出力に応じて制御されるものでもよい。
【００２４】
前記出力電圧生成トランジスタのベースには前記入力信号が入力され、前記参照用トランジスタのベースには前記入力信号のとる二値の一方の電圧が入力されるものでもよい。
【００２５】
前記第一の補償トランジスタのベースには前記入力信号の反転信号電圧が入力され、前記第二の補償トランジスタのベースには前記二値の他方の電圧が入力されるものでもよい。
【００２６】
さらに、本発明の電圧駆動装置は、以上のいずれかの電圧駆動回路をｎ個（ｎは２以上の整数）含み、それら第一から第ｎの電圧駆動回路において前記期待電圧は異なる値に設定され、かつ前記第一から第ｎの電圧駆動回路の前記出力取出部どうしが接続されたものでもよい。
【００２７】
前記第一の電圧駆動回路における前記所定の電圧と前記シフトされた出力電圧の差である第一シフト電圧を前記第二の電圧駆動回路に伝達する連絡回路を設けたものでもよい。
【００２８】
前記連絡回路は、前記第二の電圧駆動回路における前記所定の電圧と前記シフトされた出力電圧の差である第二シフト電圧に、前記第一シフト電圧を加えることにより、修正された第二シフト電圧を生成するものでもよい。
【００２９】
前記第一の電圧駆動回路と前記第二の電圧駆動回路は相補な回路に構成され、前記第一の電圧駆動回路は、接地電圧およびそれよりも高い第一の電圧の間で動作するよう配され、前記第二の電圧駆動回路は、前記第一の電圧およびそれよりも高い第二の電圧の間で動作するよう配されるものでもよい。
【００３０】
前記比較器を前記第一の電圧駆動回路と前記第二の電圧駆動回路で共用する構成とし、前記共用された比較器に入力される前記期待電圧が前記第一の電圧よりも低いときには前記第一の電圧駆動回路の動作を許可し、前記期待電圧が前記第一の電圧よりも高いときには前記第二の電圧駆動回路の動作を許可する選択回路をさらに設けてもよい。
【００３１】
さらに、本発明の半導体デバイス試験装置は、被試験デバイスに与えるべき論理信号を生成する試験データ生成部と、生成された前記論理信号から所望の電圧をもつ試験用信号に変換する電圧駆動ユニットと、前記試験用信号が印加された前記被試験デバイスからデータを読み出して不良の有無を判定する不良解析部とを含み、前記電圧駆動ユニットは、前記論理信号を入力信号として受け取り、シフトされた電圧の形で前記試験用信号を出力する電圧駆動回路を含む。
【００３２】
さらに、本発明の電圧駆動装置は、第一入力信号に従って電圧を生成する第一電圧駆動回路および第二入力信号に従って電圧を生成する第二電圧駆動回路を備える。この電圧駆動装置において、第一電圧駆動回路は、第一出力電圧生成部と第一出力電圧監視部を含み、前記第一出力電圧生成部は、第一電流調整用端子を有する第一電流駆動回路と、前記第一入力信号に従って動作状態が変化する第一出力電圧生成トランジスタと、前記第一出力電圧生成トランジスタが第一の動作状態にあるときに前記第一電流駆動回路による電流が流れる出力電圧生成抵抗と、前記出力電圧生成抵抗の両端に生じる電圧降下によって所定の電圧からシフトされた第一出力電圧が現れる第一出力取出部と、を含み、前記第一出力電圧監視部は、前記シフトされた前記第一出力電圧と所定の第一期待電圧を比較し、出力を前記第一電流調整用端子に接続する第一比較器を含む。前記第二電圧駆動回路は、第二出力電圧生成部と第二出力電圧監視部を含み、前記第二出力電圧生成部は、第二電流調整用端子を有する第二電流駆動回路と、前記第二入力信号に従って動作状態が変化する第二出力電圧生成トランジスタと、前記第二出力電圧生成トランジスタが第一の動作状態にあるときに、前記第二電流駆動回路による電流が流れた前記出力電圧生成抵抗の両端に生じる電圧降下によって所定の電圧からシフトされた第二出力電圧が現れる第二出力取出部と、を含み、前記第二出力電圧監視部は、前記シフトされた前記第二出力電圧と所定の第二期待電圧を比較し、出力を前記第二電流調整用端子に接続する第二比較器を含む。
【００３３】
前記第一出力取出部と前記第二出力取出部は接続されていてもよい。また、第一出力電圧監視部は、前記第一出力電圧との比率が所定値となる第一参照電圧を発生させる第一参照電圧生成回路を含み、前記第一比較器は、前記第一参照電圧と前記第一期待電圧を比較し、前記第二出力電圧監視部は、前記第二出力電圧との比率が所定値となる第二参照電圧を発生させる第二参照電圧生成回路を含み、前記第二比較器は、前記第二参照電圧と前記第二期待電圧を比較することが好ましい。
【００３４】
第一出力電圧生成部は、前記第一出力電圧生成トランジスタと反転動作する第一補償トランジスタと、前記第一補償トランジスタが第一の動作状態にあるときに前記第一電流駆動回路による電流が流れる第一補償抵抗とを含み、前記第二出力電圧生成部は、前記第二出力電圧生成トランジスタと反転動作する第二補償トランジスタを含んでもよい。このとき、第二出力電圧生成部は、前記第二補償トランジスタが第一の動作状態にあるときに前記第二電流駆動回路による電流が流れる第二補償抵抗を含んでもよい。また、電圧駆動装置が、第一補償抵抗の出力を、前記第二補償トランジスタに伝達する連絡回路を備えてもよい。
【００３５】
なお以上の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた発明となりうる。
【００３６】
【発明の実施の形態】
以下、発明の実施の形態を通じて本発明を説明する。ただし、以下の実施の形態は本発明を限定するものではなく、また実施の形態の中で説明されている特徴の組合せのすべてが発明の解決手段に必須であるとは限らない。
【００３７】
図２は実施の形態に係る電圧駆動回路１００の構成を示す。電圧駆動回路１００は入力信号Ａがハイなら出力電圧Ｖｏｕｔとして定電圧ＶＨ、ローなら後述の期待電圧Ｖ１を出力取出部１１２から出力する。図２において図１同等の部材には同一の符号を与え、適宜その説明を省略する。この措置は以下の図においても同様である。
【００３８】
電圧駆動回路１００はおもに、定電圧ＶＨを生成する定電圧源ＶＧ１、出力電圧生成部１０２、出力電圧監視部１０４を含む。出力電圧生成部１０２はまず、定電圧ＶＨと接地電圧の間で動作するよう直列に接続された出力電圧生成用の抵抗Ｒ２、出力電圧生成用のトランジスタＱ２，トランジスタＱ４、抵抗Ｒ４をもつ。これらの素子によって第一の電流経路が形成される。トランジスタＱ４と抵抗Ｒ４によって出力電圧生成部１０２における電流駆動回路１０６、すなわち出力電圧生成電流駆動回路が形成される。（なお、第一の電流経路以下の電流経路については、図面の煩雑を避けるため、図中には示さないものとする。）
【００３９】
一方、出力電圧監視部１０４は、同じく定電圧ＶＨと接地電圧の間に直列に接続された後述の参照用の抵抗Ｒ３、同じく参照用のトランジスタＱ３、トランジスタＱ５、抵抗Ｒ５をもち、これらの素子が第二の電流経路を構成する。トランジスタＱ５と抵抗Ｒ５によって、出力電圧監視部１０４の電流駆動回路１０８、すなわち参照用電流駆動回路が形成される。トランジスタＱ３のベースにはパルス生成器Ｐ１の最大電圧Ｐ１Ｈが固定的に入力され、このトランジスタは常にオンしている。この最大電圧Ｐ１Ｈは、入力信号Ａがとる二値のうちハイのときの電圧を模している。固定的に入力するのは、後述のごとく出力電圧Ｖｏｕｔを常時監視するためである。
【００４０】
さらに出力電圧生成部１０２は、定電圧ＶＨと接地電圧の間に直列に接続された抵抗Ｒ１、トランジスタＱ２と反転動作して電流を補償するトランジスタＱ１をもち、これらと前述のトランジスタＱ４、抵抗Ｒ４によって第三の電流経路が形成される。
【００４１】
出力電圧生成部１０２はさらに、入力信号Ａがローのとき出力電圧Ｖｏｕｔとして出力すべき電圧（以下、期待電圧ともいう）Ｖ１と、第三の電流経路の抵抗Ｒ３およびトランジスタＱ３の間に現れる電圧（以下、参照電圧ともいう）Ｖｒｅｆを比較する比較器ＯＰ１を含み、比較器ＯＰ１の出力が出力電圧生成部１０２の電流駆動回路１０６に含まれるトランジスタＱ４のベース、および出力電圧監視部１０４の電流駆動回路１０８に含まれるトランジスタＱ５のベースに接続されている。したがって、これらのベースが電流調整用端子として機能する。
【００４２】
以上の構成では、トランジスタはすべてＮＰＮタイプが使用されている。とくに、トランジスタＱ１とトランジスタＱ２は特性が等しく、抵抗Ｒ１と抵抗Ｒ２は抵抗値が等しい。トランジスタＱ２とトランジスタＱ３については、両者が理想的にオンしたとき、トランジスタＱ３に流れる電流がトランジスタＱ２に流れる電流の１／ｋ倍（ｋは非負の実数）になるような構造とする。たとえば、トランジスタＱ３の物理的なサイズをトランジスタＱ２の１／ｋ倍にするなどの方法が考えられる。トランジスタＱ５とトランジスタＱ４の関係も、トランジスタＱ３とトランジスタＱ２の関係と同様である。なお、以降、トランジスタＱ３を単に「トランジスタＱ２の１／ｋトランジスタ」などと表記して簡略化する。
【００４３】
一方、抵抗Ｒ３の抵抗値は抵抗Ｒ２のそれのｋ倍、同様に抵抗Ｒ５の抵抗値は抵抗Ｒ４のそれのｋ倍とする。すなわち、第二の電流経路には第一の電流経路に比べて１／ｋ倍の電流しか流れないが、その分、関連する抵抗値がｋ倍であり、抵抗の両端で等しい電圧降下が得られる構成になっている。これは、出力電圧を監視する第二の電流経路にはなるべく電流を流さないほうが消費電力の低減および発熱の低減に有利なためである。
【００４４】
以上の構成において、まず入力信号Ａがローのとき、出力電圧生成部１０２のトランジスタＱ２がオンし、第一の電流経路に電流が流れる。いまトランジスタＱ１はオフであるから、この電流は抵抗Ｒ４を流れる全電流ｉ４となる。したがって、出力電圧Ｖｏｕｔとして、
【００４５】
Ｖｏｕｔ＝ＶＨ−ｉ４・Ｒ２ （式３）
が得られる。一方、入力信号ＡがハイのときはトランジスタＱ２はオンせず、出力電圧Ｖｏｕｔは、
Ｖｏｕｔ＝ＶＨ （式４）
となる。以上、入力信号Ａの二値に応じて二通りの出力電圧が得られる。
【００４６】
出力電圧監視部１０４のトランジスタＱ３は入力信号Ａの状態に関係なく常にオンしている。このため、第二の電流経路には電流が流れ、その大きさは抵抗Ｒ５を流れる電流ｉ５である。いま、入力信号Ａがローの場合を考えれば、電流ｉ５は電流ｉ４の１／ｋ倍であり、抵抗値の関係から出力電圧生成部１０２の抵抗Ｒ２と出力電圧監視部１０４の抵抗Ｒ３の両端の降下電圧は等しくなって出力電圧Ｖｏｕｔと参照電圧Ｖｒｅｆが等しくなる。すなわち、
である。したがって、出力電圧Ｖｏｕｔを監視する代わりに、参照電圧Ｖｒｅｆを監視することができる。なお、トランジスタＱ３のベースにパルス生成器Ｐ１の最大電圧Ｐ１Ｈが入力されているのは、入力信号Ａがローのとき、トランジスタＱ２とトランジスタＱ３の動作状態をより正確に合わせるためである。すなわち、入力信号Ａがローであればパルス生成器Ｐ１の負出力Ｐ１ｍがパルス生成器Ｐ１の最大電圧Ｐ１ＨとなってそれがトランジスタＱ２のベースに入力され、一方、トランジスタＱ３のベースには最初からパルス生成器Ｐ１の最大電圧Ｐ１Ｈが入力されているので、両者の動作状態が一致する。
【００４７】
比較器ＯＰ１は参照電圧Ｖｒｅｆと期待電圧Ｖ１を比較しており、いま参照電圧Ｖｒｅｆが期待電圧Ｖ１より低ければ比較器ＯＰ１の出力が負になり、トランジスタＱ４とトランジスタＱ５がオフになり、電流ｉ４と電流ｉ５がゼロになろうとする。その結果、抵抗Ｒ２と抵抗Ｒ３の両端に生ずる降下電圧は小さくなり、結果的に出力電圧Ｖｏｕｔと参照電圧Ｖｒｅｆが大きくなる。逆に、参照電圧Ｖｒｅｆが期待電圧Ｖ１より高ければ比較器ＯＰ１の出力が正になり、電流ｉ４と電流ｉ５が増え、抵抗Ｒ２と抵抗Ｒ３の両端に生ずる降下電圧が大きくなり、出力電圧Ｖｏｕｔと参照電圧Ｖｒｅｆが小さくなる。これらの動作が釣り合い、最終的に参照電圧Ｖｒｅｆは期待電圧Ｖ１と同じ値となり、入力信号Ａがローのとき出力電圧Ｖｏｕｔとして期待電圧Ｖ１が出力される。この電圧駆動回路１００によれば、参照電圧Ｖｒｅｆの監視およびそのフィードバック回路を設けたことにより、従来問題となったトランジスタＱ２のベース電流に関係なく出力電圧Ｖｏｕｔを期待電圧Ｖ１に合わせることができ、従来の課題が解決される。
【００４８】
なお、比較器ＯＰ１において出力電圧Ｖｏｕｔを直接監視しないのは、入力信号Ａがハイの場合、出力電圧生成部１０２の第一の電流経路に電流が流れなくなり、出力電圧Ｖｏｕｔが定電圧ＶＨに戻って参照できなくなるためである。
【００４９】
図３は、図２の電圧駆動回路１００を用いた電圧駆動装置２００の構成を示す。電圧駆動装置２００は、電圧駆動回路１００と第二の電圧駆動回路２５０を有し、期待電圧を両者で異なる値に設定することにより、定電圧ＶＨ以外にふたつの出力電圧を得る。同図において、新設した第二の電圧駆動回路２５０は、抵抗Ｒ２を電圧駆動回路１００の出力電圧生成部１０２と共用する。第二の電圧駆動回路２５０の出力電圧生成部２０２（以下、単に第二出力電圧生成部２０２という）において第一の電流経路を形成するのは抵抗Ｒ２、トランジスタＱ１０、トランジスタＱ１２、抵抗Ｒ１２であり、第三の電流経路を形成するのは、抵抗Ｒ８、トランジスタＱ８、トランジスタＱ１２、抵抗Ｒ１２である。第二の電圧駆動回路２５０の出力電圧監視部２０４（以下、単に第二出力電圧監視部２０４という）において第二の電流経路を形成するのは、抵抗Ｒ９、トランジスタＱ９、トランジスタＱ１３、抵抗Ｒ１３である。第二の電圧駆動回路２５０には、入力信号Ｂを生成するパルス生成器Ｐ２が設けられ、パルス生成器Ｐ２の正出力Ｐ２ｐが第三の電流経路のトランジスタＱ８のベースに、パルス生成器Ｐ２の負出力Ｐ２ｍが第一の電流経路のトランジスタＱ１０のベースにそれぞれ接続されている。第二の電流経路のトランジスタＱ９のベースにはパルス生成器Ｐ２の最大電圧Ｐ２Ｈが入力されている。比較器ＯＰ２は抵抗Ｒ９とトランジスタＱ９の間に現れる参照電圧Ｖｒｅｆ２と期待電圧Ｖ２を比較し、その比較結果はトランジスタＱ１２およびトランジスタＱ１３のベースへ入力される。なお、出力電圧生成部１０２の出力取出部１１２は第二出力電圧生成部２０２の出力取出部２１２と接続され、ここに出力電圧Ｖｏｕｔが現れる。
【００５０】
以上の構成による動作の条件として、入力信号Ａ、入力信号Ｂの両方は同時にローにならないものとする。まず入力信号Ａも入力信号Ｂもハイの場合、出力電圧生成部１０２の第一の電流経路にも第２出力電圧生成部２０２の第一の電流経路にも電流が流れないため、出力電圧Ｖｏｕｔは定電圧ＶＨと等しくなる。これが出力の第一の値である。
【００５１】
つぎに、入力信号Ａのみがローになったとき、図２のとき同様出力電圧生成部１０２の第一の電流経路に電流が流れ、出力電圧監視部１０４の第二の電流経路で生ずる参照電圧Ｖｒｅｆ１をもとに所期のフィードバックが実現し、出力電圧Ｖｏｕｔが期待電圧Ｖ１に等しくなる。
【００５２】
一方、入力信号Ｂのみがローになったとき、第二出力電圧生成部２０２の第一の電流経路に電流が流れ、第二出力電圧監視部２０４の第二の電流経路で生ずる参照電圧Ｖｒｅｆ２をもとにフィードバックがかかり、出力電圧Ｖｏｕｔが期待電圧Ｖ２と等しくなる。以上で三値出力が実現する。なお、ここでは入力信号Ａと入力信号Ｂがともにローになる状態を想定しなかったが、これらがともにローになると出力電圧Ｖｏｕｔが期待電圧Ｖ１、期待電圧Ｖ２よりもさらに低い値になる。むろん、そうした値を生成しても差し支えない。また、図３では電圧駆動回路１００と第二の電圧駆動回路２５０を用いたが、さらに多数の電圧駆動回路１００を併設し、それらの出力取出部１１２、出力取出部２１２等をすべて接続することにより、さらに多値の出力を可能としてもよい。
【００５３】
図４は、図２の電圧駆動回路１００を用いた電圧駆動装置７００の構成を示し、図３に示した電圧駆動装置２００の変形実施例である。電圧駆動装置７００は、電圧駆動回路１００と、第二の電圧駆動回路７５０を有し、期待電圧を両者で異なる値に設定することにより、定電圧ＶＨ以外に少なくとも二つの出力電圧を得ることが可能となる。図４において、第二の電圧駆動回路７５０は、抵抗Ｒ２を電圧駆動回路１００の出力電圧生成部１０２と共用する。図３に示した電圧駆動装置２００と比較すると、第二の電圧駆動回路７５０は、抵抗Ｒ１も、電圧駆動回路１００の出力電圧生成部１０２と共用する。図示されるように、電圧駆動装置７００は、抵抗Ｒ１の出力を、トランジスタＱ８に伝達する連絡回路２１０を備える。第二の電圧駆動回路７５０の出力電圧生成部７０２（以下、単に第二出力電圧生成部７０２という）において第一の電流経路を形成するのは、抵抗Ｒ２、トランジスタＱ１０、トランジスタＱ１２、抵抗Ｒ１２であり、第三の電流経路を形成するのは、抵抗Ｒ１、トランジスタＱ８、トランジスタＱ１２、抵抗Ｒ１２である。第二の電圧駆動回路７５０の出力電圧監視部（以下、単に第二出力電圧監視部７０４という）において第二の電流経路を形成するのは、抵抗Ｒ９、トランジスタＱ９、トランジスタＱ１３、抵抗Ｒ１３である。第二の電圧駆動回路７５０には、入力信号Ｂを生成するパルス生成器Ｐ２が設けられ、パルス生成器Ｐ２の正出力Ｐ２ｐが第三の電流経路のトランジスタＱ８のベースに、パルス生成器Ｐ２の負出力Ｐ２ｍが第一の電流経路のトランジスタＱ１０のベースにそれぞれ接続されている。第二の電流経路のトランジスタＱ９のベースには、パルス生成器Ｐ２の最大電圧Ｐ２Ｈが入力されている。比較器ＯＰ２は抵抗Ｒ９とトランジスタＱ９の間に現れる参照電圧Ｖｒｅｆ２と出力電圧Ｖｏｕｔを比較し、その比較結果はトランジスタＱ１２およびトランジスタＱ１３のベースへ入力される。なお、出力電圧生成部１０２の出力取出部１１２は第二出力電圧生成部７０２の出力取出部２１２と接続され、ここに出力電圧Ｖｏｕｔが現れる。
【００５４】
以上の構成による動作の条件として、入力信号Ａ、入力信号Ｂの両方は同時にローにならないものとする。まず入力信号Ａも入力信号Ｂもハイの場合、出力電圧監視部１０４の第二の電流経路にも第二出力電圧監視部７０４の第二の電流経路にも電流が流れないため、出力電圧Ｖｏｕｔは定電圧ＶＨと等しくなる。これが出力の第一の値である。
【００５５】
つぎに、入力信号Ａのみがローになったとき、図２のときと同様、出力電圧生成部１０２の第一の電流経路に電流が流れ、出力電圧監視部１０４の第二の電流経路で生ずる参照電圧Ｖｒｅｆ１をもとに所期のフィードバックが実現し、出力電圧Ｖｏｕｔが期待電圧Ｖ１に等しくなる。
【００５６】
一方、入力信号Ｂのみがローになったとき、第二出力電圧生成部７０２の第一の電流経路に電流が流れ、第二出力電圧監視部７０４の第二の電流経路で生ずる参照電圧Ｖｒｅｆ２をもとにフィードバックがかかり、出力電圧Ｖｏｕｔが期待電圧Ｖ２と等しくなる。以上で三値出力が実現する。
【００５７】
図５は、図２の電圧駆動回路１００、第二の電圧駆動回路２５０、第三の電圧駆動回路３５０を用いた電圧駆動装置３００の構成を示す。ただし、ここでは単に電圧駆動回路１００同等の回路を３個並べるだけでなく、それらのうち２個における入力信号が同時にローになることを予定する。具体的には、電圧駆動回路１００の入力信号Ａがローになるときは、必ず第三の電圧駆動回路３５０の入力信号Ｃがローになっているものとする。
【００５８】
図５で新設された第三の電圧駆動回路３５０は、抵抗Ｒ２を電圧駆動回路１００、第二の電圧駆動回路２５０と共用する。第三の電圧駆動回路３５０の出力電圧生成部３０２（以下、単に第三出力電圧生成部３０２という）において第一の電流経路を形成するのは抵抗Ｒ２、トランジスタＱ２２、トランジスタＱ２４、抵抗Ｒ２４であり、第三の電流経路を形成するのは、抵抗Ｒ２０、トランジスタＱ２０、トランジスタＱ２４、抵抗Ｒ２４である。第三の電圧駆動回路３５０の出力電圧監視部３０４（以下、単に第三出力電圧監視部３０４という）において第二の電流経路を形成するのは、抵抗Ｒ２１、トランジスタＱ２１、トランジスタＱ２５、抵抗Ｒ２５である。トランジスタＱ２１はトランジスタＱ２２の１／ｋトランジスタ、抵抗Ｒ２１と抵抗Ｒ２５はそれぞれ抵抗Ｒ２０と抵抗Ｒ２４のｋ倍の抵抗値をもつ。第三出力電圧生成部３０２には、入力信号Ｃを生成するパルス生成器Ｐ３が設けられ、パルス生成器Ｐ３の正出力Ｐ３ｐが第三の電流経路のトランジスタＱ２０のベースに、パルス生成器Ｐ３の負出力Ｐ３ｍが第一の電流経路のトランジスタＱ２２のベースにそれぞれ接続されている。第二の電流経路のトランジスタＱ２１のベースにはパルス生成器Ｐ３の最大電圧Ｐ３Ｈが入力されている。比較器ＯＰ３は抵抗Ｒ２１とトランジスタＱ２１の間に現れる参照電圧Ｖｒｅｆ３と期待電圧Ｖ３を比較し、その比較結果はトランジスタＱ２４、トランジスタＱ２５およびトランジスタＱ２６のベースへ入力される。このトランジスタＱ２６およびそれと接地電圧の間に設けられた抵抗Ｒ２６が電圧駆動回路１００と第三の電圧駆動回路３５０を結ぶ連絡回路３６０である。トランジスタＱ２６のコレクタには出力電圧監視部１０４の参照電圧Ｖｒｅｆ１が入力されている。
【００５９】
ここでは、（第三の電圧駆動回路３５０の期待電圧Ｖ３）＞（電圧駆動回路１００の期待電圧Ｖ１）と仮定する。また、抵抗Ｒ２５と抵抗Ｒ２６、抵抗Ｒ２１と抵抗Ｒ３の抵抗値はそれぞれ等しく、トランジスタＱ２５とトランジスタＱ２６の特性は等しいものを用いる。このため、抵抗Ｒ２６に流れる電流ｉ２６は抵抗Ｒ２５に流れる電流ｉ２５と等しくなる。なお、出力電圧生成部１０２の出力取出部１１２、第二出力電圧生成部２０２の出力取出部２１２、第三出力電圧生成部３０２の出力取出部３１２はすべて接続され、ここに出力電圧Ｖｏｕｔが現れる。
【００６０】
以上の構成において、まず入力信号Ａ、Ｂ、Ｃがともにハイの場合は出力電圧Ｖｏｕｔは定電圧ＶＨとなる。つぎに入力信号Ｂのみがローになれば、第二の電圧駆動回路２５０が働き、出力電圧Ｖｏｕｔがその期待電圧Ｖ２となる。同様に入力信号Ｃのみがローになれば、第三の電圧駆動回路３５０が働き、出力電圧Ｖｏｕｔがその期待電圧Ｖ３になる。
【００６１】
一方、入力信号Ａがローになるときは、仮定により、入力信号Ｃがローになっている。まず入力信号Ｃがローになることにより、第三の電圧駆動回路３５０の第一の電流経路に電流ｉ２４が流れ、出力電圧生成部１０２の抵抗Ｒ２の両端には、以下の電圧降下によるシフト電圧（Ｖｓ２と表記）が生じる。
Ｖｓ２＝Ｒ２・ｉ２４ （式６）
このシフト電圧Ｖｓ２は第三の電圧駆動回路３５０の第二の電流経路の抵抗Ｒ２１の両端に生じる降下電圧（Ｖｓ２１と表記）に等しい。いま連絡回路３６０に流れる電流ｉ２６は抵抗Ｒ２５に流れる電流ｉ２５と等しいから、電圧駆動回路１００の出力電圧監視部１０４の抵抗Ｒ３の両端に生じる降下電圧（Ｖｓ３と表記）は、
となる。以上が入力信号Ｃがローになることによる効果である。
【００６２】
一方、入力信号Ａがローになると電圧駆動回路１００の第一の電流経路に電流ｉ４が流れ、出力電圧生成部１０２の抵抗Ｒ２の両端には以下のシフト電圧（Ｖｓ２’と表記）が生じる。
Ｖｓ２’＝Ｒ２・ｉ４ （式８）
このシフト電圧Ｖｓ２’は出力電圧監視部１０４の第二の電流経路の抵抗Ｒ３の両端に生じる降下電圧（Ｖｓ３’と表記）に等しい。
【００６３】
以上、入力信号Ａと入力信号Ｃによる効果を総合すれば、式６と式８からシフト電圧の単純和は、
Ｖｓ２＋Ｖｓ２’＝Ｒ２・ｉ４＋Ｒ２・ｉ２４ （式９）
となり、出力電圧Ｖｏｕｔは一見、
出力電圧Ｖｏｕｔ＝ＶＨ−（ＶＨ−Ｖ１）−（ＶＨ−Ｖ３） （式１０）
となる。また、電圧駆動回路１００の抵抗Ｒ３における合計のシフト電圧は、
Ｖｓ３＋Ｖｓ３’＝Ｖｓ２＋Ｖｓ２’ （式１１）
であり、出力電圧監視部１０４における参照電圧Ｖｒｅｆ１は、
Ｖｒｅｆ１＝ＶＨ−（ＶＨ−Ｖ１）−（ＶＨ−Ｖ３）＝Ｖｏｕｔ（式１２）
となる。
【００６４】
しかしながら、電圧駆動回路１００ではフィードバック動作により、最終的に参照電圧Ｖｒｅｆ１が期待電圧Ｖ１に一致するよう電流ｉ５が減らされる。式１２によれば、その間も出力電圧Ｖｏｕｔは参照電圧Ｖｒｅｆ１に一致するため、最終的に出力電圧Ｖｏｕｔとして期待電圧Ｖ１が得られることになる。この動作は以下のように要約すればわかりやすい。すなわち、出力電圧Ｖｏｕｔを定電圧ＶＨから期待電圧Ｖ３まで引き下げるための処理は第三の電圧駆動回路３５０ですでになされており、残る部分、つまり期待電圧Ｖ３をさらに期待電圧Ｖ１まで引き下げる処理が電圧駆動回路１００でなされるのである。この電圧駆動装置３００は、たとえば入力信号Ｃが低速であり、入力信号Ａがそれより高速であり、入力信号Ｃがローの間は出力電圧Ｖｏｕｔを期待電圧Ｖ３にするが、入力信号Ａがローになり次第出力電圧Ｖｏｕｔをさらに引き下げて期待電圧Ｖ１にしたいという応用に最適である。
【００６５】
電圧駆動装置３００の出力電圧Ｖｏｕｔは、ＶＨ、Ｖ１、Ｖ２、Ｖ３の四値をとる。ただし、入力信号Ａ、Ｂ、Ｃのいずれかが必ずローになるという条件を加えることにより、定電圧ＶＨを出力しないこともできる。その場合、電圧駆動装置３００は定電圧ＶＨの値に関係なく定電圧ＶＨ以下の任意の三値Ｖ１、Ｖ２、Ｖ３を生成する装置となる。
【００６６】
図６はさらに別の実施の形態に係る電圧駆動装置４００である。この実施の形態では、第二の電圧駆動回路２５０をもとに相補な回路を作り、これを第三の電圧駆動回路２５０Ａとしたものである。第二の電圧駆動回路２５０は定電圧ＶＨと接地電圧の間で動作するが、第三の電圧駆動回路２５０Ａは定電圧ＶＨとさらに高い電圧ＶＨＨの間で動作する。概念的にいえば、第二の電圧駆動回路２５０と第三の電圧駆動回路２５０Ａは定電圧ＶＨを境に対称的な回路であり、第二の電圧駆動回路２５０ではトランジスタがすべてＮＰＮタイプだったのに対し、第三の電圧駆動回路２５０ＡではこれらがすべてＰＮＰタイプとなる。また、トランジスタと抵抗の相対位置がすべて逆になっている。この実施の形態は、第三の電圧駆動回路２５０Ａの存在により、期待電圧Ｖ２が定電圧ＶＨを越える場合でもその期待電圧Ｖ２と等しい出力電圧Ｖｏｕｔの生成が可能な点に特徴がある。
【００６７】
第三の電圧駆動回路２５０Ａは、主に相補出力電圧生成部２０２Ａと相補出力電圧監視部２０４Ａを含む。第三の電圧駆動回路２５０Ａは抵抗Ｒ２を電圧駆動回路１００、第二の電圧駆動回路２５０と共用する。相補出力電圧生成部２０２Ａにおいて第一の電流経路を形成するのは抵抗Ｒ１２Ａ、トランジスタＱ１２Ａ、トランジスタＱ１０Ａ、抵抗Ｒ２であり、第三の電流経路を形成するのは、抵抗Ｒ１２Ａ、トランジスタＱ１２Ａ、トランジスタＱ８Ａ、抵抗Ｒ８Ａである。相補出力電圧監視部２０４Ａにおいて第二の電流経路を形成するのは、抵抗Ｒ１３Ａ、トランジスタＱ１３Ａ、トランジスタＱ９Ａ、抵抗Ｒ９である。第三の電圧駆動回路２５０Ａには、第二の電圧駆動回路２５０に入力されるのと同相の信号（ここでは簡単のため入力信号Ｂと表記する）を生成するパルス生成器Ｐ２Ａが設けられ、パルス生成器Ｐ２Ａの負出力Ｐ２Ａｍが第三の電流経路のトランジスタＱ８Ａのベースに、パルス生成器Ｐ２Ａの正出力Ｐ２Ａｐが第一の電流経路のトランジスタＱ１０Ａのベースにそれぞれ接続されている。第二の電流経路のトランジスタＱ９Ａのベースにはパルス生成器Ｐ２Ａの最大電圧Ｐ２ＡＨが入力されている。
【００６８】
第三の電圧駆動回路２５０Ａはさらに、第二の電流経路の抵抗Ｒ１３Ａ、トランジスタＱ１３Ａとの相補電流ミラー回路２０６Ａを形成する抵抗Ｒ３０Ａ、トランジスタＱ３０Ａをもつ。この相補電流ミラー回路２０６Ａに電流を流すかどうかの許可は比較器ＯＰ２の出力で制御されるトランジスタＱ３１Ａが行う。
【００６９】
一方、第二の電圧駆動回路２５０にも、新たに電流ミラー回路２０６が設けられている。電流ミラー回路２０６は、第二の電流経路トランジスタＱ１３、抵抗Ｒ１３とそれぞれ対をなすトランジスタＱ３０、抵抗Ｒ３０から形成され、この電流ミラー回路２０６に電流を流すかどうかの許可は同様に比較器ＯＰ２の出力で制御されるトランジスタＱ３１が行う。
【００７０】
なお、第二の電圧駆動回路２５０と第三の電圧駆動回路２５０Ａは比較器ＯＰ２を共用する。比較器ＯＰ２は期待電圧Ｖ２と参照電圧Ｖｒｅｆ２を比較するが、今回は期待電圧Ｖ２が比較器ＯＰ２の正入力、参照電圧Ｖｒｅｆ２が負入力に与えられている。この比較器ＯＰ２と、比較器ＯＰ２によって制御される第二の電圧駆動回路２５０のトランジスタＱ３１、および第三の電圧駆動回路２５０ＡのトランジスタＱ３１Ａが、後述のごとく、第二の電圧駆動回路２５０または第三の電圧駆動回路２５０Ａのいずれの動作を許可するかを決める選択回路２７０として機能する。
【００７１】
以上の構成において、いま期待電圧Ｖ２が定電圧ＶＨより低いとする。このとき、第三の電圧駆動回路２５０Ａでいかなる制御がなされても、それによって生じうる参照電圧Ｖｒｅｆ２は必ず定電圧ＶＨを越える。そのため、比較器ＯＰ２の出力はローのままとなり、第三の電圧駆動回路２５０ＡのトランジスタＱ３１Ａはオフしたままとなる。その結果、相補電流ミラー回路２０６ＡのトランジスタＱ３０ＡとトランジスタＱ１３Ａには電流が流れず、第一の電流経路を構成するトランジスタＱ１２Ａにも電流が流れない。すなわち、期待電圧Ｖ２が定電圧ＶＨよりも低いとき、第三の電圧駆動回路２５０Ａは存在しないのと同じになる。一方、第二の電圧駆動回路２５０のトランジスタＱ３１には電流が流れ、電流ミラー回路２０６のトランジスタＱ３０とトランジスタＱ１３と第一の電流経路のトランジスタＱ１２に電流が流れる。その時点で第二の電圧駆動回路２５０はこれまで説明した電圧駆動回路１００等と同じ回路に帰着し、入力信号Ｂがローなら、期待電圧Ｖ２が出力電圧Ｖｏｕｔとして得られる。入力信号Ｂがハイの場合は定電圧ＶＨがそのまま出力電圧Ｖｏｕｔとして出力される。
【００７２】
つぎに、期待電圧Ｖ２が定電圧ＶＨより高いとする。このときは逆に比較器ＯＰ２の出力はハイのままとなり、第二の電圧駆動回路２５０のトランジスタＱ３１はオフしたままとなる。この結果、電流ミラー回路２０６のトランジスタＱ３０とトランジスタＱ１３には電流が流れず、第一の電流経路を構成するトランジスタＱ１２にも電流が流れず、第二の電圧駆動回路２５０は存在しないと同然になる。一方、第三の電圧駆動回路２５０ＡのトランジスタＱ３１Ａには電流が流れ、相補電流ミラー回路２０６ＡのトランジスタＱ１３Ａと第一の電流経路のトランジスタＱ１２Ａに電流が流れる。その結果、第三の電圧駆動回路２５０Ａが所望の動作をし、やはり出力電圧Ｖｏｕｔとして期待電圧Ｖ２または定電圧ＶＨが得られる。なお、この場合、入力信号Ｂがローなら第一の電流経路のトランジスタＱ１０Ａがオンとなって期待電圧Ｖ２が出力電圧Ｖｏｕｔに現れ、入力信号Ｂがハイの場合にトランジスタＱ８Ａがオンとなって定電圧ＶＨが現れる点に留意すべきである。Ｖ２＞ＶＨであり、入力信号Ｂがローのときそれが期待電圧Ｖ２に対応するためである。
【００７３】
以上、電圧駆動装置４００によれば、出力電圧Ｖｏｕｔとして定電圧ＶＨ、期待電圧Ｖ１、期待電圧Ｖ２の三値が得られる。とくに、期待電圧Ｖ２を定電圧ＶＨよりも高く設定できる点で有利である。
【００７４】
図７は以上のすべての実施の形態で利用可能な電圧駆動回路の変形例である。この電圧駆動回路５００は、図２の電圧駆動回路１００に対し、さらに第四の電流経路を設けている。第四の電流経路は、第二の電流経路の抵抗Ｒ３と等しい抵抗値をもつ抵抗Ｒ５０と、同様にトランジスタＱ３と同じ特性をもつトランジスタＱ５０を含み、さらにトランジスタＱ５および抵抗Ｒ５を含む。トランジスタＱ５と抵抗Ｒ５は第二の電流経路と共用される。第四の電流経路のトランジスタＱ５０のベースにはパルス生成器Ｐ１の最小電圧Ｐ１Ｌが与えられ、第四の電流経路全体で第二の電流経路と反転的な動作をすることで、その電流を補償する。
【００７５】
この電圧駆動回路５００は、パルス生成器Ｐ１によって生成される入力信号Ａの振幅が十分でない場合を想定して設計されている。すなわち、入力信号Ａの振幅が小さいとき、第一の電流経路のトランジスタＱ２がオンになっても第三の電流経路のトランジスタＱ１が完全にオフしない状態が発生しうる。その際、図２では抵抗Ｒ４に流れる電流ｉ４が第一の電流経路のトランジスタＱ２に流れる電流と完全に一致する前提で、電流ｉ４と第二の電流経路の電流ｉ５の所定の比率ｋから参照電圧Ｖｒｅｆを生成している。しかし、いま第三の電流経路のトランジスタＱ１のリーク電流も含めてトランジスタＱ４に電流ｉ４が流れるとすれば、第一の電流経路のトランジスタＱ２に本来流れるべき電流がいくぶん小さくなり、したがって出力電圧Ｖｏｕｔが期待電圧Ｖ１よりも大きくなってしまう。
【００７６】
このため図７においては、第三の電流経路のトランジスタＱ１のリーク電流を模擬すべく、第四の電流経路を設け、そのトランジスタＱ５０にトランジスタＱ１の１／ｋ倍のリーク電流を生じさせる。トランジスタＱ１のリーク電流はトランジスタＱ１のベースに入力信号Ａの最小電圧、すなわちパルス生成器Ｐ１の最小電圧Ｐ１Ｌが与えられているときに発生するため、第四の電流経路においてもトランジスタＱ５０のベースにその最小電圧Ｐ１Ｌを与えている。
【００７７】
図８は、実施の形態に係る電圧駆動回路を用いた半導体デバイス試験装置の構成図である。半導体デバイス試験装置６００はおもに、被試験デバイス６０６に書き込むべき試験データを生成する試験データ生成部６０２と、試験データ生成部６０２で論理信号として生成された試験データに所望の電圧変換を加える電圧駆動ユニット６０４と、電圧駆動ユニット６０４の出力が与えられた被試験デバイス６０６に不良があるときはそれを解析する不良解析部６０８を含む。試験データ生成部６０２は、試験データを生成するために必要なタイミングを高速クロックから生成するタイミング発生器６１０と、生成されたタイミングに基づいて試験データのパターンを生成するパターン発生器６１２と、生成されたパターンを多重化して高速化する等の処理を施す波形整形器６１４を含む。不良解析部６０８は、被試験デバイス６０６からの読出データ６３２とパターン発生器６１２が生成した出力期待値６３０を比較する比較器６２０と、比較結果に不一致が生じたとき、その内容を試験中のアドレス６３４を参照して記録する不良解析メモリ６２２と、不良解析メモリ６２２に記録された内容をもとに不良を解析する不良解析プロセッサ６２４とを含む。
【００７８】
以上の構成において、まずタイミング発生器６１０が被試験デバイス６０６の試験に適したタイミングを発生し、パターン発生器６１２がそのタイミングを利用して試験パターンを生成する。この試験パターンは波形整形器６１４にて必要な多重化処理等を受け、電圧駆動ユニット６０４に論理信号として出力される。
【００７９】
電圧駆動ユニット６０４では、たとえば被試験デバイス６０６の動作電圧マージン試験のために、前記論理信号がとる二値のそれぞれに応じて異なる電圧を生成する。その生成の過程はこれまでに説明したとおりである。電圧駆動ユニット６０４の出力電圧の波形は前記論理信号の論理を忠実に再現しており、その振幅すなわち電圧のみが変換されている。電圧駆動ユニット６０４の出力電圧は被試験デバイス６０６へ入力される。
【００８０】
被試験デバイス６０６は入力されたデータの内容にしたがい、読出データ６３２を不良解析部６０８へ出力する。不良解析部６０８ではこの読出データ６３２と出力期待値６３０を比較し、不一致が生じるとこれを不良解析メモリ６２２へ通知する。不良解析メモリ６２２はそのときの試験中のアドレス６３４を参照し、不良情報を記録する。不良情報は後に不良解析プロセッサ６２４から読み出され、解析に付される。以上が半導体デバイス試験装置６００の動作である。
【００８１】
この半導体デバイス試験装置６００は、動作が高速かつ正確な出力電圧を生成する電圧駆動ユニット６０４を利用しているため、試験装置全体の性能アップ、とくに高速動作や電圧動作マージンの試験を効率的に、かつ高い精度で行うことができる。
【００８２】
以上、いくつかの実施の形態を説明した。ここではバイポーラトランジスタを用いたが、これらはＭＯＳＦＥＴであってもよいし、電流をオンオフできるスイッチ機能をもつ素子であれば基本的に何を用いてもよい。また、出力電圧Ｖｏｕｔをシフトするために、抵抗の両端に生じる電圧降下を利用したが、これも素子の両端に生じる何らかの電圧ギャップを用いる構成としてもよい。
【００８３】
本発明の技術的範囲は実施の形態に記載の範囲には限定されない。以上の実施の形態に、多様な変更または改良を加えることができることが当業者には理解されるところである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から理解できる。
【００８４】
【発明の効果】
本発明の電圧駆動回路、電圧駆動装置によれば、入力信号に応じて所望の電圧をより正確に出力することができる。また、本発明の半導体デバイス試験装置によれば、高い試験精度と効率のよい試験が実現する。
【図面の簡単な説明】
【図１】従来の電圧駆動回路の構成例を示す図である。
【図２】実施の形態に係る電圧駆動回路の構成図である。
【図３】図２の電圧駆動回路を２個用いた電圧駆動装置の構成図である。
【図４】図２の電圧駆動回路１００を用いた電圧駆動装置７００の構成を示し、図３に示した電圧駆動装置２００の変形実施例である。
【図５】図２の電圧駆動回路を３個用いた電圧駆動装置の構成図である。
【図６】図２の電圧駆動回路を３個用いた別の電圧駆動装置の構成図である。
【図７】実施の形態に係る電圧駆動回路の変形例の構成図である。
【図８】実施の形態に係る半導体デバイス試験装置の構成図である。
【符号の説明】
Ａ，Ｂ，Ｃ 入力信号
ｉ４，１５，ｉ１２，ｉ１３，ｉ２４，ｉ２５，ｉ２６ それぞれＲ４，Ｒ５，Ｒ１２，Ｒ１３，Ｒ２４，Ｒ２５，Ｒ２６を流れる電流
ｉＧ１ 電流駆動回路
ＯＰ１，ＯＰ２，ＯＰ３ 比較器
Ｐ１，Ｐ２，Ｐ３ パルス生成器
Ｐ１ｐ Ｐ１の正出力
Ｐ１ｍ Ｐ１の負出力
Ｐ１Ｈ Ｐ１の最大電圧
Ｐ１Ｌ Ｐ１の最小電圧
Ｐ２ｐ Ｐ２の正出力
Ｐ２ｍ Ｐ２の負出力
Ｐ２Ａｐ Ｐ２Ａの正出力
Ｐ２Ａｍ Ｐ２Ａの負出力
Ｐ２Ｈ Ｐ２の最大電圧
Ｐ２ＡＨ Ｐ２Ａの最大電圧
Ｐ３ｐ Ｐ３の正出力
Ｐ３ｍ Ｐ３の負出力
Ｐ３Ｈ Ｐ３の最大電圧
Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ８，Ｑ８Ａ，Ｑ９，Ｑ９Ａ，Ｑ１０，Ｑ１０Ａ，Ｑ１２，Ｑ１２Ａ，Ｑ１３，Ｑ１３Ａ，Ｑ２０，Ｑ２１，Ｑ２２，Ｑ２４，Ｑ２５，Ｑ２６，Ｑ３０，Ｑ３０Ａ，Ｑ３１，Ｑ３１Ａ，Ｑ５０ トランジスタＲ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ８，Ｒ９，Ｒ１２，Ｒ１２Ａ，Ｒ１３，Ｒ１３Ａ，Ｒ２０，Ｒ２１，Ｒ２４，Ｒ２５，Ｒ２６，Ｒ３０，Ｒ３０Ａ，Ｒ３１，Ｒ３１Ａ，Ｒ５０ 抵抗
ＶＧ１ 定電圧源
Ｖｏｕｔ 出力電圧
Ｖ１，Ｖ２，Ｖ３ 期待電圧
Ｖｒｅｆ，Ｖｒｅｆ１，Ｖｒｅｆ２，Ｖｒｅｆ３ 参照電圧
１００，５００ 電圧駆動回路
１０２ 出力電圧生成部
１０４ 出力電圧監視部
１０６ 出力電圧生成部における電流駆動回路
１０８ 出力電圧監視部における電流駆動回路
１１２，２１２，３１２ 出力取出部
２００，３００，４００ 電圧駆動装置
２０２ 第二出力電圧生成部
２０２Ａ 相補出力電圧生成部
２０４ 第二出力電圧監視部
２０４Ａ 相補出力電圧監視部
２０６ 電流ミラー回路
２０６Ａ 相補電流ミラー回路
２５０ 第二の電圧駆動回路
２５０Ａ 第三の電圧駆動回路
２７０ 選択回路
３０２ 第三出力電圧生成部
３０４ 第三出力電圧監視部
３５０ 第三の電圧駆動回路
３６０ 連絡回路
６００ 半導体デバイス試験装置
６０２ 試験データ生成部
６０４ 電圧駆動ユニット
６０６ 被試験デバイス
６０８ 不良解析部
６１０ タイミング発生器
６１２ パターン発生器
６１４ 波形整形器
６２０ 比較器
６２２ 不良解析メモリ
６２４ 解析プロセッサ
６３０ 出力期待値
６３２ 読出データ
６３４ 試験中のアドレス
【発明の属する技術分野】
本発明は、電圧駆動回路、電圧駆動装置および半導体デバイス試験装置に関する。本発明はとくに、入力信号に従って電圧を生成する電圧駆動回路、その回路を用いた電圧駆動装置、およびそれらの回路または装置を利用した半導体デバイス試験装置に関する。
【０００２】
【従来の技術】
半導体デバイスを試験する場合、試験項目の中に被試験デバイスの動作マージンに関する項目が多数存在する。たとえば、被試験デバイスの動作を電源電圧３ボルト±１０％の範囲で保証すべき場合、当然ながら半導体デバイス試験装置では、少なくともその範囲の電源電圧および同じ範囲の入力信号に対して被試験デバイスが正しく動作することを確認しなければならない。いま、ある入力信号Ａについて考えれば、半導体デバイス試験装置は、入力信号Ａの論理を維持しつつ、その電圧だけを２．７ボルトから３．３ボルトに振って出力する。このため、入力信号Ａの電圧を変化させて出力する電圧駆動回路が利用されている。
【０００３】
図１は従来の電圧駆動回路１０の構成例を示す。入力信号Ａは差動信号としてパルス生成器Ｐ１で生成される。入力信号Ａがハイの場合、パルス生成器Ｐ１の正出力Ｐ１ｐがハイ、負出力Ｐ１ｍがローになる。パルス生成器Ｐ１の正出力Ｐ１ｐはトランジスタＱ１のベースに、パルス生成器Ｐ１の負出力Ｐ１ｍはトランジスタＱ２のベースにそれぞれ接続されている。したがって、入力信号Ａがハイの場合はトランジスタＱ１がオン、トランジスタＱ２がオフ、ローの場合はトランジスタＱ１がオフ、トランジスタＱ２がオンとなる。これは、トランジスタＱ１とトランジスタＱ２を反転動作させて電圧駆動回路１０に流れる電流を常時ほぼ一定に保ち、電源電流の変動を抑えて回路の高速化阻害要因を少しでも削減する配慮である。
【０００４】
トランジスタＱ１とトランジスタＱ２はエミッタが接続され、それらは定電流ｉを流す共通の電流駆動回路ｉＧ１に接続されている。トランジスタＱ１とトランジスタＱ２のコレクタはそれぞれ抵抗Ｒ１と抵抗Ｒ２を介して定電圧源ＶＧ１へ接続されている。定電圧源ＶＧ１は電圧ＶＨを生成する。この回路において、入力信号Ａからその電圧だけが変換された信号は出力電圧Ｖｏｕｔとして抵抗Ｒ２とトランジスタＱ２の接続部分である出力取出部１２に現れる。
【０００５】
この構成で、まず入力信号Ａがローのとき、トランジスタＱ２がオンして抵抗Ｒ２に電流が流れ、出力電圧Ｖｏｕｔとして、
Ｖｏｕｔ＝ＶＨ−ｉ・Ｒ２ （式１）
が得られる。一方、入力信号ＡがハイのときはトランジスタＱ２はオンせず、定電流ｉはトランジスタＱ１の側を迂回し、出力電圧Ｖｏｕｔは、
Ｖｏｕｔ＝ＶＨ （式２）
となる。以上、入力信号Ａの二値に応じて式１と式２が得られ、入力信号Ａの電圧が変換される。
【０００６】
【発明が解決しようとする課題】
近年の半導体技術の飛躍的な進展とともに、半導体デバイスの動作は精妙をきわめ、半導体デバイス試験装置にも非常に高い性能が求められるようになった。前述の図１の回路の場合、厳密にいえばトランジスタＱ２のベース電流ｉｂの存在により、出力電圧Ｖｏｕｔが式１の値に完全には一致しない。しかも、ベース電流はコレクタ・エミッタ間電圧とコレクタ電流に依存する非線形関数であり、また製造時のばらつきの影響も受けやすい。したがって、ベース電流ｉｂを予測して対処することは一般に困難である。
【０００７】
こうした課題に鑑み、本発明の目的は、出力電圧をより正確に設定することの可能な電圧駆動回路、電圧駆動装置および半導体試験装置を提供することにある。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【０００８】
【課題を解決するための手段】
以上の目的のために、本発明の電圧駆動回路は、出力電圧生成部と出力電圧監視部を含み、前記出力電圧生成部は、電流調整用端子を有する電流駆動回路と、前記入力信号に従って動作状態が変化する出力電圧生成トランジスタと、前記出力電圧生成トランジスタが第一の動作状態にあるときに前記電流駆動回路による電流が流れる出力電圧生成抵抗と、前記出力電圧生成抵抗の両端に生じる電圧降下によって所定の電圧からシフトされた出力電圧が現れる出力取出部とを含み、前記出力電圧監視部は、前記シフトされた出力電圧と所定の期待電圧を比較する比較器を含み、前記比較器の出力を前記電流調整用端子に接続したものである。
【０００９】
前記出力電圧監視部は、前記シフトされた出力電圧との比率が所定値となる参照電圧を発生させる参照電圧生成回路を含み、前記比較器では、前記参照電圧と前記期待電圧が比較されてもよい。
【００１０】
前記参照電圧生成回路は、参照用電流駆動回路と、一定の動作状態を保つ参照用トランジスタと、前記参照用トランジスタを介して前記参照用電流駆動回路による電流が流れる参照用抵抗とを含んでもよい。
【００１１】
ともにオンの場合、前記参照用トランジスタは前記出力電圧生成トランジスタの１／ｋ倍（ｋは非負の実数）の電流を流す構造をもち、前記参照用抵抗は前記出力電圧生成抵抗のｋ倍の抵抗値をもってもよい。
【００１２】
前記参照用電流駆動回路は電流調整用端子を有し、前記比較器の出力が前記参照用電流駆動回路の電流調整用端子に接続されていてもよい。
【００１３】
前記一定の動作状態と前記第一の動作状態はともにオンの状態またはともにオフの状態であり、前記出力電流生成トランジスタが前記第一の状態にあるとき、前記参照電圧が前記シフトされた出力電圧に等しくなってもよい。
【００１４】
前記入力信号は、前記出力電圧生成トランジスタのベースに入力され、前記入力信号がとる二値の一方が固定的に前記参照用トランジスタのベースに入力されるものでもよい。
【００１５】
前記所定の電圧は接地電圧よりも高く設定され、前記出力電圧生成トランジスタはＮＰＮトランジスタであり、前記出力電圧生成トランジスタ、前記出力取出部、前記出力電圧生成抵抗はこの順に前記所定の電圧と接地電圧の間に直列に配されるものでもよい。
【００１６】
前記参照用トランジスタはＮＰＮトランジスタであり、前記参照用トランジスタと前記参照用抵抗はこの順に前記所定の電圧と接地電圧の間に直列に配され、前記参照電圧は、前記参照用トランジスタと前記参照用抵抗の間に現れるものでもよい。
【００１７】
また、本発明の前記電圧駆動回路は、出力電圧生成部と出力電圧監視部を含み、前記出力電圧生成部は、前記入力信号の状態に応じて所定の電圧および前記所定の電圧からシフトされた出力電圧を生成する回路と、前記シフトされた出力電圧が現れる出力取出部とを含み、前記出力電圧監視部は、前記シフトされた出力電圧との比率が所定値となる参照電圧を生成する回路と、前記参照電圧と所定の期待電圧を比較する比較器とを含み、前記比較器の出力に基づき、前記出力電圧生成部にて前記シフトされた出力電圧が調整されるものでもよい。
【００１８】
前記シフトされた電圧を生成する回路は、前記入力信号の状態に応じて異なる電流が流れる第一の電流経路を含み、前記第一の電流経路に流れる電流を利用して前記シフトされた出力電圧を生成し、前記参照電圧を生成する回路は、前記第一の電流経路に流れる最大電流との比率が所定値となる電流が流れる第二の電流経路を含み、前記第二の電流経路に流れる電流を利用して前記参照電圧を生成するものでもよい。
【００１９】
前記第一の電流経路は、前記入力信号に従って動作状態が変化する出力電圧生成トランジスタと、前記出力電圧生成トランジスタが第一の動作状態にあるときに電流が流れる出力電圧生成抵抗とを含み、前記第二の電流経路は、一定の動作状態を保つ参照用トランジスタと、前記参照用トランジスタを介して電流が流れる参照用抵抗とを含むものでもよい。
【００２０】
前記出力電圧生成部は、前記第一の電流経路に流れる電流との合計がほぼ一定になるような電流が流れる第三の電流経路をさらに含み、前記出力電圧監視部は、前記第三の電流経路に流れる最少電流との比率が所定値となる電流が流れる第四の電流経路をさらに含むものでもよい。
【００２１】
前記第三の電流経路は、前記出力電圧生成トランジスタと反転動作する第一の補償トランジスタと、前記第一の補償トランジスタが第一の動作状態にあるときに電流が流れる第一の補償抵抗とを含み、前記第四の電流経路は、前記参照用トランジスタの前記一定の動作状態を反転した動作状態を保つ第二の補償トランジスタと、前記第二の補償トランジスタを介して電流が流れる第二の補償抵抗とを含むものでもよい。
【００２２】
前記第一の電流経路および前記第三の電流経路は共通の主電流駆動回路に接続され、前記主電流駆動回路が前記比較器の出力に応じて制御されるものでもよい。
【００２３】
前記第二の電流経路および前記第四の電流経路は共通の副電流駆動回路に接続され、前記副電流駆動回路が前記比較器の出力に応じて制御されるものでもよい。
【００２４】
前記出力電圧生成トランジスタのベースには前記入力信号が入力され、前記参照用トランジスタのベースには前記入力信号のとる二値の一方の電圧が入力されるものでもよい。
【００２５】
前記第一の補償トランジスタのベースには前記入力信号の反転信号電圧が入力され、前記第二の補償トランジスタのベースには前記二値の他方の電圧が入力されるものでもよい。
【００２６】
さらに、本発明の電圧駆動装置は、以上のいずれかの電圧駆動回路をｎ個（ｎは２以上の整数）含み、それら第一から第ｎの電圧駆動回路において前記期待電圧は異なる値に設定され、かつ前記第一から第ｎの電圧駆動回路の前記出力取出部どうしが接続されたものでもよい。
【００２７】
前記第一の電圧駆動回路における前記所定の電圧と前記シフトされた出力電圧の差である第一シフト電圧を前記第二の電圧駆動回路に伝達する連絡回路を設けたものでもよい。
【００２８】
前記連絡回路は、前記第二の電圧駆動回路における前記所定の電圧と前記シフトされた出力電圧の差である第二シフト電圧に、前記第一シフト電圧を加えることにより、修正された第二シフト電圧を生成するものでもよい。
【００２９】
前記第一の電圧駆動回路と前記第二の電圧駆動回路は相補な回路に構成され、前記第一の電圧駆動回路は、接地電圧およびそれよりも高い第一の電圧の間で動作するよう配され、前記第二の電圧駆動回路は、前記第一の電圧およびそれよりも高い第二の電圧の間で動作するよう配されるものでもよい。
【００３０】
前記比較器を前記第一の電圧駆動回路と前記第二の電圧駆動回路で共用する構成とし、前記共用された比較器に入力される前記期待電圧が前記第一の電圧よりも低いときには前記第一の電圧駆動回路の動作を許可し、前記期待電圧が前記第一の電圧よりも高いときには前記第二の電圧駆動回路の動作を許可する選択回路をさらに設けてもよい。
【００３１】
さらに、本発明の半導体デバイス試験装置は、被試験デバイスに与えるべき論理信号を生成する試験データ生成部と、生成された前記論理信号から所望の電圧をもつ試験用信号に変換する電圧駆動ユニットと、前記試験用信号が印加された前記被試験デバイスからデータを読み出して不良の有無を判定する不良解析部とを含み、前記電圧駆動ユニットは、前記論理信号を入力信号として受け取り、シフトされた電圧の形で前記試験用信号を出力する電圧駆動回路を含む。
【００３２】
さらに、本発明の電圧駆動装置は、第一入力信号に従って電圧を生成する第一電圧駆動回路および第二入力信号に従って電圧を生成する第二電圧駆動回路を備える。この電圧駆動装置において、第一電圧駆動回路は、第一出力電圧生成部と第一出力電圧監視部を含み、前記第一出力電圧生成部は、第一電流調整用端子を有する第一電流駆動回路と、前記第一入力信号に従って動作状態が変化する第一出力電圧生成トランジスタと、前記第一出力電圧生成トランジスタが第一の動作状態にあるときに前記第一電流駆動回路による電流が流れる出力電圧生成抵抗と、前記出力電圧生成抵抗の両端に生じる電圧降下によって所定の電圧からシフトされた第一出力電圧が現れる第一出力取出部と、を含み、前記第一出力電圧監視部は、前記シフトされた前記第一出力電圧と所定の第一期待電圧を比較し、出力を前記第一電流調整用端子に接続する第一比較器を含む。前記第二電圧駆動回路は、第二出力電圧生成部と第二出力電圧監視部を含み、前記第二出力電圧生成部は、第二電流調整用端子を有する第二電流駆動回路と、前記第二入力信号に従って動作状態が変化する第二出力電圧生成トランジスタと、前記第二出力電圧生成トランジスタが第一の動作状態にあるときに、前記第二電流駆動回路による電流が流れた前記出力電圧生成抵抗の両端に生じる電圧降下によって所定の電圧からシフトされた第二出力電圧が現れる第二出力取出部と、を含み、前記第二出力電圧監視部は、前記シフトされた前記第二出力電圧と所定の第二期待電圧を比較し、出力を前記第二電流調整用端子に接続する第二比較器を含む。
【００３３】
前記第一出力取出部と前記第二出力取出部は接続されていてもよい。また、第一出力電圧監視部は、前記第一出力電圧との比率が所定値となる第一参照電圧を発生させる第一参照電圧生成回路を含み、前記第一比較器は、前記第一参照電圧と前記第一期待電圧を比較し、前記第二出力電圧監視部は、前記第二出力電圧との比率が所定値となる第二参照電圧を発生させる第二参照電圧生成回路を含み、前記第二比較器は、前記第二参照電圧と前記第二期待電圧を比較することが好ましい。
【００３４】
第一出力電圧生成部は、前記第一出力電圧生成トランジスタと反転動作する第一補償トランジスタと、前記第一補償トランジスタが第一の動作状態にあるときに前記第一電流駆動回路による電流が流れる第一補償抵抗とを含み、前記第二出力電圧生成部は、前記第二出力電圧生成トランジスタと反転動作する第二補償トランジスタを含んでもよい。このとき、第二出力電圧生成部は、前記第二補償トランジスタが第一の動作状態にあるときに前記第二電流駆動回路による電流が流れる第二補償抵抗を含んでもよい。また、電圧駆動装置が、第一補償抵抗の出力を、前記第二補償トランジスタに伝達する連絡回路を備えてもよい。
【００３５】
なお以上の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた発明となりうる。
【００３６】
【発明の実施の形態】
以下、発明の実施の形態を通じて本発明を説明する。ただし、以下の実施の形態は本発明を限定するものではなく、また実施の形態の中で説明されている特徴の組合せのすべてが発明の解決手段に必須であるとは限らない。
【００３７】
図２は実施の形態に係る電圧駆動回路１００の構成を示す。電圧駆動回路１００は入力信号Ａがハイなら出力電圧Ｖｏｕｔとして定電圧ＶＨ、ローなら後述の期待電圧Ｖ１を出力取出部１１２から出力する。図２において図１同等の部材には同一の符号を与え、適宜その説明を省略する。この措置は以下の図においても同様である。
【００３８】
電圧駆動回路１００はおもに、定電圧ＶＨを生成する定電圧源ＶＧ１、出力電圧生成部１０２、出力電圧監視部１０４を含む。出力電圧生成部１０２はまず、定電圧ＶＨと接地電圧の間で動作するよう直列に接続された出力電圧生成用の抵抗Ｒ２、出力電圧生成用のトランジスタＱ２，トランジスタＱ４、抵抗Ｒ４をもつ。これらの素子によって第一の電流経路が形成される。トランジスタＱ４と抵抗Ｒ４によって出力電圧生成部１０２における電流駆動回路１０６、すなわち出力電圧生成電流駆動回路が形成される。（なお、第一の電流経路以下の電流経路については、図面の煩雑を避けるため、図中には示さないものとする。）
【００３９】
一方、出力電圧監視部１０４は、同じく定電圧ＶＨと接地電圧の間に直列に接続された後述の参照用の抵抗Ｒ３、同じく参照用のトランジスタＱ３、トランジスタＱ５、抵抗Ｒ５をもち、これらの素子が第二の電流経路を構成する。トランジスタＱ５と抵抗Ｒ５によって、出力電圧監視部１０４の電流駆動回路１０８、すなわち参照用電流駆動回路が形成される。トランジスタＱ３のベースにはパルス生成器Ｐ１の最大電圧Ｐ１Ｈが固定的に入力され、このトランジスタは常にオンしている。この最大電圧Ｐ１Ｈは、入力信号Ａがとる二値のうちハイのときの電圧を模している。固定的に入力するのは、後述のごとく出力電圧Ｖｏｕｔを常時監視するためである。
【００４０】
さらに出力電圧生成部１０２は、定電圧ＶＨと接地電圧の間に直列に接続された抵抗Ｒ１、トランジスタＱ２と反転動作して電流を補償するトランジスタＱ１をもち、これらと前述のトランジスタＱ４、抵抗Ｒ４によって第三の電流経路が形成される。
【００４１】
出力電圧生成部１０２はさらに、入力信号Ａがローのとき出力電圧Ｖｏｕｔとして出力すべき電圧（以下、期待電圧ともいう）Ｖ１と、第三の電流経路の抵抗Ｒ３およびトランジスタＱ３の間に現れる電圧（以下、参照電圧ともいう）Ｖｒｅｆを比較する比較器ＯＰ１を含み、比較器ＯＰ１の出力が出力電圧生成部１０２の電流駆動回路１０６に含まれるトランジスタＱ４のベース、および出力電圧監視部１０４の電流駆動回路１０８に含まれるトランジスタＱ５のベースに接続されている。したがって、これらのベースが電流調整用端子として機能する。
【００４２】
以上の構成では、トランジスタはすべてＮＰＮタイプが使用されている。とくに、トランジスタＱ１とトランジスタＱ２は特性が等しく、抵抗Ｒ１と抵抗Ｒ２は抵抗値が等しい。トランジスタＱ２とトランジスタＱ３については、両者が理想的にオンしたとき、トランジスタＱ３に流れる電流がトランジスタＱ２に流れる電流の１／ｋ倍（ｋは非負の実数）になるような構造とする。たとえば、トランジスタＱ３の物理的なサイズをトランジスタＱ２の１／ｋ倍にするなどの方法が考えられる。トランジスタＱ５とトランジスタＱ４の関係も、トランジスタＱ３とトランジスタＱ２の関係と同様である。なお、以降、トランジスタＱ３を単に「トランジスタＱ２の１／ｋトランジスタ」などと表記して簡略化する。
【００４３】
一方、抵抗Ｒ３の抵抗値は抵抗Ｒ２のそれのｋ倍、同様に抵抗Ｒ５の抵抗値は抵抗Ｒ４のそれのｋ倍とする。すなわち、第二の電流経路には第一の電流経路に比べて１／ｋ倍の電流しか流れないが、その分、関連する抵抗値がｋ倍であり、抵抗の両端で等しい電圧降下が得られる構成になっている。これは、出力電圧を監視する第二の電流経路にはなるべく電流を流さないほうが消費電力の低減および発熱の低減に有利なためである。
【００４４】
以上の構成において、まず入力信号Ａがローのとき、出力電圧生成部１０２のトランジスタＱ２がオンし、第一の電流経路に電流が流れる。いまトランジスタＱ１はオフであるから、この電流は抵抗Ｒ４を流れる全電流ｉ４となる。したがって、出力電圧Ｖｏｕｔとして、
【００４５】
Ｖｏｕｔ＝ＶＨ−ｉ４・Ｒ２ （式３）
が得られる。一方、入力信号ＡがハイのときはトランジスタＱ２はオンせず、出力電圧Ｖｏｕｔは、
Ｖｏｕｔ＝ＶＨ （式４）
となる。以上、入力信号Ａの二値に応じて二通りの出力電圧が得られる。
【００４６】
出力電圧監視部１０４のトランジスタＱ３は入力信号Ａの状態に関係なく常にオンしている。このため、第二の電流経路には電流が流れ、その大きさは抵抗Ｒ５を流れる電流ｉ５である。いま、入力信号Ａがローの場合を考えれば、電流ｉ５は電流ｉ４の１／ｋ倍であり、抵抗値の関係から出力電圧生成部１０２の抵抗Ｒ２と出力電圧監視部１０４の抵抗Ｒ３の両端の降下電圧は等しくなって出力電圧Ｖｏｕｔと参照電圧Ｖｒｅｆが等しくなる。すなわち、
【００４７】
比較器ＯＰ１は参照電圧Ｖｒｅｆと期待電圧Ｖ１を比較しており、いま参照電圧Ｖｒｅｆが期待電圧Ｖ１より低ければ比較器ＯＰ１の出力が負になり、トランジスタＱ４とトランジスタＱ５がオフになり、電流ｉ４と電流ｉ５がゼロになろうとする。その結果、抵抗Ｒ２と抵抗Ｒ３の両端に生ずる降下電圧は小さくなり、結果的に出力電圧Ｖｏｕｔと参照電圧Ｖｒｅｆが大きくなる。逆に、参照電圧Ｖｒｅｆが期待電圧Ｖ１より高ければ比較器ＯＰ１の出力が正になり、電流ｉ４と電流ｉ５が増え、抵抗Ｒ２と抵抗Ｒ３の両端に生ずる降下電圧が大きくなり、出力電圧Ｖｏｕｔと参照電圧Ｖｒｅｆが小さくなる。これらの動作が釣り合い、最終的に参照電圧Ｖｒｅｆは期待電圧Ｖ１と同じ値となり、入力信号Ａがローのとき出力電圧Ｖｏｕｔとして期待電圧Ｖ１が出力される。この電圧駆動回路１００によれば、参照電圧Ｖｒｅｆの監視およびそのフィードバック回路を設けたことにより、従来問題となったトランジスタＱ２のベース電流に関係なく出力電圧Ｖｏｕｔを期待電圧Ｖ１に合わせることができ、従来の課題が解決される。
【００４８】
なお、比較器ＯＰ１において出力電圧Ｖｏｕｔを直接監視しないのは、入力信号Ａがハイの場合、出力電圧生成部１０２の第一の電流経路に電流が流れなくなり、出力電圧Ｖｏｕｔが定電圧ＶＨに戻って参照できなくなるためである。
【００４９】
図３は、図２の電圧駆動回路１００を用いた電圧駆動装置２００の構成を示す。電圧駆動装置２００は、電圧駆動回路１００と第二の電圧駆動回路２５０を有し、期待電圧を両者で異なる値に設定することにより、定電圧ＶＨ以外にふたつの出力電圧を得る。同図において、新設した第二の電圧駆動回路２５０は、抵抗Ｒ２を電圧駆動回路１００の出力電圧生成部１０２と共用する。第二の電圧駆動回路２５０の出力電圧生成部２０２（以下、単に第二出力電圧生成部２０２という）において第一の電流経路を形成するのは抵抗Ｒ２、トランジスタＱ１０、トランジスタＱ１２、抵抗Ｒ１２であり、第三の電流経路を形成するのは、抵抗Ｒ８、トランジスタＱ８、トランジスタＱ１２、抵抗Ｒ１２である。第二の電圧駆動回路２５０の出力電圧監視部２０４（以下、単に第二出力電圧監視部２０４という）において第二の電流経路を形成するのは、抵抗Ｒ９、トランジスタＱ９、トランジスタＱ１３、抵抗Ｒ１３である。第二の電圧駆動回路２５０には、入力信号Ｂを生成するパルス生成器Ｐ２が設けられ、パルス生成器Ｐ２の正出力Ｐ２ｐが第三の電流経路のトランジスタＱ８のベースに、パルス生成器Ｐ２の負出力Ｐ２ｍが第一の電流経路のトランジスタＱ１０のベースにそれぞれ接続されている。第二の電流経路のトランジスタＱ９のベースにはパルス生成器Ｐ２の最大電圧Ｐ２Ｈが入力されている。比較器ＯＰ２は抵抗Ｒ９とトランジスタＱ９の間に現れる参照電圧Ｖｒｅｆ２と期待電圧Ｖ２を比較し、その比較結果はトランジスタＱ１２およびトランジスタＱ１３のベースへ入力される。なお、出力電圧生成部１０２の出力取出部１１２は第二出力電圧生成部２０２の出力取出部２１２と接続され、ここに出力電圧Ｖｏｕｔが現れる。
【００５０】
以上の構成による動作の条件として、入力信号Ａ、入力信号Ｂの両方は同時にローにならないものとする。まず入力信号Ａも入力信号Ｂもハイの場合、出力電圧生成部１０２の第一の電流経路にも第２出力電圧生成部２０２の第一の電流経路にも電流が流れないため、出力電圧Ｖｏｕｔは定電圧ＶＨと等しくなる。これが出力の第一の値である。
【００５１】
つぎに、入力信号Ａのみがローになったとき、図２のとき同様出力電圧生成部１０２の第一の電流経路に電流が流れ、出力電圧監視部１０４の第二の電流経路で生ずる参照電圧Ｖｒｅｆ１をもとに所期のフィードバックが実現し、出力電圧Ｖｏｕｔが期待電圧Ｖ１に等しくなる。
【００５２】
一方、入力信号Ｂのみがローになったとき、第二出力電圧生成部２０２の第一の電流経路に電流が流れ、第二出力電圧監視部２０４の第二の電流経路で生ずる参照電圧Ｖｒｅｆ２をもとにフィードバックがかかり、出力電圧Ｖｏｕｔが期待電圧Ｖ２と等しくなる。以上で三値出力が実現する。なお、ここでは入力信号Ａと入力信号Ｂがともにローになる状態を想定しなかったが、これらがともにローになると出力電圧Ｖｏｕｔが期待電圧Ｖ１、期待電圧Ｖ２よりもさらに低い値になる。むろん、そうした値を生成しても差し支えない。また、図３では電圧駆動回路１００と第二の電圧駆動回路２５０を用いたが、さらに多数の電圧駆動回路１００を併設し、それらの出力取出部１１２、出力取出部２１２等をすべて接続することにより、さらに多値の出力を可能としてもよい。
【００５３】
図４は、図２の電圧駆動回路１００を用いた電圧駆動装置７００の構成を示し、図３に示した電圧駆動装置２００の変形実施例である。電圧駆動装置７００は、電圧駆動回路１００と、第二の電圧駆動回路７５０を有し、期待電圧を両者で異なる値に設定することにより、定電圧ＶＨ以外に少なくとも二つの出力電圧を得ることが可能となる。図４において、第二の電圧駆動回路７５０は、抵抗Ｒ２を電圧駆動回路１００の出力電圧生成部１０２と共用する。図３に示した電圧駆動装置２００と比較すると、第二の電圧駆動回路７５０は、抵抗Ｒ１も、電圧駆動回路１００の出力電圧生成部１０２と共用する。図示されるように、電圧駆動装置７００は、抵抗Ｒ１の出力を、トランジスタＱ８に伝達する連絡回路２１０を備える。第二の電圧駆動回路７５０の出力電圧生成部７０２（以下、単に第二出力電圧生成部７０２という）において第一の電流経路を形成するのは、抵抗Ｒ２、トランジスタＱ１０、トランジスタＱ１２、抵抗Ｒ１２であり、第三の電流経路を形成するのは、抵抗Ｒ１、トランジスタＱ８、トランジスタＱ１２、抵抗Ｒ１２である。第二の電圧駆動回路７５０の出力電圧監視部（以下、単に第二出力電圧監視部７０４という）において第二の電流経路を形成するのは、抵抗Ｒ９、トランジスタＱ９、トランジスタＱ１３、抵抗Ｒ１３である。第二の電圧駆動回路７５０には、入力信号Ｂを生成するパルス生成器Ｐ２が設けられ、パルス生成器Ｐ２の正出力Ｐ２ｐが第三の電流経路のトランジスタＱ８のベースに、パルス生成器Ｐ２の負出力Ｐ２ｍが第一の電流経路のトランジスタＱ１０のベースにそれぞれ接続されている。第二の電流経路のトランジスタＱ９のベースには、パルス生成器Ｐ２の最大電圧Ｐ２Ｈが入力されている。比較器ＯＰ２は抵抗Ｒ９とトランジスタＱ９の間に現れる参照電圧Ｖｒｅｆ２と出力電圧Ｖｏｕｔを比較し、その比較結果はトランジスタＱ１２およびトランジスタＱ１３のベースへ入力される。なお、出力電圧生成部１０２の出力取出部１１２は第二出力電圧生成部７０２の出力取出部２１２と接続され、ここに出力電圧Ｖｏｕｔが現れる。
【００５４】
以上の構成による動作の条件として、入力信号Ａ、入力信号Ｂの両方は同時にローにならないものとする。まず入力信号Ａも入力信号Ｂもハイの場合、出力電圧監視部１０４の第二の電流経路にも第二出力電圧監視部７０４の第二の電流経路にも電流が流れないため、出力電圧Ｖｏｕｔは定電圧ＶＨと等しくなる。これが出力の第一の値である。
【００５５】
つぎに、入力信号Ａのみがローになったとき、図２のときと同様、出力電圧生成部１０２の第一の電流経路に電流が流れ、出力電圧監視部１０４の第二の電流経路で生ずる参照電圧Ｖｒｅｆ１をもとに所期のフィードバックが実現し、出力電圧Ｖｏｕｔが期待電圧Ｖ１に等しくなる。
【００５６】
一方、入力信号Ｂのみがローになったとき、第二出力電圧生成部７０２の第一の電流経路に電流が流れ、第二出力電圧監視部７０４の第二の電流経路で生ずる参照電圧Ｖｒｅｆ２をもとにフィードバックがかかり、出力電圧Ｖｏｕｔが期待電圧Ｖ２と等しくなる。以上で三値出力が実現する。
【００５７】
図５は、図２の電圧駆動回路１００、第二の電圧駆動回路２５０、第三の電圧駆動回路３５０を用いた電圧駆動装置３００の構成を示す。ただし、ここでは単に電圧駆動回路１００同等の回路を３個並べるだけでなく、それらのうち２個における入力信号が同時にローになることを予定する。具体的には、電圧駆動回路１００の入力信号Ａがローになるときは、必ず第三の電圧駆動回路３５０の入力信号Ｃがローになっているものとする。
【００５８】
図５で新設された第三の電圧駆動回路３５０は、抵抗Ｒ２を電圧駆動回路１００、第二の電圧駆動回路２５０と共用する。第三の電圧駆動回路３５０の出力電圧生成部３０２（以下、単に第三出力電圧生成部３０２という）において第一の電流経路を形成するのは抵抗Ｒ２、トランジスタＱ２２、トランジスタＱ２４、抵抗Ｒ２４であり、第三の電流経路を形成するのは、抵抗Ｒ２０、トランジスタＱ２０、トランジスタＱ２４、抵抗Ｒ２４である。第三の電圧駆動回路３５０の出力電圧監視部３０４（以下、単に第三出力電圧監視部３０４という）において第二の電流経路を形成するのは、抵抗Ｒ２１、トランジスタＱ２１、トランジスタＱ２５、抵抗Ｒ２５である。トランジスタＱ２１はトランジスタＱ２２の１／ｋトランジスタ、抵抗Ｒ２１と抵抗Ｒ２５はそれぞれ抵抗Ｒ２０と抵抗Ｒ２４のｋ倍の抵抗値をもつ。第三出力電圧生成部３０２には、入力信号Ｃを生成するパルス生成器Ｐ３が設けられ、パルス生成器Ｐ３の正出力Ｐ３ｐが第三の電流経路のトランジスタＱ２０のベースに、パルス生成器Ｐ３の負出力Ｐ３ｍが第一の電流経路のトランジスタＱ２２のベースにそれぞれ接続されている。第二の電流経路のトランジスタＱ２１のベースにはパルス生成器Ｐ３の最大電圧Ｐ３Ｈが入力されている。比較器ＯＰ３は抵抗Ｒ２１とトランジスタＱ２１の間に現れる参照電圧Ｖｒｅｆ３と期待電圧Ｖ３を比較し、その比較結果はトランジスタＱ２４、トランジスタＱ２５およびトランジスタＱ２６のベースへ入力される。このトランジスタＱ２６およびそれと接地電圧の間に設けられた抵抗Ｒ２６が電圧駆動回路１００と第三の電圧駆動回路３５０を結ぶ連絡回路３６０である。トランジスタＱ２６のコレクタには出力電圧監視部１０４の参照電圧Ｖｒｅｆ１が入力されている。
【００５９】
ここでは、（第三の電圧駆動回路３５０の期待電圧Ｖ３）＞（電圧駆動回路１００の期待電圧Ｖ１）と仮定する。また、抵抗Ｒ２５と抵抗Ｒ２６、抵抗Ｒ２１と抵抗Ｒ３の抵抗値はそれぞれ等しく、トランジスタＱ２５とトランジスタＱ２６の特性は等しいものを用いる。このため、抵抗Ｒ２６に流れる電流ｉ２６は抵抗Ｒ２５に流れる電流ｉ２５と等しくなる。なお、出力電圧生成部１０２の出力取出部１１２、第二出力電圧生成部２０２の出力取出部２１２、第三出力電圧生成部３０２の出力取出部３１２はすべて接続され、ここに出力電圧Ｖｏｕｔが現れる。
【００６０】
以上の構成において、まず入力信号Ａ、Ｂ、Ｃがともにハイの場合は出力電圧Ｖｏｕｔは定電圧ＶＨとなる。つぎに入力信号Ｂのみがローになれば、第二の電圧駆動回路２５０が働き、出力電圧Ｖｏｕｔがその期待電圧Ｖ２となる。同様に入力信号Ｃのみがローになれば、第三の電圧駆動回路３５０が働き、出力電圧Ｖｏｕｔがその期待電圧Ｖ３になる。
【００６１】
一方、入力信号Ａがローになるときは、仮定により、入力信号Ｃがローになっている。まず入力信号Ｃがローになることにより、第三の電圧駆動回路３５０の第一の電流経路に電流ｉ２４が流れ、出力電圧生成部１０２の抵抗Ｒ２の両端には、以下の電圧降下によるシフト電圧（Ｖｓ２と表記）が生じる。
Ｖｓ２＝Ｒ２・ｉ２４ （式６）
このシフト電圧Ｖｓ２は第三の電圧駆動回路３５０の第二の電流経路の抵抗Ｒ２１の両端に生じる降下電圧（Ｖｓ２１と表記）に等しい。いま連絡回路３６０に流れる電流ｉ２６は抵抗Ｒ２５に流れる電流ｉ２５と等しいから、電圧駆動回路１００の出力電圧監視部１０４の抵抗Ｒ３の両端に生じる降下電圧（Ｖｓ３と表記）は、
【００６２】
一方、入力信号Ａがローになると電圧駆動回路１００の第一の電流経路に電流ｉ４が流れ、出力電圧生成部１０２の抵抗Ｒ２の両端には以下のシフト電圧（Ｖｓ２’と表記）が生じる。
Ｖｓ２’＝Ｒ２・ｉ４ （式８）
このシフト電圧Ｖｓ２’は出力電圧監視部１０４の第二の電流経路の抵抗Ｒ３の両端に生じる降下電圧（Ｖｓ３’と表記）に等しい。
【００６３】
以上、入力信号Ａと入力信号Ｃによる効果を総合すれば、式６と式８からシフト電圧の単純和は、
Ｖｓ２＋Ｖｓ２’＝Ｒ２・ｉ４＋Ｒ２・ｉ２４ （式９）
となり、出力電圧Ｖｏｕｔは一見、
出力電圧Ｖｏｕｔ＝ＶＨ−（ＶＨ−Ｖ１）−（ＶＨ−Ｖ３） （式１０）
となる。また、電圧駆動回路１００の抵抗Ｒ３における合計のシフト電圧は、
Ｖｓ３＋Ｖｓ３’＝Ｖｓ２＋Ｖｓ２’ （式１１）
であり、出力電圧監視部１０４における参照電圧Ｖｒｅｆ１は、
Ｖｒｅｆ１＝ＶＨ−（ＶＨ−Ｖ１）−（ＶＨ−Ｖ３）＝Ｖｏｕｔ（式１２）
となる。
【００６４】
しかしながら、電圧駆動回路１００ではフィードバック動作により、最終的に参照電圧Ｖｒｅｆ１が期待電圧Ｖ１に一致するよう電流ｉ５が減らされる。式１２によれば、その間も出力電圧Ｖｏｕｔは参照電圧Ｖｒｅｆ１に一致するため、最終的に出力電圧Ｖｏｕｔとして期待電圧Ｖ１が得られることになる。この動作は以下のように要約すればわかりやすい。すなわち、出力電圧Ｖｏｕｔを定電圧ＶＨから期待電圧Ｖ３まで引き下げるための処理は第三の電圧駆動回路３５０ですでになされており、残る部分、つまり期待電圧Ｖ３をさらに期待電圧Ｖ１まで引き下げる処理が電圧駆動回路１００でなされるのである。この電圧駆動装置３００は、たとえば入力信号Ｃが低速であり、入力信号Ａがそれより高速であり、入力信号Ｃがローの間は出力電圧Ｖｏｕｔを期待電圧Ｖ３にするが、入力信号Ａがローになり次第出力電圧Ｖｏｕｔをさらに引き下げて期待電圧Ｖ１にしたいという応用に最適である。
【００６５】
電圧駆動装置３００の出力電圧Ｖｏｕｔは、ＶＨ、Ｖ１、Ｖ２、Ｖ３の四値をとる。ただし、入力信号Ａ、Ｂ、Ｃのいずれかが必ずローになるという条件を加えることにより、定電圧ＶＨを出力しないこともできる。その場合、電圧駆動装置３００は定電圧ＶＨの値に関係なく定電圧ＶＨ以下の任意の三値Ｖ１、Ｖ２、Ｖ３を生成する装置となる。
【００６６】
図６はさらに別の実施の形態に係る電圧駆動装置４００である。この実施の形態では、第二の電圧駆動回路２５０をもとに相補な回路を作り、これを第三の電圧駆動回路２５０Ａとしたものである。第二の電圧駆動回路２５０は定電圧ＶＨと接地電圧の間で動作するが、第三の電圧駆動回路２５０Ａは定電圧ＶＨとさらに高い電圧ＶＨＨの間で動作する。概念的にいえば、第二の電圧駆動回路２５０と第三の電圧駆動回路２５０Ａは定電圧ＶＨを境に対称的な回路であり、第二の電圧駆動回路２５０ではトランジスタがすべてＮＰＮタイプだったのに対し、第三の電圧駆動回路２５０ＡではこれらがすべてＰＮＰタイプとなる。また、トランジスタと抵抗の相対位置がすべて逆になっている。この実施の形態は、第三の電圧駆動回路２５０Ａの存在により、期待電圧Ｖ２が定電圧ＶＨを越える場合でもその期待電圧Ｖ２と等しい出力電圧Ｖｏｕｔの生成が可能な点に特徴がある。
【００６７】
第三の電圧駆動回路２５０Ａは、主に相補出力電圧生成部２０２Ａと相補出力電圧監視部２０４Ａを含む。第三の電圧駆動回路２５０Ａは抵抗Ｒ２を電圧駆動回路１００、第二の電圧駆動回路２５０と共用する。相補出力電圧生成部２０２Ａにおいて第一の電流経路を形成するのは抵抗Ｒ１２Ａ、トランジスタＱ１２Ａ、トランジスタＱ１０Ａ、抵抗Ｒ２であり、第三の電流経路を形成するのは、抵抗Ｒ１２Ａ、トランジスタＱ１２Ａ、トランジスタＱ８Ａ、抵抗Ｒ８Ａである。相補出力電圧監視部２０４Ａにおいて第二の電流経路を形成するのは、抵抗Ｒ１３Ａ、トランジスタＱ１３Ａ、トランジスタＱ９Ａ、抵抗Ｒ９である。第三の電圧駆動回路２５０Ａには、第二の電圧駆動回路２５０に入力されるのと同相の信号（ここでは簡単のため入力信号Ｂと表記する）を生成するパルス生成器Ｐ２Ａが設けられ、パルス生成器Ｐ２Ａの負出力Ｐ２Ａｍが第三の電流経路のトランジスタＱ８Ａのベースに、パルス生成器Ｐ２Ａの正出力Ｐ２Ａｐが第一の電流経路のトランジスタＱ１０Ａのベースにそれぞれ接続されている。第二の電流経路のトランジスタＱ９Ａのベースにはパルス生成器Ｐ２Ａの最大電圧Ｐ２ＡＨが入力されている。
【００６８】
第三の電圧駆動回路２５０Ａはさらに、第二の電流経路の抵抗Ｒ１３Ａ、トランジスタＱ１３Ａとの相補電流ミラー回路２０６Ａを形成する抵抗Ｒ３０Ａ、トランジスタＱ３０Ａをもつ。この相補電流ミラー回路２０６Ａに電流を流すかどうかの許可は比較器ＯＰ２の出力で制御されるトランジスタＱ３１Ａが行う。
【００６９】
一方、第二の電圧駆動回路２５０にも、新たに電流ミラー回路２０６が設けられている。電流ミラー回路２０６は、第二の電流経路トランジスタＱ１３、抵抗Ｒ１３とそれぞれ対をなすトランジスタＱ３０、抵抗Ｒ３０から形成され、この電流ミラー回路２０６に電流を流すかどうかの許可は同様に比較器ＯＰ２の出力で制御されるトランジスタＱ３１が行う。
【００７０】
なお、第二の電圧駆動回路２５０と第三の電圧駆動回路２５０Ａは比較器ＯＰ２を共用する。比較器ＯＰ２は期待電圧Ｖ２と参照電圧Ｖｒｅｆ２を比較するが、今回は期待電圧Ｖ２が比較器ＯＰ２の正入力、参照電圧Ｖｒｅｆ２が負入力に与えられている。この比較器ＯＰ２と、比較器ＯＰ２によって制御される第二の電圧駆動回路２５０のトランジスタＱ３１、および第三の電圧駆動回路２５０ＡのトランジスタＱ３１Ａが、後述のごとく、第二の電圧駆動回路２５０または第三の電圧駆動回路２５０Ａのいずれの動作を許可するかを決める選択回路２７０として機能する。
【００７１】
以上の構成において、いま期待電圧Ｖ２が定電圧ＶＨより低いとする。このとき、第三の電圧駆動回路２５０Ａでいかなる制御がなされても、それによって生じうる参照電圧Ｖｒｅｆ２は必ず定電圧ＶＨを越える。そのため、比較器ＯＰ２の出力はローのままとなり、第三の電圧駆動回路２５０ＡのトランジスタＱ３１Ａはオフしたままとなる。その結果、相補電流ミラー回路２０６ＡのトランジスタＱ３０ＡとトランジスタＱ１３Ａには電流が流れず、第一の電流経路を構成するトランジスタＱ１２Ａにも電流が流れない。すなわち、期待電圧Ｖ２が定電圧ＶＨよりも低いとき、第三の電圧駆動回路２５０Ａは存在しないのと同じになる。一方、第二の電圧駆動回路２５０のトランジスタＱ３１には電流が流れ、電流ミラー回路２０６のトランジスタＱ３０とトランジスタＱ１３と第一の電流経路のトランジスタＱ１２に電流が流れる。その時点で第二の電圧駆動回路２５０はこれまで説明した電圧駆動回路１００等と同じ回路に帰着し、入力信号Ｂがローなら、期待電圧Ｖ２が出力電圧Ｖｏｕｔとして得られる。入力信号Ｂがハイの場合は定電圧ＶＨがそのまま出力電圧Ｖｏｕｔとして出力される。
【００７２】
つぎに、期待電圧Ｖ２が定電圧ＶＨより高いとする。このときは逆に比較器ＯＰ２の出力はハイのままとなり、第二の電圧駆動回路２５０のトランジスタＱ３１はオフしたままとなる。この結果、電流ミラー回路２０６のトランジスタＱ３０とトランジスタＱ１３には電流が流れず、第一の電流経路を構成するトランジスタＱ１２にも電流が流れず、第二の電圧駆動回路２５０は存在しないと同然になる。一方、第三の電圧駆動回路２５０ＡのトランジスタＱ３１Ａには電流が流れ、相補電流ミラー回路２０６ＡのトランジスタＱ１３Ａと第一の電流経路のトランジスタＱ１２Ａに電流が流れる。その結果、第三の電圧駆動回路２５０Ａが所望の動作をし、やはり出力電圧Ｖｏｕｔとして期待電圧Ｖ２または定電圧ＶＨが得られる。なお、この場合、入力信号Ｂがローなら第一の電流経路のトランジスタＱ１０Ａがオンとなって期待電圧Ｖ２が出力電圧Ｖｏｕｔに現れ、入力信号Ｂがハイの場合にトランジスタＱ８Ａがオンとなって定電圧ＶＨが現れる点に留意すべきである。Ｖ２＞ＶＨであり、入力信号Ｂがローのときそれが期待電圧Ｖ２に対応するためである。
【００７３】
以上、電圧駆動装置４００によれば、出力電圧Ｖｏｕｔとして定電圧ＶＨ、期待電圧Ｖ１、期待電圧Ｖ２の三値が得られる。とくに、期待電圧Ｖ２を定電圧ＶＨよりも高く設定できる点で有利である。
【００７４】
図７は以上のすべての実施の形態で利用可能な電圧駆動回路の変形例である。この電圧駆動回路５００は、図２の電圧駆動回路１００に対し、さらに第四の電流経路を設けている。第四の電流経路は、第二の電流経路の抵抗Ｒ３と等しい抵抗値をもつ抵抗Ｒ５０と、同様にトランジスタＱ３と同じ特性をもつトランジスタＱ５０を含み、さらにトランジスタＱ５および抵抗Ｒ５を含む。トランジスタＱ５と抵抗Ｒ５は第二の電流経路と共用される。第四の電流経路のトランジスタＱ５０のベースにはパルス生成器Ｐ１の最小電圧Ｐ１Ｌが与えられ、第四の電流経路全体で第二の電流経路と反転的な動作をすることで、その電流を補償する。
【００７５】
この電圧駆動回路５００は、パルス生成器Ｐ１によって生成される入力信号Ａの振幅が十分でない場合を想定して設計されている。すなわち、入力信号Ａの振幅が小さいとき、第一の電流経路のトランジスタＱ２がオンになっても第三の電流経路のトランジスタＱ１が完全にオフしない状態が発生しうる。その際、図２では抵抗Ｒ４に流れる電流ｉ４が第一の電流経路のトランジスタＱ２に流れる電流と完全に一致する前提で、電流ｉ４と第二の電流経路の電流ｉ５の所定の比率ｋから参照電圧Ｖｒｅｆを生成している。しかし、いま第三の電流経路のトランジスタＱ１のリーク電流も含めてトランジスタＱ４に電流ｉ４が流れるとすれば、第一の電流経路のトランジスタＱ２に本来流れるべき電流がいくぶん小さくなり、したがって出力電圧Ｖｏｕｔが期待電圧Ｖ１よりも大きくなってしまう。
【００７６】
このため図７においては、第三の電流経路のトランジスタＱ１のリーク電流を模擬すべく、第四の電流経路を設け、そのトランジスタＱ５０にトランジスタＱ１の１／ｋ倍のリーク電流を生じさせる。トランジスタＱ１のリーク電流はトランジスタＱ１のベースに入力信号Ａの最小電圧、すなわちパルス生成器Ｐ１の最小電圧Ｐ１Ｌが与えられているときに発生するため、第四の電流経路においてもトランジスタＱ５０のベースにその最小電圧Ｐ１Ｌを与えている。
【００７７】
図８は、実施の形態に係る電圧駆動回路を用いた半導体デバイス試験装置の構成図である。半導体デバイス試験装置６００はおもに、被試験デバイス６０６に書き込むべき試験データを生成する試験データ生成部６０２と、試験データ生成部６０２で論理信号として生成された試験データに所望の電圧変換を加える電圧駆動ユニット６０４と、電圧駆動ユニット６０４の出力が与えられた被試験デバイス６０６に不良があるときはそれを解析する不良解析部６０８を含む。試験データ生成部６０２は、試験データを生成するために必要なタイミングを高速クロックから生成するタイミング発生器６１０と、生成されたタイミングに基づいて試験データのパターンを生成するパターン発生器６１２と、生成されたパターンを多重化して高速化する等の処理を施す波形整形器６１４を含む。不良解析部６０８は、被試験デバイス６０６からの読出データ６３２とパターン発生器６１２が生成した出力期待値６３０を比較する比較器６２０と、比較結果に不一致が生じたとき、その内容を試験中のアドレス６３４を参照して記録する不良解析メモリ６２２と、不良解析メモリ６２２に記録された内容をもとに不良を解析する不良解析プロセッサ６２４とを含む。
【００７８】
以上の構成において、まずタイミング発生器６１０が被試験デバイス６０６の試験に適したタイミングを発生し、パターン発生器６１２がそのタイミングを利用して試験パターンを生成する。この試験パターンは波形整形器６１４にて必要な多重化処理等を受け、電圧駆動ユニット６０４に論理信号として出力される。
【００７９】
電圧駆動ユニット６０４では、たとえば被試験デバイス６０６の動作電圧マージン試験のために、前記論理信号がとる二値のそれぞれに応じて異なる電圧を生成する。その生成の過程はこれまでに説明したとおりである。電圧駆動ユニット６０４の出力電圧の波形は前記論理信号の論理を忠実に再現しており、その振幅すなわち電圧のみが変換されている。電圧駆動ユニット６０４の出力電圧は被試験デバイス６０６へ入力される。
【００８０】
被試験デバイス６０６は入力されたデータの内容にしたがい、読出データ６３２を不良解析部６０８へ出力する。不良解析部６０８ではこの読出データ６３２と出力期待値６３０を比較し、不一致が生じるとこれを不良解析メモリ６２２へ通知する。不良解析メモリ６２２はそのときの試験中のアドレス６３４を参照し、不良情報を記録する。不良情報は後に不良解析プロセッサ６２４から読み出され、解析に付される。以上が半導体デバイス試験装置６００の動作である。
【００８１】
この半導体デバイス試験装置６００は、動作が高速かつ正確な出力電圧を生成する電圧駆動ユニット６０４を利用しているため、試験装置全体の性能アップ、とくに高速動作や電圧動作マージンの試験を効率的に、かつ高い精度で行うことができる。
【００８２】
以上、いくつかの実施の形態を説明した。ここではバイポーラトランジスタを用いたが、これらはＭＯＳＦＥＴであってもよいし、電流をオンオフできるスイッチ機能をもつ素子であれば基本的に何を用いてもよい。また、出力電圧Ｖｏｕｔをシフトするために、抵抗の両端に生じる電圧降下を利用したが、これも素子の両端に生じる何らかの電圧ギャップを用いる構成としてもよい。
【００８３】
本発明の技術的範囲は実施の形態に記載の範囲には限定されない。以上の実施の形態に、多様な変更または改良を加えることができることが当業者には理解されるところである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から理解できる。
【００８４】
【発明の効果】
本発明の電圧駆動回路、電圧駆動装置によれば、入力信号に応じて所望の電圧をより正確に出力することができる。また、本発明の半導体デバイス試験装置によれば、高い試験精度と効率のよい試験が実現する。
【図面の簡単な説明】
【図１】従来の電圧駆動回路の構成例を示す図である。
【図２】実施の形態に係る電圧駆動回路の構成図である。
【図３】図２の電圧駆動回路を２個用いた電圧駆動装置の構成図である。
【図４】図２の電圧駆動回路１００を用いた電圧駆動装置７００の構成を示し、図３に示した電圧駆動装置２００の変形実施例である。
【図５】図２の電圧駆動回路を３個用いた電圧駆動装置の構成図である。
【図６】図２の電圧駆動回路を３個用いた別の電圧駆動装置の構成図である。
【図７】実施の形態に係る電圧駆動回路の変形例の構成図である。
【図８】実施の形態に係る半導体デバイス試験装置の構成図である。
【符号の説明】
Ａ，Ｂ，Ｃ 入力信号
ｉ４，１５，ｉ１２，ｉ１３，ｉ２４，ｉ２５，ｉ２６ それぞれＲ４，Ｒ５，Ｒ１２，Ｒ１３，Ｒ２４，Ｒ２５，Ｒ２６を流れる電流
ｉＧ１ 電流駆動回路
ＯＰ１，ＯＰ２，ＯＰ３ 比較器
Ｐ１，Ｐ２，Ｐ３ パルス生成器
Ｐ１ｐ Ｐ１の正出力
Ｐ１ｍ Ｐ１の負出力
Ｐ１Ｈ Ｐ１の最大電圧
Ｐ１Ｌ Ｐ１の最小電圧
Ｐ２ｐ Ｐ２の正出力
Ｐ２ｍ Ｐ２の負出力
Ｐ２Ａｐ Ｐ２Ａの正出力
Ｐ２Ａｍ Ｐ２Ａの負出力
Ｐ２Ｈ Ｐ２の最大電圧
Ｐ２ＡＨ Ｐ２Ａの最大電圧
Ｐ３ｐ Ｐ３の正出力
Ｐ３ｍ Ｐ３の負出力
Ｐ３Ｈ Ｐ３の最大電圧
Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ８，Ｑ８Ａ，Ｑ９，Ｑ９Ａ，Ｑ１０，Ｑ１０Ａ，Ｑ１２，Ｑ１２Ａ，Ｑ１３，Ｑ１３Ａ，Ｑ２０，Ｑ２１，Ｑ２２，Ｑ２４，Ｑ２５，Ｑ２６，Ｑ３０，Ｑ３０Ａ，Ｑ３１，Ｑ３１Ａ，Ｑ５０ トランジスタＲ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ８，Ｒ９，Ｒ１２，Ｒ１２Ａ，Ｒ１３，Ｒ１３Ａ，Ｒ２０，Ｒ２１，Ｒ２４，Ｒ２５，Ｒ２６，Ｒ３０，Ｒ３０Ａ，Ｒ３１，Ｒ３１Ａ，Ｒ５０ 抵抗
ＶＧ１ 定電圧源
Ｖｏｕｔ 出力電圧
Ｖ１，Ｖ２，Ｖ３ 期待電圧
Ｖｒｅｆ，Ｖｒｅｆ１，Ｖｒｅｆ２，Ｖｒｅｆ３ 参照電圧
１００，５００ 電圧駆動回路
１０２ 出力電圧生成部
１０４ 出力電圧監視部
１０６ 出力電圧生成部における電流駆動回路
１０８ 出力電圧監視部における電流駆動回路
１１２，２１２，３１２ 出力取出部
２００，３００，４００ 電圧駆動装置
２０２ 第二出力電圧生成部
２０２Ａ 相補出力電圧生成部
２０４ 第二出力電圧監視部
２０４Ａ 相補出力電圧監視部
２０６ 電流ミラー回路
２０６Ａ 相補電流ミラー回路
２５０ 第二の電圧駆動回路
２５０Ａ 第三の電圧駆動回路
２７０ 選択回路
３０２ 第三出力電圧生成部
３０４ 第三出力電圧監視部
３５０ 第三の電圧駆動回路
３６０ 連絡回路
６００ 半導体デバイス試験装置
６０２ 試験データ生成部
６０４ 電圧駆動ユニット
６０６ 被試験デバイス
６０８ 不良解析部
６１０ タイミング発生器
６１２ パターン発生器
６１４ 波形整形器
６２０ 比較器
６２２ 不良解析メモリ
６２４ 解析プロセッサ
６３０ 出力期待値
６３２ 読出データ
６３４ 試験中のアドレス
Claims (24)
- 入力信号に従って電圧を生成する電圧駆動回路であって、
前記電圧駆動回路は、出力電圧生成部と出力電圧監視部を含み、
前記出力電圧生成部は、
電流調整用端子を有する電流駆動回路と、
前記入力信号に従って動作状態が変化する出力電圧生成トランジスタと、
前記出力電圧生成トランジスタがオンの動作状態にあるときに前記電流駆動回路による電流が流れる出力電圧生成抵抗と、
前記出力電圧生成抵抗の両端に生じる電圧降下によって所定の電圧からシフトされた出力電圧が現れる出力取出部と、
を含み、
前記出力電圧監視部は、
前記シフトされた出力電圧との比率が所定値となる参照電圧を発生させる参照電圧生成回路と、
前記参照電圧と所定の期待電圧を比較し、出力が前記電流調整用端子に接続された比較器と、
を含み、
前記参照電圧生成回路は、
参照用電流駆動回路と、
オンの動作状態を保ち、オンの動作状態の前記出力電圧生成トランジスタの１／ｋ倍（ｋは非負の実数）の電流を流す構造をもつ参照用トランジスタと、
前記出力電圧生成抵抗のｋ倍の抵抗値をもつ、前記参照用トランジスタを介して前記参照用電流駆動回路による電流が流れる参照用抵抗と、
を含む
電圧駆動回路。 - 前記参照用電流駆動回路は電流調整用端子を有し、前記比較器の出力が前記参照用電流駆動回路の電流調整用端子に接続されていることを特徴とする請求項１に記載の電圧駆動回路。
- 前記出力電圧生成トランジスタが前記オンの状態にあるとき、前記参照電圧が前記シフトされた出力電圧に等しくなることを特徴する請求項１または２に記載の電圧駆動回路。
- 前記入力信号は、前記出力電圧生成トランジスタのベースに入力され、前記入力信号がとる二値の一方が固定的に前記参照用トランジスタのベースに入力されることを特徴とする請求項１から３のいずれかに記載の電圧駆動回路。
- 前記所定の電圧は接地電圧よりも高く設定され、
前記出力電圧生成トランジスタはＮＰＮトランジスタであり、
前記出力電圧生成トランジスタ、前記出力取出部、前記出力電圧生成抵抗はこの順に前記所定の電圧と接地電圧の間に直列に配されることを特徴とする請求項１から４のいずれかに記載の電圧駆動回路。 - 前記参照用トランジスタはＮＰＮトランジスタであり、
前記参照用トランジスタと前記参照用抵抗はこの順に前記所定の電圧と接地電圧の間に直列に配され、
前記参照電圧は、前記参照用トランジスタと前記参照用抵抗の間に現れることを特徴とする請求項５に記載の電圧駆動回路。 - 入力信号に従って電圧を生成する電圧駆動回路であって、
前記電圧駆動回路は、出力電圧生成部と出力電圧監視部を含み、
前記出力電圧生成部は、
前記入力信号の状態に応じて所定の電圧および前記所定の電圧からシフトされた出力電圧を生成する回路と、
前記シフトされた出力電圧が現れる出力取出部と
を含み、
前記シフトされた電圧を生成する回路は、前記入力信号の状態に応じて異なる電流が流れる第一の電流経路と、前記第一の電流経路に流れる電流との合計がほぼ一定になるような電流が流れる第三の電流経路とを含み、前記第一の電流経路に流れる電流を利用して前記シフトされた出力電圧を生成し、
前記出力電圧監視部は、
前記第一の電流経路に流れる最大電流との比率が所定値となる電流が流れる第二の電流経路と、
前記第三の電流経路に流れる最少電流との比率が所定値となる電流が流れる第四の電流経路と、
前記第二の電流経路に流れる電流および前記第四の電流経路に流れる電流を利用して前記シフトされた出力電圧との比率が所定値となる参照電圧を生成する回路と、
前記参照電圧と所定の期待電圧を比較する比較器と、
を含み、
前記比較器の出力に基づき、前記出力電圧生成部にて前記シフトされた出力電圧が調整される
電圧駆動回路。 - 前記第一の電流経路は、
前記入力信号に従って動作状態が変化する出力電圧生成トランジスタと、
前記出力電圧生成トランジスタが第一の動作状態にあるときに電流が流れる出力電圧生成抵抗とを含み、
前記第二の電流経路は、
一定の動作状態を保つ参照用トランジスタと、
前記参照用トランジスタを介して電流が流れる参照用抵抗と、
を含むことを特徴する請求項７に記載の電圧駆動回路。 - 前記第三の電流経路は、
前記出力電圧生成トランジスタと反転動作する第一の補償トランジスタと、
前記第一の補償トランジスタが第一の動作状態にあるときに電流が流れる第一の補償抵抗とを含み、
前記第四の電流経路は、
前記参照用トランジスタの前記一定の動作状態を反転した動作状態を保つ第二の補償トランジスタと、
前記第二の補償トランジスタを介して電流が流れる第二の補償抵抗と、
を含むことを特徴する請求項８に記載の電圧駆動回路。 - 前記第一の電流経路および前記第三の電流経路は共通の主電流駆動回路に接続され、前記主電流駆動回路が前記比較器の出力に応じて制御されることを特徴とする請求項９に記載の電圧駆動回路。
- 前記第二の電流経路および前記第四の電流経路は共通の副電流駆動回路に接続され、前記副電流駆動回路が前記比較器の出力に応じて制御されることを特徴とする請求項１０に記載の電圧駆動回路。
- 前記出力電圧生成トランジスタのベースには前記入力信号が入力され、前記参照用トランジスタのベースには前記入力信号のとる二値の一方の電圧が入力されることを特徴する請求項９から１１のいずれかに記載の電圧駆動回路。
- 前記第一の補償トランジスタのベースには前記入力信号の反転信号電圧が入力され、前記第二の補償トランジスタのベースには前記二値の他方の電圧が入力されることを特徴する請求項１２に記載の電圧駆動回路。
- 入力信号に従って電圧を生成する電圧駆動回路をｎ個（ｎは２以上の整数）含む電圧駆動装置であって、
ｎ個の前記電圧駆動回路のそれぞれは、
出力電圧生成部と出力電圧監視部を含み、
前記出力電圧生成部は、
電流調整用端子を有する電流駆動回路と、
前記入力信号に従って動作状態が変化する出力電圧生成トランジスタと、
前記出力電圧生成トランジスタが第一の動作状態にあるときに前記電流駆動回路による電流が流れる出力電圧生成抵抗と、
前記出力電圧生成抵抗の両端に生じる電圧降下によって所定の電圧からシフトされた出力電圧が現れる出力取出部と、を含み、
前記出力電圧監視部は、前記シフトされた出力電圧と所定の期待電圧を比較し、出力が前記電流調整用端子に接続する比較器を含み、
ｎ個の前記電圧駆動回路は、第一から第ｎの電圧駆動回路において前記期待電圧は異なる値に設定され、かつ前記第一から第ｎの電圧駆動回路の前記出力取出部どうしが接続され、
第一の前記電圧駆動回路と第二の前記電圧駆動回路は相補な回路に構成され、
前記第一の電圧駆動回路は、接地電圧およびそれよりも高い第一の電圧の間で動作するよう配され、
前記第二の電圧駆動回路は、前記第一の電圧およびそれよりも高い第二の電圧の間で動作するよう配される
電圧駆動装置。 - 入力信号に従って電圧を生成する電圧駆動回路をｎ個（ｎは２以上の整数）含む電圧駆動装置であって、
ｎ個の前記電圧駆動回路のそれぞれは、
前記電圧駆動回路は、出力電圧生成部と出力電圧監視部を含み、
前記出力電圧生成部は、
前記入力信号の状態に応じて所定の電圧および前記所定の電圧からシフトされた出力電圧を生成する回路と、
前記シフトされた出力電圧が現れる出力取出部とを含み、
前記出力電圧監視部は、
前記シフトされた出力電圧との比率が所定値となる参照電圧を生成する回路と、
前記参照電圧と所定の期待電圧を比較する比較器と、を含み、
前記比較器の出力に基づき、前記出力電圧生成部にて前記シフトされた出力電圧が調整され、
ｎ個の前記電圧駆動回路は、第一から第ｎの電圧駆動回路において前記期待電圧は異なる値に設定され、かつ前記第一から第ｎの電圧駆動回路の前記出力取出部どうしが接続され、
第一の前記電圧駆動回路と第二の前記電圧駆動回路は相補な回路に構成され、
前記第一の電圧駆動回路は、接地電圧およびそれよりも高い第一の電圧の間で動作するよう配され、
前記第二の電圧駆動回路は、前記第一の電圧およびそれよりも高い第二の電圧の間で動作するよう配される
電圧駆動装置。 - 前記第一の電圧駆動回路における前記所定の電圧と前記シフトされた出力電圧の差である第一シフト電圧を前記第二の電圧駆動回路に伝達する連絡回路を設けたことを特徴とする請求項１４または１５に記載の電圧駆動装置。
- 前記連絡回路は、前記第二の電圧駆動回路における前記所定の電圧と前記シフトされた出力電圧の差である第二シフト電圧に、前記第一シフト電圧を加えることにより、修正された第二シフト電圧を生成することを特徴とする請求項１６に記載の電圧駆動装置。
- 前記比較器を前記第一の電圧駆動回路と前記第二の電圧駆動回路で共用する構成とし、
前記共用された比較器に入力される前記期待電圧が前記第一の電圧よりも低いときには前記第一の電圧駆動回路の動作を許可し、前記期待電圧が前記第一の電圧よりも高いときには前記第二の電圧駆動回路の動作を許可する選択回路をさらに設けたことを特徴とする請求項１７に記載の電圧駆動装置。 - 半導体デバイスを試験する装置であって、
被試験デバイスに与えるべき論理信号を生成する試験データ生成部と、
生成された前記論理信号から所望の電圧をもつ試験用信号に変換する電圧駆動ユニットと、
前記試験用信号が印加された前記被試験デバイスからデータを読み出して不良の有無を判定する不良解析部とを含み、
前記電圧駆動ユニットは、前記論理信号を入力信号として受け取り、シフトされた電圧の形で前記試験用信号を出力する請求項１から１３のいずれかに記載の電圧駆動回路を含むことを特徴とする半導体デバイス試験装置。 - 第一入力信号に従って電圧を生成する請求項１に記載の電圧駆動回路である第一電圧駆動回路、および、第二入力信号に従って電圧を生成する請求項１に記載の電圧駆動回路である第二電圧駆動回路を備える電圧駆動装置。
- 前記第一電圧駆動回路の出力取出部と前記第二電圧駆動回路の出力取出部は接続されていることを特徴とする請求項２０に記載の電圧駆動装置。
- 前記第一電圧駆動回路の出力電圧生成部は、
前記第一電圧駆動回路の出力電圧生成トランジスタと反転動作する補償トランジスタと、
前記第一電圧駆動回路の補償トランジスタがオンの動作状態にあるときに前記第一電圧駆動回路の電流駆動回路による電流が流れる補償抵抗とを更に含み、
前記第二電圧駆動回路の出力電圧生成部は、
前記第二電圧駆動回路の出力電圧生成トランジスタと反転動作する補償トランジスタを更に含むことを特徴とする請求項２１に記載の電圧駆動装置。 - 前記第二電圧駆動回路の出力電圧生成部は、前記第二電圧駆動回路の補償トランジスタがオンの動作状態にあるときに前記第二電圧駆動回路の電流駆動回路による電流が流れる補償抵抗を更に含むことを特徴とする請求項２２に記載の電圧駆動装置。
- 前記第一電圧駆動回路の補償抵抗の出力を、前記第二電圧駆動回路の補償トランジスタに伝達する連絡回路を備えたことを特徴とする請求項２３に記載の電圧駆動装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000150280A JP4532670B2 (ja) | 1999-06-07 | 2000-05-22 | 電圧駆動回路、電圧駆動装置および半導体デバイス試験装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16008299 | 1999-06-07 | ||
| JP11-160082 | 1999-06-07 | ||
| JP2000150280A JP4532670B2 (ja) | 1999-06-07 | 2000-05-22 | 電圧駆動回路、電圧駆動装置および半導体デバイス試験装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001057512A JP2001057512A (ja) | 2001-02-27 |
| JP4532670B2 true JP4532670B2 (ja) | 2010-08-25 |
Family
ID=26486681
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000150280A Expired - Fee Related JP4532670B2 (ja) | 1999-06-07 | 2000-05-22 | 電圧駆動回路、電圧駆動装置および半導体デバイス試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4532670B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3905889B2 (ja) | 2004-01-30 | 2007-04-18 | 株式会社アドバンテスト | ドライバ回路 |
| JP2006121238A (ja) * | 2004-10-19 | 2006-05-11 | Advantest Corp | 波形変換装置、波形変換方法、及び試験装置 |
| US7180310B2 (en) | 2004-10-27 | 2007-02-20 | Advantest Corporation | Amplitude varying driver circuit and test apparatus |
| JP4730184B2 (ja) * | 2006-04-17 | 2011-07-20 | 横河電機株式会社 | テストシステム |
| JP2012073166A (ja) * | 2010-09-29 | 2012-04-12 | Advantest Corp | 試験装置および試験方法 |
| US8896332B2 (en) | 2011-12-09 | 2014-11-25 | Advantest Corporation | Test apparatus with voltage margin test |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4774497A (en) * | 1986-07-10 | 1988-09-27 | Tektronix, Inc. | Digital-to-analog converter with gain compensation |
| JPH0812230B2 (ja) * | 1988-09-06 | 1996-02-07 | 株式会社日立製作所 | Ｉｃ試験装置 |
| US4859928A (en) * | 1988-12-20 | 1989-08-22 | Tektronix, Inc. | CMOS comparator bias voltage generator |
| JP2966464B2 (ja) * | 1990-03-26 | 1999-10-25 | 株式会社アドバンテスト | 多値駆動回路 |
| JP2668172B2 (ja) * | 1990-04-23 | 1997-10-27 | 三菱電機株式会社 | 電流発生装置およびｄ／ａ変換装置 |
| JP3043044B2 (ja) * | 1990-09-27 | 2000-05-22 | 三洋電機株式会社 | Ｄ／ａ変換回路 |
| JP2787641B2 (ja) * | 1992-12-22 | 1998-08-20 | 三菱電機株式会社 | 差動減算器回路およびａ／ｄ変換器 |
| JPH09260957A (ja) * | 1996-01-18 | 1997-10-03 | Fujitsu Ltd | 半導体増幅回路 |
-
2000
- 2000-05-22 JP JP2000150280A patent/JP4532670B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001057512A (ja) | 2001-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7528637B2 (en) | Driver circuit | |
| JP4478033B2 (ja) | 電圧印加電流測定装置及びそれに使用されるスイッチ付き電流バッファ | |
| JP2009509471A (ja) | 適応型入力セル回路 | |
| JP4532670B2 (ja) | 電圧駆動回路、電圧駆動装置および半導体デバイス試験装置 | |
| JP4939227B2 (ja) | 振幅可変ドライバ回路、及び試験装置 | |
| EP0151875B1 (en) | Gate circuit device | |
| JP3950646B2 (ja) | 負荷電流出力回路一体形ドライバ回路及、それを備えたピンエレクトロニクスｉｃ及びｉｃテスタ | |
| JP2000244251A (ja) | 補償回路 | |
| JP3914463B2 (ja) | コンパレータ | |
| US20060192605A1 (en) | Amplitude setting circuit | |
| JP4295896B2 (ja) | Ｃｍｏｓ集積回路及びこれを用いたタイミング信号発生装置 | |
| JPH0896394A (ja) | 光ディスク用レーザ駆動装置 | |
| JP3569099B2 (ja) | 波形生成回路および半導体試験装置 | |
| JP3399742B2 (ja) | 入力バッファ回路 | |
| JP4593791B2 (ja) | 自動検査装置用の直列スイッチドライバ構造 | |
| JPS6331214A (ja) | 可変遅延回路 | |
| JPH11133103A (ja) | ヒステリシスを有する半導体集積回路 | |
| JP3403054B2 (ja) | 温度特性補正回路 | |
| KR100442857B1 (ko) | 구형파 직류변환회로 | |
| JPH07321288A (ja) | 半導体集積回路、並びにそれを用いたレギュレータ及び温度計 | |
| EP0606060B1 (en) | Bipolar inverting level shifters having a unity gain | |
| JP3355648B2 (ja) | モータ駆動装置 | |
| JPH09321551A (ja) | 分圧回路 | |
| JPH05327420A (ja) | パルス発生装置 | |
| JPH11337627A (ja) | 半導体集積回路試験装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070307 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090901 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090908 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091027 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100601 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100611 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |