CN107508591A - 一种高线性度的轨至轨电平位移电路 - Google Patents
一种高线性度的轨至轨电平位移电路 Download PDFInfo
- Publication number
- CN107508591A CN107508591A CN201710790804.XA CN201710790804A CN107508591A CN 107508591 A CN107508591 A CN 107508591A CN 201710790804 A CN201710790804 A CN 201710790804A CN 107508591 A CN107508591 A CN 107508591A
- Authority
- CN
- China
- Prior art keywords
- input
- transmission gate
- channel
- output end
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006073 displacement reaction Methods 0.000 title claims abstract description 24
- 238000005070 sampling Methods 0.000 claims abstract description 8
- 230000005540 biological transmission Effects 0.000 claims description 222
- 102100031024 CCR4-NOT transcription complex subunit 1 Human genes 0.000 claims description 9
- 102100032981 CCR4-NOT transcription complex subunit 4 Human genes 0.000 claims description 9
- 101000919674 Caenorhabditis elegans CCR4-NOT transcription complex subunit let-711 Proteins 0.000 claims description 9
- 101000919672 Homo sapiens CCR4-NOT transcription complex subunit 1 Proteins 0.000 claims description 9
- 101000942594 Homo sapiens CCR4-NOT transcription complex subunit 4 Proteins 0.000 claims description 9
- 101100294409 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) NOT5 gene Proteins 0.000 claims description 9
- 230000005611 electricity Effects 0.000 claims description 7
- 102100031025 CCR4-NOT transcription complex subunit 2 Human genes 0.000 claims description 6
- 102100031033 CCR4-NOT transcription complex subunit 3 Human genes 0.000 claims description 6
- 101001092183 Drosophila melanogaster Regulator of gene activity Proteins 0.000 claims description 6
- 101000919667 Homo sapiens CCR4-NOT transcription complex subunit 2 Proteins 0.000 claims description 6
- 101000919663 Homo sapiens CCR4-NOT transcription complex subunit 3 Proteins 0.000 claims description 6
- 230000006837 decompression Effects 0.000 claims description 3
- 238000013486 operation strategy Methods 0.000 description 14
- 102100029469 WD repeat and HMG-box DNA-binding protein 1 Human genes 0.000 description 6
- 101710097421 WD repeat and HMG-box DNA-binding protein 1 Proteins 0.000 description 6
- 230000003321 amplification Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017509—Interface arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Electronic Switches (AREA)
Abstract
一种高线性度的轨至轨电平位移电路，属于电子电路领域。运算策略比较器和二级数字选择器产生第一A通道控制信号A和第二A通道控制信号‑A，或第一B通道控制信号B和第二B通道控制信号‑B控制输入电压进入A通道或B通道；其中A通道为：输入电压依次通过一级数字选择器、降压单元、一级数字选择器、升压单元和二级数字选择器产生；B通道为：输入电压依次通过一级数字选择器、升压单元、一级数字选择器、降压单元和二级数字选择器产生。本发明避免了过复杂的电路设计和额外的功耗需求，实现了高线性度调整外部采样到内部运放的共模电平的接口电路。
Description
技术领域
本发明属于基本电子电路领域，具体涉及一种高线性度的轨至轨电平位移电路的设计。
背景技术
从外部采样电路采集的模拟信号一般具有宽共模范围的特点，一般放大器对这种模拟信号进行处理的时候，都会因为超过共模输入范围而无法有效放大。一般的处理方式是采用轨至轨输入放大器结构进行信号放大，即组合利用NMOS输入对管和PMOS输入对管，在不同的共模输入范围内选择导通不同的对管。现有典型的轨至轨输入级电路如图1所示，但是这种放大器在共模输入处于电源轨中央(VDD/2)和电源轨边缘(VDD或VSS)时放大效果会产生较大差别，导致信号放大变形。
在实际的轨对轨放大器电路的设计中，设计者往往需要加各种补偿电路保证运放跨导和输出电阻的线性度，甚至需要把整个电路的晶体管数目和功耗提升两倍以上。这导致设计难度和电路的复杂度都提升，然而效果通常仍不尽人意，电路优值相对较低。
发明内容
本发明的目的是为了解决现有轨至轨放大器运算高线性度要求的模拟信号时存在的问题，避免了过复杂的电路设计和额外的功耗需求，实现了高线性度调整外部采样到内部运放的共模电平的接口电路。
本发明的技术方案是：
一种高线性度的轨至轨电平位移电路，包括运算策略比较器、一级数字选择器、升压单元、降压单元和二级数字选择器，
所述电平位移电路的输入电压为外部采样的第一输入电压Vi1和第二输入电压Vi2，所述运算策略比较器的第一输入端连接第一输入电压Vi1，其第二输入端连接基准电压Vref，其第一输出端产生第一A通道控制信号A或第二B通道控制信号-B并连接所述运算策略比较器的控制端和所述二级数字选择器的控制端；
所述运算策略比较器的第二输出端产生第一A通道控制信号A和第二A通道控制信号-A，或第一B通道控制信号B和第二B通道控制信号-B控制所述一级数字选择器、升压单元和降压单元进入A通道或B通道；
所述二级数字选择器产生第一A通道控制信号A和第二A通道控制信号-A，或第一B通道控制信号B和第二B通道控制信号-B控制所述二级数字选择器进入A通道或B通道；
其中A通道为：所述电平位移电路的输入电压依次通过一级数字选择器、降压单元、一级数字选择器、升压单元和二级数字选择器；
B通道为：所述电平位移电路的输入电压依次通过一级数字选择器、升压单元、一级数字选择器、降压单元和二级数字选择器。
具体的，所述运算策略比较器包括第一电阻R1、第二电阻R2、第三电阻R3、第一反相器NOT1、第二反相器NOT2、第三反相器NOT3、第四反相器NOT4、第一与门AND1、第二与门AND2、比较器和NMOS管，
第一电阻R1一端作为所述运算策略比较器的第一输入端，另一端连接比较器的同相输入端并通过第二电阻R2和第三电阻R3的串联结构后接地；
比较器的反相输入端作为所述运算策略比较器的第二输入端，其输出端连接第四反相器NOT4的输入端并作为所述运算策略比较器的第一输出端；
NMOS管的栅极连接第四反相器NOT4的输出端，其漏极连接第二电阻R2和第三电阻R3的串联点，其源极接地；
第一反相器NOT1的输入端和第二与门AND2的第二输入端连接所述运算策略比较器的第一输出端；
第一与门AND1的第一输入端连接第一反相器NOT1的输出端，其第二输入端连接使能信号EN，其输出端连接所述运算策略比较器的第二输出端并输出第一B通道控制信号B，第三反相器NOT3的输入端连接第一与门AND1的输出端，其输出端连接所述运算策略比较器的第二输出端并输出第二B通道控制信号-B；
第二与门AND2的第一输入端连接使能信号EN，其输出端连接所述运算策略比较器的第二输出端并输出第一A通道控制信号A，第二反相器NOT2的输入端连接第二与门AND2的输出端，其输出端连接所述运算策略比较器的第二输出端并输出第二A通道控制信号-A。
具体的，所述第一输入电压Vi1的交流信号小于第二输入电压Vi2的交流信号。
具体的，所述第一输入电压Vi1先经过缓冲器和滤波电路后，再输入所述运算策略比较器的第一输入端。
具体的，所述一级数字选择器包括第一传输门TGAa1、第二传输门TGAa2、第三传输门TGBa1、第四传输门TGBa2、第五传输门TGAb1、第六传输门TGAb2、第七传输门TGBb1和第八传输门TGBb2，所述一级数字选择器包括连接第一输入电压Vi1的第一输入端和连接第二输入电压Vi2的第二输入端，
第三传输门TGBa1的输入端连接所述一级数字选择器的第一输入端，其输出端作为所述一级数字选择器的第一输出端并连接第一传输门TGAa1的输出端，其控制端分别连接所述运算策略比较器输出的第一B通道控制信号B和第二B通道控制信号-B；第一传输门TGAa1的输入端作为所述一级数字选择器的第五输入端，其控制端分别连接所述运算策略比较器输出的第一A通道控制信号A和第二A通道控制信号-A；
第四传输门TGBa2的输入端连接所述一级数字选择器的第二输入端，其输出端作为所述一级数字选择器的第二输出端并连接第二传输门TGAa2的输出端，其控制端分别连接所述运算策略比较器输出的第一B通道控制信号B和第二B通道控制信号-B；第二传输门TGAa2的输入端作为所述一级数字选择器的第六输入端，其控制端分别连接所述运算策略比较器输出的第一A通道控制信号A和第二A通道控制信号-A；
第七传输门TGBb1的输入端作为所述一级数字选择器的第三输入端，其输出端作为所述一级数字选择器的第三输出端并连接第五传输门TGAb1的输出端，其控制端分别连接所述运算策略比较器输出的第一B通道控制信号B和第二B通道控制信号-B；第五传输门TGAb1的输入端连接所述一级数字选择器的第一输入端，其控制端分别连接所述运算策略比较器输出的第一A通道控制信号A和第二A通道控制信号-A；
第八传输门TGBb2的输入端作为所述一级数字选择器的第四输入端，其输出端作为所述一级数字选择器的第四输出端并连接第六传输门TGAb2的输出端，其控制端分别连接所述运算策略比较器输出的第一B通道控制信号B和第二B通道控制信号-B；第六传输门TGAb2的输入端连接所述一级数字选择器的第二输入端，其控制端分别连接所述运算策略比较器输出的第一A通道控制信号A和第二A通道控制信号-A。
具体的，所述升压单元包括第九传输门TGBc1、第十传输门TGBc2、第十一传输门TGAc1、第十二传输门TGAc2、第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7、第一三极管QP1和第二三极管QP2，
第一三极管QP1的基极作为所述升压单元的第一输入端连接所述一级数字选择器的第一输出端，其集电极接地，其发射极连接第六电阻R6的一端和第十一传输门TGAc1的输入端；
第六电阻R6的另一端连接第九传输门TGBc1的输入端并通过第四电阻R4后接电源电压，第九传输门TGBc1和第十一传输门TGAc1的输出端相连并作为所述升压单元的第一输出端连接所述一级数字选择器的第三输入端；
第二三极管QP2的基极作为所述升压单元的第二输入端连接所述一级数字选择器的第二输出端，其集电极接地，其发射极连接第七电阻R7的一端和第十二传输门TGAc2的输入端；
第七电阻R7的另一端连接第十传输门TGBc2的输入端并通过第五电阻R5后接电源电压，第十传输门TGBc2和第十二传输门TGAc2的输出端相连并作为所述升压单元的第二输出端连接所述一级数字选择器的第四输入端；
第十一传输门TGAc1和第十二传输门TGAc2的控制端分别连接所述运算策略比较器输出的第一A通道控制信号A和第二A通道控制信号-A；
第九传输门TGBc1和第十传输门TGBc2的控制端分别连接所述运算策略比较器输出的第一B通道控制信号B和第二B通道控制信号-B；
第一三极管QP1和第二三极管QP2为PNP型三极管。
具体的，所述降压单元包括第十三传输门TGBd1、第十四传输门TGBd2、第十五传输门TGAd1、第十六传输门TGAd2、第八电阻R8、第九电阻R9、第十电阻R10、第十一电阻R11、第三三极管QN1和第四三极管QN2，
第三三极管QN1的基极作为所述降压单元的第一输入端连接所述一级数字选择器的第三输出端，其集电极接电源电压，其发射极连接第八电阻R8的一端和第十五传输门TGAd1的输入端；
第八电阻R8的另一端连接第十五传输门TGAd1的输入端并通过第十电阻R10后接地，第十三传输门TGBd1和第十五传输门TGAd1的输出端相连并作为所述降压单元的第一输出端并连接所述一级数字选择器的第五输入端；
第四三极管QN2的基极作为所述降压单元的第二输入端连接所述一级数字选择器的第四输出端，其集电极接电源电压，其发射极连接第九电阻R9的一端和第十四传输门TGBd2的输入端；
第九电阻R9的另一端连接第十六传输门TGAd2的输入端并通过第十一电阻R11后接地，第十四传输门TGBd2和第十六传输门TGAd2的输出端相连并作为所述降压单元的第二输出端并连接所述一级数字选择器的第六输入端；
第十五传输门TGAd1和第十六传输门TGAd2的控制端分别连接所述运算策略比较器输出的第一A通道控制信号A和第二A通道控制信号-A；
第十三传输门TGBd1和第十四传输门TGBd2的控制端分别连接所述运算策略比较器输出的第一B通道控制信号B和第二B通道控制信号-B；
第三三极管QN1和第四三极管QN2为NPN型三极管。
具体的，所述升压单元和所述降压单元的电阻分压比例相等。
具体的，所述二级数字选择器包括第五反相器NOT5、第六反相器NOT6、第十七传输门TGAe1、第十八传输门TGAe2、第十九传输门TGBe1和第二十传输门TGBe2，
第五反相器NOT5的输入端作为所述二级数字选择器的控制端，其输出端输出第二A通道控制信号-A或第一B通道控制信号B；第六反相器NOT6的输入端连接第五反相器NOT5的输出端，其输出端输出第一A通道控制信号A或第二B通道控制信号-B；
第十七传输门TGAe1的输入端作为所述二级数字选择器的第一输入端连接所述升压单元的第一输出端，其输出端并连接第十九传输门TGBe1的输出端并作为所述二级数字选择器的第一输出端，其控制端分别连接所述二级数字选择器产生的第一A通道控制信号A和第二A通道控制信号-A；
第十九传输门TGBe1的输入端作为所述二级数字选择器的第三输入端连接所述降压单元的第一输出端，其控制端分别连接所述二级数字选择器产生的第一B通道控制信号B和第二B通道控制信号-B；
第十八传输门TGAe2的输入端作为所述二级数字选择器的第二输入端连接所述升压单元的第二输出端，其输出端并连接第二十传输门TGBe2的输出端并作为所述二级数字选择器的第二输出端，其控制端分别连接所述二级数字选择器产生的第一A通道控制信号A和第二A通道控制信号-A；
第二十传输门TGBe2的输入端作为所述二级数字选择器的第四输入端连接所述降压单元的第二输出端，其控制端分别连接所述二级数字选择器产生的第一B通道控制信号B和第二B通道控制信号-B。
本发明的工作过程为：
外部采样的第一输入电压Vi1输入运算策略比较器Vin Comparator和基准电压Vref进行比较，当Vin相对较低时把两个输入电平先经过升压单元Level Up上升较大电压，再经过降压单元Level Down下降少量电压，获得接近VDD/2的共模电平；当Vin相对高时则对两个输入电平进行先降压后升压的处理，同样获得合适的共模电平；一级数字选择器Data Selector I由比较器决定选择Vin信号还是前级运算单元的输出接入到本级运算单元中；二级数字选择器Data Selector II由比较器决定选择哪个运算单元进行输出。上述电路的上升单元和下降单元在两套算法中皆为同一电路，只是利用数字选择器和传输门改变信号流通顺序关系，从而改变运算策略。
本发明的有益效果为：本发明利用电平位移，避免了传统意义上互补共源级的跨导不匹配问题，节省为了弥补不匹配问题引入的冗杂的补偿电路，一方面利用结构的复用技术，在简化设计思路的同时，保证了运算的线性响应；另一方面经仿真得到此电路电流只在9～12μA级别，相比于传统轨对轨运放的补偿电路的20μA消耗，也减少了电路的功耗；此电路复用性强，可以用于大部分采样输入，使电路的设计成本得到降低，同时为后级放大电路的设计留了足够的参数余量和设计空间。
附图说明
图1是传统轨至轨运算放大器电路输入级结构图。
图2是本发明提出的一种高线性度的轨至轨电平位移电路拓扑结构图。
图3是本发明提出的一种高线性度的轨至轨电平位移电路的电路全图。
图4是本发明电平转换流程图。
具体实施方式
下面结合附图和具体的实施例对本发明作进一步的阐述。
本发明提供的电平位移电路，与现有的轨至轨输入级运放对比，相当于运放的互补折叠共源级，如图2所示为本发明的电路拓扑图，包括一级数字选择器Data Selector I，升压单元Level Up，降压单元Level Down，二级数字选择器Data Selector II，运算策略比较器Vin Comparator。
本实施例中的运算策略比较器如图3所示，包括第一电阻R1、第二电阻R2、第三电阻R3、第一反相器NOT1、第二反相器NOT2、第三反相器NOT3、第四反相器NOT4、第一与门AND1、第二与门AND2、比较器和NMOS管，第一电阻R1一端作为运算策略比较器的第一输入端，另一端连接比较器的同相输入端并通过第二电阻R2和第三电阻R3的串联结构后接地；比较器的反相输入端作为运算策略比较器的第二输入端，其输出端连接第四反相器NOT4的输入端并作为运算策略比较器的第一输出端；NMOS管的栅极连接第四反相器NOT4的输出端，其漏极连接第二电阻R2和第三电阻R3的串联点，其源极接地；第一反相器NOT1的输入端和第二与门AND2的第二输入端连接运算策略比较器的第一输出端；第一与门AND1的第一输入端连接第一反相器NOT1的输出端，其第二输入端连接使能信号EN，其输出端连接运算策略比较器的第二输出端并输出第一B通道控制信号B，第三反相器NOT3的输入端连接第一与门AND1的输出端，其输出端连接运算策略比较器的第二输出端并输出第二B通道控制信号-B；第二与门AND2的第一输入端连接使能信号EN，其输出端连接运算策略比较器的第二输出端并输出第一A通道控制信号A，第二反相器NOT2的输入端连接第二与门AND2的输出端，其输出端连接运算策略比较器的第二输出端并输出第二A通道控制信号-A。
对于运算策略比较器的第一输入端连接的第一输入电压Vi1，一些实施例中第一输入电压Vi1的交流信号小于第二输入电压Vi2的交流信号，可以认为第一输入电压Vi1只有直流信息，即更接近共模电平的位置；一些实施例中第一输入电压Vi1经过缓冲器和滤波电路获得直流信息后再输入运算策略比较器的第一输入端与基准电压Vref比较。
本实施例中的基准电压Vref为0.3VDD，运算策略比较器的第一输入端连接第一输入电压Vi1，运算策略比较器将基准电压和分压后的输入电平进行比较，当时，比较器输出高，运算策略比较器产生第一A通道控制信号A和第二A通道控制信号-A控制输入电压进入A通道。当时，比较器输出低，运算策略比较器产生第一B通道控制信号B和第二B通道控制信号-B控制输入信号进入B通道。从而可以实现信号流的控制以及运算策略的调节；当第一输入电压Vil处于上述临界点之间，则输出由之前的状态而定，电路处于迟滞区域，引入迟滞区域可以防止比较器输出不稳定的跳变。应用实例图如图4所述，比较点0.4VDD和0.45VDD皆为较实用分段数值。
本实施例中的一级数字选择器如图3所示，包括第一传输门TGAa1、第二传输门TGAa2、第三传输门TGBa1、第四传输门TGBa2、第五传输门TGAb1、第六传输门TGAb2、第七传输门TGBb1和第八传输门TGBb2，一级数字选择器包括连接第一输入电压Vi1的第一输入端和连接第二输入电压Vi2的第二输入端，
第三传输门TGBa1的输入端连接一级数字选择器的第一输入端，其输出端作为一级数字选择器的第一输出端并连接第一传输门TGAa1的输出端，其控制端分别连接运算策略比较器输出的第一B通道控制信号B和第二B通道控制信号-B；第一传输门TGAa1的输入端作为一级数字选择器的第五输入端，其控制端分别连接运算策略比较器输出的第一A通道控制信号A和第二A通道控制信号-A；第四传输门TGBa2的输入端连接一级数字选择器的第二输入端，其输出端作为一级数字选择器的第二输出端并连接第二传输门TGAa2的输出端，其控制端分别连接运算策略比较器输出的第一B通道控制信号B和第二B通道控制信号-B；第二传输门TGAa2的输入端作为一级数字选择器的第六输入端，其控制端分别连接运算策略比较器输出的第一A通道控制信号A和第二A通道控制信号-A；第七传输门TGBb1的输入端作为一级数字选择器的第三输入端，其输出端作为一级数字选择器的第三输出端并连接第五传输门TGAb1的输出端，其控制端分别连接运算策略比较器输出的第一B通道控制信号B和第二B通道控制信号-B；第五传输门TGAb1的输入端连接一级数字选择器的第一输入端，其控制端分别连接运算策略比较器输出的第一A通道控制信号A和第二A通道控制信号-A；第八传输门TGBb2的输入端作为一级数字选择器的第四输入端，其输出端作为一级数字选择器的第四输出端并连接第六传输门TGAb2的输出端，其控制端分别连接运算策略比较器输出的第一B通道控制信号B和第二B通道控制信号-B；第六传输门TGAb2的输入端连接一级数字选择器的第二输入端，其控制端分别连接运算策略比较器输出的第一A通道控制信号A和第二A通道控制信号-A。
本实施例中的升压单元如图3所示，包括第九传输门TGBc1、第十传输门TGBc2、第十一传输门TGAc1、第十二传输门TGAc2、第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7、第一三极管QP1和第二三极管QP2，第一三极管QP1的基极作为升压单元的第一输入端连接一级数字选择器的第一输出端，其集电极接地，其发射极连接第六电阻R6的一端和第十一传输门TGAc1的输入端；第六电阻R6的另一端连接第九传输门TGBc1的输入端并通过第四电阻R4后接电源电压，第九传输门TGBc1和第十一传输门TGAc1的输出端相连并作为升压单元的第一输出端连接一级数字选择器的第三输入端；第二三极管QP2的基极作为升压单元的第二输入端连接一级数字选择器的第二输出端，其集电极接地，其发射极连接第七电阻R7的一端和第十二传输门TGAc2的输入端；第七电阻R7的另一端连接第十传输门TGBc2的输入端并通过第五电阻R5后接电源电压，第十传输门TGBc2和第十二传输门TGAc2的输出端相连并作为升压单元的第二输出端连接一级数字选择器的第四输入端；第十一传输门TGAc1和第十二传输门TGAc2的控制端分别连接运算策略比较器输出的第一A通道控制信号A和第二A通道控制信号-A；第九传输门TGBc1和第十传输门TGBc2的控制端分别连接运算策略比较器输出的第一B通道控制信号B和第二B通道控制信号-B；第一三极管QP1和第二三极管QP2为PNP型三极管。
本实施例中的降压单元如图3所示，包括第十三传输门TGBd1、第十四传输门TGBd2、第十五传输门TGAd1、第十六传输门TGAd2、第八电阻R8、第九电阻R9、第十电阻R10、第十一电阻R11、第三三极管QN1和第四三极管QN2，第三三极管QN1的基极作为降压单元的第一输入端连接一级数字选择器的第三输出端，其集电极接电源电压，其发射极连接第八电阻R8的一端和第十五传输门TGAd1的输入端；第八电阻R8的另一端连接第十五传输门TGAd1的输入端并通过第十电阻R10后接地，第十三传输门TGBd1和第十五传输门TGAd1的输出端相连并作为降压单元的第一输出端并连接一级数字选择器的第五输入端；第四三极管QN2的基极作为降压单元的第二输入端连接一级数字选择器的第四输出端，其集电极接电源电压，其发射极连接第九电阻R9的一端和第十四传输门TGBd2的输入端；第九电阻R9的另一端连接第十六传输门TGAd2的输入端并通过第十一电阻R11后接地，第十四传输门TGBd2和第十六传输门TGAd2的输出端相连并作为降压单元的第二输出端并连接一级数字选择器的第六输入端；第十五传输门TGAd1和第十六传输门TGAd2的控制端分别连接运算策略比较器输出的第一A通道控制信号A和第二A通道控制信号-A；第十三传输门TGBd1和第十四传输门TGBd2的控制端分别连接运算策略比较器输出的第一B通道控制信号B和第二B通道控制信号-B；第三三极管QN1和第四三极管QN2为NPN型三极管。
本实施例中的二级数字选择器如图3所示，包括第五反相器NOT5、第六反相器NOT6、第十七传输门TGAe1、第十八传输门TGAe2、第十九传输门TGBe1和第二十传输门TGBe2，第五反相器NOT5的输入端作为二级数字选择器的控制端，其输出端输出第二A通道控制信号-A或第一B通道控制信号B；第六反相器NOT6的输入端连接第五反相器NOT5的输出端，其输出端输出第一A通道控制信号A或第二B通道控制信号-B；第十七传输门TGAe1的输入端作为二级数字选择器的第一输入端连接升压单元的第一输出端，其输出端并连接第十九传输门TGBe1的输出端并作为二级数字选择器的第一输出端，其控制端分别连接二级数字选择器产生的第一A通道控制信号A和第二A通道控制信号-A；第十九传输门TGBe1的输入端作为二级数字选择器的第三输入端连接降压单元的第一输出端，其控制端分别连接二级数字选择器产生的第一B通道控制信号B和第二B通道控制信号-B；第十八传输门TGAe2的输入端作为二级数字选择器的第二输入端连接升压单元的第二输出端，其输出端并连接第二十传输门TGBe2的输出端并作为二级数字选择器的第二输出端，其控制端分别连接二级数字选择器产生的第一A通道控制信号A和第二A通道控制信号-A；第二十传输门TGBe2的输入端作为二级数字选择器的第四输入端连接降压单元的第二输出端，其控制端分别连接二级数字选择器产生的第一B通道控制信号B和第二B通道控制信号-B。
如图2和图3所示，A通路选通时代表Vi共模电平相对较高，输入电压的直流电平首先经过降压单元(Level Down)的运算，在NPN三极管处共同下降一个基极-发射极电压Vbe，然后经过电阻分压再次降压，再经过传输门的选通到达升压单元(Level Up)，在PNP三极管处共同上升一个基极-发射极电压Vbe，最终经过二级数字选择器(Data Selector II)的选通输出到二级数字选择器的输出端。
具体的工作过程为：运算策略选择器和二级数字选择器产生第一A通道控制信号A和第二A通道控制信号-A，使得第一传输门TGAa1、第二传输门TGAa2、第五传输门TGAb1、第六传输门TGAb2、第十一传输门TGAc1、第十二传输门TGAc2、第十五传输门TGAd1、第十六传输门TGAd2、第十七传输门TGAe1和第十八传输门TGAe2打开，第一输入电压Vi1连接一级数字选择器的第一输入端，经过第五传输门TGAb1从一级数字选择器的第三输出端输出并连接到降压单元的第一输入端，经过第三三极管QN1、第八电阻R8和第十五传输门TGAd1后从降压单元的第一输出端输出并连接一级数字选择器的第五输入端，经过第一传输门TGAa1后从一级数字选择器的第一输出端输出并连接升压单元的第一输入端，通过第一三极管QP1和第十一传输门TGAc1后从升压单元的第一输出端输出并连接二级数字选择器的第一输入端，经过第十七传输门TGAe1后从所述二级数字选择器的第一输出端输出；同时第二输入电压Vi2连接一级数字选择器的第二输入端，经过第六传输门TGAb2从一级数字选择器的第四输出端输出并连接到降压单元的第二输入端，经过第四三极管QN2、第九电阻R9和第十六传输门TGAd2后从降压单元的第二输出端输出并连接一级数字选择器的第六输入端，经过第二传输门TGAa2后从一级数字选择器的第二输出端输出并连接升压单元的第二输入端，通过第二三极管QP2和第十二传输门TGAc2后从升压单元的第二输出端输出并连接二级数字选择器的第二输入端，经过第十八传输门TGAe2后从所述二级数字选择器的第二输出端输出。
直流信号和交流信号的运算关系分别为：
Vo＝k·(Vi-VbeN)+VbeP
＝k·Vi+(1-k)·Vbe
vo＝k·vi
其中Vo是二级数字选择器的输出电压，Vi是输入电压，VbeN是NPN三极管的be结电压，VbeP是PNP三极管的be结电压，k是0到1之间的转换系数，由电阻分压比例确定，升压单元和降压单元的比例相等。另一方面，如图3所示的降压单元，VDD是外部采样电路的高压电源轨，可以通过这种方法把超过内部VDD的共模电平移动到合适的范围。
如图2和图3所示，B通路选通时代表Vi共模电平相对较低，输入电压的直流电平首先经过升压单元(Level Up)的运算，在PNP三极管处共同上升一个基极-发射极电压Vbe，然后经过电阻分压再次降压，再经过传输门的选通到达降压单元(Level Down)，在NPN三极管处共同下降一个基极-发射极电压Vbe，最终经过二级数字选择器(Data Selector II)的选通输出到二级数字选择器的输出端。
具体的工作过程为：运算策略选择器和二级数字选择器产生第一B通道控制信号B和第二B通道控制信号-B，使得第三传输门TGBa1、第四传输门TGBa2、第七传输门TGBb1和第八传输门TGBb2、第九传输门TGBc1、第十传输门TGBc2、第十三传输门TGBd1、第十四传输门TGBd2、第十九传输门TGBe1和第二十传输门TGBe2打开，第一输入电压Vi1连接一级数字选择器的第一输入端，经过第三传输门TGBa1从一级数字选择器的第一输出端输出并连接到升压单元的第一输入端，经过第一三极管QP1、第六电阻R6和第九传输门TGBc1后从升压单元的第一输出端输出并连接一级数字选择器的第三输入端，经过第七传输门TGBb1后从一级数字选择器的第三输出端输出并连接降压单元的第一输入端，通过第三三极管QN1和第十三传输门TGBd1后从降压单元的第一输出端输出并连接二级数字选择器的第三输入端，经过第十九传输门TGBe1后从所述二级数字选择器的第一输出端输出；同时第二输入电压Vi2连接一级数字选择器的第二输入端，经过第四传输门TGBa2从一级数字选择器的第二输出端输出并连接到升压单元的第二输入端，经过第二三极管QP2、第七电阻R7和第十传输门TGBc2后从升压单元的第二输出端输出并连接一级数字选择器的第四输入端，经过第八传输门TGBb2后从一级数字选择器的第四输出端输出并连接降压单元的第二输入端，通过第四三极管QN2和第十四传输门TGBd2后从降压单元的第二输出端输出并连接二级数字选择器的第四输入端，经过第二十传输门TGBe2后从所述二级数字选择器的第二输出端输出。
直流信号和交流信号的运算关系分别为：
Vo＝(Vi+VbeP)+(1-k)·(VDD-Vi-VbeP)-VbeN
＝k·Vi+(1-k)·(VDD-Vbe)
vo＝k·vi
根据上述统计，输入信号的差模分量将会缩小至原来的k倍，直流分量将会转化到如图4所示的范围内，使用这一电平位移电路的后级运放虽然等效为牺牲少量增益，另一方面也可以增大整体的线性放大差模输入范围。
本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。
Claims (9)
1.一种高线性度的轨至轨电平位移电路，其特征在于，包括运算策略比较器、一级数字选择器、升压单元、降压单元和二级数字选择器，
所述电平位移电路的输入电压为外部采样的第一输入电压(Vi1)和第二输入电压(Vi2)，所述运算策略比较器的第一输入端连接第一输入电压(Vi1)，其第二输入端连接基准电压(Vref)，其第一输出端产生第一A通道控制信号(A)或第二B通道控制信号(-B)并连接所述运算策略比较器的控制端和所述二级数字选择器的控制端；
所述运算策略比较器的第二输出端产生第一A通道控制信号(A)和第二A通道控制信号(-A)，或第一B通道控制信号(B)和第二B通道控制信号(-B)控制所述一级数字选择器、升压单元和降压单元进入A通道或B通道；
所述二级数字选择器产生第一A通道控制信号(A)和第二A通道控制信号(-A)，或第一B通道控制信号(B)和第二B通道控制信号(-B)控制所述二级数字选择器进入A通道或B通道；
其中A通道为：所述电平位移电路的输入电压依次通过一级数字选择器、降压单元、一级数字选择器、升压单元和二级数字选择器；
B通道为：所述电平位移电路的输入电压依次通过一级数字选择器、升压单元、一级数字选择器、降压单元和二级数字选择器。
2.根据权利要求1所述的高线性度的轨至轨电平位移电路，其特征在于，所述运算策略比较器包括第一电阻(R1)、第二电阻(R2)、第三电阻(R3)、第一反相器(NOT1)、第二反相器(NOT2)、第三反相器(NOT3)、第四反相器(NOT4)、第一与门(AND1)、第二与门(AND2)、比较器和NMOS管，
第一电阻(R1)一端作为所述运算策略比较器的第一输入端，另一端连接比较器的同相输入端并通过第二电阻(R2)和第三电阻(R3)的串联结构后接地；
比较器的反相输入端作为所述运算策略比较器的第二输入端，其输出端连接第四反相器(NOT4)的输入端并作为所述运算策略比较器的第一输出端；
NMOS管的栅极连接第四反相器(NOT4)的输出端，其漏极连接第二电阻(R2)和第三电阻(R3)的串联点，其源极接地；
第一反相器(NOT1)的输入端和第二与门(AND2)的第二输入端连接所述运算策略比较器的第一输出端；
第一与门(AND1)的第一输入端连接第一反相器(NOT1)的输出端，其第二输入端连接使能信号(EN)，其输出端连接所述运算策略比较器的第二输出端并输出第一B通道控制信号(B)，第三反相器(NOT3)的输入端连接第一与门(AND1)的输出端，其输出端连接所述运算策略比较器的第二输出端并输出第二B通道控制信号(-B)；
第二与门(AND2)的第一输入端连接使能信号(EN)，其输出端连接所述运算策略比较器的第二输出端并输出第一A通道控制信号(A)，第二反相器(NOT2)的输入端连接第二与门(AND2)的输出端，其输出端连接所述运算策略比较器的第二输出端并输出第二A通道控制信号(-A)。
3.根据权利要求1所述的高线性度的轨至轨电平位移电路，其特征在于，所述第一输入电压(Vi1)的交流信号小于第二输入电压(Vi2)的交流信号。
4.根据权利要求1所述的高线性度的轨至轨电平位移电路，其特征在于，所述第一输入电压(Vi1)先经过缓冲器和滤波电路后，再输入所述运算策略比较器的第一输入端。
5.根据权利要求2所述的高线性度的轨至轨电平位移电路，其特征在于，所述一级数字选择器包括第一传输门(TGAa1)、第二传输门(TGAa2)、第三传输门(TGBa1)、第四传输门(TGBa2)、第五传输门(TGAb1)、第六传输门(TGAb2)、第七传输门(TGBb1)和第八传输门(TGBb2)，所述一级数字选择器包括连接第一输入电压(Vi1)的第一输入端和连接第二输入电压(Vi2)的第二输入端，
第三传输门(TGBa1)的输入端连接所述一级数字选择器的第一输入端，其输出端作为所述一级数字选择器的第一输出端并连接第一传输门(TGAa1)的输出端，其控制端分别连接所述运算策略比较器输出的第一B通道控制信号(B)和第二B通道控制信号(-B)；第一传输门(TGAa1)的输入端作为所述一级数字选择器的第五输入端，其控制端分别连接所述运算策略比较器输出的第一A通道控制信号(A)和第二A通道控制信号(-A)；
第四传输门(TGBa2)的输入端连接所述一级数字选择器的第二输入端，其输出端作为所述一级数字选择器的第二输出端并连接第二传输门(TGAa2)的输出端，其控制端分别连接所述运算策略比较器输出的第一B通道控制信号(B)和第二B通道控制信号(-B)；第二传输门(TGAa2)的输入端作为所述一级数字选择器的第六输入端，其控制端分别连接所述运算策略比较器输出的第一A通道控制信号(A)和第二A通道控制信号(-A)；
第七传输门(TGBb1)的输入端作为所述一级数字选择器的第三输入端，其输出端作为所述一级数字选择器的第三输出端并连接第五传输门(TGAb1)的输出端，其控制端分别连接所述运算策略比较器输出的第一B通道控制信号(B)和第二B通道控制信号(-B)；第五传输门(TGAb1)的输入端连接所述一级数字选择器的第一输入端，其控制端分别连接所述运算策略比较器输出的第一A通道控制信号(A)和第二A通道控制信号(-A)；
第八传输门(TGBb2)的输入端作为所述一级数字选择器的第四输入端，其输出端作为所述一级数字选择器的第四输出端并连接第六传输门(TGAb2)的输出端，其控制端分别连接所述运算策略比较器输出的第一B通道控制信号(B)和第二B通道控制信号(-B)；第六传输门(TGAb2)的输入端连接所述一级数字选择器的第二输入端，其控制端分别连接所述运算策略比较器输出的第一A通道控制信号(A)和第二A通道控制信号(-A)。
6.根据权利要求5所述的高线性度的轨至轨电平位移电路，其特征在于，所述升压单元包括第九传输门(TGBc1)、第十传输门(TGBc2)、第十一传输门(TGAc1)、第十二传输门(TGAc2)、第四电阻(R4)、第五电阻(R5)、第六电阻(R6)、第七电阻(R7)、第一三极管(QP1)和第二三极管(QP2)，
第一三极管(QP1)的基极作为所述升压单元的第一输入端连接所述一级数字选择器的第一输出端，其集电极接地，其发射极连接第六电阻(R6)的一端和第十一传输门(TGAc1)的输入端；
第六电阻(R6)的另一端连接第九传输门(TGBc1)的输入端并通过第四电阻(R4)后接电源电压，第九传输门(TGBc1)和第十一传输门(TGAc1)的输出端相连并作为所述升压单元的第一输出端连接所述一级数字选择器的第三输入端；
第二三极管(QP2)的基极作为所述升压单元的第二输入端连接所述一级数字选择器的第二输出端，其集电极接地，其发射极连接第七电阻(R7)的一端和第十二传输门(TGAc2)的输入端；
第七电阻(R7)的另一端连接第十传输门(TGBc2)的输入端并通过第五电阻(R5)后接电源电压，第十传输门(TGBc2)和第十二传输门(TGAc2)的输出端相连并作为所述升压单元的第二输出端连接所述一级数字选择器的第四输入端；
第十一传输门(TGAc1)和第十二传输门(TGAc2)的控制端分别连接所述运算策略比较器输出的第一A通道控制信号(A)和第二A通道控制信号(-A)；
第九传输门(TGBc1)和第十传输门(TGBc2)的控制端分别连接所述运算策略比较器输出的第一B通道控制信号(B)和第二B通道控制信号(-B)；
第一三极管(QP1)和第二三极管(QP2)为PNP型三极管。
7.根据权利要求6所述的高线性度的轨至轨电平位移电路，其特征在于，所述降压单元包括第十三传输门(TGBd1)、第十四传输门(TGBd2)、第十五传输门(TGAd1)、第十六传输门(TGAd2)、第八电阻(R8)、第九电阻(R9)、第十电阻(R10)、第十一电阻(R11)、第三三极管(QN1)和第四三极管(QN2)，
第三三极管(QN1)的基极作为所述降压单元的第一输入端连接所述一级数字选择器的第三输出端，其集电极接电源电压，其发射极连接第八电阻(R8)的一端和第十五传输门(TGAd1)的输入端；
第八电阻(R8)的另一端连接第十五传输门(TGAd1)的输入端并通过第十电阻(R10)后接地，第十三传输门(TGBd1)和第十五传输门(TGAd1)的输出端相连并作为所述降压单元的第一输出端并连接所述一级数字选择器的第五输入端；
第四三极管(QN2)的基极作为所述降压单元的第二输入端连接所述一级数字选择器的第四输出端，其集电极接电源电压，其发射极连接第九电阻(R9)的一端和第十四传输门(TGBd2)的输入端；
第九电阻(R9)的另一端连接第十六传输门(TGAd2)的输入端并通过第十一电阻(R11)后接地，第十四传输门(TGBd2)和第十六传输门(TGAd2)的输出端相连并作为所述降压单元的第二输出端并连接所述一级数字选择器的第六输入端；
第十五传输门(TGAd1)和第十六传输门(TGAd2)的控制端分别连接所述运算策略比较器输出的第一A通道控制信号(A)和第二A通道控制信号(-A)；
第十三传输门(TGBd1)和第十四传输门(TGBd2)的控制端分别连接所述运算策略比较器输出的第一B通道控制信号(B)和第二B通道控制信号(-B)；
第三三极管(QN1)和第四三极管(QN2)为NPN型三极管。
8.根据权利要求6或7所述的高线性度的轨至轨电平位移电路，其特征在于，所述升压单元和所述降压单元的电阻分压比例相等。
9.根据权利要求8所述的高线性度的轨至轨电平位移电路，其特征在于，所述二级数字选择器包括第五反相器(NOT5)、第六反相器(NOT6)、第十七传输门(TGAe1)、第十八传输门(TGAe2)、第十九传输门(TGBe1)和第二十传输门(TGBe2)，
第五反相器(NOT5)的输入端作为所述二级数字选择器的控制端，其输出端输出第二A通道控制信号(-A)或第一B通道控制信号(B)；第六反相器(NOT6)的输入端连接第五反相器(NOT5)的输出端，其输出端输出第一A通道控制信号(A)或第二B通道控制信号(-B)；
第十七传输门(TGAe1)的输入端作为所述二级数字选择器的第一输入端连接所述升压单元的第一输出端，其输出端并连接第十九传输门(TGBe1)的输出端并作为所述二级数字选择器的第一输出端，其控制端分别连接所述二级数字选择器产生的第一A通道控制信号(A)和第二A通道控制信号(-A)；
第十九传输门(TGBe1)的输入端作为所述二级数字选择器的第三输入端连接所述降压单元的第一输出端，其控制端分别连接所述二级数字选择器产生的第一B通道控制信号(B)和第二B通道控制信号(-B)；
第十八传输门(TGAe2)的输入端作为所述二级数字选择器的第二输入端连接所述升压单元的第二输出端，其输出端并连接第二十传输门(TGBe2)的输出端并作为所述二级数字选择器的第二输出端，其控制端分别连接所述二级数字选择器产生的第一A通道控制信号(A)和第二A通道控制信号(-A)；
第二十传输门(TGBe2)的输入端作为所述二级数字选择器的第四输入端连接所述降压单元的第二输出端，其控制端分别连接所述二级数字选择器产生的第一B通道控制信号(B)和第二B通道控制信号(-B)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710790804.XA CN107508591B (zh) | 2017-09-05 | 2017-09-05 | 一种高线性度的轨至轨电平位移电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710790804.XA CN107508591B (zh) | 2017-09-05 | 2017-09-05 | 一种高线性度的轨至轨电平位移电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107508591A true CN107508591A (zh) | 2017-12-22 |
| CN107508591B CN107508591B (zh) | 2019-08-02 |
Family
ID=60695580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710790804.XA Expired - Fee Related CN107508591B (zh) | 2017-09-05 | 2017-09-05 | 一种高线性度的轨至轨电平位移电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107508591B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109818608A (zh) * | 2019-01-28 | 2019-05-28 | 电子科技大学 | 一种高速高共模噪声抗扰的电平位移电路 |
| CN111130533A (zh) * | 2020-01-10 | 2020-05-08 | 电子科技大学 | 一种高速高dv/dt抑制能力的电平位移器电路 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102077449A (zh) * | 2008-06-30 | 2011-05-25 | 美国芯源系统股份有限公司 | 电压转换器 |
| CN103873032A (zh) * | 2014-03-17 | 2014-06-18 | 上海华虹宏力半导体制造有限公司 | 轨对轨输入迟滞比较器 |
| CN104124954A (zh) * | 2013-04-25 | 2014-10-29 | 财团法人工业技术研究院 | 电平转换电路及其操作方法 |
| CN107112890A (zh) * | 2014-10-27 | 2017-08-29 | 德克萨斯仪器股份有限公司 | 具有温度、工艺和电压补偿的死区时间延迟的dc‑dc转换器 |
-
2017
- 2017-09-05 CN CN201710790804.XA patent/CN107508591B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102077449A (zh) * | 2008-06-30 | 2011-05-25 | 美国芯源系统股份有限公司 | 电压转换器 |
| CN104124954A (zh) * | 2013-04-25 | 2014-10-29 | 财团法人工业技术研究院 | 电平转换电路及其操作方法 |
| CN103873032A (zh) * | 2014-03-17 | 2014-06-18 | 上海华虹宏力半导体制造有限公司 | 轨对轨输入迟滞比较器 |
| CN107112890A (zh) * | 2014-10-27 | 2017-08-29 | 德克萨斯仪器股份有限公司 | 具有温度、工艺和电压补偿的死区时间延迟的dc‑dc转换器 |
Non-Patent Citations (1)
| Title |
|---|
| YUE SHI ETC.: "A Low-Power High-Speed Level Shifter Suitable for Synchronous Switching Power Converters", 《IEEE》 * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109818608A (zh) * | 2019-01-28 | 2019-05-28 | 电子科技大学 | 一种高速高共模噪声抗扰的电平位移电路 |
| CN111130533A (zh) * | 2020-01-10 | 2020-05-08 | 电子科技大学 | 一种高速高dv/dt抑制能力的电平位移器电路 |
| CN111130533B (zh) * | 2020-01-10 | 2023-03-24 | 电子科技大学 | 一种高速高dv/dt抑制能力的电平位移器电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107508591B (zh) | 2019-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101166026B (zh) | 缓冲电路 | |
| KR900000484B1 (ko) | 레벨 변환회로 | |
| KR100377064B1 (ko) | 적응바이어서회로및공통모드궤환회로를갖는완전차동폴디드캐스코드씨모오스(ｃｍｏｓ)오피앰프(ｏｐａｍｐ)회로 | |
| CN101692603B (zh) | 增益自举型c类反向器及其应用电路 | |
| CN106953606B (zh) | 全差分放大器及应用其的余量增益电路 | |
| CN208299759U (zh) | 一种放大器输入失调电压的自动校正电路 | |
| CN201191822Y (zh) | 适用于模数转换器的差分参考电压源电路 | |
| CN100461628C (zh) | 差动放大器及半导体电路 | |
| CN100543631C (zh) | 恒压输出电路 | |
| CN110729995B (zh) | 一种电平转换电路及电平转换方法 | |
| CN101185239B (zh) | 信号转换电路 | |
| CN103929138A (zh) | 一种低功耗高增益高摆率的运算跨导放大器 | |
| CN103036516B (zh) | 低电源电压高共模抑制比运算放大器 | |
| CN103457553A (zh) | 增益和摆率增强型放大器 | |
| CN107508591B (zh) | 一种高线性度的轨至轨电平位移电路 | |
| CN109947172A (zh) | 一种低压降高输出电阻镜像电流源电路 | |
| CN103888093A (zh) | 差分信号的共模电平重置电路 | |
| CN105302758A (zh) | 一种用于多点低压差分信号接收器的共模搬移电路 | |
| CN104020339B (zh) | 一种可编程电流检测电路 | |
| CN102983853B (zh) | 一种模拟平方电路 | |
| CN100476680C (zh) | 自动换档的电流镜 | |
| CN111384940A (zh) | 一种高线性度宽摆幅cmos电压跟随器 | |
| CN201828845U (zh) | 用于连续可变增益放大器的坡度电压生成器 | |
| CN209471392U (zh) | 一种低压降高输出电阻镜像电流源电路 | |
| CN203423670U (zh) | 一种可变增益的模拟加法器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20190802 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |