CN102999074A

CN102999074A - 低压差线性稳压器

Info

Publication number: CN102999074A
Application number: CN2011102680129A
Authority: CN
Inventors: 孙中元
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Microelectronics Co Ltd
Priority date: 2011-09-09
Filing date: 2011-09-09
Publication date: 2013-03-27
Anticipated expiration: 2031-09-09
Also published as: CN102999074B; JP2013061941A

Abstract

本发明提供的一种低压差线性稳压器(2)，具有：差分放大电路(11)，其一输入端输入参考电压；根据该差分放大电路(11)的输出而输出电压的负载驱动电路(12)；将该负载驱动电路(12)的输出电压的一部分负反馈给该差分放大电路(11)的另一输入端的负反馈电路(14)；在该低压差线性稳压器(2)处于上电瞬间外的工作状态下，当该负载驱动电路(12)的输出电流大于预定值时，对该负载驱动电路(12)进行控制，以限制该低压差线性稳压器(2)的输出电流的限流电路(13)，其特征在于，该低压差线性稳压器(2)进一步具有浪涌电流抑制电路(26)，该浪涌电流抑制电路在该低压差线性稳压器(2)上电瞬间，对该负载驱动电路(12)进行控制，以抑制该低压差线性稳压器(2)输出的浪涌电流。

Description

低压差线性稳压器

技术领域

本发明涉及一种低压差线性稳压器，尤其涉及一种在上电瞬间，可以抑制其输出浪涌电流的低压差线性稳压器。

背景技术

电子电路中的稳压器用于在输入电压和/或负载在一定范围内变化时，向负载提供稳定的输出电压。低压差线性稳压器(LDO稳压器，Low Dropout Voltage Regulator)在通过引用被并入文本的序列号为11/406,172、11/129,801的美国专利申请以及申请号为200910209941.5、201110054224.7、201010624896.2的中国专利申请中被描述。

图1所示的是现有技术中的LDO稳压器的一例的构造框图。现有技术中的LDO稳压器1包括：差分放大电路11，其一输入端In1输入参考电压VREF，其输出端OUT1对地连接有一低压恒流源15；用于驱动负载的负载驱动电路12，其输入端Pgate与差分放大电路11输出端OUT1连接；连接在负载驱动电路12的输出端OUT2和差分放大电路11的另一输入端In2之间的负反馈电路14；以及与负载驱动电路12的输入端Pgate连接的限流电路13。在LDO稳压器1的工作过程中，当其向负载Z_load(这里的负载通常等效为一包括电容和电阻的阻抗)输出的负载电流Iz小于预定值时，限流电路13无控制动作，负载驱动电路12的输出电流Iout随负载电流Iz变化而变化；当负载电流Iz大于或等于预定值时，限流电路13控制负载驱动电路12的输出电流Iout，以限制LDO稳压器1对负载的输出电流Iz。

在现有的LDO稳压器1的使用中，尽管可以抑制其在工作过程中出现的大于预定值的负载电流Iz，但是在LDO稳压器1上电瞬间，即在向LDO稳压器1供电的电源接通瞬间，负反馈环路没有建立或者没有完全建立，且限流电路13也还没有开启或者没有完全开启，所以在负载驱动电路12的输出电流Iout中会出现浪涌电流(Rush Current)，且得不到抑制。浪涌电流存在对其周围器件或者电路造成干扰等问题，所以在LDO稳压器1上电瞬间，抑制其输出电流Iout中出现的浪涌电流成为迫切要解决的问题。

发明内容

为了克服现有技术中存在的上述问题而提出本发明，本发明的目的是提供一种在LDO稳压器上电瞬间，能够抑制出现在其输出电流中的浪涌电流的LDO稳压器。

本发明提供的一种低压差线性稳压器，具有：差分放大电路，其一输入端输入参考电压；根据该差分放大电路的输出而输出电压的负载驱动电路；将该负载驱动电路的输出电压的一部分负反馈给该差分放大电路的另一输入端的负反馈电路；在该低压差线性稳压器处于上电瞬间外的工作状态下，当该负载驱动电路的输出电流大于预定值时，对该负载驱动电路进行控制，以限制该低压差线性稳压器的输出电流的限流电路，其特征在于，该低压差线性稳压器进一步具有浪涌电流抑制电路，该浪涌电流抑制电路在该低压差线性稳压器上电瞬间，对该负载驱动电路进行控制，以抑制该低压差线性稳压器输出的浪涌电流。

进一步，浪涌电流抑制电路和该限流电路组合成的组合体电路，该组合体电路具有：与负载驱动电路一起构成的电流镜像电路，输出与所述负载驱动电路的输出电流成镜像关系的镜像电流；当负载驱动电路的输出电流大于预定值时，其输出电压随着所述镜像电流增大而升高的电流电压变换电路；当负载驱动电路的输出电流大于预定值时，其输出电压与电流电压变换电路的输出电压变化趋势一致的输出电路；浪涌电流抑制分支电路在低压差线性稳压器上电瞬间，该分支电路增大电流电压变换电路的输出电压，通过输出电路的输出电压对负载驱动电路进行控制以抑制出现在负载驱动电路的输出电流中的浪涌电流。

进一步，电流电压变换电路连接在电流镜像电路和输出电路之间，电流电压变换电路具有：串联在电流镜像电路的输出镜像电流的支路中的限流电阻；MOS管，其源极与限流电阻的一端连接，其栅极与限流电阻的另一端连接，其漏极与输出电路的输入端连接，且其漏极对地连接有恒流源。

进一步，浪涌电流抑制分支电路与电流电压变换电路的MOS管的栅极相连，浪涌电流抑制分支电路在浪涌电流抑制脉冲控制下抑制浪涌电流，浪涌电流抑制脉冲的上升沿与低压差线性稳压器上电时刻对应，其脉冲宽度与浪涌电流的脉冲宽度对应。

进一步，浪涌电流抑制分支电路具有：开关电路和电压下拉电路，它们串联在电流电压变换电路的MOS管的栅极和地之间，开关电路的控制端接受浪涌电流抑制脉冲的控制，以接通开关电路。

进一步，本发明的低压差线性稳压器，还包括产生所述浪涌电流抑制脉冲的脉冲产生电路。

进一步，脉冲产生电路具有：第一与门电路，输出浪涌电流抑制脉冲，其第一输入端输入低压差线性稳压器的上电信号；延迟电路，其输出端与第一与门电路的第二输入端连接，其输入端输入低压差线性稳压器的上电信号的反相信号。

进一步，延迟电路具有：第一反相器，输入低压差线性稳压器上电信号的反相信号；第一电阻，其一端与第一反相器的输出端连接；第二反相器，连接在第一电阻的另一端和第一与门电路的第二输入端之间；第一电容，连接在第二反相器的输入端和地之间。

进一步，脉冲产生电路具有：第二与门电路，输出浪涌电流抑制脉冲，其第一输入端输入低压差线性稳压器的上电信号；第三反相器，其输出端连接第二与门电路的第二输入端；第四反相器，其输出端连接第三反相器的输入端；第三与门电路，其第一输入端连接第二与门电路的第一输入端，其第二输入端连接第四反相器的输出端；第一MOS管，其栅极与第三与门电路的输出端连接，其源极与电源连接；第二电阻，其一端与第一MOS管的漏极连接；第二MOS管，其漏极与第二电阻的另一端连接，其漏极还与第四反相器的输入端连接，其源极与地连接；第三MOS管，其漏极与第二MOS管的栅极连接，其源极与第二MOS管的源极连接，其栅极输入低压差线性稳压器上电信号的反相信号；第二电容，其一端与第三MOS管的漏极连接，其另一端与第三MOS管的源极接；第四MOS管，其源极和第三MOS管的漏极连接，其栅极输入低压差线性稳压器上电信号；第五MOS管，其漏极和第四MOS管的漏极连接，其源极和电源连接，其栅极与输出电路的输出端连接。

附图说明

下文将参照附图描述实现本发明的各个特征的总体结构。所提供的附图及相关描述用于说明本发明的实施例，但并不限于本发明。

图1是现有技术中的LDO稳压器的构造框图。

图2是本发明的第一实施例的LDO稳压器的构造框图。

图3是本发明的第二实施例的LDO稳压器的构造框图。

图4是本发明的第二实施例的组合体电路的具体电路图例。

图5是本发明的浪涌电流抑制脉冲的脉冲产生电路的一个实例的具体电路图。

图6是本发明的浪涌电流抑制脉冲的脉冲产生电路的又一个实例的具体电路图。

图7是本发明的第二实施例中除组合体电路以外的LDO稳压器的具体电路图例。

图8是本发明第二实施例的LDO稳压器的主要节点的信号的波形图。

下面结合附图详细说明本发明的实施方式，附图中与现有技术相同的部分标以相同的标号，并省略对其详细说明。

具体实施方式

图2是本发明第一实施例的LDO稳压器2的结构框图。以下，结合图2，对本发明的第一实施例的LDO稳压器2进行说明。本发明提供一种LDO稳压器2，与现有技术中的LDO稳压器1相同的部分具有：差分放大电路11，其一输入端In1输入参考电压VREF；根据差分放大电路11的输出而输出电压的负载驱动电路12；将负载驱动电路12的输出电压VOUT的一部分负反馈给差分放大电路11的另一输入端In2的负反馈电路14；在LDO稳压器2处于上电瞬间以外的工作状态下，当负载驱动电路12的输出电流Iout大于预定值时，对负载驱动电路12进行控制，以限制LDO稳压器2对负载Z_load的输出电流Iz的限流电路13。本发明相对于现有技术的改进之处在于，本发明的LDO稳压器2进一步具有浪涌电流抑制电路26，结合图8，可见该浪涌电流抑制电路26在LDO稳压器2上电瞬间Ts对负载驱动电路12进行控制，以抑制LDO稳压器2输出的浪涌电流Iout，抑制过程下文中结合具体电路时有详细的描述。

图3是本发明第二实施例的LDO稳压器3的结构框图。以下，结合图3，对本发明的第二实施例的LDO稳压器3进行说明。第二实施例中的LDO稳压器3与第一实施例中的LDO稳压器2对抑制浪涌电流的机理相同，具有：差分放大电路11，其一输入端In1输入参考电压VREF；根据差分放大电路11的输出而输出电压的负载驱动电路12；将负载驱动电路12的输出电压VOUT的一部分负反馈给差分放大电路11的另一输入端In2的负反馈电路14；第二实施例的LDO稳压器3和第一实施例的LDO稳压器2的不同之处在于：该LDO稳压器3将LDO稳压器2中的浪涌电流抑制电路26和限流电路13组合在一起，形成组合体电路33，连接在负载驱动电路32的输入端Pgate，该组合体电路33实质上由与第一实施例具有相同结构的一限流电路和与第一实施例中浪涌电流抑制电路中的一部分组合而成。该组合体电路33中的限流电路在LDO稳压器3处于上电瞬间以外的工作状态下，当负载驱动电路12的输出电流Iout大于预定值时，对负载驱动电路12进行控制，以限制LDO稳压器3对负载Z_load的输出电流Iz。该组合体电路33中的浪涌电流抑制电路的一部分，在LDO稳压器3上电瞬间，结合限流电路的一部分对负载驱动电路12进行控制，以抑制LDO稳压器3对负载Z_load输出的电流Iz中的浪涌电流(Rush Current)。

图4是本发明的第二实施例的LDO稳压器3的组合体电路33的一具体电路例。图4所示的组合体电路4是组合体电路33的的具体电路。该组合体电路4由浪涌电流抑制电路的一部分和限流电路组合而成，该组合体电路4具有：与负载驱动电路12一起构成的电流镜像电路的一部分411，该部分411输出的电流I_M与负载驱动电路12的输出电流Iout成镜像关系，例如正比例关系；当Iout大于预定值时，其输出电压、即输出端NLT对地的电压随着镜像电流I_M增大而增大的电流电压变换电路42；当Iout大于预定值时，其输出电压、即输出端Pgate至地的电压与电流电压变换电路42的输出电压、即NLT端至地的电压的变化趋势一致的输出电路43；浪涌电流抑制分支电路44，该分支电路44在LDO稳压器3上电瞬间，增大电流电压变换电路42的输出电压、即输出端NLT至地的电压，通过输出电路43的输出电压、即输出端Pgate至地的电压对负载驱动电路12进行控制，以抑制出现在负载驱动电路12的输出电流Iout中的浪涌电流。

其中，框图411包括MOS管T1、T2、T3、T4以及它们之间的连线，与负载驱动电路12一起构成电流镜像电路的一部分；其中，框图42包括限流电阻R1、MOS管T5、低压恒流源421以及它们之间的连线；框图43包括一MOS管T7；框图44是指浪涌电流抑制电路26中的分支电路，包括一开关电路441、一电压下拉电路442以及它们之间的连线。该电流电压变换电路42连接在电流镜像电路的一部分411和输出电路43之间，该电流电压变换电路42具有：串联在电流镜像电路的一部分411的输出镜像电流的支路M中的限流电阻R1，R1的一端和电源连接；MOS管T5，例如为一PMOS管，其源极与限流电阻R1连接电源的一端连接，其栅极与限流电阻R1的另一端连接，其漏极对地连接有一低压恒流源421，且其漏极对地的电压、即NLT点至地的电压作为该电流电压变换电路42的输出电压。输出电路43可以是一源跟随器，进一步可以是一MOS管T7，例如为一NMOS管，其栅极与T5的漏极连接，其漏极与T5的源极连接，其源极与电流镜像电路的一部分411的输入端Pgate连接。浪涌电流抑制分支电路44连接在T5的栅极和地之间。

进一步，结合图2和图4，说明它们的对应关系。框图4A是浪涌电流抑制电路26的一个具体电路例，包括电流电压变换电路、即框图42，源跟随电路，即框图43和浪涌电流抑制分支电路、即框图44，限流电路13是图4中除了浪涌电流抑制分支电路、即框图44以外的部分。由此可见，图3与图2相比，省略了具有相同结构的电流电压变换电路、即框图42，源跟随电路，即框图43。

进一步，浪涌电流抑制分支电路44在浪涌电流抑制脉冲RC_CNL的控制下抑制浪涌电流，浪涌电流抑制脉冲RC_CNL的上升沿与LDO稳压器3上电时刻对应，其脉冲宽度与浪涌电流的脉冲宽度对应。这里，上电时刻t_s就是指向LDO稳压器3供电的电源的接通时刻，上电瞬间Ts就是指从上电时刻t_s起至浪涌电流持续的时间段结束。

由图4可见，该浪涌电流抑制分支电路44具有：开关电路441和电压下拉电路442，它们串联在T5的栅极和地之间，开关电路441的控制端接受浪涌电流抑制脉冲RC_CNL的控制，以接通开关电路441。该开关电路441可以为一MOS管T6，例如NMOS管，其漏极作为输入端且与T5的栅极连接，其栅极作为控制端、接受浪涌电流抑制脉冲RC_CNL，其源极作为输出端且与电压下拉电路442的输入端连接，电压下拉电路442的输出端与地连接。这里，电压下拉电路可以是一电阻R2(如图4所示)，R2的一端对应电压下拉电路442的输入端，R2的另一端对应电压下拉电路442的输出端。电压下拉电路442也可以是一恒流源(图中未示出)。进一步，LDO稳压器3还包括产生浪涌电流抑制脉冲RC_CNL的脉冲产生电路5。图5是本发明的浪涌电流抑制脉冲RC_CNL的脉冲产生电路5的具体电路图的一个实例。以下，结合图5，对该脉冲产生电路5进行说明。该脉冲产生电路5具有：第一与门电路AND1，输出浪涌电流抑制脉冲RC_CNL，其第一输入端In1输入LDO稳压器3的上电信号EN。这里，上电信号EN指向LDO稳压器3供电的电源的接通信号。延迟电路D，其输出端与第一与门电路AND1的第二输入端In2连接，其输入端接受LDO稳压器3的上电信号的反相信号ENB。该延迟电路D具有：第一反相器INV1，输入LDO稳压器3上电信号EN的反相信号ENB；第一电阻R3，其一端与第一反相器INV1的输出端连接；第二反相器INV2，连接在第一电阻R3的另一端和第一与门电路AND1的第二输入端之间；第一电容C1，连接在第二反相器INV2的输入端和地之间。

进一步，LDO稳压器3包括的产生浪涌电流抑制脉冲RC_CNL的脉冲产生电路5还可以是另外一种形式。图6是本发明的浪涌电流抑制脉冲的脉冲产生电路5的又一个实例的具体电路图。以下，结合图6，对该脉冲产生电路6进行说明。该脉冲产生电路6具有：第二与门电路AND2，输出浪涌电流抑制脉冲RC_CNL，其第一输入端输入LDO稳压器的上电信号EN；第三反相器INV3，其输出端连接第二与门电路AND2的第二输入端In2；第四反相器INV4，其输出端连接第三反相器INV3的输入端；第三与门电路AND3，其第一输入端连接第二与门电路AND2的第一输入端，其第二输入端连接第四反相器INV4的输出端；第一MOS管T7，例如为一PMOS，其栅极与第三与门电路AND3的输出端连接，其源极与电源连接；第二电阻R4，其一端与T7的漏极连接；第二MOS管T8，例如为一NMOS管，其漏极与第二电阻R4的另一端连接，同时还与所述第四反相器INV4的输入端连接，其源极与地连接；第三MOS管T9，例如为一NMOS管，其漏极与T8的栅极连接，其源极与T8的源极连接，其栅极输入LDO稳压器上电信号EN的反相信号ENB；第二电容C2，其一端与T9的漏极连接，其另一端与T9的源极连接；第四MOS管T10，例如为一NMOS管，其源极和T9的漏极连接，其栅极输入LDO稳压器3的上电信号EN；第五MOS管T11，例如为一PMOS管，其漏极和T10的漏极连接，其源极和电源连接，其栅极与T7的源极Pgate连接。

进一步，以本发明的第二实施例为例，说明本发明的LDO稳压器3的浪涌电流的产生和抑制过程。图7是本发明的第二实施例中除组合体电路33外的LDO稳压器3的具体电路图例。以下，结合图7中的具体电路图例，对本发明的第二实施例的LDO稳压器3进一步详细地说明。如图7所示，差分放大电路11可以是一运算放大器11A1，或者由若干个运算放大器级联而成(图中未示出)，其负输入端输入参考电压VREF，该参考电压VREF可以是一个恒定的参考电压，也可以是一个缓变的电压。负载驱动电路12可以为一MOS管T12，例如PMOS管，其源极和电源连接。负反馈电路14可以包括串联的两个电阻R5、R6和一个电容C3，其中，R5的一端和T12的漏极连接，R5的另一端和R6的一端连接，同时还与运算放大器11A1的正输入端连接，R6的另一端与地连接，电容C3并联在R5的两端，起滤噪的作用。组合体电路33与T12的栅极相连，运算放大器11A1的输出端OUT1也与T12的栅极相连。

图8是本发明的第二实施例的LDO稳压器3的主要节点的信号的波形图。图8(a)是LDO稳压器3上电信号EN的波形图。图8(b)是图3中的负载驱动电路12输出端OUT2的电压信号Vout的波形图。图8(c)是图3中的负载驱动电路12输入端Pgate的电压信号V_Pagte的波形图，其中虚线表示浪涌电流没有得到抑制前的Pgate点电压的变化曲线，实线表示浪涌电流被抑制后的Pgate点的电压的变化曲线。图8(d)是图3中的负载驱动电路12的输出电流Iout的波形图，其中，虚线表示浪涌电流没有得到抑制前的Iout的变化曲线，实线表示浪涌电流抑制后的Iout的变化曲线。图8(e)是浪涌电流抑制脉冲RC_CNL的波形图，其中，t_s表示上电时刻，Ts表示上电瞬间。

以下，结合图3至图8，以本发明的第二实施例为例，对浪涌电流的产生和抑制过程进行说明。在LDO稳压器3上电时刻t_s，即向LDO稳压器3供电的电源的接通时刻，负反馈环路还没有建立或者没有完全建立，差分放大器11A1的输出电压被拉为一很低的电压。又，差分放大器11A1的输出端OUT1与T12的栅极是一个电位点VPgate，所以，这时T12管的|Vgs|很大，流过该T12管的电流Iout很大。且，对限流电路的设置是通过VPgate下降到预定值时才会开启，所以在上电瞬间，LDO稳压器3即得不到负反馈环路的控制，也得不到限流电路的控制，流过T12管的电流Iout在上电瞬间突然很大，从而产生浪涌电流。

接着，结合本发明的第二实施例的图5所示的脉冲产生电路5对浪涌电流的抑制过程进行说明。在上电时刻t_s，产生上电信号EN，即向LDO稳压器3供电的电源接通的信号，例如为一高电平信号。第一反相器INV1的第一输入端In1输入该高电平电信EN，第一反相器INV1的第二输入端In2输入该上电信号EN的反相信号ENB，为一低电平信号，经过第一反相器INV1后输出一高电平信号。又，由于第一电容C1的存在，所以第二反相器INV2的输入端在上电时刻t_s为一低电平信号，经过第二反相器INV2后输出一高电平信号给第一反相器INV1的第二输入端In2。所以，在上电时刻t_s，第一与门电路AND1的第一输入端In1、第二输入端In2均输入高电平信号，经过第一与门电路AND1相与后输出一高电平信号，且该高电平信号的上升沿与上电信号EN的上升沿对应。在对第一电容C1经过rc时间常数的充电后，第二反相器INV2的输入端变为高电平信号，经过第二反相器后变为低电平信号，输出给第一与门电路AND1的第二输入端In2，即，这时，第一与门电路AND1的第一输入端In1输入一高电平信号EN，其第二输入端In2输入一低电平信号，经过第一与门电路AND1后输出一低电平信号，即浪涌电流抑制脉冲RC_CNL的下降沿。在该浪涌电流抑制脉冲RC_CNL从上升沿到下降沿的宽度期间，浪涌电流抑制分支电路44的开关电路441受该脉冲RC_CNL的控制而接通，即，图4中的T6导通，这时，T5的栅极电压被电压下拉电路442直接拉低，例如，当电压下拉电路442为一电阻R2时，限流电阻R1和R2会形成分压使得T5的栅极电位降低，又由于T5是共源极连接，其输入电压与输出电压的变化趋势相反，当其栅极电位降低，即其|Vgs|增大，会导致|Vds|减小，从而T5的漏极电位升高。又，输出电路43的输出电压与T5的输出电压、即NLT端至地的电压的变化趋势一致，所以输出电路43的输出电压升高。当输出电路为一源跟随器，进一步为一NMOS管T7时，T7的源极跟随其栅极变化，又T7的源极与T12的栅极Pgate相连，T7的栅极与T5的漏极NLT相连，所以T12的栅极Pgate电位会随着NLT点电位升高而升高，进而T12管的|Vgs|减小，流过T12管的电流Iout减小，从而起到了抑制向负载ZX输出浪涌电流的作用。由此可见，浪涌电流在该浪涌电流抑制脉冲RC_CNL的脉冲宽度期间得到了抑制，而该脉冲RC_CNL的宽度决定于延迟电路D的rc时间常数，所以可以通过设置一个预定的rc时间常数来使得该脉冲宽度与浪涌电流的宽度对应，且不小于浪涌电流的宽度，以可以充分地抑制浪涌电流。

在该浪涌电流抑制脉冲的下降沿以后，浪涌电流抑制分支电路上的开关电路441关闭，即T6截止，LDO稳压器在进入工作状态后，由负反馈环路和限流电路来控制超过预定值的输出电流。

由此可见，根据本发明的LDO稳压器，可以在上电瞬间，抑制其输出电流中的浪涌电流。

虽然本发明的特定实施例已被描述，但这些实施例只通过实施例的方式进行表述，并不特定限制本发明的范围。实际上，本文描述的创新方法可以通过各种其他形式实施；此外，也可以进行对本文描述的方法和系统的各种省略、替换和改变而不背离本发明的精神。附后的权利要求及其等同内容的目的是涵盖落入本发明的范围和精神内的这样的各种形式或修改。

Claims

1.一种低压差线性稳压器，具有：

差分放大电路，其一输入端输入参考电压；

根据所述差分放大电路的输出而输出电压的负载驱动电路；

将所述负载驱动电路的输出电压的一部分负反馈给所述差分放大电路的另一输入端的负反馈电路；

在所述低压差线性稳压器处于上电瞬间外的工作状态下，当所述负载驱动电路的输出电流大于预定值时，对所述负载驱动电路进行控制，以限制所述低压差线性稳压器的输出电流的限流电路，其特征在于，

所述低压差线性稳压器进一步具有浪涌电流抑制电路，

所述浪涌电流抑制电路在所述低压差线性稳压器上电瞬间，对所述负载驱动电路进行控制，以抑制所述低压差线性稳压器输出的浪涌电流。

2.如权利要求1所述的一种低压差线性稳压器，其特征在于，所述浪涌电流抑制电路和所述限流电路组合成组合体电路，该组合体电路具有：

与所述负载驱动电路一起构成的电流镜像电路，所述电流镜像电路输出与所述负载驱动电路的输出电流成镜像关系的镜像电流；

当负载驱动电路的输出电流大于预定值时，其输出电压随着所述镜像电流增大而升高的电流电压变换电路；

当负载驱动电路的输出电流大于预定值时，其输出电压与所述电流电压变换电路的输出电压变化趋势一致的输出电路；

浪涌电流抑制分支电路在所述低压差线性稳压器上电瞬间，该分支电路增大所述电流电压变换电路的输出电压，通过所述输出电路的输出电压对所述负载驱动电路进行控制以抑制出现在负载驱动电路的输出电流中的浪涌电流。

3.如权利要求2所述的低压差线性稳压器，其特征在于，所述电流电压变换电路连接在所述电流镜像电路和所述输出电路之间，所述电流电压变换电路具有：

串联在所述电流镜像电路的输出镜像电流的支路中的限流电阻；

MOS管，其源极与所述限流电阻的一端连接，其栅极与所述限流电阻的另一端连接，其漏极与所述输出电路的输入端连接，且其漏极对地连接有恒流源。

4.如权利要求3所述的低压差线性稳压器，其特征在于，所述浪涌电流抑制分支电路与所述电流电压变换电路的MOS管的栅极相连，所述浪涌电流抑制分支电路在浪涌电流抑制脉冲的控制下抑制浪涌电流，所述浪涌电流抑制脉冲的上升沿与所述低压差线性稳压器上电时刻对应，其脉冲宽度与浪涌电流的脉冲宽度对应。

5.如权利要求4所述的低压差线性稳压器，其特征在于，所述浪涌电流抑制分支电路具有：开关电路和电压下拉电路，

它们串联在所述电流电压变换电路的MOS管的栅极和地之间，所述开关电路的控制端接受所述浪涌电流抑制脉冲的控制，以接通所述开关电路。

6.如权利要求5所述的低压差线性稳压器，其特征在于，还包括产生所述浪涌电流抑制脉冲的脉冲产生电路。

7.如权利要求6所述的低压差线性稳压器，其特征在于，所述脉冲产生电路具有：

第一与门电路，输出所述浪涌电流抑制脉冲，其第一输入端输入所述低压差线性稳压器的上电信号；

延迟电路，其输出端与所述第一与门电路的第二输入端连接，其输入端输入所述低压差线性稳压器的上电信号的反相信号。

8.如权利要求7所述的低压差线性稳压器，其特征在于，所述延迟电路具有：

第一反相器，输入所述低压差线性稳压器上电信号的反相信号；

第一电阻，其一端与所述第一反相器的输出端连接；

第二反相器，连接在所述第一电阻的另一端和所述第一与门电路的第二输入端之间；

第一电容，连接在所述第二反相器的输入端和地之间。

9.如权利要求6所述的低压差线性稳压器，其特征在于，所述脉冲产生电路具有：

第二与门电路，输出所述浪涌电流抑制脉冲，其第一输入端输入所述低压差线性稳压器的上电信号；

第三反相器，其输出端连接所述第二与门电路的第二输入端；

第四反相器，其输出端连接所述第三反相器的输入端；

第三与门电路，其第一输入端连接所述第二与门电路的第一输入端，其第二输入端连接所述第四反相器的输出端；

第一MOS管，其栅极与所述第三与门电路的输出端连接，其源极与电源连接；

第二电阻，其一端与所述第一MOS管的漏极连接；

第二MOS管，其漏极与所述第二电阻的另一端连接，其漏极还与所述第四反相器的输入端连接，其源极与地连接；

第三MOS管，其漏极与所述第二MOS管的栅极连接，其源极与所述第二MOS管的源极连接，其栅极输入所述低压差线性稳压器上电信号的反相信号；

第二电容，其一端与所述第三MOS管的漏极连接，其另一端与所述第三MOS管的源极接；

第四MOS管，其源极和所述第三MOS管的漏极连接，其栅极输入所述低压差线性稳压器上电信号；

第五MOS管，其漏极和所述第四MOS管的漏极连接，其源极和电源连接，其栅极与所述输出电路的输出端连接。