CN102082562B - 占空比调节电路及占空比调节方法 - Google Patents
占空比调节电路及占空比调节方法 Download PDFInfo
- Publication number
- CN102082562B CN102082562B CN201110050848.1A CN201110050848A CN102082562B CN 102082562 B CN102082562 B CN 102082562B CN 201110050848 A CN201110050848 A CN 201110050848A CN 102082562 B CN102082562 B CN 102082562B
- Authority
- CN
- China
- Prior art keywords
- inverter
- clock signal
- input
- field effect
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Pulse Circuits (AREA)
- Amplifiers (AREA)
Abstract
一种占空比调节电路,包括一运算放大器、一连接运算放大器的第一开关元件、一时钟信号输入端、一连接时钟信号输入端的第二开关元件、一连接第一开关元件及第二开关元件的第一反相器、一连接第一反相器的第二反相器、一连接第二反相器的第三反相器、一连接第三反相器的第一电阻、一连接第一电阻的第一电容、一连接第一反相器的传输门、一连接传输门的第四反相器、一连接第四反相器的第二电阻、一连接第二电阻的第二电容及一连接第一反相器的时钟信号输出端,运算放大器的正相输入端连接于第一电阻及第一电容之间,反相输入端连接于第二电阻与第二电容之间。本发明还进一步提供一种占空比调节方法。本发明结构简单,生成时钟信号的占空比精确。
Description
技术领域
本发明涉及一种调节电路及调节方法,尤指一种可将输出时钟信号的占空比调节为50%的占空比调节电路及占空比调节方法。
背景技术
占空比调节电路对于高速时钟信号的传输具有非常重要的意义,传统的占空比调节电路一般采用调节信号传输的翻转阈值的方式实现,通过提高或降低翻转阈值改变高低电平的脉冲宽度,从而实现占空比的调节。
但是传统的占空比调节电路结构较复杂,需要外围电路提供偏置,从而使时钟通路的电路较复杂,且在集成电路中,为版图布局带来困难。
发明内容
鉴于以上内容,有必要提供一种可将输出时钟信号的占空比调节为50%的占空比调节电路及占空比调节方法。
一种占空比调节电路,包括一运算放大器、一与所述运算放大器相连的第一开关元件、一时钟信号输入端、一与所述时钟信号输入端相连的第二开关元件、一与所述第一开关元件及所述第二开关元件相连的第一反相器、一与所述第一反相器相连的第二反相器、一与所述第二反相器相连的第三反相器、一与所述第三反相器相连的第一电阻、一与所述第一电阻相连的第一电容、一与所述第一反相器相连的传输门、一与所述传输门相连的第四反相器、一与所述第四反相器相连的第二电阻、一与所述第二电阻相连的第二电容及一与所述第一反相器相连的时钟信号输出端,所述运算放大器的正相输入端连接于所述第一电阻及所述第一电容之间,所述运算放大器的反相输入端连接于所述第二电阻与所述第二电容之间。
一种占空比调节方法,包括以下步骤:
一时钟信号输入端输入一时钟信号至一第二开关元件;
所述时钟信号经过一第一反相器后,被分为两路时钟信号,且所述两路时钟信号互为反相时钟信号;
提取其中一路时钟信号的一直流的第一电压输入至一运算放大器的一正相输入端,提取另一路时钟信号的一直流的第二电压输入至所述运算放大器的一反相输入端;
所述运算放大器根据所述第一电压与所述第二电压输出一控制信号至一第一开关元件,来控制所述第一开关元件的充电电流,形成一反馈环路;及
当所述第一电压与所述第二电压相等时,一时钟信号输出端输出的时钟信号的占空比为50%。
相对现有技术,本发明占空比调节电路及占空比调节方法的电路结构简单,且为自动反馈控制,无需外加控制,生成时钟信号的占空比非常精确。
附图说明
图1为本发明占空比调节电路较佳实施方式的电路图。
图2为本发明占空比调节方法较佳实施方式的流程图。
具体实施方式
请参阅图1,本发明占空比调节电路较佳实施方式包括一运算放大器opm、一第一开关元件、一第二开关元件、一第一反相器inv1、一第二反相器inv2、一第三反相器inv3、一第四反相器inv4、一传输门TG1、一第一电阻R1、一第二电阻R2、一第一电容C1、一第二电容C2、一第三电容C3、一时钟信号输入端Clk_in、一时钟信号输出端Clk_out、一电源端VDD及一接地端VSS。
在本实施方式中,该第一开关元件为一第一场效应管M1,该第二开关元件为一第二场效应管M2。该第一场效应管M1为P型场效应管(PMOS),该第二场效应管M2为N型场效应管(NMOS)。在其他实施方式中,开关元件可根据需要变更为能够实现同样功能的开关元件或电路。
该占空比调节电路较佳实施方式的连接关系为:该运算放大器的输出端与该第三电容C3的一端及该第一场效应管M1的栅极相连,该第三电容C3的另一端及该第一场效应管M1的源级共同连接该电源端VDD,该第一场效应管M1的漏极及该第二场效应挂M2的漏极共同连接该第一反相器inv1的输入端。该时钟信号输入端Clk_in与该第二场效应管M2的栅极相连,该第二场效应管M2的源级连接该接地端VSS。该第一反相器inv1的输出端与该时钟信号输出端Clk_out、该第二反相器inv2的输入端及该传输门TG1的输入端相连,该第二反相器inv2的输出端与该第三反相器inv3的输入端相连,该第三反相器inv3的输出端与该第一电阻R1的一端相连,该第一电阻R1的另一端与该运算放大器的正相输入端及该第一电容C1的一端相连,并输出一第一电压V1至该运算放大器的正相输入端,该第一电容C1的另一端连接该接地端VSS。该传输门TG1的输出端与该第四反相器inv4的输入端相连,该第四反相器inv4的输出端与该第二电阻R2的一端相连,该第二电阻R2的另一端与该运算放大器的反相输入端及该第二电容C2的一端相连,并输出一第二电压V2至该运算放大器的反相输入端,该第二电容C2的另一端连接该接地端VSS。
该占空比调节电路较佳实施方式的工作原理分析如下:该时钟信号输入端Clk_in输入一时钟信号至该第二场效应管M2,当该时钟信号经过该第一反相器inv1后,被分为两路时钟信号,且该两路时钟信号互为反相时钟信号,其中一路时钟信号经过该第二反相器inv2及该第三反相器inv3后,经由该第一电阻R1及该第一电容C1进行滤波后提取直流的第一电压V1输入至该运算放大器omp的正相输入端,另一路时钟信号经过该传输门TG1及该第四反相器inv4后,经由该第二电阻R2及该第二电容C2进行滤波后提取直流的第二电压V2输入至该运算放大器omp的反相输入端,该运算放大器omp根据输入的第一电压V1与第二电压V2输出一控制信号至该第一场效应管M1的栅极,用于控制该第一场效应管M1的充电电流,从而形成一个反馈环路。当该第一电压V1与该第二电压V2相等时,整个环路处于稳定状态,此时,时钟信号输出端Clk_out输出的时钟信号的占空比为50%。
该占空比调节电路通过环路的直流反馈来调节该第一场效应管M1的充电电流,从而调节时钟信号输入端Clk_in输入的时钟信号的占空比,并最终生成占空比为50%的时钟信号由时钟信号输出端Clk_out输出。
请参阅图2,本发明占空比调节方法包括以下步骤:
步骤一,时钟信号输入端Clk_in输入一时钟信号至第二场效应管M2。
步骤二,该时钟信号经过第一反相器inv1后,被分为两路时钟信号,且该两路时钟信号互为反相时钟信号。
步骤三,其中一路时钟信号经过第二反相器inv2及第三反相器inv3后,经由第一电阻R1及第一电容C1进行滤波后提取直流的第一电压V1输入至运算放大器omp的正相输入端,另一路时钟信号经过传输门TG1及第四反相器inv4后,经由第二电阻R2及第二电容C2进行滤波后提取直流的第二电压V2输入至运算放大器omp的反相输入端。
步骤四,运算放大器omp根据输入的第一电压V1与第二电压V2输出一控制信号至第一场效应管M1的栅极,用于控制第一场效应管M1的充电电流,从而形成一个反馈环路。
步骤五,当第一电压V1与第二电压V2相等时,整个环路处于稳定状态,此时,时钟信号输出端Clk_out输出的时钟信号的占空比为50%。
本发明占空比调节电路及占空比调节方法的电路结构简单,且为自动反馈控制,无需外加控制,生成时钟信号的占空比非常精确。
Claims (2)
1.一种占空比调节电路,其特征在于:所述占空比调节电路包括一运算放大器、一第一开关元件、一时钟信号输入端、一第二开关元件、一第一反相器、一第二反相器、一第三反相器、一第一电阻、一第一电容、一传输门、一第四反相器、一第二电阻、一第二电容及一时钟信号输出端,所述运算放大器的正相输入端连接于所述第一电阻及所述第一电容之间,所述运算放大器的反相输入端连接于所述第二电阻与所述第二电容之间,所述第一开关元件为一第一场效应管,所述第二开关元件为一第二场效应管,所述运算放大器的输出端与所述第一场效应管的栅极及一第三电容的一端相连,所述第一场效应管的源极与所述第三电容的另一端共同连接一电源端,所述第一场效应管的漏极与所述第二场效应管的漏极共同连接所述第一反相器的输入端,所述时钟信号输入端与所述第二场效应管的栅极连接,所述第二场效应管的源极连接一接地端,所述第一反相器的输出端、第二反相器的输入端、传输门的输入端及所述时钟信号输出端共同连接,所述第二反相器的输出端与所述第三反相器的输入端连接,所述第三反相器的输出端与所述第一电阻的一端连接,所述第一电阻的另一端与所述第一电容的一端连接,所述第一电容的另一端连接一接地端,所述传输门的输出端与所述第四反相器的输入端连接,所述第四反相器的输出端与所述第二电阻的一端连接,所述第二电阻的另一端与所述第二电容的一端连接,所述第二电容的另一端连接一接地端。
2.一种用于权利要求1所述的占空比调节电路的占空比调节方法,其特征在于,包括以下步骤:
输入一时钟信号至所述时钟信号输入端;
当所述运算放大器的正相输入端和反相输入端的电压相等时,所述时钟信号输出端输出的时钟信号的占空比为50%。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110050848.1A CN102082562B (zh) | 2011-03-03 | 2011-03-03 | 占空比调节电路及占空比调节方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110050848.1A CN102082562B (zh) | 2011-03-03 | 2011-03-03 | 占空比调节电路及占空比调节方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102082562A CN102082562A (zh) | 2011-06-01 |
CN102082562B true CN102082562B (zh) | 2014-09-03 |
Family
ID=44088329
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110050848.1A Active CN102082562B (zh) | 2011-03-03 | 2011-03-03 | 占空比调节电路及占空比调节方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102082562B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102624360B (zh) * | 2012-04-05 | 2015-06-10 | 四川和芯微电子股份有限公司 | 具有自动调节输出信号占空比功能的倍频电路及系统 |
CN102638307B (zh) * | 2012-05-09 | 2014-12-03 | 北京理工大学 | 一种高速光归零码占空比测量方法及装置 |
KR20170009551A (ko) * | 2015-07-17 | 2017-01-25 | 에스케이하이닉스 주식회사 | 듀티 사이클을 조절하는 신호 생성기 및 이를 이용하는 반도체 장치 |
CN107276565B (zh) * | 2017-06-13 | 2020-10-16 | 中国科学院上海高等研究院 | 一种占空比调节电路及其实现方法 |
CN108809071B (zh) * | 2018-08-28 | 2024-05-03 | 上海艾为电子技术股份有限公司 | 一种开关电源的软启动控制电路以及开关电源 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1507156A (zh) * | 2002-12-06 | 2004-06-23 | ���µ�����ҵ��ʽ���� | 占空比校正电路 |
US6809566B1 (en) * | 2003-07-30 | 2004-10-26 | National Semiconductor Corporation | Low power differential-to-single-ended converter with good duty cycle performance |
CN101478300A (zh) * | 2009-01-06 | 2009-07-08 | 东南大学 | 数字时钟占空比校准电路 |
CN101629978A (zh) * | 2008-12-26 | 2010-01-20 | 和芯微电子(四川)有限公司 | 一种实现占空比实时监测的方法和电路 |
CN201947231U (zh) * | 2011-03-03 | 2011-08-24 | 四川和芯微电子股份有限公司 | 占空比调节电路 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7332947B2 (en) * | 2005-03-15 | 2008-02-19 | Intel Corporation | Method and apparatus for distorting duty cycle of a clock |
-
2011
- 2011-03-03 CN CN201110050848.1A patent/CN102082562B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1507156A (zh) * | 2002-12-06 | 2004-06-23 | ���µ�����ҵ��ʽ���� | 占空比校正电路 |
US6809566B1 (en) * | 2003-07-30 | 2004-10-26 | National Semiconductor Corporation | Low power differential-to-single-ended converter with good duty cycle performance |
CN101629978A (zh) * | 2008-12-26 | 2010-01-20 | 和芯微电子(四川)有限公司 | 一种实现占空比实时监测的方法和电路 |
CN101478300A (zh) * | 2009-01-06 | 2009-07-08 | 东南大学 | 数字时钟占空比校准电路 |
CN201947231U (zh) * | 2011-03-03 | 2011-08-24 | 四川和芯微电子股份有限公司 | 占空比调节电路 |
Also Published As
Publication number | Publication date |
---|---|
CN102082562A (zh) | 2011-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102130666B (zh) | 占空比调节电路及方法 | |
CN102999074B (zh) | 低压差线性稳压器 | |
CN102082562B (zh) | 占空比调节电路及占空比调节方法 | |
CN101795132B (zh) | 一种集成电路的i/o口的电位上拉电路和下拉电路 | |
CN101860188B (zh) | 开关电源电路 | |
CN102025352B (zh) | 一种迟滞电压比较器 | |
CN100459418C (zh) | 宽电压工作范围的低电压差动放大器及其操作方法 | |
CN103605397A (zh) | 电压跟随电路 | |
US9847706B2 (en) | Systems and methods for reducing voltage ringing in a power converter | |
CN100508375C (zh) | 差动放大器以及用于控制差动放大器的基底偏压的方法 | |
CN201947231U (zh) | 占空比调节电路 | |
CN100483936C (zh) | 差动放大器电路以及控制差动放大器电路的方法 | |
CN101043211B (zh) | 互补信号生成电路 | |
CN104883177B (zh) | 一种接口电路及其中的输出电路 | |
CN105929886A (zh) | 基准电压电路以及电子设备 | |
CN203588106U (zh) | 改进的电压跟随电路 | |
CN203117831U (zh) | 基准电压发生器和相应的集成电路 | |
CN106936415A (zh) | 一种低功耗应用延时电路 | |
CN102545560A (zh) | 一种功率开关驱动器、ic芯片及直流-直流转换器 | |
CN206341200U (zh) | 一种栅极驱动电路 | |
CN102207764A (zh) | Cpu供电电路 | |
CN203243297U (zh) | 采用低压信号控制超高压nmos的混合型开关结构 | |
CN104867465B (zh) | 负压信号生成电路 | |
CN104299647A (zh) | 负压转换电路 | |
CN202424492U (zh) | 一种功率开关驱动器、ic芯片及直流一直流转换器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C53 | Correction of patent for invention or patent application | ||
CB02 | Change of applicant information |
Address after: 610041 Sichuan city of Chengdu province high tech Zone Kyrgyzstan Road 33 block A No. 9 Applicant after: IPGoal Microelectronics (Sichuan) Co., Ltd. Address before: 402 room 7, building 610041, incubator Park, hi tech Zone, Sichuan, Chengdu Applicant before: IPGoal Microelectronics (Sichuan) Co., Ltd. |
|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |