CN101629978A - 一种实现占空比实时监测的方法和电路 - Google Patents
一种实现占空比实时监测的方法和电路 Download PDFInfo
- Publication number
- CN101629978A CN101629978A CN200810148060A CN200810148060A CN101629978A CN 101629978 A CN101629978 A CN 101629978A CN 200810148060 A CN200810148060 A CN 200810148060A CN 200810148060 A CN200810148060 A CN 200810148060A CN 101629978 A CN101629978 A CN 101629978A
- Authority
- CN
- China
- Prior art keywords
- module
- clock
- control signal
- value
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Pulse Circuits (AREA)
Abstract
本发明公开了一种实现占空比实时监测的方法和电路，电路包括依次连接的A、B、C、D模块，A模块对被检测时钟CLK处理，产生B、C、D模块所需时钟控制信号；B模块包括2组分别连接有大小匹配的电容的电流源，通过2个电容上对CLK的高低状态分别积分，得到积分电压值U(H)、U(L)，然后通过C模块对U(H)、U(L)比较得出结果，D模块通过比较结果对可调电流源进行调节后再次在CLK的高、低电平对2个电容分别积分，并重复比较和调节直至CLK的高、低状态的积分电压值相等，当输入时钟的高、低状态的积分电压值相等时，得到可调电流源的电流值，最后在预设占空比值表中查询得到当前时钟的占空比值；通过该占空比实时监测的方法，可以在不需要外部仪器或外部附加电路的情况下，实时的了解时钟集成电路芯片内部时钟占空比，检测很方便；可以在集成电路芯片内完成的实时监测集成电路芯片内部时钟的占空比并能实时的读出该状态下的占空比值，并实时反映内部时钟占空比的具体数值。
Description
技术领域
本发明涉及占空比监测电路，特别涉及用于监测集成电路芯片内部时钟信号占空比值的占空比实时监测的方法和电路。
技术背景
占空比是指数字信号如时钟信号在一个完整信号循环或周期期间表现出“高”状态的时间百分比。
在某些应用中对时钟的占空比有一定的要求，因此要在这些特定应用中使时钟信号的占空比达到要求，重要的是首先能够测量该信号的占空比。但是目前，在集成电路中测量高速时钟信号的占空比出现了很多问题。例如，如果一个外部占空比测量电路连接到集成电路芯片的时钟管脚，那么测量电路中的逻辑会导致原始始终信号的占空比变差，也就是测量电路的外部逻辑改变了原始时钟信号的占空比，因而使得占空比的测量变得不精确。
发明内容
本发明提供了一种实现占空比实时监测的方法和电路，其作用用于实时检测并实时反映内部时钟占空比的具体数值。
本发明的技术方案如下：
一种实现占空比实时监测的方法，其特征在于：通过2组电流源来检测周期为T的被检测时钟CLK，所述2组电流源的一组电流值为I的m倍不可调电流源，另一组电流值为I的整数倍的可调电流源，2组电流源分别连接有大小匹配的电容；通过在2组电流源中连接的一个电容上对CLK的高状态进行积分，得到积分电压值U(H)，然后通过在2组电流源中连接的另一个电容对CLK的低状态进行积分，得到积分电压值U(L)；然后对该积分电压值U(H)和U(L)进行比较得出比较结果，通过比较结果对可调电流源进行调节之后再次在CLK的高电平和低电平状态下对2个电容分别积分，并重复比较和调节的操作直至CLK的高状态和低状态的积分电压值相等；最后当输入时钟的高状态和低状态的积分电压值相等时，得到可调电流源的电流值
n′*I，通过n′对预设的占空比值表进行查表可得到当前时钟的占空比值。
所述2组电流源在初始化条件下产生的初始电流相等m*I＝n*I。
所述积分电压值通过公式(1)、(2)、(3)得出：
U(H)＝mI*Th/C (1)
U(L)＝nI*Tl/C (2)
m＝n (3)
其中，Th为输入时钟为高状态的时间，Tl为输入时钟为低状态的时间，U(H)为入时钟的高状态的积分电压，U(L)为输入时钟的低状态的积分电压，mI为不可调电流源产生的电流值；nI为可调电流源产生的电流值。
所述比较结果为：
若U(H)＞U(L)，则n′＝n+1；
若U(H)＜U(L)，则n′＝n-1；
若U(H)＝U(L)，则n′保持不变，n′＝n。
所述积分电压值U(H)和U(L)比较后，2个电容被放电到地。
所述积分电压值被调节到相等时，所得的积分电压值分别为：
U(H)′＝mI*Th/C (4)
U(L)′＝n′I*Tl/C (5)
U(H)′＝U(L)′ (6)
n′＝n±Δn (7)
所述周期为T的被检测时钟CLK的高电平时间由(4)～(7)式可得；
所述占空比值，由(8)式可得；
所述预设的占空比值表，根据公式(9)得到。
一种实现占空比实时监测的电路，其特征在于：电路结构包括依次连接的A、B、C、D四个模块；
A模块是对周期为T的被检测时钟CLK的处理，产生B、C、D模块所需要的时钟控制信号ckh_p/ckh_n、rset_h/rset_l、ckl_p/ckl_n、div2的时钟控制逻辑模块；
B模块在A模块产生的时钟控制信号ckh_p/ckh_n、rset_h/rset_l、ckl_p/ckl_n的控制下，在一个比较周期内(该比较周期T′大于等于2个被检测时钟CLK的周期)，分别将CLK的一个高电平和一个低电平的时间转化为2个电压值char_h/char_l，并将该2个电压值保持一段时间之后，在下一个比较周期到来之前放电到地；
B模块由电流值为I的m倍不可调电流源I、电流值为I的整数倍可调电流源II、控制开关K1～K6、电容C1、电容C2、电阻R1、电阻R2组成，其中不可调电流源I的电流值为mI；可调电流源II的电流为n+Δn(n＝m)倍I；电容C1、电容C2为大小与电流源匹配的电容；电阻R1、电阻R2为大小与电流源匹配的接地电阻；
不可调电流源I通过由A模块产生的时钟控制信号ckh_p控制的开关K1与电容C1串联的支路接地；不可调电流源I通过A模块产生的时钟控制信号ckh_n控制的开关K2与电阻R1串联的支路接地；A模块产生的时钟控制信号ckh_p控制的开关K1与电容C1串联的支路同A模块产生的时钟控制信号ckh_n控制的开关K2与电阻R1串联的支路为并联关系；A模块产生的时钟控制信号rset_h控制的开关K3与电容C1并联接地，输出char_h为电容C1与A模块产生的时钟控制信号rset_h控制的开关K3并联未接地端；
可调电流源II通过由A模块产生的时钟控制信号ckl_p控制的开关K4与电容C2串联的支路接地；可调电流源II通过A模块产生的时钟控制信号ckl_n控制的开关K5与电阻R1串联的支路接地；A模块产生的时钟控制信号ckl_p控制的开关K4与电容C2串联的支路同A模块产生的时钟控制信号ckl_n控制的开关K5与电阻R2串联的支路为并联关系；A模块产生的时钟控制信号rset_l控制的开关K6与电容C2并联接地，输出char_l为电容C2与rset_l控制的开关K6并联未接地端；
C模块在A模块产生的时钟控制信号div2的控制下完成对对B模块的输出电压值char_h/char_l的比较，得到比较结果latch_o；
D模块在A模块产生的时钟控制信号div2的控制下对C模块输出latch_o进行处理，产生相应的N+1位控制信号cont[0:N]来控制B模块的可调电流源II的电流，直到mI*Th/C＝(n±Δn)I*Tl/C时，将n′(n′＝n±Δn)值存入寄存器，从寄存器中读出当前的n′值，通过利用n′对预设的占空比值表(预设的占空比值是预先存放在D模块中的)进行查表可得到周期为T的被检测时钟CLK的当前时钟的占空比。
所述时钟控制信号div2是为C模块提供比较锁存所需的时钟，同时为D模块提供时钟；
所述时钟控制信号ckh_p/ckh_n是在一个比较周期内(该比较周期T′大于等于2个被检测时钟CLK的周期)，仅对检测输入时钟CLK的一个高电平有效；
所述时钟控制信号rset_h是在所述ckh_p/ckh_n为有效状态之前的高有效的放电信号，且所述rset_h的高状态应至少小于一个被检测时钟CLK的周期；
所述时钟控制信号ckl_p/ckl_n是在一个比较周期内(该比较周期T′大于等于2个被检测时钟CLK的周期)，仅对检测输入时钟CLK的一个低电平有效；
所述rset_l是在ckl_p/ckl_n为有效状态之前的高有效的放电信号，且rset_l的高状态应至少小于一个被检测时钟CLK的周期。
所述char_h＝char_l时，C模块输出值latch_o为高或为低的状态是随机的，因此D模块需要通过多个时钟周期X的判别后才能产生一次相应的N+1位控制信号cont[0:N]，所述X至少大于2个比较周期T′。
因此在X个比较周期T′内对latch_o的值进行累加，累加值为Y；
若累加的结果等于Y＝0，那么就可以判定char_h＜char_l，即B模块中可调电流源II的电流小，应该增大B模块中电流源II的电流，因此N+1位控制信号cont[0:N]在原来的基础上加1；
若累加的结果等于X，那么就可以判定char_h＞char_l，即B模块中可调电流源II的电流大，应该减小B模块中电流源II电流，因此N+1位控制信号cont[0:N]在原来的基础上减1；
若累加的结果小于N大于0，那么就可以判定char_h＝char_l，即B模块中可调电流源II的电流刚好满足使mI*Th/C＝(n±Δn)I*Tl/C成立，因此N+1位控制信号cont[0:N]不变化；
当N+1位控制信号cont[0:N]从加累加1或累减1的状态到N+1位控制信号cont[0:N]不发生变化的状态，表明该时刻B模块中电容C1/C2上的电压已经调整到了相等的状态，即U(H)′＝U(L)′；由寄存器中读出当前n′值，利用n′对预设的占空比值表进行查表可得到当前时钟的占空比值。
本发明的有益效果如下：
通过该占空比实时监测的方法，可以在不需要外部仪器或外部附加电路的情况下，实时的了解时钟集成电路芯片内部时钟占空比，检测很方便；可以在集成电路芯片内完成的实时监测集成电路芯片内部时钟的占空比并能实时的读出该状态下的占空比值，并实时反映内部时钟占空比的具体数值。
附图说明
图1为本发明的电路结构示意图
图2为本发明实施例的工作流程图
图3为本发明的一个实施例的A模块产生的控制逻辑时序图
图4为本发明的一个实施例的具体工作时序图
具体实施方式
实施例1
一种实现占空比实时监测的方法，通过2组电流源来检测周期为T的被检测时钟CLK，所述2组电流源的一组电流值为I的m倍不可调电流源，另一组电流值为I的整数倍的可调电流源，2组电流源分别连接有大小匹配的电容；通过在2组电流源中连接的一个电容上对CLK的高状态进行积分，得到积分电压值U(H)，然后通过在2组电流源中连接的另一个电容对CLK的低状态进行积分，得到积分电压值U(L)；然后对该积分电压值U(H)和U(L)进行比较得出比较结果，通过比较结果对可调电流源进行调节之后再次在CLK的高电平和低电平状态下对2个电容分别积分，并重复比较和调节的操作直至CLK的高状态和低状态的积分电压值相等；最后当输入时钟的高状态和低状态的积分电压值相等时，得到可调电流源的电流值n′*I，通过n′对预设的占空比值表进行查表可得到当前时钟的占空比值。
所述2组电流源在初始化条件下产生的初始电流相等m*I＝n*I。
所述积分电压值通过公式(1)、(2)、(3)得出：
U(H)＝mI*Th/C (1)
U(L)＝nI*Tl/C (2)
m＝n (3)
其中，Th为输入时钟为高状态的时间，Tl为输入时钟为低状态的时间，U(H)为入时钟的高状态的积分电压，U(L)为输入时钟的低状态的积分电压，mI为不可调电流源产生的电流值；nI为可调电流源产生的电流值。
所述比较结果为：
若U(H)＞U(L)，则n′＝n+1；
若U(H)＜U(L)，则n′＝n-1；
若U(H)＝U(L)，则n′保持不变，n′＝n。
所述积分电压值U(H)和U(L)比较后，2个电容被放电到地。
所述积分电压值被调节到相等时，所得的积分电压值分别为：
U(H)′＝mI*Th/C (4)
U(L)′＝n′I*Tl/C (5)
U(H)′＝U(L)′ (6)
n′＝n±Δn (7)
所述周期为T的被检测时钟CLK的高电平时间由(4)～(7)式可得；
所述占空比值，由(8)式可得；
所述预设的占空比值表，根据公式(9)得到。
一种实现占空比实时监测的电路，电路结构包括依次连接的A、B、C、D四个模块：
A模块是对周期为T的被检测时钟CLK的处理，产生B、C、D模块所需要的时钟控制信号ckh_p/ckh_n、rset_h/rset_l、ckl_p/ckl_n、div2的时钟控制逻辑模块；
B模块在A模块产生的时钟控制信号ckh_p/ckh_n、rset_h/rset_l、ckl_p/ckl_n的控制下，在一个比较周期内(该比较周期T′大于等于个被检测时钟的CLK的周期)，分别将CLK的一个高电平和一个低电平的时间转化为2个电压值char_h/char_l，并将该2个电压值保持一段时间之后，在下一个比较周期到来之前放电到地；
B模块由电流值为I的m倍不可调电流源I、电流值为I的整数倍可调电流源II、控制开关K1～K6、电容C1、电容C2、电阻R1、电阻R2组成，其中不可调电流源I的电流值为mI；可调电流源II的电流为n+Δn(n＝m)倍I；电容C1、电容C2为大小与电流源匹配的电容；电阻R1、电阻R2为大小与电流源匹配的接地电阻；
不可调电流源I通过由A模块产生的时钟控制信号ckh_p控制的开关K1与电容C1串联的支路接地；不可调电流源I通过A模块产生的时钟控制信号ckh_n控制的开关K2与电阻R1串联的支路接地；A模块产生的时钟控制信号ckh_p控制的开关K1与电容C1串联的支路同A模块产生的时钟控制信号ckh_n控制的开关K2与电阻R1串联的支路为并联关系；A模块产生的时钟控制信号rset_h控制的开关K3与电容C1并联接地，输出char_h为电容C1与A模块产生的时钟控制信号rset_h控制的开关K3并联未接地端；
可调电流源II通过由A模块产生的时钟控制信号ckl_p控制的开关K4与电容C2串联的支路接地；可调电流源II通过A模块产生的时钟控制信号ckl_n控制的开关K5与电阻R1串联的支路接地；A模块产生的时钟控制信号ckl_p控制的开关K4与电容C2串联的支路同A模块产生的时钟控制信号ckl_n控制的开关K5与电阻R2串联的支路为并联关系；A模块产生的时钟控制信号rset_l控制的开关K6与电容C2并联接地，输出char_l为电容C2与rset_l控制的开关K6并联未接地端；
C模块在A模块产生的时钟控制信号div2的控制下完成对对B模块的输出电压值char_h/char_l的比较，得到比较结果latch_o；
D模块在A模块产生的时钟控制信号div2的控制下对C模块输出latch_o进行处理，产生相应的N+1位控制信号cont[0:N]来控制B模块的可调电流源II的电流，直到mI*Th/C＝(n±Δn)I*Tl/C时，将n′(n′＝n±Δn)值存入寄存器，从寄存器中读出当前的n′值，通过利用n′对预设的占空比值表进行查表可得到周期为T的被检测时钟CLK的当前时钟的占空比。
所述时钟控制信号div2是为C模块提供比较锁存所需的时钟，同时为D模块提供时钟；
所述时钟控制信号ckh_p/ckh_n是在一个比较周期内(该比较周期T′大于等于2个被检测时钟CLK的周期)，仅对检测输入时钟CLK的一个高电平有效；
所述时钟控制信号rset_h是在所述ckh_p/ckh_n为有效状态之前的高有效的放电信号，且所述rset_h的高状态应至少小于一个被检测时钟CLK的周期；
所述时钟控制信号ckl_p/ckl_n是在一个比较周期内(该比较周期T′大于等于2个被检测时钟CLK的周期)，仅对检测输入时钟CLK的一个低电平有效；
所述rset_l是在ckl_p/ckl_n为有效状态之前的高有效的放电信号，且rset_l的高状态应至少小于一个被检测时钟CLK的周期。
所述char_h＝char_l时，C模块输出值latch_o为高或为低的状态是随机的，因此D模块需要通过多个时钟周期X的判别后才能产生一次相应的N+1位控制信号cont[0:N]，所述X至少大于2个比较周期T′。
因此在X个比较周期T′内对latch_o的值进行累加，累加值为Y；
若累加的结果等于Y＝0，那么就可以判定char_h＜char_l，即B模块中可调电流源II的电流小，应该增大B模块中电流源II的电流，因此N+1位控制信号cont[0:N]在原来的基础上加1；
若累加的结果等于X，那么就可以判定char_h＞char_l，即B模块中可调电流源II的电流大，应该减小B模块中电流源II电流，因此N+1位控制信号cont[0:N]在原来的基础上减1；
若累加的结果小于N大于0，那么就可以判定char_h＝char_l，即B模块中可调电流源II的电流刚好满足使mI*Th/C＝(n±Δn)I*Tl/C成立，因此N+1位控制信号cont[0:N]不变化；
当N+1位控制信号cont[0:N]从加累加1或累减1的状态到N+1位控制信号cont[0:N]不发生变化的状态，表明该时刻B模块中电容C1/C2上的电压已经调整到了相等的状态，即U(H)′＝U(L)′；由寄存器中读出当前n′值，利用n′对预设的占空比值表进行查表可得到当前时钟的占空比值。
实施例2
如图1-4所示，一种实现占空比实时监测的电路，电路结构包括依次连接的A、B、C、D四个模块；
A模块是对周期为T的被检测时钟CLK的处理，产生B、C、D模块所需要的时钟控制信号ckh_p/ckh_n、rset_h/rset_l、ckl_p/ckl_n、div2的时钟控制逻辑模块；
B模块在A模块产生的时钟控制信号ckh_p/ckh_n、rset_h/rset_l、ckl_p/ckl_n的控制下，在一个比较周期内(该比较周期T′等于2个被检测时钟CLK的周期)，将被检测输入时钟CLK的第一个高电平的时间转化为电压值，并保持一个被检测输入时钟CLK的时钟周期以上，且在距离下一个比较周期中被检测输入时钟CLK的第一个高电平的1/8个时钟周期(1/8T)内被放电到0；在一个比较周期内，将被检测输入时钟CLK的第二个低电平的时间转化为电压值，并保持一个被检测输入时钟CLK的时钟周期以上，且在距离下一个比较周期中被检测输入时钟CLK的第二个低电平的1/8个时钟周期(1/8T)内被放电到0；
B模块由电流值为I的m倍不可调电流源I、电流值为I的整数倍可调电流源II、控制开关K1～K6、电容C1、电容C2、电阻R1、电阻R2组成，其中不可调电流源I的电流值为mI；可调电流源II的电流为n+Δn(n＝m)倍I；电容C1、电容C2为大小相等的电容；电阻R1、电阻R2为大小相等的接地电阻；
不可调电流源I通过由A模块产生的时钟控制信号ckh_p控制的开关K1与电容C1串联的支路接地；不可调电流源I通过A模块产生的时钟控制信号ckh_n控制的开关K2与电阻R1串联的支路接地；A模块产生的时钟控制信号ckh_p控制的开关K1与电容C1串联的支路同A模块产生的时钟控制信号ckh_n控制的开关K2与电阻R1串联的支路为并联关系；A模块产生的时钟控制信号rset_h控制的开关K3与电容C1并联接地，输出char_h为电容C1与A模块产生的时钟控制信号rset_h控制的开关K3并联未接地端；
可调电流源II通过由A模块产生的时钟控制信号ckl_p控制的开关K4与电容C2串联的支路接地；可调电流源II通过A模块产生的时钟控制信号ckl_n控制的开关K5与电阻R1串联的支路接地；A模块产生的时钟控制信号ckl_p控制的开关K4与电容C2串联的支路同A模块产生的时钟控制信号ckl_n控制的开关K5与电阻R2串联的支路为并联关系；A模块产生的时钟控制信号rset_l控制的开关K6与电容C2并联接地，输出char_l为电容C2与rset_l控制的开关K6并联未接地端；
C模块在A模块产生的时钟控制信号div2的控制下完成对对B模块的输出电压值char_h/char_l的比较，得到比较结果latch_o；
D模块在A模块产生的时钟控制信号div2的控制下对C模块输出latch_o进行处理，产生相应的N+1位控制信号cont[0:N]来控制B模块的可调电流源II的电流，直到mI*Th/C＝(n±Δn)I*Tl/C时，将n′(n′＝n±Δn)值存入寄存器，从寄存器中读出当前的n′值，通过利用n′对预设的占空比值表进行查表可得到被检测时钟CLK的当前时钟的占空比。
所述时钟控制信号div2是被检测时钟CLK的2分频，周期为T′(T′＝2T)；div2为C模块提供比较锁存所需的时钟，同时为D模块提供时钟，该所述时钟控制信号div2即为一个比较周期。
所述ckh_p/ckh_n是在一个比较周期内，仅对检测输入时钟CLK的第一个高电平有效；
所述rset_h是在ckh_p/ckh_n为有效状态之前的1/16个比较周期内为高的有效的放电信号；
所述ckl_p/ckl_n是在一个比较周期内，仅对检测输入时钟CLK的第二个低电平有效；
所述rset_l是在ckl_p/ckl_n为有效状态之前1/16个比较周期内为高的有效的放电信号。
当char_h＝char_l时，C模块输出值latch_o为高或为低的状态是随机的，因此D模块需要通过多个时钟周期X(X至少大于2个比较周期)的判别后才能产生一次相应的N+1位控制信号cont[0:N]。
因此在X个比较周期T′(T′＝2T)内对latch_o的值进行累加，累加值为Y；
若累加的结果等于Y＝0，那么就可以判定char_h＜char_l，即B模块中电流源II的电流小，应该增大B模块中电流源II的电流，因此N+1位控制信号cont[0:N]在原来的基础上加1；
若累加的结果等于X，那么就可以判定char_h＞char_l，即B模块中电流源II的电流大，应该减小B模块中电流源II电流，因此N+1位控制信号cont[0:N]在原来的基础上减1；
若累加的结果小于N大于0，那么就可以判定char_h＝char_l，即B模块中电流源II的电流刚好满足使mI*Th/C＝(n±Δn)I*Tl/C成立，因此N+1位控制信号cont[0:N]不变化；
当N+1位控制信号cont[0:N]从加累加1或累减1的状态到N+1位控制信号cont[0:N]不发生变化的状态，表明该时刻B模块中电容C1/C2上的电压已经调整到了相等的状态，即U(H)′＝U(L)′；由寄存器中读出当前n′值，由寄存器中读出当前n′值，利用n′对预设的占空比值表进行查表可得到当前时钟的占空比值。
当处于复位状态时(RESET＝1)，B模块工作过程如上图3所示：ckh_p为低，ckh_n/rset_h为高，开关K1关断，K2/K3闭合，此时电容C1通过开关K3放电到地，char_h为零；ckl_p为低，ckl_n/rset_l为高，开关K4关断，K5/K6闭合，此时电容C2通过开关K6放电到地，char_l为零；D模块进行初始化，输出的N+1位控制信号cont[0:N]默认的配置使电流源A电流源II的电流相等，即m*I＝n*I(m＝n)；
复位状态结束后(RESET＝1)，进入正常工作状态：
B模块完成的工作是：将输入时钟CLK在2个时钟周期(T)内的第一个高电平和第二个低电平的时间分别转化为相应的电压值，并保持一个时钟周期以上，且在下进行下一次转化之前的1/8个时钟周期(T)内被放电到0。
具体工作过程如下：
当输入时钟CLK为高电平且2分频时钟div2为低电平时，由A模块产生的控制信ckh_p为高，ckh_n为低，rset_h为低，B模块中开关K1闭合，K2/K3关断，电流源I以大小为mI的电流对电容C1进行充电，char_h电压由零开始上；当输入时钟CLK由高电平变化到低电平时，由A模块产生的控制信号ckh_p为低，ckh_n为高，rset_h为低，开关K1/K3关断，K2闭合，电流源I停止对电容C1进行充电，此时电容C1上的电压处于保持的状态，且不在发生变化，char_h电压为充电结束时的电压值；该状态一直持续到rset_h由零变为高。当rset_h变为高时，开关K3闭合，此时电容C1通过开关K3放电到地，char_h为零。该状态将持续到下一个输入时钟CLK为高电平且2分频时钟div2为低电平时结束。
当输入时钟CLK为低电平且2分频时钟div2为高电平时，由A模块产生的控制信号ckl_p为高，ckl_n为低，rset_l为低，B模块中开关K4闭合，K5/K6关断，电流源II以大小为对nI的电流对电容C2进行充电，char_l电压由零开始上升；当输入时钟CLK由低电平变化到高电平时，由A模块产生的控制信号ckl_p为低，ckl_n为高，rset_l为低，开关K4/K6关断，K5闭合，电流源II停止对电容C2进行充电，此时电容C2上的电压处于保持的状态，且不在发生变化，char_l电压为充电结束时的电压值；该状态一直持续到rset_l由零变为高。当rset_l变为高时，开关K6闭合，此时电容C1通过开关K6放电到地，char_l为零。该状态将持续到下一个输入时钟CLK为低电平且2分频时钟div2为高电平时结束。
C模块完成的工作是：对B模块C1/C2上的电压char_h/char_l在a模块产生的2分频时钟div2的的上升沿进行比较锁存，下降沿输出该锁存值。
若2分频时钟div2处于上升沿状态时，char_h＞char_l，则在2分频时钟div2处于下降沿时C模块输出latch_o为高，该输出的状态将持续到下一个下降沿结束；
若2分频时钟div2处于上升沿状态时，char_h＜char_l，则在2分频时钟div2处于下降沿时C模块输出latch_o为低，该输出的状态将持续到下一个下降沿结束；
若2分频时钟div2处于上升沿状态时，char_h＝char_l，则在2分频时钟div2处于下降沿时C模块输出latch_o为高或为低，且为高或为低的状态随机，该输出的状态将持续到下一个下降沿结束。
D模块完成的工作是：在2分频时钟div2的上降沿对C模块输出latch_o进行处理，产生相应的N+1位控制信号cont[0:N]来控制B模块中电流源II的电流，使得mI*Th/C＝(n±Δn)I*Tl/C，并得到相应的n′(n′＝n±Δn)值存入寄存器，从寄存器中读出当前的m和n′值，通过查表得出该状态下的占空比值并输出。
Claims (10)
1、一种实现占空比实时监测的方法，其特征在于：通过2组电流源来检测周期为T的被检测时钟CLK，所述2组电流源的一组电流值为I的m倍不可调电流源，另一组电流值为I的n倍的可调电流源，n为整数，2组电流源分别连接有大小匹配的电容；通过在2组电流源中连接的一个电容上对CLK的高状态进行积分，得到积分电压值U(H)，然后通过在2组电流源中连接的另一个电容对CLK的低状态进行积分，得到积分电压值U(L)；然后对该积分电压值U(H)和U(L)进行比较得出比较结果，通过比较结果对可调电流源进行调节之后再次在CLK的高电平和低电平状态下对2个电容分别积分，并重复比较和调节的操作直至CLK的高状态和低状态的积分电压值相等；最后当输入时钟的高状态和低状态的积分电压值相等时，得到可调电流源的电流值n′*I，通过n′对预设的占空比值表进行查表可得到当前时钟的占空比值。
2、根据权利要求1所述一种实现占空比实时监测的方法，其特征在于：所述2组电流源在初始化条件下产生的初始电流相等m*I＝n*I。
3、根据权利要求1所述一种实现占空比实时监测的方法，其特征在于：所述积分电压值通过公式(1)、(2)、(3)得出：
U(H)＝mI*Th/C (1)
U(L)＝nI*T1/C (2)
m＝n (3)
其中，Th为输入时钟为高状态的时间，T1为输入时钟为低状态的时间，U(H)为入时钟的高状态的积分电压，U(L)为输入时钟的低状态的积分电压，mI为不可调电流源产生的电流值；nI为可调电流源产生的电流值。
4、根据权利要求1所述一种实现占空比实时监测的方法，其特征在于：所述比较结果为：
若U(H)＞U(L)，则n′＝n+1；
若U(H)＜U(L)，则n′＝n-1；
若U(H)＝U(L)，则n′保持不变，n′＝n；
所述积分电压值U(H)和U(L)比较后，2个电容被放电到地。
5、根据权利要求1所述一种实现占空比实时监测的方法，其特征在于：所述积分电压值被调节到相等时，所得的积分电压值分别为：
U(H)′＝mI*Th/C (4)
U(L)′＝n′I*T1/C (5)
U(H)′＝U(L)′ (6)
n′＝n±Δn (7)
所述周期为T的被检测时钟CLK的高电平时间由(4)～(7)式可得；
所述占空比值，由(8)式可得；
所述预设的占空比值表，根据公式(9)得到。
6、一种实现占空比实时监测的电路，其特征在于：所述电路包括依次连接的A、B、C、D四个模块；
A模块是对周期为T的被检测时钟CLK的处理，产生B、C、D模块所需要的时钟控制信号ckh_p/ckh_n、rset_h/rset_1、ckl_p/ckln、div2的时钟控制逻辑模块；
B模块在A模块产生的时钟控制信号ckh_p/ckh_n、rset_h/rset_1、ckl_p/ckl_n的控制下，在一个比较周期内，分别将CLK的一个高电平和一个低电平的时间转化为2个电压值char_h/char_1，并将该2个电压值保持一段时间之后，在下一个比较周期到来之前放电到地；
C模块在A模块产生的时钟控制信号div2的控制下完成对对B模块的输出电压值char_h/char_1的比较，得到比较结果latch_o；
D模块在A模块产生的时钟控制信号div2的控制下对C模块输出latch_o进行处理，产生相应的N+1位控制信号cont[0:N]来控制B模块的可调电流源II的电流，直到mI*Th/C＝(n±Δn)I*T1/C时，将n′(n′＝n±Δn)值存入寄存器，从寄存器中读出当前的n′值，通过利用n′对预设的占空比值表进行查表可得到周期为T的被检测时钟CLK的当前时钟的占空比。
7、根据权利要求6所述的一种实现占空比实时监测的电路，其特征在于：所述B模块由电流值为I的m倍不可调电流源I、电流值为I的整数倍可调电流源II、控制开关K1～K6、电容C1、电容C2、电阻R1、电阻R2组成，其中不可调电流源I的电流值为mI；可调电流源II的电流为n+Δn(n＝m)倍I；电容C1、电容C2为大小与电流源匹配的电容；电阻R1、电阻R2为大小与电流源匹配的接地电阻；
不可调电流源I通过由A模块产生的时钟控制信号ckh_p控制的开关K1与电容C1串联的支路接地；不可调电流源I通过A模块产生的时钟控制信号ckh_n控制的开关K2与电阻R1串联的支路接地；A模块产生的时钟控制信号ckh_p控制的开关K1与电容C1串联的支路同A模块产生的时钟控制信号ckh_n控制的开关K2与电阻R1串联的支路为并联关系；A模块产生的时钟控制信号rset_h控制的开关K3与电容C1并联接地，输出char_h为电容C1与A模块产生的时钟控制信号rset_h控制的开关K3并联未接地端；
可调电流源II通过由A模块产生的时钟控制信号ckl_p控制的开关K4与电容C2串联的支路接地；可调电流源II通过A模块产生的时钟控制信号ckl_n控制的开关K5与电阻R1串联的支路接地；A模块产生的时钟控制信号ckl_p控制的开关K4与电容C2串联的支路同A模块产生的时钟控制信号ckl_n控制的开关K5与电阻R2串联的支路为并联关系；A模块产生的时钟控制信号rset_1控制的开关K6与电容C2并联接地，输出char_1为电容C2与rset_1控制的开关K6并联未接地端。
8、根据权利要求6所述的一种实现占空比实时监测的电路，其特征在于：所述时钟控制信号div2是为C模块提供比较锁存所需的时钟，同时为D模块提供时钟；
所述时钟控制信号ckh_p/ckh_n是在一个比较周期内，仅对检测输入时钟CLK的一个高电平有效；
所述时钟控制信号rset_h是在所述ckh_p/ckh_n为有效状态之前的高有效的放电信号，且所述rset_h的高状态应至少小于一个被检测时钟CLK的周期；
所述时钟控制信号ckl_p/ckl_n是在一个比较周期内，仅对检测输入时钟CLK的一个低电平有效；
所述rset_1是在ckl_p/ckl_n为有效状态之前的高有效的放电信号，且rset_1的高状态应至少小于一个被检测时钟CLK的周期。
9、根据权利要求6或8所述的一种实现占空比实时监测的电路，其特征在于：所述比较周期大于等于2个被检测时钟CLK的周期。
10、根据权利要求6所述的一种实现占空比实时监测的电路，其特征在于：所述char_h＝char_1时，D模块需要通过多个时钟周期X的判别后才能产生一次相应的N+1位控制信号cont[0:N]，X至少大于2个比较周期T′；在X个比较周期T′内对latch_o的值进行累加，累加值为Y；
若累加的结果等于Y＝0，判定char_h＜char_1，即B模块中可调电流源II的电流小，应该增大B模块中电流源II的电流，因此N+1位控制信号cont[0:N]在原来的基础上加1；
若累加的结果等于X，判定char_h＞char_1，即B模块中可调电流源II的电流大，应该减小B模块中电流源II电流，因此N+1位控制信号cont[0:N]在原来的基础上减1；
若累加的结果小于N大于0，判定char_h＝char_1，即B模块中可调电流源II的电流刚好满足使mI*Th/C＝(n±Δn)I*T1/C成立，因此N+1位控制信号cont[0:N]不变化；
当N+1位控制信号cont[0:N]从加累加1或累减1的状态到N+1位控制信号cont[0:N]不发生变化的状态，表明该时刻B模块中电容C1/C2上的电压已经调整到了相等的状态，即U(H)′＝U(L)′；读出当前n′值，n′对预设的占空比值表进行查表可得到当前时钟的占空比值。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200810148060A CN101629978B (zh) | 2008-12-26 | 2008-12-26 | 一种实现占空比实时监测的方法和电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200810148060A CN101629978B (zh) | 2008-12-26 | 2008-12-26 | 一种实现占空比实时监测的方法和电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101629978A true CN101629978A (zh) | 2010-01-20 |
| CN101629978B CN101629978B (zh) | 2012-10-03 |
Family
ID=41575155
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200810148060A Active CN101629978B (zh) | 2008-12-26 | 2008-12-26 | 一种实现占空比实时监测的方法和电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101629978B (zh) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102082562A (zh) * | 2011-03-03 | 2011-06-01 | 四川和芯微电子股份有限公司 | 占空比调节电路及占空比调节方法 |
| CN103187952A (zh) * | 2011-12-30 | 2013-07-03 | 北京中电华大电子设计有限责任公司 | 一种高频时钟占空比测试电路 |
| CN103684365A (zh) * | 2012-09-18 | 2014-03-26 | 北京中电华大电子设计有限责任公司 | 一种高频时钟占空比测试电路 |
| CN104079265A (zh) * | 2014-06-23 | 2014-10-01 | 四川和芯微电子股份有限公司 | 高速时钟占空比检测系统 |
| CN106712747A (zh) * | 2016-12-09 | 2017-05-24 | 深圳市紫光同创电子有限公司 | 分频时钟信号获取方法及装置 |
| CN109274356A (zh) * | 2018-09-29 | 2019-01-25 | 上海华虹宏力半导体制造有限公司 | 时钟占空比的测试电路 |
| WO2022088757A1 (zh) * | 2020-10-28 | 2022-05-05 | 长鑫存储技术有限公司 | 存储器 |
| US11424745B2 (en) | 2020-10-28 | 2022-08-23 | Changxin Memory Technologies, Inc. | Oscillation circuit and clock generation circuit |
| US11855636B2 (en) | 2020-10-28 | 2023-12-26 | Changxin Memory Technologies, Inc. | Oscillator and clock generation circuit |
| US11881858B2 (en) | 2020-10-28 | 2024-01-23 | Changxin Memory Technologies, Inc. | Clock generation circuit, memory and method for calibrating clock duty cycle |
| US11923043B2 (en) | 2020-10-28 | 2024-03-05 | Changxin Memory Technologies, Inc. | Memory including clock generation circuit and duty cycle adjustment |
| US11935621B2 (en) | 2020-10-28 | 2024-03-19 | Changxin Memory Technologies, Inc. | Calibration circuit, memory and calibration method |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1811473A (zh) * | 2005-01-25 | 2006-08-02 | 刘忠义 | 占空比自动测量与显示方法 |
| CN201075835Y (zh) * | 2007-09-20 | 2008-06-18 | 成都天奥电子有限公司 | 新型音频功放电源 |
-
2008
- 2008-12-26 CN CN200810148060A patent/CN101629978B/zh active Active
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102082562A (zh) * | 2011-03-03 | 2011-06-01 | 四川和芯微电子股份有限公司 | 占空比调节电路及占空比调节方法 |
| CN102082562B (zh) * | 2011-03-03 | 2014-09-03 | 四川和芯微电子股份有限公司 | 占空比调节电路及占空比调节方法 |
| CN103187952A (zh) * | 2011-12-30 | 2013-07-03 | 北京中电华大电子设计有限责任公司 | 一种高频时钟占空比测试电路 |
| CN103684365A (zh) * | 2012-09-18 | 2014-03-26 | 北京中电华大电子设计有限责任公司 | 一种高频时钟占空比测试电路 |
| CN104079265A (zh) * | 2014-06-23 | 2014-10-01 | 四川和芯微电子股份有限公司 | 高速时钟占空比检测系统 |
| CN104079265B (zh) * | 2014-06-23 | 2016-08-17 | 四川和芯微电子股份有限公司 | 高速时钟占空比检测系统 |
| CN106712747A (zh) * | 2016-12-09 | 2017-05-24 | 深圳市紫光同创电子有限公司 | 分频时钟信号获取方法及装置 |
| CN109274356A (zh) * | 2018-09-29 | 2019-01-25 | 上海华虹宏力半导体制造有限公司 | 时钟占空比的测试电路 |
| WO2022088757A1 (zh) * | 2020-10-28 | 2022-05-05 | 长鑫存储技术有限公司 | 存储器 |
| US11424745B2 (en) | 2020-10-28 | 2022-08-23 | Changxin Memory Technologies, Inc. | Oscillation circuit and clock generation circuit |
| US11855636B2 (en) | 2020-10-28 | 2023-12-26 | Changxin Memory Technologies, Inc. | Oscillator and clock generation circuit |
| US11881858B2 (en) | 2020-10-28 | 2024-01-23 | Changxin Memory Technologies, Inc. | Clock generation circuit, memory and method for calibrating clock duty cycle |
| US11923043B2 (en) | 2020-10-28 | 2024-03-05 | Changxin Memory Technologies, Inc. | Memory including clock generation circuit and duty cycle adjustment |
| US11935621B2 (en) | 2020-10-28 | 2024-03-19 | Changxin Memory Technologies, Inc. | Calibration circuit, memory and calibration method |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101629978B (zh) | 2012-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101629978B (zh) | 一种实现占空比实时监测的方法和电路 | |
| CN105527501B (zh) | 一种微小电容测量方法 | |
| CN104111601B (zh) | 一种基于延时环缩减法的时间数字转换器及其时间间隔测量方法 | |
| CN102346236B (zh) | 一种时间参数测量系统 | |
| CN103856186B (zh) | 占空比调节电路和调节方法 | |
| CN104931778A (zh) | 一种时钟频率检测电路 | |
| CN109510616A (zh) | 基于rc振荡电路的传感器接口控制电路 | |
| CN102916679A (zh) | 提供精准低频时钟信号的电路及其控制方法 | |
| CN103684365A (zh) | 一种高频时钟占空比测试电路 | |
| CN107346976A (zh) | 一种数模混合的时间数字转换电路 | |
| CN105406869A (zh) | 模拟频率转换电路、库伦计算器以及库伦计算方法 | |
| CN103947298A (zh) | 用于高频灯的hf系统 | |
| CN107980142A (zh) | 一种指纹识别电路、指纹传感器及移动终端 | |
| CN101866165B (zh) | 基于现场可编程门阵列的回波飞行时间测量方法 | |
| JPH04501311A (ja) | キャパシタンスとそれに関係するパラメータの測定 | |
| CN108020727A (zh) | 一种电容电压转换电路 | |
| CN110417401A (zh) | 基于电荷寄存的数字隔离器 | |
| CN104300985B (zh) | 一种基于脉冲计数的积分式ad转换电路及方法 | |
| CN101127529B (zh) | 模/数转换器、锁相环内建式自我测试电路及测量方法 | |
| CN106289333A (zh) | 电容充放电控制模块以及电流频率转换电路 | |
| CN107992151A (zh) | 电压控制电路及其方法、面板和显示装置 | |
| CN204156831U (zh) | 斜坡信号发生电路和图像传感器 | |
| CN102006033B (zh) | 一种基于带权重延迟链的数字50%占空比调节电路 | |
| CN105811987A (zh) | 高性价比单积分型模数转换器及其转换方法 | |
| CN110488595A (zh) | 一种用于调频连续波雷达时差测距的时间数字转换器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20201210 Address after: Room 705, building 2, No. 515, No. 2 street, Baiyang street, Qiantang New District, Hangzhou City, Zhejiang Province Patentee after: Zhejiang zhexin Technology Development Co., Ltd Address before: 409 room 7, building 610041, incubator Park, hi tech Zone, Sichuan, Chengdu Patentee before: IPGoal Microelectronics (Sichuan) Co.,Ltd. |
|
| TR01 | Transfer of patent right |