CN103856186B - 占空比调节电路和调节方法 - Google Patents

占空比调节电路和调节方法 Download PDF

Info

Publication number
CN103856186B
CN103856186B CN201210520690.4A CN201210520690A CN103856186B CN 103856186 B CN103856186 B CN 103856186B CN 201210520690 A CN201210520690 A CN 201210520690A CN 103856186 B CN103856186 B CN 103856186B
Authority
CN
China
Prior art keywords
oxide
semiconductor
type metal
capacitor
switch element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210520690.4A
Other languages
English (en)
Other versions
CN103856186A (zh
Inventor
赵孝刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Luo Lattice Integrated Circuit (tianjin) Co Ltd
Original Assignee
Dai Luo Lattice Integrated Circuit (tianjin) Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Luo Lattice Integrated Circuit (tianjin) Co Ltd filed Critical Dai Luo Lattice Integrated Circuit (tianjin) Co Ltd
Priority to CN201210520690.4A priority Critical patent/CN103856186B/zh
Priority to US14/097,114 priority patent/US8970270B2/en
Publication of CN103856186A publication Critical patent/CN103856186A/zh
Application granted granted Critical
Publication of CN103856186B publication Critical patent/CN103856186B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01Details
    • H03K3/017Adjustment of width or dutycycle of pulses

Abstract

本发明涉及占空比调节电路和调节方法。该电路包括第一镜像电流支路,在其与地之间连接有第一开关元件以及与之并联的第一电容器,第一开关元件在第一时钟信号的控制下周期性地开闭,以在第一电容器的非接地端产生第一锯齿波信号;第二镜像电流支路,在其与地之间连接有第二开关元件及与之并联的第二电容器,第二开关元件在与第一时钟信号同步的第二时钟信号控制下周期性地开闭,以在第二电容器的非接地端产生第二锯齿波信号;比较器,其一个输入端与第一电容器的非接地端连接,另一个输入端与第二电容器的非接地端连接,从而在其输出端输出占空比依赖于第一电容器的电容值与第二电容器的电容值之间的比值的方波信号。

Description

占空比调节电路和调节方法
技术领域
本发明的实施方式涉及一种方波发生电路、包含该方波发生电路的集成电路、DC/DC转换器和AC/DC转换器。
背景技术
方波发生电路是集成电路中所广泛使用的一种信号发生电路。图1示出了一种现有的方波发生电路的示意图。如图1所示,方波发生电路10包括串联在工作电压VDD与地之间的恒流源101和电容器102。在电容器102的两端并联有开关103。开关103在脉宽非常窄(例如占空比为1%)的时钟信号clk的控制下周期性地打开或闭合,从而可以在电容器102的非接地端产生锯齿波信号vramp。方波发生电路10还包括一个比较器104。比较器104的同相输入端接收参考电压信号vref,其反相输入端与电容器102的非接地端连接,从而可以在其输出端输出方波信号。
假设所产生的方波信号的高电平的时间为t1,时钟信号clk的时钟周期为T,则所产生的锯齿波信号vramp的电压Vrap可表示为:Vrap=(t*I)/C,其中t为电容器的充电时间,I为电容器的充电电流,C为电容器的电容值。在比较器104的翻转点,存在Vrap=Vref,其中Vref为参考电压信号vref的电压。因此,可以得出t1=C*Vref/I。因而,所产生的方波信号的占空比duty=C*Vref/I*T。由此可知,方波信号的占空比duty与电容器的电容值C、参考电压信号vref的电压Vref、充电电流I以及时钟信号clk的时钟周期T均有关系。因此,一旦上述参数之一发生变化,方波信号的占空比就会发生变化,从而可导致方波信号的占空比在不同的时钟周期中存在偏差。即,方波信号的占空比的精度较低。
然而,在许多应用中,通常需要采用具有高精度占空比的方波信号。例如,在DC/DC或AC/DC电路中,需要采用高精度占空比的方波信号来精确控制PWM信号发生器所产生的PWM信号的波形。因此,现有的方波发生电路便无法满足实际应用的要求。
发明内容
本发明的实施方式提供了一种方波发生电路和包含该方波发生电路的集成电路,以解决或者至少部分地缓解现有技术中存在的上述问题。
在第一方面中,本发明的实施方式提供了一种方波发生电路。该方波发生电路包括:第一镜像电流支路,在该第一镜像电流支路与地之间连接有第一开关元件以及与该第一开关元件并联的第一电容器,其中第一开关元件可操作以在第一时钟信号的控制下周期性地打开或闭合,从而可以在第一电容器的非接地端产生第一锯齿波信号;第二镜像电流支路,在该第二镜像电流支路与地之间连接有第二开关元件以及与该第二开关元件并联的第二电容器,其中第二开关元件可操作以在与第一时钟信号同步的第二时钟信号的控制下周期性地打开或闭合,从而可以在第二电容器的非接地端产生第二锯齿波信号;以及比较器,其一个输入端与第一电容器的非接地端连接,其另一个输入端与第二电容器的非接地端连接,从而可以在其输出端输出方波信号,该方波信号的占空比依赖于第一电容器的电容值与第二电容器的电容值之间的比值。
在第二方面中,本发明的实施方式提供了一种包含上述方波发生电路的集成电路。
在第三方面中,本发明的实施方式提供了一种包含上述集成电路的DC/DC转换器。
在第四方面中,本发明的实施方式提供了一种包含上述集成电路的AC/DC转换器。
利用本发明的实施方式的方波发生电路所产生的方波信号的占空比依赖于第一电容器的电容值与第二电容器的电容值之间的比值,只要确定了该比值,所产生的方波信号的占空比就会基本保持不变,从而使得方波信号的占空比具有较高精度。因此,在实际应用中,利用具有该高精度占空比的方波信号,能够精确地控制例如DC/DC或AC/DC电路中的PWM信号发生器所产生的PWM信号的波形。
附图说明
图1示出了一种现有的方波发生电路的示意图;
图2示出了根据本发明的一个实施方式的方波发生电路的示意图;
图3示出了可应用于本发明的实施方式的时钟信号转换电路的一个示例的示意图;
图4示出了根据本发明的另一实施方式的方波发生电路的示意图;
图5示出了根据本发明的又一实施方式的方波发生电路的示意图;以及
图6示出了图5所示的方波发生电路的时序图。
具体实施方式
在第一方面中,本发明的实施方式提供了一种方波发生电路。下面将参照图2-6详细描述根据本发明的实施方式的方波发生电路。
图2示出了根据本发明的一个实施方式的方波发生电路的示意图。如图2所示,方波发生电路20包括第一镜像电流支路201a、第二镜像电流支路201b和比较器204。出于说明的目的,分别以恒流源的形式示意性地示出了第一镜像电流支路201a和第二镜像电流支路201b,但是,本领域技术人员可以理解,第一镜像电流支路201a和第二镜像电流支路201b例如可以分别实施为镜像电流源电路的一条镜像电流支路。
在第一镜像电流支路201a与地之间连接有第一开关元件202a以及与第一开关元件202a并联的第一电容器203a。第一开关元件202a可操作以在第一时钟信号clk的控制下周期性地打开或闭合,从而可以在第一电容器203a的非接地端A产生第一锯齿波信号ramp1。第一时钟信号clk例如可以是由方波发生电路外部提供的占空比为50%的方波信号。
在第二镜像电流支路201b与地之间连接有第二开关元件202b以及与第二开关元件202b并联的第二电容器203b。第二开关元件202b可操作以在与第一时钟信号clk同步的第二时钟信号narrow_clk的控制下周期性地打开或闭合,从而可以在第二电容器203b的非接地端B产生第二锯齿波信号ramp2。第二时钟信号narrow_clk例如可以是基于第一时钟信号clk产生的占空比小于4%的方波信号(可将这种时钟信号称为窄时钟信号,或narrow_clk)。在一个例子中,第二时钟信号narrow_clk是基于第一时钟信号clk产生的占空比小于1%的方波信号。用于基于第一时钟信号clk来生成第二时钟信号narrow_clk的时钟信号转换电路将在后面进行详细描述。
比较器204的一个输入端与第一电容器203a的非接地端A连接,其另一个输入端与第二电容器203b的非接地端B连接,从而可以在其输出端输出方波信号Vout。方波信号Vout的占空比依赖于第二电容器203b的电容值与第一电容器203a的电容值之间的比值。例如,在第二电容器203b的电容值与第一电容器203a的电容值之间的比值大于1的情况下,方波信号Vout的占空比可随着其比值的增大而减小。
图3示出了可应用于本发明的实施方式的时钟信号转换电路的一个示例的示意图。如图3所示,时钟信号转换电路30包括:串联的第一反相器301、第二反相器302、第三反相器303、连接在第一反相器301的输出端与地之间的电容器304、以及与门305。第一反相器301的输入端可操作以接收第一时钟信号clk,与门305的一个输入端与第三反相器303的输出端连接,另一个输入端与第一反相器301的输入端连接,从而在与门305的输出端输出第二时钟信号narrow_clk。所产生的第二时钟信号narrow_clk的脉宽取决于电容器304的电容值。因此,可以根据第二时钟信号narrow_clk的期望脉宽来适当地选择电容器304的电容值。
根据本发明的另一实施方式,方波发生电路可进一步包括连接在第一镜像电流电路与第一开关元件之间的第三开关元件、以及连接在第二镜像电流电路与第二开关元件之间的第四开关元件,如图4所示。
图4所示的方波发生电路40包括第一镜像电流支路401a、第二镜像电流支路401b和比较器404。在图4中,同样出于说明的目的,分别以恒流源的形式示意性地示出了第一镜像电流支路401a和第二镜像电流支路401b。但是,本领域技术人员可以理解,与图2所示的实施方式类似,第一镜像电流支路401a和第二镜像电流支路401b例如可以分别实施为镜像电流源电路的一条镜像电流支路。
在第一镜像电流支路401a与地之间,连接有第一开关元件402a、第三开关元件405a、以及与第一开关元件402a并联的第一电容器403a。第一开关元件402a和第三开关元件405a可操作以在第一时钟信号clk的控制下交替地打开和闭合,从而可以在第一电容器403a的非接地端A产生第一锯齿波信号ramp1。第一时钟信号clk例如可以是由方波发生电路外部提供的占空比为50%的方波信号。
在第二镜像电流支路401b与地之间,连接有第二开关元件402b、第四开关元件405b、以及与第二开关元件402b并联的第二电容器403b。第二开关元件402b和第四开关元件405b可操作以在第二时钟信号narrow_clk的控制下交替地打开和闭合,从而可以在第二电容器403b的非接地端B产生第二锯齿波信号ramp2。第二时钟信号narrow_clk例如可以是采用图3所示的时钟信号转换电路30,基于第一时钟信号clk产生的占空比小于1%的方波信号。
比较器404的一个输入端与第一电容器403a的非接地端A连接,其另一个输入端与第二电容器403b的非接地端B连接,从而可以在其输出端输出方波信号Vout。方波信号Vout的占空比依赖于第二电容器403b的电容值与第一电容器403a的电容值之间的比值。例如,在第二电容器403b的电容值与第一电容器403a的电容值之间的比值大于1的情况下,方波信号Vout的占空比可随着其比值的增大而减小。
图5示出了根据本发明的又一实施方式的方波发生电路的示意图。如前所述,第一镜像电流支路和第二镜像电流支路可分别实施为镜像电流源电路的一条镜像电流支路,如图5所示。在图5所示的方波发生电路中,镜像电流源电路包括:由基准P型MOS管PM0和恒流源I0构成的基准电流支路、由第一P型MOS管PM1构成的第一镜像电流支路以及由第二P型MOS管PM2构成的第二镜像电流支路。基准P型MOS管、第一P型MOS管以及第二P型MOS管例如均可以为低压MOS管,并且具有相同的特性,例如导通电压等。
基准P型MOS管PM0的源极连接到方波发生电路50的工作电压VDD,其栅极与其漏极相连,其漏极经由恒流源I0接地;第一P型MOS管PM1的栅极和第二P型MOS管PM2的栅极均连接到基准P型MOS管PM0的栅极,第一P型MOS管PM1的源极和第二P型MOS管PM2的源极均连接到工作电压VDD。由此,在基准电流支路中产生恒定电流被分别镜像到第一镜像电流支路和第二镜像电流支路中。
如图5所示,在第一P型MOS管PM1的漏极与地之间,连接有用作开关元件的第一N型MOS管NM1和第三P型MOS管PM3、以及与第一N型MOS管NM1并联的第一电容器503a。第一N型MOS管NM1和第三P型MOS管PM3例如均可以为低压MOS管。第一N型MOS管NM1的源极接地、其漏极和栅极分别连接至第三P型MOS管PM3的漏极和栅极,第三P型MOS管PM3的源极连接至第一P型MOS管PM1的漏极。第一N型MOS管NM1的栅极和第三P型MOS管PM3的栅极接收第一时钟信号clk,使得第一N型MOS管NM1和第三P型MOS管PM3在第一时钟信号clk的控制下交替地打开和闭合,从而可以在第一电容器503a的非接地端A产生第一锯齿波信号ramp1。第一时钟信号clk例如可以是由方波发生电路外部提供的占空比为50%的方波信号。
在第二P型MOS管PM2的漏极与地之间,连接有用作开关元件的第二N型MOS管NM2和第四P型MOS管PM4、以及与第二N型MOS管NM2并联的第一电容器503b。第二N型MOS管NM2和第四P型MOS管PM4例如均可以为低压MOS管。第二N型MOS管NM2的源极接地、其漏极和栅极分别连接至第四P型MOS管PM4的漏极和栅极,第四P型MOS管PM4的源极连接至第二P型MOS管PM2的漏极。第二N型MOS管NM2的栅极和第四P型MOS管PM4的栅极接收第二时钟信号narrow_clk,使得第二N型MOS管NM2和第四P型MOS管PM4在第二时钟信号narrow_clk的控制下交替地打开和闭合,从而可以在第二电容器503b的非接地端B产生第二锯齿波信号ramp2。第二时钟信号narrow_clk例如可以是采用图3所示的时钟信号转换电路30,基于第一时钟信号clk产生的占空比小于1%的方波信号。
如图5所示,方波发生电路50还包括一个比较器504。比较器504的反相输入端与第一电容器503a的非接地端A连接,其同相输入端与第二电容器503b的非接地端B连接,从而可以在其输出端输出方波信号。该方波信号的占空比依赖于第二电容器503b的电容值与第一电容器503a的电容值之间的比值。
另外,图5所示的方波发生电路进一步包括一个或门505。该或门505对比较器504输出的方波信号和第一时钟信号clk执行逻辑或操作,以便在比较器504所输出的方波信号的高电平期间对信号进行锁定,以防止例如噪声等对所产生的高电平信号造成干扰。
图6示出了图5所示的方波发生电路的时序图。下面将结合图6所示的时序图描述图5所示的方波发生电路的工作原理。
图6(a)示出了在第一电容器503a的非接地端A产生的第一锯齿波信号ramp1和在第二电容器503b的非接地端B产生的第二锯齿波信号ramp2的波形图。图6(b)示出了施加于第一N型MOS管NMl的栅极和第三P型MOS管PM3的栅极的第一时钟信号clk的波形图。第一时钟信号clk是占空比为50%的方波信号。图6(c)示出了施加于第二N型MOS管NM2的栅极和第四P型MOS管PM4的栅极的第二时钟信号narrow_clk的波形图。第二时钟信号narrow_clk例如可以是采用图3所示的时钟信号转换电路30,基于第一时钟信号clk产生的占空比小于1%的方波信号。图6(d)示出了在或门505的输出端产生的方波信号Vout的波形图。
参照图6(b)和图6(a),在第一时钟信号clk的第一个时钟周期的高电平期间,第一N型MOS管NMl导通,而第三P型MOS管PM3截止。因而,无电流流过第一电容器503a,从而不对第一电容器503a进行充电。因此,第一锯齿波信号ramp1的电压为零。在第一个时钟周期的低电平期间,第一N型MOS管NMl截止,而第三P型MOS管PM3导通,因而来自第一P型MOS管PMl的镜像电流流过第一电容器503a,从而对第一电容器503a进行充电,因此,第一锯齿波信号rampl的电压逐渐升高。在第一个时钟周期结束时,第一时钟信号clk由低电平变为高电平,使得第三P型MOS管PM3截止,而第一N型MOS管NMl导通,从而对第一电容器503a进行放电。由此,第一锯齿波信号rampl的电压在瞬间下降到零。在随后的时钟周期内重复第一个时钟周期的操作。由此产生了如图6(a)所示的第一锯齿波信号rampl的波形。
参照图6(c)和图6(a),与参照图6(b)和图6(a)所描述的过程类似,在第二时钟信号narrow_clk的高电平期间,第二N型MOS管NM2导通,而第四P型MOS管PM4截止,从而对第二电容器503b进行放电。在第二时钟信号narrow_clk的低电平期间,第二N型MOS管NM2截止,而第四P型MOS管PM4导通,从而对第二电容器503b进行充电。由此产生了如图6(a)所示的第二锯齿波信号ramp2的波形。
接下来参照图6(a)和图6(d),当第二锯齿波信号ramp2的电压高于第一锯齿波信号ramp1的电压时,比较器504输出高电平信号;当第二锯齿波信号ramp2的电压等于第一锯齿波信号ramp1的电压时,比较器504所输出信号的电平产生翻转。比较器504所输出的信号与第一时钟信号clk经或门505执行逻辑或操作后产生了如图6(d)所示的方波信号。
继续参照图6(a)至图6(d),假设所产生的方波信号的高电平的时间为t1,第一时钟信号clk的时钟周期为T。在第一时钟信号clk的占空比为50%,而第二时钟信号narrow_clk的占空比尽可能的小(例如小于1%)的情况下,第一锯齿波信号rampl的电压Vrap1和第二锯齿波信号ramp2的电压Vrap2可近似地由以下公式表示:
Vrap1=I*tl/nCl
Vrap2=(I/C1)*(t1-0.5T)
其中,C1为第一电容器503a的电容值,nCl为第二电容器503b的电容值,I为第一电容器503a和第二电容器503b的充电电流。在比较器504的翻转点,存在Vrap1=Vrap2。由此,可得出所产生的方波信号Vout的占空比duty=1/[2*(1-1/n)],其中,n为第二电容器503b的电容值与第一电容器503a的电容值之间的比值,并且n>2。可以看出,方波信号Vout的占空比duty依赖于第二电容器503b的电容值与第一电容器503a的电容值之间的比值(即,n)。
需要指出的是,上述方波信号Vout的占空比的表达式是在第二时钟信号narrow_clk的占空比尽可能的小,从而可以忽略不计的情况下得出的。narrow_clk的占空比越小,所获得的方波信号Vout的占空比的精度越高。可以根据所需的方波信号Vout的占空比精度,适当地选择第二时钟信号narrow_clk的占空比的值。仿真结果表明,采用如图5所示的方波信号发生电路所产生的方波信号的占空比的误差小于2%。因此,利用具有该高精度占空比的方波信号能够精确地控制例如DC/DC或AC/DC电路中的PWM信号发生器所产生的PWM信号的波形。另外,由上述方波信号Vout的占空比公式duty=1/[2*(1-1/n)]可知,该占空比duty大于50%且小于1。因此可以以该方波信号的占空比作为上述PWM信号的占空比上限,使得PWM信号的占空比不致过大,从而可防止对电路中的元器件造成损伤。
另外,应当理解,尽管图5中以MOS管为例说明了镜像电流源电路和开关元件的组成,但是本领域技术人员清楚的是,所述镜像电流源电路和开关元件也可以以其它方式实现,而不背离本发明的精神和范围。例如,可以以双极型晶体管来替代MOS管使用,其同样落入所附权利要求的保护范围之内。
在第二方面中,本发明的实施方式提供了一种包含方波发生电路的集成电路。该方波发生电路可以实施为如上所述的方波发生电路20、40或50。
在第三方面中,本发明的实施方式提供了一种包含上述集成电路的DC/DC转换器。
在第四方面中,本发明的实施方式提供了一种包含上述集成电路的AC/DC转换器。
以上参照附图对本发明的示例性实施方式进行了描述。本领域技术人员应该理解,上述实施方式仅仅是出于说明的目的而列举的示例,而不是用来进行限制。凡在本发明的教导和权利要求保护范围下所作的任何修改、等同替换等,均应包含在本发明要求保护的范围内。

Claims (14)

1.一种方波发生电路,包括:
第一镜像电流支路,在所述第一镜像电流支路与地之间连接有第一开关元件以及与所述第一开关元件并联的第一电容器,其中所述第一开关元件可操作以在第一时钟信号的控制下周期性地打开或闭合,从而可以在所述第一电容器的非接地端产生第一锯齿波信号;
第二镜像电流支路,在所述第二镜像电流支路与地之间连接有第二开关元件以及与所述第二开关元件并联的第二电容器,其中所述第二开关元件可操作以在与所述第一时钟信号同步的第二时钟信号的控制下周期性地打开或闭合,从而可以在所述第二电容器的非接地端产生第二锯齿波信号;以及
比较器,其一个输入端与所述第一电容器的所述非接地端连接,其另一个输入端与所述第二电容器的所述非接地端连接,从而可以在其输出端输出方波信号,所述方波信号的占空比依赖于所述第二电容器的电容值与所述第一电容器的电容值之间的比值。
2.如权利要求1所述的方波发生电路,其中,所述第二电容器的电容值与所述第一电容器的电容值之间的比值大于1,所述方波信号的占空比随着所述比值的增大而减小。
3.如权利要求2所述的方波发生电路,其中,所述比较器的同相输入端与所述第二电容器的所述非接地端连接,其反相输入端与所述第一电容器的所述非接地端连接。
4.如权利要求3所述的方波发生电路,其中,所述第一时钟信号是占空比为50%的方波信号,所述第二时钟信号是基于所述第一时钟信号产生的占空比小于4%的方波信号。
5.如权利要求4所述的方波发生电路,其中,所述第二时钟信号的占空比小于1%。
6.如权利要求4所述的方波发生电路,进一步包括时钟信号转换电路,所述时钟信号转换电路包括:
串联的第一反相器、第二反相器和第三反相器,所述第一反相器的输入端可操作以接收所述第一时钟信号;
一个电容器,其一端与所述第一反相器的输出端连接,另一端接地;
一个与门,其一个输入端与所述第三反相器的输出端连接,另一个输入端与所述第一反相器的输入端连接,从而在所述与门的输出端输出所述第二时钟信号。
7.如权利要求4所述的方波发生电路,其中,所述比较器输出的方波信号的占空比等于1/[2*(1-1/n)],其中n为所述第二电容器的电容值与所述第一电容器的电容值之间的比值,并且n大于2。
8.如权利要求1所述的方波发生电路,进一步包括:
连接在所述第一镜像电流支路与所述第一开关元件之间的第三开关元件,所述第三开关元件和所述第一开关元件可操作以在所述第一时钟信号的控制下交替地打开和闭合;以及
连接在所述第二镜像电流支路与所述第二开关元件之间的第四开关元件,所述第四开关元件和所述第二开关元件可操作以在所述第二时钟信号的控制下交替地打开和闭合。
9.如权利要求8所述的方波发生电路,其中,所述第一镜像电流支路包括第一P型MOS管,所述第二镜像电流支路包括第二P型MOS管,所述第一P型MOS管的栅极和第二P型MOS管的栅极均连接到基准P型MOS管的栅极,所述第一P型MOS管的源极和第二P型MOS管的源极均连接到所述方波发生电路的工作电压,所述基准P型MOS管的源极连接到所述工作电压,所述基准P型MOS管的栅极与其漏极相连,其漏极经由一个恒流源接地;并且其中所述基准P型MOS管、所述第一P型MOS管以及所述第二P型MOS管具有相同的特性。
10.如权利要求9所述的方波发生电路,其中,所述第一开关元件包括第一N型MOS管,所述第二开关元件包括第二N型MOS管,所述第三开关元件包括第三P型MOS管,所述第四开关元件包括第四P型MOS管,并且其中所述第一N型MOS管的源极接地、所述第一N型MOS管的漏极连接至所述第三P型MOS管的漏极、所述第一N型MOS管的栅极连接至所述第三P型MOS管的栅极,所述第三P型MOS管的源极连接至所述第一P型MOS管的漏极,所述第二N型MOS管的源极接地、所述第二N型MOS管的漏极连接至所述第四P型MOS管的漏极、所述第二N型MOS管的栅极连接至所述第四P型MOS管的栅极,所述第四P型MOS管的源极连接至所述第二P型MOS管的漏极。
11.如权利要求1至10中任一项所述的方波发生电路,进一步包括一个或门,所述或门对所述比较器输出的方波信号和所述第一时钟信号执行逻辑或操作以输出另一方波信号。
12.一种集成电路,包括如权利要求1至11中任一项所述的方波发生电路。
13.一种DC/DC转换器,包括如权利要求12所述的集成电路。
14.一种AC/DC转换器,包括如权利要求12所述的集成电路。
CN201210520690.4A 2012-12-05 2012-12-05 占空比调节电路和调节方法 Active CN103856186B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201210520690.4A CN103856186B (zh) 2012-12-05 2012-12-05 占空比调节电路和调节方法
US14/097,114 US8970270B2 (en) 2012-12-05 2013-12-04 Duty cycle adjusting circuit and adjusting method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210520690.4A CN103856186B (zh) 2012-12-05 2012-12-05 占空比调节电路和调节方法

Publications (2)

Publication Number Publication Date
CN103856186A CN103856186A (zh) 2014-06-11
CN103856186B true CN103856186B (zh) 2016-12-21

Family

ID=50824841

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210520690.4A Active CN103856186B (zh) 2012-12-05 2012-12-05 占空比调节电路和调节方法

Country Status (2)

Country Link
US (1) US8970270B2 (zh)
CN (1) CN103856186B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2016076127A1 (ja) * 2014-11-12 2017-09-07 ソニーセミコンダクタソリューションズ株式会社 制御装置、制御方法、ad変換装置、ad変換方法
KR20170009551A (ko) * 2015-07-17 2017-01-25 에스케이하이닉스 주식회사 듀티 사이클을 조절하는 신호 생성기 및 이를 이용하는 반도체 장치
CN106656107A (zh) * 2016-08-29 2017-05-10 四川和芯微电子股份有限公司 Cmos时钟产生器
CN108599745B (zh) * 2018-04-25 2022-01-25 中国电子科技集团公司第五十八研究所 单电容占空比可控振荡器
CN108398972B (zh) * 2018-05-15 2023-08-22 高玉琴 基于可控硅的温度控制器
CN108400778B (zh) * 2018-05-15 2023-08-25 高玉琴 与时钟脉冲相关的占空比可控的方波发生器
CN108599756A (zh) * 2018-08-01 2018-09-28 灿芯半导体(上海)有限公司 一种自动调整信号占空比的ddr接口电路
CN111065187B (zh) * 2018-10-17 2022-04-26 戴洛格半导体(英国)有限公司 电流调节器
CN113966027A (zh) * 2021-11-11 2022-01-21 欧普照明股份有限公司 调节信号占空比的电路、方法、装置及led灯具

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4736118A (en) * 1983-08-12 1988-04-05 Siemens Aktiengesellschaft Circuit arrangement to generate squarewave signals with constant duty cycle
US7098708B2 (en) * 2003-10-14 2006-08-29 Qualcomm, Incorporated Low-power direct digital synthesizer with analog interpolation
US7800419B2 (en) * 2006-12-13 2010-09-21 Atmel Corporation Differential amplitude controlled sawtooth generator
CN102185604A (zh) * 2011-03-01 2011-09-14 苏州聚元微电子有限公司 用于电容触摸的差分检测电路
CN203278773U (zh) * 2012-12-05 2013-11-06 艾尔瓦特集成电路科技(天津)有限公司 方波发生电路、包含该方波发生电路的集成电路、dc/dc转换器和ac/dc转换器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4736118A (en) * 1983-08-12 1988-04-05 Siemens Aktiengesellschaft Circuit arrangement to generate squarewave signals with constant duty cycle
US7098708B2 (en) * 2003-10-14 2006-08-29 Qualcomm, Incorporated Low-power direct digital synthesizer with analog interpolation
US7800419B2 (en) * 2006-12-13 2010-09-21 Atmel Corporation Differential amplitude controlled sawtooth generator
CN102185604A (zh) * 2011-03-01 2011-09-14 苏州聚元微电子有限公司 用于电容触摸的差分检测电路
CN203278773U (zh) * 2012-12-05 2013-11-06 艾尔瓦特集成电路科技(天津)有限公司 方波发生电路、包含该方波发生电路的集成电路、dc/dc转换器和ac/dc转换器

Also Published As

Publication number Publication date
US20140152362A1 (en) 2014-06-05
CN103856186A (zh) 2014-06-11
US8970270B2 (en) 2015-03-03

Similar Documents

Publication Publication Date Title
CN103856186B (zh) 占空比调节电路和调节方法
CN101552563B (zh) 一种开关电源中控制恒流输出的装置及方法
CN102324843B (zh) 一种高精度分段式线性斜坡补偿电路
CN104135151B (zh) 直流转直流转换控制器
CN103166465B (zh) 线输入电压补偿电路
CN100461632C (zh) 负反馈电路及用其实现片内传输线阻抗匹配的方法及装置
CN106208714A (zh) 同步整流开关电源及控制方法
US20150280567A1 (en) Switching regulator
CN204046448U (zh) 交流-直流转换器中的输出电压动态采样电路
CN105449807B (zh) 基于次级控制的充电系统及其次级控制装置
CN102386893B (zh) 一种可调节的方波信号发生电路以及应用其的开关型调节器
CN102360234A (zh) 一种电流控制电路和电流控制方法
CN103701321A (zh) 一种快速瞬态响应buck同步整流DC-DC变换器
CN104422808A (zh) 一种采样电路、开关电源控制电路、开关电源及采样方法
CN203630657U (zh) 稳压电路
CN104679084B (zh) 电压校准电路及低压差线性稳压系统
CN103516203A (zh) 直流对直流控制器与其操作方法
CN102904466A (zh) 开关电源控制器
CN203278773U (zh) 方波发生电路、包含该方波发生电路的集成电路、dc/dc转换器和ac/dc转换器
CN103499733A (zh) 一种高精度电压检测电路及方法
CN102621399A (zh) 基于开关电路的电感值测量方法
CN103378726B (zh) 切换式电源供应器及其控制电路与控制方法
CN102629826B (zh) 开关调节器控制电路以及开关调节器
CN104242629A (zh) 一种具有斜坡补偿功能的低压低功耗 pwm 比较器
CN206962707U (zh) 一种用于同步整流功率变换器的动态补偿控制电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 300457, room 2, building 19, No. 2701-2 West Ring Road, Tanggu economic and Technological Development Zone, Tianjin, China

Applicant after: Dai Luo lattice integrated circuit (Tianjin) Co. Ltd.

Address before: 300457, room 2, building 19, No. 2701-2 West Ring Road, Tanggu economic and Technological Development Zone, Tianjin, China

Applicant before: Eyre watt integrated circuit technology (Tianjin) Co., Ltd.

COR Change of bibliographic data
C14 Grant of patent or utility model
GR01 Patent grant