CN106656107A - Cmos时钟产生器 - Google Patents

Abstract

本发明公开了一种CMOS时钟产生器，其包括电流生成单元、周期信号生成单元、电压负反馈单元及方波信号生成单元；电流生成单元分别与外部电源、周期信号生成单元、电压负反馈单元连接，并为周期信号生成单元、电压负反馈单元提供工作电流；周期信号生成单元还与电压负反馈单元、方波信号生成单元连接，以产生一周期性的斜坡信号；方波信号生成单元还与电压负反馈单元连接，以将周期性的斜坡信号转换成方波信号，并输出时钟信号，电压负反馈单元用以调节周期信号生成单元产生的周期性的斜坡信号的周期大小。本发明的CMOS时钟产生器产生的时钟信号的时钟周期与比较器的延迟无关，降低了温度系数，提高时钟周期的精确度。

Description

CMOS时钟产生器

技术领域

本发明涉及集成电路领域，更具体地涉及一种CMOS时钟产生器。

背景技术

参考图1，现有技术的CMOS时钟产生器由三部分所组成：由MOS管M1、M2、M3，电阻R1所构成的电流生成单元；由MOS管M4、M5、M6、M7、M8、M9,电阻R2，电容C1、C2构成的周期信号生成单元，其中电容C1,C2为规格参数完全相同的电容，其容值均为C。由比较器CMP1，反相器INV1构成的方波生成单元。

在现有技术的CMOS时钟产生器中设流过MOS管M1的电流为I1,则电流I1为：

I1＝Vd1/R1

其中，Vd1为MOS管M1的漏极节点电压。

MOS管M1、M2、M3形成电流镜结构，且可在设计时使它们的尺寸均相同，而流过MOS管M2、M3的电流的大小也为I1。

如图1所示，且PMOS管M4、M6，NMOS管M8的栅极与节点VON相连接，PMOS管M5、M7，NMOS管M9的栅极与节点VOP相连接。该CMOS时钟产生器工作时有两个状态(状态1和状态2)。在状态1时，节点VOP输出电压为高电平，节点VON输出电压为低电平(节点VOP为比较器CMP1的输出端,节点VON为反相器INV1的输出端，如图1所示)。在状态2时，节点VOP为低电平，VON为高电平。在状态1时，MOS管M4、M6、M9导通，MOS管M5、M7、M8关断,电容C1被经过MOS管M2的电流(电流大小为I1)充电，且其电压大小与节点VC1的电压大小相同，电容C2被MOS管M9短接至地(其电压为0)，电阻R2的一节点VR2通过MOS管M6(此时M6为导通状态)与MOS管M3的漏极节点VC2相连，节点VR2的电压大小为I1*R2。节点VC1,VC2分别与比较器CMP1的正、负输入端相连接。因此，在状态1时，由于电容C1被电流I1充电，其电压不断升高，当其电压大小等于I1*R2时，比较器CMP1发生翻转，该CMOS时钟产生器的工作状态由状态1切换至状态2。在状态2时，电容C2被充电，电压升高，当其电压升高至I1*R2时，工作状态又切换回状态1，如此反复，节点VON的电压在高电平和低电平之间周期性地切换，形成输出方波信号，若不考虑反相器INV1的延时，其周期T为：

T＝2*(R2*C+Td)(其中，Td为比较器CMP1的延时)

由上述可知，最终形成的时钟周期与比较器CMP1的延时Td有关。而在CMOS工艺中，比较器的延时会随着温度的变化而发生较大的变化(尤其在低功耗应用下)，且该变化会直接影响时钟周期的大小，降低了生成的时钟周期的精确度。

因此，有必要提供一种改进的CMOS时钟产生器来克服上述缺陷。

发明内容

本发明的目的是提供一种CMOS时钟产生器，本发明的CMOS时钟产生器产生的时钟信号的时钟周期与比较器的延迟无关，规避了不同温度情况下比较器的延迟不同而造成的输出时钟周期不同的问题，降低了温度系数，提高时钟周期的精确度。

为实现上述目的，本发明提供一种CMOS时钟产生器，其包括电流生成单元、周期信号生成单元、电压负反馈单元及方波信号生成单元；所述电流生成单元分别与外部电源、周期信号生成单元、电压负反馈单元连接，并为所述周期信号生成单元、电压负反馈单元提供工作电流；所述周期信号生成单元还与所述电压负反馈单元、方波信号生成单元连接，以产生一周期性的斜坡信号；所述方波信号生成单元还与所述电压负反馈单元连接，以将所述周期性的斜坡信号转换成方波信号，并输出时钟信号，所述电压负反馈单元用以调节所述周期信号生成单元产生的周期性的斜坡信号的周期大小。

较佳地，所述电压负反馈单元包括第一电阻、第一电容及运算放大器；所述第一电阻的一端与所述周期信号生成单元连接，另一端与所述运算放大器的负相输入端连接；所述第一电容一端与所述运算放大器的负相输入端连接，另一端与所述运算放大器的输出端连接；所述运算放大器的正相输入端与所述电流生成单元连接，且所述运算放大器的输出端与所述方波信号生成单元连接。

较佳地，所述电流生成单元包括第一场效应管、第二场效应管、第三场效应管及第二电阻；所述第一场效应管、第二场效应管及第三场效应管的源极均与外部电源连接，且所述第一场效应管、第二场效应管及第三场效应管的栅极均与所述运算放大器的正相输入端连接，所述第一场效应管的栅极与漏极共同连接并与所述第二电阻的一端连接，所述第二电阻的另一端接地；所述第二场效应管与第三场效应管的漏极均与所述周期信号生成单元连接。

较佳地，所述周期信号生成单元包括第四场效应管、第五场效应管、第六场效应管、第七场效应管、第二电容及第三电容，所述第四场效应管、第五场效应管、第六场效应管及第七场效应管的栅极均与所述方波信号生成单元连接，所述第四场效应管的源极与所述第二场效应管的漏极连接，所述第四场效应管的漏极、第六场效应管的漏极、第二电容的一端共同连接并与所述第一电阻的一端连接，所述第五场效应管的漏极、第七场效应管的漏极、第三电容的一端共同连接并与所述第一电阻的一端连接，所述第五场效应管的源极与所述第三场效应管的漏极连接，所述第六场效应管的源极、第七场效应管的源极、第二电容的另一端及所述第三电容的另一端均接地。

较佳地，所述第二电容与第三电容结构参数相同。

较佳地，所述方波信号生成单元包括比较器与反相器，所述运算放大器的输出端、第四场效应管的漏极均与所述比较器的正相输入端连接，所述运算放大器的输出端、第五场效应管的漏极均与所述比较器的负相输入端连接；所述比较器的输出端与所述反相器的输入端连接，且所述比较器的输出端还分别与第五场效应管的栅极、第七场效应管的栅极连接；所述反相器的输出端输出时钟信号，且所述反相器的输出端还分别与第四场效应管的栅极、第六场效应管的栅极连接。

较佳地，所述电压负反馈单元还包括第一开关与第二开关，所述第一开关的两端分别连接所述第一电阻的一端与第四场效应管的漏极，所述第二开关的两端分别连接所述第一电阻的一端与第五场效应管的漏极。

较佳地，所述比较器的输出端的电压控制所述第一开关的开/关，所述反相器的输出端的电压控制所述第二开关的开/关。

较佳地，所述方波信号生成单元还包括第三开关、第四开关、第五开关及第六开关；所述第三开关的两端分别连接所述比较器的正相输入端与运算放大器的输出端；所述第四开关的两端分别连接所述比较器的正相输入端与第四场效应管的漏极；所述第五开关的两端分别连接所述比较器的负相输入端与运算放大器的输出端；所述第六开关的两端分别连接所述比较器的负相输入端与第五场效应管的漏极。

较佳地，所述比较器的输出端的电压控制所述第四开关与第五开关的开/关，所述反相器的输出端的电压控制所述第三开关与第六开关的开/关。

与现有技术相比，本发明的CMOS时钟产生器由于还包括电压负反馈单元，所述电压负反馈单元对所述周期信号生成单元产生的周期性的斜坡信号的周期进行调节，使得所述方波信号生成单元产生的输出时钟信号的周期与比较器的延迟无关，避免了因在不同温度情况下比较器的延迟不同，而造成的输出时钟信号的周期不同的问题，因此降低了输出时钟信号周期的温度系数，提高输出时钟信号周期的精确度。

通过以下的描述并结合附图，本发明将变得更加清晰，这些附图用于解释本发明的实施例。

附图说明

图1为现有技术的CMOS时钟产生器的电路结构图。

图2为本发明CMOS时钟产生器的结构框图。

图3为本发明CMOS时钟产生器的电路结构图。

具体实施方式

现在参考附图描述本发明的实施例，附图中类似的元件标号代表类似的元件。如上所述，本发明提供了一种CMOS时钟产生器，本发明的CMOS时钟产生器产生的时钟信号的时钟周期与比较器的延迟无关，规避了不同温度情况下比较器的延迟不同而造成的输出时钟周期不同的问题，降低了温度系数，提高时钟周期的精确度。

请参考图2，图2为本发明CMOS时钟产生器的结构框图。如图所示，本发明的CMOS时钟产生器包括电流生成单元、周期信号生成单元、电压负反馈单元及方波信号生成单元。所述电流生成单元分别与外部电源VDD、周期信号生成单元、电压负反馈单元连接；所述电流生成单元为周期信号生成单元提供一固定大小的直流充放电电流，且,该充放电电流的大小直接影响周期信号生成单元所生成的信号周期大小，另外电压负反馈单元正常工作所需的偏置电压也是由所述电流生成单元所生成的电流转化而成。所述周期信号生成单元还与所述电压负反馈单元、方波信号生成单元连接，以产生一周期性的斜坡信号，并且将所述周期性的斜坡信号传输至电压负反馈单元和方波信号生成单元；所述方波信号生成单元还与所述电压负反馈单元连接，以将所述周期性的斜坡信号转换成方波信号，并输出时钟信号，另外该时钟信号反馈至周期信号生成单元和电压负反馈单元；所述电压负反馈单元用以调节所述周期信号生成单元产生的信号周期大小，使其周期大小与比较器的延迟无关。

具体地，请再结合参考图3，图3为本发明CMOS时钟产生器的电路结构图。如图所示，所述电压负反馈单元包括第一电阻R1、第一电容C1及运算放大器OP；所述第一电阻R1的一端与所述周期信号生成单元连接，另一端与所述运算放大器OP的负相输入端连接；所述第一电容C1一端与所述运算放大器OP的负相输入端连接，另一端与所述运算放大器OP的输出端连接；所述运算放大器OP的正相输入端与所述电流生成单元连接，且所述运算放大器OP的输出端VF与所述方波信号生成单元连接，在本发明中设定所述运算放大器OP输出端VF的电压为VF；从而所述电压负反馈单元对所述周期信号生成单元产生的斜坡信号的周期进行调节，由于所述斜坡信号的周期与方波信号生成单元产生的方波信号的周期相同，因此降低了输出方波信号(输出时钟信号)的温度系数。

其中，所述电流生成单元包括第一场效应管M1、第二场效应管M2、第三场效应管M3及第二电阻R2；所述第一场效应管M1、第二场效应管M2及第三场效应管M3的源极均与外部电源VDD连接，且在本发明的优选实施例中，所述第一场效应管M1、第二场效应管M2及第三场效应管M3具有相同的参数特征，从而流过所述第一场效应管M1、第二场效应管M2及第三场效应管M3的电流均设定为I1。所述第一场效应管M1、第二场效应管M2、第三场效应管M3的栅极及所述运算放大器OP的正相输入端共同连接并形成节点Vd1，且在本发明中，设定该节点Vd1的电压值为Vd1。所述第一场效应管M1的栅极与漏极共同连接并与所述第二电阻R2的一端连接，即该连接点的电压值也为Vd1，所述第二电阻R2的另一端接地。所述第二场效应管M2与第三场效应管M3的漏极均与所述周期信号生成单元连接；以为所述周期信号生成单元提供相应的工作电流。

另外，所述周期信号生成单元包括第四场效应管M4、第五场效应管M5、第六场效应管M6、第七场效应管M7、第二电容C2及第三电容C3。其中，所述第二电容C2与第三电容C3结构参数相同。所述第四场效应管M4、第五场效应管M5、第六场效应管M6及第七场效应管M7的栅极均与所述方波信号生成单元连接，以将所述周期信号生成单元产生的周期性的斜坡信号输入至所述方波信号生成单元。所述第四场效应管M4的源极与所述第二场效应管M2的漏极连接，从而所述第二场效应管M2的电流I1输入至所述第四场效应管；所述第四场效应管M4的漏极、第六场效应管M6的漏极、第二电容C2的一端共同连接并形成节点VC1，使得所述第二场效应管M2的电流I1可对所述第二电容C2充电，且在本发明中设定所述节点VC1的电压值为VC1，所述节点VC1还与所述第一电阻R1的一端连接。所述第五场效应管M5的漏极、第七场效应管M7的漏极、第三电容C3的一端共同连接并形成节点VC2，所述节点VC2还与所述第一电阻R1的一端连接，使得所述第三场效应管M3的电流I1可通过所述第五场效应管M5对所述第三电容C3充电；且在本发明中设定所述节点VC2的电压值为VC2。所述第五场效应管M5的源极与所述第三场效应管M3的漏极连接，所述第六场效应管M6的源极、第七场效应管M7的源极、第二电容C2的另一端及所述第三电容C3的另一端均接地。

再有，所述方波信号生成单元包括比较器CMP与反相器INV，所述运算放大器OP的输出端VF、第四场效应管M4的漏极均与所述比较器CMP的正相输入端连接，也即节点VF与节点VC1均与所述比较器CMP的正相输入端连接；所述运算器OP的输出端VF、第五场效应管M5的漏极均与所述比较器CMP的反相输入端连接,也即节点VF与节点VC2均与所述比较器CMP的反相输入端连接；所述比较器CMP的输出端VOP与所述反相器INV的输入端连接，且所述比较器CMP的输出端VOP还分别与第五场效应管M5的栅极、第七场效应管M7的栅极连接。所述反相器INV的输出端VON输出时钟信号，且所述反相器INV的输出端还分别与第四场效应管M4的栅极、第六场效应管M6的栅极连接。

作为本发明的优选实施方式，所述电压负反馈单元还包括第一开关S1与第二开关S2。所述第一开关S1的两端分别连接所述第一电阻R1的一端与第四场效应管M4的漏极，也即为节点VC1；另外，所述比较器CMP的输出端VOP的电压控制所述第一开关S1的开/关，且在本发明中，当所述比较器CMP的输出端VOP的电压为高电平时，所述第一开关S1闭合；从而可通过调节所述比较器CMP的输出端VOP的电压而控制所述第一开关S1的闭合或断开，进而控制所述第一电阻R1与所述节点VC1连接或断开连接，也即是控制所述电压负反馈单元与所述节点VC1连接或断开连接。所述第二开关S2的两端分别连接所述第一电阻R1的一端与第五场效应管M5的漏极，也即为节点VC2；另外，所述反相器INV的输出端VON的电压控制所述第二开关S2的开/关，且在本发明中，当所述反相器INV的输出端VON的电压为高电平时，所述第二开关S2闭合；从而可通过调节所述反相器INV的输出端VON的电压而控制所述第二开关S2的闭合或断开，进而控制所述第一电阻R1与所述节点VC2连接或断开连接，也即是控制所述电压负反馈单元与所述节点VC2连接或断开连接。

作为本发明的优选实施方式，再有，所述方波信号生成单元还包括第三开S3关、第四开关S4、第五开关S5及第六开关S6。所述第三开关S3的两端分别连接所述比较器CMP的正相输入端与运算放大器OP的输出端VF；所述第四开关S4的两端分别连接所述比较器CMP的正相输入端与第四场效应管M4的漏极，也即节点VC1；所述第五开关S5的两端分别连接所述比较器CMP的反相输入端与运算放大器OP的输出端VF；所述第六开关S6的两端分别连接所述比较器CMP的反相输入端与第五场效应管M5的漏极，也即节点VC2。所述比较器CMP的输出端VOP的电压控制所述第四开关S4与第五开关S5的开/关，所述反相器INV的输出端VON的电压控制所述第三开关S3与第六开关S6的开/关。与上述第一开关S1及第二开关S2相同地，所述第三开S3关、第四开关S4、第五开关S5及第六开关S6均在其控制端的电压为高电平时闭合，具体不再细述。

请再结合参考图2与图3，描述本发明CMOS时钟产生器的工作原理：

本发明CMOS时钟产生器可工作在两个状态，状态1和状态2。当工作于状态1时，比较器CMP的输出端VOP的电压为高电平，而反相器INV的输出端VON的电压为低电平。当工作于状态2时，比较器CMP的输出端VOP的电压为低电平，而反相器INV的输出端VON的电压为高电平。整个电路的工作状态会在状态1和状态2之间周期切换。

假设在初始状态时，电路处于状态1，此时第四场效应管M4与第七场效应管M7导通，第五场效应管M5与第六场效应管M6截止，第一开关S1、第四开关S4、第五开关S5闭合，第二开关S2、第三开关S3、第六开关S6断开，则，节点VC1同时与所述电压负反馈单元及比较器CMP的正相输入端连接，运算放大器OP的输出端VF与比较器CMP的负相输入端连接；此时，第二电容C2被充电，比较器CMP正、负输入端分别与第二电容C2的一端(节点VC1)和运算放大器OP输出端VF相连接。当第二电容C2一端电压大小(VC1的大小)被充电至VF时，比较器CMP发生翻转，电路状态进入状态2。进入状态2后，所述第四场效应管M4与第七场效应管M7截止，第五场效应管M5与第六场效应管M6导通，第一开关S1、第四开关S4、第五开关S5断开，第二开关S2、第三开关S3、第六开关S6闭合，则，节点VC2同时与所述电压负反馈单元及比较器CMP的负相输入端连接，运算放大器OP的输出端VF与比较器CMP的正相输入端连接；此时，所述第三电容C3被充电，第二电容C2电压被置零，当第三电容C3的电压被充电至VF时整个电路再次进入状态1，从而形成周期振荡。

将该电路的振荡周期记为T，状态1和状态2的持续时间均为T/2,且所述第二电容C2与第三电容C3为相同的大小，其容值设定均为C。设在状态2刚好转化为状态1的时刻为t＝0(t为时间),那么第二电容C2一端电压VC1满足以下关系:

另外，所述电压反馈单元使得所述运算放大器OP的正、负输入端电压相等。另外由于第一电容C1对于直流信号为断路，第一电阻R1两端的电压信号的直流分量相等。在状态1时，第一电阻R1一端节点的电压为VC1,因此可以得到以下关系：

从而可以求解出T＝4*R2*C。因此本发明的时钟生成单元所产生的时钟周期只与第二电阻R2和第二电容C2(或第三电容C3)的大小有关，与比较器CMP的延迟无关，从而避免了因在不同温度情况下比较器的延迟不同，而造成的输出时钟信号的周期不同的问题，因此降低了输出时钟信号周期的温度系数，提高了输出时钟信号周期的精确度。

以上结合最佳实施例对本发明进行了描述，但本发明并不局限于以上揭示的实施例，而应当涵盖各种根据本发明的本质进行的修改、等效组合。

Claims (10)

1.一种CMOS时钟产生器，其特征在于，包括电流生成单元、周期信号生成单元、电压负反馈单元及方波信号生成单元；所述电流生成单元分别与外部电源、周期信号生成单元、电压负反馈单元连接，并为所述周期信号生成单元、电压负反馈单元提供工作电流；所述周期信号生成单元还与所述电压负反馈单元、方波信号生成单元连接，以产生一周期性的斜坡信号；所述方波信号生成单元还与所述电压负反馈单元连接，以将所述周期性的斜坡信号转换成方波信号，并输出时钟信号，所述电压负反馈单元用以调节所述周期信号生成单元产生的周期性的斜坡信号的周期大小。

2.如权利要求1所述的CMOS时钟产生器，其特征在于，所述电压负反馈单元包括第一电阻、第一电容及运算放大器；所述第一电阻的一端与所述周期信号生成单元连接，另一端与所述运算放大器的负相输入端连接；所述第一电容一端与所述运算放大器的负相输入端连接，另一端与所述运算放大器的输出端连接；所述运算放大器的正相输入端与所述电流生成单元连接，且所述运算放大器的输出端与所述方波信号生成单元连接。

3.如权利要求2所述的CMOS时钟产生器，其特征在于，所述电流生成单元包括第一场效应管、第二场效应管、第三场效应管及第二电阻；所述第一场效应管、第二场效应管及第三场效应管的源极均与外部电源连接，且所述第一场效应管、第二场效应管及第三场效应管的栅极均与所述运算放大器的正相输入端连接，所述第一场效应管的栅极与漏极共同连接并与所述第二电阻的一端连接，所述第二电阻的另一端接地；所述第二场效应管与第三场效应管的漏极均与所述周期信号生成单元连接。

4.如权利要求3所述的CMOS时钟产生器，其特征在于，所述周期信号生成单元包括第四场效应管、第五场效应管、第六场效应管、第七场效应管、第二电容及第三电容，所述第四场效应管、第五场效应管、第六场效应管及第七场效应管的栅极均与所述方波信号生成单元连接，所述第四场效应管的源极与所述第二场效应管的漏极连接，所述第四场效应管的漏极、第六场效应管的漏极、第二电容的一端共同连接并与所述第一电阻的一端连接，所述第五场效应管的漏极、第七场效应管的漏极、第三电容的一端共同连接并与所述第一电阻的一端连接，所述第五场效应管的源极与所述第三场效应管的漏极连接，所述第六场效应管的源极、第七场效应管的源极、第二电容的另一端及所述第三电容的另一端均接地。

5.如权利要求4所述的CMOS时钟产生器，其特征在于，所述第二电容与第三电容结构参数相同。

6.如权利要求4所述的CMOS时钟产生器，其特征在于，所述方波信号生成单元包括比较器与反相器，所述运算放大器的输出端、第四场效应管的漏极均与所述比较器的正相输入端连接，所述运算放大器的输出端、第五场效应管的漏极均与所述比较器的负相输入端连接；所述比较器的输出端与所述反相器的输入端连接，且所述比较器的输出端还分别与第五场效应管的栅极、第七场效应管的栅极连接；所述反相器的输出端输出时钟信号，且所述反相器的输出端还分别与第四场效应管的栅极、第六场效应管的栅极连接。

7.如权利要求6所述的CMOS时钟产生器，其特征在于，所述电压负反馈单元还包括第一开关与第二开关，所述第一开关的两端分别连接所述第一电阻的一端与第四场效应管的漏极，所述第二开关的两端分别连接所述第一电阻的一端与第五场效应管的漏极。

8.如权利要求7所述的CMOS时钟产生器，其特征在于，所述比较器的输出端的电压控制所述第一开关的开/关，所述反相器的输出端的电压控制所述第二开关的开/关。

9.如权利要求6所述的CMOS时钟产生器，其特征在于，所述方波信号生成单元还包括第三开关、第四开关、第五开关及第六开关；所述第三开关的两端分别连接所述比较器的正相输入端与运算放大器的输出端；所述第四开关的两端分别连接所述比较器的正相输入端与第四场效应管的漏极；所述第五开关的两端分别连接所述比较器的负相输入端与运算放大器的输出端；所述第六开关的两端分别连接所述比较器的负相输入端与第五场效应管的漏极。

10.如权利要求9所述的CMOS时钟产生器，其特征在于，所述比较器的输出端的电压控制所述第四开关与第五开关的开/关，所述反相器的输出端的电压控制所述第三开关与第六开关的开/关。