CN107870649A - 基准电压电路与集成电路 - Google Patents

基准电压电路与集成电路 Download PDF

Info

Publication number
CN107870649A
CN107870649A CN201711380193.8A CN201711380193A CN107870649A CN 107870649 A CN107870649 A CN 107870649A CN 201711380193 A CN201711380193 A CN 201711380193A CN 107870649 A CN107870649 A CN 107870649A
Authority
CN
China
Prior art keywords
circuit
pmos
electronic switch
main body
energy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711380193.8A
Other languages
English (en)
Other versions
CN107870649B (zh
Inventor
胡术云
崔瑜强
毕磊
毕超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fortior Technology Shenzhen Co Ltd
Original Assignee
Fortior Technology Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fortior Technology Shenzhen Co Ltd filed Critical Fortior Technology Shenzhen Co Ltd
Priority to CN201711380193.8A priority Critical patent/CN107870649B/zh
Publication of CN107870649A publication Critical patent/CN107870649A/zh
Application granted granted Critical
Publication of CN107870649B publication Critical patent/CN107870649B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开一种基准电压电路以及集成电路；基准电压电路包括启动电路、主体电路、过冲保护电路；主所述启动电路在启动后预设时间关闭；主体电路在所述启动电路的触发下启动，输出基准电压；过冲保护在所述启动电路启动时，关闭所述主体电路的输出；在所述启动电路关闭后，开启所述主体电路的输出。因此本发明技术方案通过一方面为主体电路稳定电路的状态提供了缓冲时间，另一方面在主体电路的电路状态不稳定时，关闭主体电路输出电压，避免其输出的电压对下级电路造成损害，因此，本发明技术方案提高了所述基准电压电路输出电压的稳定性，使该基准电压电路的适用性更强。

Description

基准电压电路与集成电路
技术领域
本发明涉及集成电路领域，特别涉及一种基准电压电路与集成电路。
背景技术
在目前的电子电路系统中，需要用于为其他功能电路提供电压的基准电压，该基准电压源优选与温度参数、电源电压、工艺变化不相关；而带隙基准电路就是这样一种产生与温度无关的基准电压电路。此类基准电路一般是由两种温度系数相反的项相抵消，产生近乎于零的温度系数。
传统的基准电路在启动后会产生过冲现象，如图1和图2所示，其中图1中的R10、R20为电阻，VDD为电源，EA为运算放大器；图3给出了图1的输出端VOUT输出的电压波形，可以看出在输出电压稳定之前会有一幅度较大的过冲出现。这是由于电路内部节点电压还未达到稳态所致。但是这个过冲现象，会造成其输出的电源电压也发生过冲现象，严重时会由于电压过冲较大而烧毁数字电路。
发明内容
本发明的主要目的是提出一种基准电压电路与集成电路，旨在防止基准电路的输出电压过冲。
为实现上述目的，本发明提出的一种基准电压电路，包括：
启动电路，与第一电源连接，所述启动电路在启动后预设时间关闭；
主体电路，与所述启动电路电连接，用以在所述启动电路的触发下启动，输出基准电压；
过冲保护电路，与所述启动电路电连接；所述过冲保护电路在所述启动电路启动时，关闭所述主体电路的输出；在所述启动电路关闭后，开启所述主体电路的输出。
优选地，所述启动电路包括触发端、第一电子开关、第二电子开关、第三电子开关以及第一储能元件；
所述触发端与第一电子开关、以及第三电子开关电连接，所述第三电子开关与所述主体电路电连接；所述触发端输入所述第一电源的电源信号，以控制所述第一电子开关以及所述第三电子开关工作，从而控制所述主体电路启动；
所述第一储能元件、所述第三电子开关和第二电子开关相互电连接，所述第三电子开关工作时，控制所述第一储能元件充电，在所述第一储能元件的充电电压达到预设电压值时，控制所述第二电子开关导通；
所述第二电子开关与所述第一电子开关电连接，当所述第二电子开关导通时，所述第一电子开关关闭，以关闭所述启动电路。
优选地，所述触发端经过所述第一电阻与所述第一电源连接；所述第一电子开关为第一NMOS管、第二电子开关为第二NMOS管，所述第三电子开关为第一PMOS管；
所述第一电阻的第一端与电源连接，所述第一电阻的第二端与所述第一NMOS管的栅极连接，所述第一NMOS管的源极接地，所述第一NMOS管的漏极与所述第一PMOS管的栅极连接，所述第一PMOS管的源极与第二电源连接，所述第一PMOS管的漏极与所述第一储能元件的第一端连接，所述第一储能元件的第二端接地；
所述第一储能元件的第一端与所述第二NMOS管的栅极连接，所述第二NMOS管的源极接地，且所述第二NMOS管的漏极与所述第一电阻的第二端、所述第一NMOS管的栅极互连。
优选地，所述第一储能元件为带寄生电容的第三NMOS管，且所述第三NMOS管的栅极与其自身栅极、以及第二NMOS管的栅极、第一PMOS管的漏极连接，所述第三NMOS管的漏极接地。
优选地，所述过冲保护电路包括第五电子开关、第六电子开关、第七电子开关、第二储能元件、以及用于控制所述主体电路输出的开关模块；所述第二储能元件与所述开关模块连接，以控制所述开关模块的状态；
所述第五电子开关与所述启动电路以及所述主体电路电连接；在所述启动电路开启时，所述第五电子开关工作，以关闭所述主体电路的输出；
所述第六电子开关与所述启动电路、以及第二储能元件电连接；在所述启动电路开启时，控制所述第二储能元件放电；
所述第七电子开关与所述主体电路、以及所述第二储能元件电连接；在所述启动电路关闭时，控制所述第二储能元件充电，且在所述第二储能元件的充电电压到预设电压值后，控制所述开关模块导通，以开启所述主体电路的输出。
优选地，所述第五电子开关为第四NMOS管，第六电子开关为第五NMOS管，第七电子开关为第二PMOS管；
所述开关模块包括反相器和第三PMOS管；所述启动电路具有触发端，且所述启动电路包括第一电阻，所述触发端经过所述第一电阻与电源连接；
所述第四NMOS管的栅极与所述启动电路的触发端连接，其源极接地，漏极与所述主体电路的输出端连接；所述第五NMOS管的栅极与所述触发端连接，其源极接地，其漏极与所述第二储能元件的第一端连接；
所述主体电路包括电流镜，所述第二PMOS管是所述电流镜的镜像，所述第二PMOS管的栅极与所述的电流镜栅极连接；第二PMOS管的源极与第三电源连接，第二PMOS管的漏极与所述第二储能元件的第一端连接；
所述第二储能元件的第一端与所述反向器的输入端连接，所述反相器的输出端所述第三PMOS管的栅极连接，所述第三PMOS管的源极与所述的电流镜的漏极连接，所述第三PMOS管的漏极为所述主体电路的输出端。
优选地，所述第二储能元件为带寄生电容的第六NMOS管，所述第六NMOS管的栅极与所述第二PMOS管的漏极连接，所述第六NMOS管的漏极和源极均接地。
优选地，所述主体电路为带隙电路，所述主体电路包括运算放大器、电流镜、第二电阻、可调电阻、第四PMOS管、第一PNP管、第二PNP管以及第三PNP管；所述的电流镜包括第五PMOS管、第六PMOS管、第七PMOS管；
所述第五PMOS管、第六PMOS管、第七PMOS管的源极均与电源连接，且为所述电流镜的源极；所述第五PMOS管、第六PMOS管、第七PMOS管的栅极均与所述第一PMOS管的栅极、所述运算放大器的输出端、以及第四PMOS管的栅极连接，且为所述电流镜的栅极；所述第四PMOS管的漏极和源极均与第二电源连接；
所述第五PMOS管的漏极与所述的运算放大器正输入端、第二电阻的第一端互连，所述第六PMOS管的漏极与所述的运算放大器负输入端、第二PNP管的发射极连接，第二PNP管的集电极和基极接地；所述的第七PMOS管漏极与所述可调电阻的第一端连接，所述可调电阻的第二端与所述第三PNP管的发射极连接，第三PNP管的集电极和基极接地；所述可调电阻的第一端为所述主体电路的输出端；
所述第二电阻的第二端与所述第一PNP管的发射极连接，第一PNP管的集电极和基极接地。
优选地，所述运算放大器为单级折叠运算放大器。
本发明还提出一种集成电路，包括所述的基准电压电路。
本发明技术方案通过控制所述启动电路启动，继而在启动电路的触发下，使得所述主体电路启动，同时由于主体电路在启动初期输出的电压稳定性较差，因此在主体电路启动的同时，通过控制过冲保护电路，以关闭主体电路的输出，从而为主体电路建立稳定的输出电压提供缓冲时间；在预设时间后，所述启动电路关闭，所述过冲保护电路开启所述主体电路的输出，此时所述主体电路输出的电压已经稳定，因此本发明技术方案通过一方面为主体电路稳定电路的状态提供了缓冲时间，另一方面在主体电路的电路状态不稳定时，关闭主体电路输出电压，避免其输出的电压对下级电路造成损害，因此，本发明技术方案通过电路结构设置，实现了待主体电路的电路状态稳定后再输出电压的控制策略，提高了所述基准电压电路输出电压的稳定性，使该基准电压电路的适用性更强。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
图1为现有技术中基准电路输出电路的电路结构示意图；
图2为图1中基准电路输出电路输出电压的曲线图；
图3为本发明基准电压电路的电路结构框图；
图4为本发明基准电压电路的一实施例的电路结构示意图。
附图标号说明：
标号 名称 标号 名称
10 启动电路 M10 第四PMOS管
20 主体电路 M11 第五PMOS管
30 过冲保护电路 M12 第六PMOS管
M1 第一电子开关 M13 第七PMOS管
M2 第二电子开关 R1 第一电阻
M3 第三电子开关 R2 第一电阻
M4 第一储能元件 R3 可调电阻
M5 第五电子开关 Q1 第一PNP管
M6 第六电子开关 Q2 第二PNP管
M7 第七电子开关 Q3 第三PNP管
M8 第二储能元件 OP1 运算放大器
A1 反相器 VREF 主体电路输出端
M9 第三PMOS管
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明，若本发明实施例中有涉及方向性指示(诸如上、下、左、右、前、后……)，则该方向性指示仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
另外，若本发明实施例中有涉及“第一”、“第二”等的描述，则该“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。
本发明提出一种基准电压电路，其输出电压具有较高的稳定性。请参阅图3和图4，所述基准电压电路包括启动电路10、主体电路20以及过冲保护电路30。所述主体电路20用于产生基准电压，所述启动电路10用于触发所述主体电路20的启动，所述过冲保护电路30用于控制所述主体电路20的输出，用于待主体电路20的电路状态稳定后，控制所述主体电路20的输出基准电压。具体地，所述启动电路10与第一电源VCC连接，所述启动电路10在启动后预设时间关闭；所述主体电路20与所述启动电路10电连接，以在所述启动电路10的触发下启动，启动后的主体电路20开始建立各个节点电压，图4中为主体电路输出端VREF，即从该端口输出基准电压。所述过冲保护电路30与所述启动电路10电连接；所述过冲保护电路30在所述启动电路10启动时，关闭所述主体电路20的输出；在所述启动电路10关闭后，开启所述主体电路20的输出。具体地，所述过冲保护电路30包括与所述启动电路10电连接的状态控制电路，以及控制所述主体电路20输出的输出控制电路；所述状态控制电路在所述启动电路10启动时，控制所述输出控制电路关闭所述主体电路20的输出；且在所述启动电路10关闭后，控制所述输出控制电路开启所述主体电路20的输出。
本发明技术方案通过控制所述启动电路10启动，继而在启动电路10的触发下，使得所述主体电路20启动，同时由于主体电路20在启动初期输出的电压稳定性较差，因此在主体电路20启动的同时，通过控制过冲保护电路30，以关闭主体电路20的输出，从而为主体电路20建立稳定的输出电压提供缓冲时间；在预设时间后，所述启动电路10关闭，所述过冲保护电路30开启所述主体电路20的输出，此时所述主体电路20输出的电压已经稳定，因此本发明技术方案通过一方面为主体电路20稳定电路的状态提供了缓冲时间，另一方面在主体电路20的电路状态不稳定时，关闭主体电路20输出电压，避免其输出的电压对下级电路造成损害，因此，本发明技术方案通过电路结构设置，实现了待主体电路20的电路状态稳定后再输出电压的控制策略，提高了所述基准电压电路输出电压的稳定性，使该基准电压电路的适用性更强。
请参阅图4，本方案中，可以采用分立元件搭建所述启动电路10；为了提高所述基准电压电路在集成电路中的应用性，所述启动电路10中的元器件为集成电路形式。优选地，所述启动电路10具有触发端，第一电子开关M1、第二电子开关M2、第三电子开关M3以及第一储能元件M4；所述第三电子开关M3与所述主体电路20电连接，用于控制主体电路20的启动；所述触发端与第一电子开关M1、以及第三电子开关M3电连接，所述触发端通过控制所述第一电子开关M1，以控制所述第三电子开关M3工作，进而控制所述主体电路20启动；所述第一储能元件M4与所述第三电子开关M3、以及第二电子开关M2电连接，在所述第三电子开关M3工作后，控制所述第一储能元件M4充电；以在所述第一储能元件M4的充电电压达到预设值电压值后，控制所述第二电子开关M2导通；所述第二电子开关M2与所述第一电子开关M1电连接，当所述第二电子开关M2导通时，所述第一电子开关M1关闭，以关闭所述启动电路10。可以看出，所述第一储能元件M4从开始充电至其充电电压达到预设值的时间，即为所述主体电路20提供了第一缓冲时间。
可以理解的是，上述电子开关可以使用三极管、FET、MOS管等。本方案中，由于MOS管的导通电阻较小，且体积较小，便于使用在集成电路中，因此本方案中的电子开关优选采用MOS管。具体地，所述触发端经过所述第一电阻R1与所述第一电源VCC连接；所述第一电子开关M1为第一NMOS管、第二电子开关M2为第二NMOS管，所述第三电子开关M3为第一PMOS管；所述第一电阻R1的第一端与电源连接，所述第一电阻R1的第二端与所述第一NMOS管的栅极连接，第一NMOS管的源极接地，第一NMOS管的漏极与所述第一PMOS管的栅极连接，所述第一PMOS管的源极与第二电源连接，所述第一PMOS管的漏极与所述第一储能元件M4的第一端连接，所述第一储能元件M4的第二端接地；所述第一储能元件M4的第一端与所述第二NMOS管的栅极连接，所述第二NMOS管的源极接地，且所述第二NMOS管的漏极与所述第一电阻R1的第二端、所述第一NMOS管的栅极互连。
在上述实施例中，所述第一电源VCC、第二电源均为直流电源，且所述第一电源VCC可以为所述第二电源。所述第一电阻R1为上拉电阻，本领域技术人员可以理解的是，根据所述启动电路10的设计构思，所述第一电子开关M1、第二电子开关M2、第三电子开关M3以及第一储能元件M4的连接关系可以做相关变换。本方案中的所述第一储能元件M4可以为电容，二极管等储能元件，本方案中所述第一储能元件M4优选为带寄生电容的第三NMOS管，且所述第三NMOS管的栅极与其自身栅极、以及第二NMOS管的栅极、第一PMOS管的漏极连接，所述第三NMOS管的漏极接地。
所述启动电路10的电路原理如下：所述的启动电路10在上电或使能后开始工作，使第一NMOS管的栅极电压高于MOS管的导通电压，第一NMOS管导通后使第一PMOS管的栅极电压拉低到地电位，从而触发主体电路20各个节点电压进行建立。由于第一PMOS管的导通使得第三NMOS管M4的漏极电压升高直至高于MOS管导通电压时，使第二NMOS管开启，继而使得第一NMOS管的栅极电位拉低至地电位，则第一NMOS管关断，即启动电路10关闭。
本方案中的所述过冲保护电路30包括第五电子开关M5、第六电子开关M6、第七电子开关M7、第二储能元件M8、以及用于控制所述主体电路20输出的开关模块；所述第二储能元件M8的第一端与所述开关模块连接，以控制所述开关模块的状态，继而控制所述主体电路20的输出。所述第五电子开关M5与所述启动电路10以及所述主体电路20的输出端电连接，以在所述启动电路10开启时，所述第五电子开关M5关闭所述主体电路20的输出；所述第六电子开关M6与所述启动电路10、以及第二储能元件M8电连接，以在所述启动电路10开启时，控制所述第二储能元件M8的放电/接地；所述第七电子开关M7与所述主体电路20、以及所述第二储能元件M8电连接，以在所述启动电路10关闭时，控制所述第二储能元件M8充电，以在所述第二储能元件M8充电电压到预设电压值后，控制所述开关模块导通，以开启所述主体电路20的输出。
本领域技术人员可以理解的是，根据所述过冲保护电路30的设计构思，所述第四电子开关、第五电子开关M5、第六电子开关M6、第七电子开关M7、第二储能元件M8以及开关模块的连接关系可以做相关变换。能够理解的是，所述第四电子开关、第五电子开关M5、第六电子开关M6、第七电子开关M7、第二储能元件M8构成了所述状态控制电路，所述开关模块为输出控制电路。本方案中的所述第二储能元件M8可以为电容，二极管储能元件，本方案中所述第二储能元件优选为第六NMOS管，所述第六NMOS管的栅极与所述第二PMOS管的漏极连接，所述第六NMOS管的漏极和源极均接地。
可以理解的是，上述电子开关可以使用三极管、FET、MOS管等。本方案中，由于MOS管的导通电阻较小，且体积较小，便于使用在集成电路中，因此本方案中的电子开关优选采用MOS管。具体地，所述第五电子开关M5为第四NMOS管、第六电子开关M6为第五NMOS管、第七电子开关M7为第二PMOS管；所述开关模块包括反相器A1和第三PMOS管；所述启动电路10具有触发端，且所述启动电路10包括第一电阻R1，所述触发端经过所述第一电阻R1与电源连接；所述第四NMOS管的栅极与所述启动电路10的触发端连接，其源极接地，漏极与所述主体电路20的输出端连接；所述第五NMOS管的栅极与所述触发端连接，其源极接地，其漏极与所述第二储能元件M8的第一端连接；所述主体电路20包括电流镜，所述第二PMOS管是所述电流镜的镜像，所述第二PMOS管的栅极与所述的电流镜栅极连接；第二PMOS管的源极与第三电源连接，第二PMOS管的漏极与所述第二储能元件M8的第一端连接；所述第二储能元件M8的第一端与所述反向器的输入端连接，所述反相器A1的输出端所述第三PMOS管的栅极连接，所述第三PMOS管的源极与所述的电流镜的漏极连接，所述第三PMOS管的漏极为所述主体电路20的输出端。
在此需要解释的，所述电流镜为本领域技术人员所熟知的电路结构，因此，由于主体电路20启动后，其电流镜内必然会有电流，因此作为该电流镜镜像的所述第二PMOS管处于导通状态，且其内部有电流通过，该电流用于为第六NMOS管M8的栅极充电。
所述过冲保护电路30的电路原理如下：当启动电路10上电或使能后，第四NMOS管、第五NMOS管均会导通。第四NMOS管的导通会将主体电路20的输出拉低为地电压，所述第五NMOS管的导通会将第六NMOS管(M8)的栅极电压拉低为地电压，此时经过反相器A1反向后加在第三PMOS管栅极的高电位迫使第三PMOS管关闭，此时主体电路20的输出处于关闭状态。当启动电路10关闭后，第二PMOS管开始为第三PMOS管充电，在此过程中，主体电路20的工作状态逐渐达到稳定。当第六NMOS管栅极的电压升高达到至反相器A1的翻转阈值电压后，第三PMOS管开启，此时主体电路20的输出端开启，以输出平稳的输出基准电压。可以看出，在所述主体电路20关闭后，所述第六NMOS管栅极被充电达到反相器A1的翻转阈值电压时的时间即为所述主体电路20提供了第二缓冲时间。
本方案中的主体电路20可以是任何具有产生基准电压功能的电路。本方案中，所述主体电路20为带隙电路，所述主体电路20包括运算放大器OP1，电流镜，第二电阻R2，可调电阻R3，第四PMOS管M10，第一PNP管Q1、第二PNP管Q2以及第三PNP管Q3；所述的电流镜包括第五PMOS管M11，第六PMOS管M12，第七PMOS管M13；所述运算放大器OP1为单级折叠运算放大器OP1。
所述第五PMOS管M11，第六PMOS管M12，第七PMOS管M13的源极均与电源连接，且为所述电流镜的源极；所述第五PMOS管M11，第六PMOS管M12，第七PMOS管M13的栅极均与所述第一PMOS管的栅极、所述运算放大器OP1的输出端、以及第四PMOS管M10的栅极连接，且为所述电流镜的栅极；所述第四PMOS管M10的漏极和源极均与第二电源连接；所述第五PMOS管M11，第六PMOS管M12，第七PMOS管M13的漏极为所述电流镜的漏极。所述第五PMOS管M11的漏极与所述的运算放大器OP1正输入端、第二电阻R2的第一端互连，所述第六PMOS管M12的漏极与所述的运算放大器OP1负输入端、第二PNP管Q2的发射极连接，第二PNP管Q2的集电极和基极接地；所述的第七PMOS管M13漏极与所述可调电阻R3的第一端连接，所述可调电阻R3的第二端与所述第三PNP管Q3的发射极连接，第三PNP管Q3的集电极和基极接地；所述可调电阻R3的第一端为所述主体电路20的输出端；所述第二电阻R2的第二端与所述第一PNP管Q1的发射极连接，第一PNP管Q1的集电极和基极接地。
依据电路图可以推得基准输出电压为：其中，VT＝kT/q，其中R1为第二电阻R2的阻值，R2为所述可调电阻R3的阻值，I为流过电阻第二电阻R2的电流，VBE3为第三PNP管Q3的基极-发射极电压，k为玻尔兹曼常数，q为电子电荷量。其中，VBE3具有负的温度系数，而VT具有正的温度系数，因此对项取合理的数值即可使两种相反的温度系数相抵消，得到与温度无关的基准电压。
本发明还提出一种集成电路，包括所述的基准电压电路。在此不限定所述集成电路的功能，所述基准电压电路的具体结构参照上述实施例，由于所述集成电路采用了上述所有实施例的全部技术方案，因此至少具有上述实施例的技术方案所带来的所有有益效果，在此不再一一赘述。
以上所述仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是在本发明的发明构思下，利用本发明说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本发明的专利保护范围内。

Claims (10)

1.一种基准电压电路，其特征在于，包括：
启动电路，与第一电源连接，所述启动电路在启动后预设时间关闭；
主体电路，与所述启动电路电连接，用以在所述启动电路的触发下启动，输出基准电压；
过冲保护电路，与所述启动电路电连接；所述过冲保护电路在所述启动电路启动时，关闭所述主体电路的输出；在所述启动电路关闭后，开启所述主体电路的输出。
2.如权利要求1所述的基准电压电路，其特征在于，所述启动电路包括触发端、第一电子开关、第二电子开关、第三电子开关以及第一储能元件；
所述触发端与第一电子开关、以及第三电子开关电连接，所述第三电子开关与所述主体电路电连接；所述触发端输入所述第一电源的电源信号，以控制所述第一电子开关以及所述第三电子开关工作，从而控制所述主体电路启动；
所述第一储能元件、所述第三电子开关和第二电子开关相互电连接，所述第三电子开关工作时，控制所述第一储能元件充电，在所述第一储能元件的充电电压达到预设电压值时，控制所述第二电子开关导通；
所述第二电子开关与所述第一电子开关电连接，当所述第二电子开关导通时，所述第一电子开关关闭，以关闭所述启动电路。
3.如权利要求2所述的基准电压电路，其特征在于，所述触发端经过所述第一电阻与所述第一电源连接；所述第一电子开关为第一NMOS管、第二电子开关为第二NMOS管，所述第三电子开关为第一PMOS管；
所述第一电阻的第一端与电源连接，所述第一电阻的第二端与所述第一NMOS管的栅极连接，所述第一NMOS管的源极接地，所述第一NMOS管的漏极与所述第一PMOS管的栅极连接，所述第一PMOS管的源极与第二电源连接，所述第一PMOS管的漏极与所述第一储能元件的第一端连接，所述第一储能元件的第二端接地；
所述第一储能元件的第一端与所述第二NMOS管的栅极连接，所述第二NMOS管的源极接地，且所述第二NMOS管的漏极与所述第一电阻的第二端、所述第一NMOS管的栅极互连。
4.如权利要求3所述的基准电压电路，其特征在于，所述第一储能元件为带寄生电容的第三NMOS管，且所述第三NMOS管的栅极与其自身栅极、以及第二NMOS管的栅极、第一PMOS管的漏极连接，所述第三NMOS管的漏极接地。
5.如权利要求1所述的基准电压电路，其特征在于，所述过冲保护电路包括第五电子开关、第六电子开关、第七电子开关、第二储能元件、以及用于控制所述主体电路输出的开关模块；所述第二储能元件与所述开关模块连接，以控制所述开关模块的状态；
所述第五电子开关与所述启动电路以及所述主体电路电连接；在所述启动电路开启时，所述第五电子开关工作，以关闭所述主体电路的输出；
所述第六电子开关与所述启动电路、以及第二储能元件电连接；在所述启动电路开启时，控制所述第二储能元件放电；
所述第七电子开关与所述主体电路、以及所述第二储能元件电连接；在所述启动电路关闭时，控制所述第二储能元件充电，且在所述第二储能元件的充电电压到预设电压值后，控制所述开关模块导通，以开启所述主体电路的输出。
6.如权利要求5所述的基准电压电路，其特征在于，所述第五电子开关为第四NMOS管，第六电子开关为第五NMOS管，第七电子开关为第二PMOS管；
所述开关模块包括反相器和第三PMOS管；所述启动电路具有触发端，且所述启动电路包括第一电阻，所述触发端经过所述第一电阻与电源连接；
所述第四NMOS管的栅极与所述启动电路的触发端连接，其源极接地，漏极与所述主体电路的输出端连接；所述第五NMOS管的栅极与所述触发端连接，其源极接地，其漏极与所述第二储能元件的第一端连接；
所述主体电路包括电流镜，所述第二PMOS管是所述电流镜的镜像，所述第二PMOS管的栅极与所述的电流镜栅极连接；第二PMOS管的源极与第三电源连接，第二PMOS管的漏极与所述第二储能元件的第一端连接；
所述第二储能元件的第一端与所述反向器的输入端连接，所述反相器的输出端所述第三PMOS管的栅极连接，所述第三PMOS管的源极与所述的电流镜的漏极连接，所述第三PMOS管的漏极为所述主体电路的输出端。
7.如权利要求6所述的基准电压电路，其特征在于，所述第二储能元件为带寄生电容的第六NMOS管，所述第六NMOS管的栅极与所述第二PMOS管的漏极连接，所述第六NMOS管的漏极和源极均接地。
8.如权利要求3所述的基准电压电路，其特征在于，所述主体电路为带隙电路，所述主体电路包括运算放大器、电流镜、第二电阻、可调电阻、第四PMOS管、第一PNP管、第二PNP管以及第三PNP管；所述的电流镜包括第五PMOS管、第六PMOS管、第七PMOS管；
所述第五PMOS管、第六PMOS管、第七PMOS管的源极均与电源连接，且为所述电流镜的源极；所述第五PMOS管、第六PMOS管、第七PMOS管的栅极均与所述第一PMOS管的栅极、所述运算放大器的输出端、以及第四PMOS管的栅极连接，且为所述电流镜的栅极；所述第四PMOS管的漏极和源极均与第二电源连接；
所述第五PMOS管的漏极与所述的运算放大器正输入端、第二电阻的第一端互连，所述第六PMOS管的漏极与所述的运算放大器负输入端、第二PNP管的发射极连接，第二PNP管的集电极和基极接地；所述的第七PMOS管漏极与所述可调电阻的第一端连接，所述可调电阻的第二端与所述第三PNP管的发射极连接，第三PNP管的集电极和基极接地；所述可调电阻的第一端为所述主体电路的输出端；
所述第二电阻的第二端与所述第一PNP管的发射极连接，第一PNP管的集电极和基极接地。
9.如权利要求8所述的基准电压电路，其特征在于，所述运算放大器为单级折叠运算放大器。
10.一种集成电路，其特征在于，包括如权利要求1至9任意一项所述的基准电压电路。
CN201711380193.8A 2017-12-19 2017-12-19 基准电压电路与集成电路 Active CN107870649B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711380193.8A CN107870649B (zh) 2017-12-19 2017-12-19 基准电压电路与集成电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711380193.8A CN107870649B (zh) 2017-12-19 2017-12-19 基准电压电路与集成电路

Publications (2)

Publication Number Publication Date
CN107870649A true CN107870649A (zh) 2018-04-03
CN107870649B CN107870649B (zh) 2021-07-20

Family

ID=61755952

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711380193.8A Active CN107870649B (zh) 2017-12-19 2017-12-19 基准电压电路与集成电路

Country Status (1)

Country Link
CN (1) CN107870649B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110673681A (zh) * 2019-03-07 2020-01-10 深圳市芯天下技术有限公司 一种带隙基准电路
CN110703842A (zh) * 2019-03-06 2020-01-17 深圳市芯天下技术有限公司 一种带隙基准电压高速上电防过冲电路
CN112486240A (zh) * 2020-12-09 2021-03-12 北方工业大学 一种共源极放大器控制的带隙基准电路
CN113311896A (zh) * 2021-07-29 2021-08-27 唯捷创芯(天津)电子技术股份有限公司 自适应过冲电压抑制电路、基准电路、芯片及通信终端
CN114003080A (zh) * 2021-11-02 2022-02-01 无锡中微爱芯电子有限公司 一种消除线性稳压器输出过冲的方法与电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7408332B2 (en) * 2005-10-26 2008-08-05 Micrel, Inc. Intelligent soft start for switching regulators
CN101881982A (zh) * 2009-05-05 2010-11-10 瑞萨电子(中国)有限公司 一种防止过冲的稳压电路及基准电路
CN102385407A (zh) * 2011-09-21 2012-03-21 电子科技大学 一种带隙基准电压源
CN104750152A (zh) * 2015-03-11 2015-07-01 上海华虹宏力半导体制造有限公司 一种电压调整器
CN105676929A (zh) * 2014-11-21 2016-06-15 南方电网科学研究院有限责任公司 一种新型防输出过冲ldo启动电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7408332B2 (en) * 2005-10-26 2008-08-05 Micrel, Inc. Intelligent soft start for switching regulators
CN101881982A (zh) * 2009-05-05 2010-11-10 瑞萨电子(中国)有限公司 一种防止过冲的稳压电路及基准电路
CN102385407A (zh) * 2011-09-21 2012-03-21 电子科技大学 一种带隙基准电压源
CN105676929A (zh) * 2014-11-21 2016-06-15 南方电网科学研究院有限责任公司 一种新型防输出过冲ldo启动电路
CN104750152A (zh) * 2015-03-11 2015-07-01 上海华虹宏力半导体制造有限公司 一种电压调整器

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110703842A (zh) * 2019-03-06 2020-01-17 深圳市芯天下技术有限公司 一种带隙基准电压高速上电防过冲电路
CN110703842B (zh) * 2019-03-06 2020-08-14 深圳市芯天下技术有限公司 一种带隙基准电压高速上电防过冲电路
CN110673681A (zh) * 2019-03-07 2020-01-10 深圳市芯天下技术有限公司 一种带隙基准电路
CN112486240A (zh) * 2020-12-09 2021-03-12 北方工业大学 一种共源极放大器控制的带隙基准电路
CN113311896A (zh) * 2021-07-29 2021-08-27 唯捷创芯(天津)电子技术股份有限公司 自适应过冲电压抑制电路、基准电路、芯片及通信终端
CN113311896B (zh) * 2021-07-29 2021-12-17 唯捷创芯(天津)电子技术股份有限公司 自适应过冲电压抑制电路、基准电路、芯片及通信终端
WO2023005778A1 (zh) * 2021-07-29 2023-02-02 唯捷创芯(天津)电子技术股份有限公司 自适应过冲电压抑制电路、基准电路、芯片及通信终端
CN114003080A (zh) * 2021-11-02 2022-02-01 无锡中微爱芯电子有限公司 一种消除线性稳压器输出过冲的方法与电路

Also Published As

Publication number Publication date
CN107870649B (zh) 2021-07-20

Similar Documents

Publication Publication Date Title
CN107870649A (zh) 基准电压电路与集成电路
CN102045041B (zh) Rc振荡器及其实现方法
CN105811941B (zh) 一种上电复位电路
CN101995898B (zh) 一种高阶温度补偿电流基准源
CN206379873U (zh) 开关电源的栅极驱动电路和开关电源装置
JP2504647B2 (ja) 電流源回路
CN105141119B (zh) 一种上电清零和欠压锁定启动电路
CN208490842U (zh) 雾化电路及电子烟
CN107647477B (zh) Nmos管驱动控制电路、芯片、装置及驱动方法
CN2884287Y (zh) 一种电流源或电压源的启动电路
CN103716023A (zh) 一种超低功耗的上电复位电路
CN103677047A (zh) Ldo快速启动电路
CN205490463U (zh) 上电复位电路
CN207742590U (zh) 一种三输出低温漂低功耗基准电压源
CN104935154B (zh) 一种降压转换器的自举电路
CN107508583A (zh) 基于电流型电容倍增的长延时电路
CN108829174A (zh) 线性稳压器电路
CN106026983A (zh) 一种环形振荡器
CN106843350A (zh) 带隙基准电路
CN103412601A (zh) 参考电压提供电路
CN103683892B (zh) 开关电源及其控制器
CN106339025A (zh) 一种应用于物联网节点的低电压高精度带隙基准电路
CN105897168A (zh) Rc振荡器
CN108649929A (zh) 时钟控制的施密特触发器及其在锁存器中的应用
CN107888173A (zh) 上电复位电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 518000 Shenzhen Software Park, 1 Shenzhen Software Park (2 phase), No. 2, No. 1, Nanshan District high tech District, Shenzhen City, Guangdong province (limited office)

Applicant after: Fengji Technology (Shenzhen) Co., Ltd

Address before: 518000 Shenzhen Software Park, 1 Shenzhen Software Park (2 phase), No. 2, No. 1, Nanshan District high tech District, Shenzhen City, Guangdong province (limited office)

Applicant before: FORTIOR TECHNOLOGY (SHENZHEN) Co.,Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant