CN103412601A - 参考电压提供电路 - Google Patents

Abstract

一种参考电压提供电路，包括：电源控制电路、带隙基准电路、输出控制电路和输出保持电路，所述电源控制电路适于在第一控制信号的控制下提供电源电压至带隙基准电路；带隙基准电路由所述电源电压供电，适于产生与温度无关的基准电压；输出控制电路，适于在第二控制信号的控制下将带隙基准电路产生的基准电压传输至输出保持电路，所述第二控制信号的有效脉冲的起始时间晚于所述第一控制信号的有效脉冲的起始时间，所述第二控制信号的有效脉冲的结束时间早于所述第一控制信号的有效脉冲的结束时间；输出保持电路适于持续输出参考电压，所述参考电压的电压值与所述基准电压的电压值相关。本发明技术方案可以有效地降低功耗且启动速度快、占用面积小。

Description

参考电压提供电路

技术领域

本发明涉及电子电路技术领域，特别涉及一种参考电压提供电路。

背景技术

基准电路被广泛应用于存储电路、模数转换电路和电源管理电路等集成电路中，其作用是用来提供一个不随温度、工艺和电压的变化而变化的恒定电压值。基准电路通常利用具有正温度系数和负温度系数特性的器件，通过调整器件的参数使基准电路的正温度系数和负温度系数的绝对值相同，从而使得基准电路的温度系数为零。

图1示出了现有的一种参考电压提供电路的电路示意图。参考图1，所述参考电压提供电路包括：误差放大器EA、第一PMOS管M1、第二PMOS管M2和第三PMOS管M3、三极管Q1、三极管Q2、电阻R11～R16。各个器件的具体连接方式如图1所示，在此不再赘述。

继续参考图1，由于误差放大器EA的钳位作用，使得V_X与V_Y两点的电压基本相等，即V_X=V_Y=V_BE0；其中，V_BE0指的是三极管Q1的基极与发射极之间的电压差，同时，两边电路中的电流也相等，即

$I_X=I_Y=\frac{V_{\mathrm{BE}0}-V_{\mathrm{BE}1}}{R_5}+\frac{V_{\mathrm{BE}0}}{R_3+R_4}=\frac{V_{T}1\mathrm{nN}}{R_5}+\frac{V_{\mathrm{BE}0}}{R_3+R_4}---\left(1\right).$

在公式（1）中，R₅指的是电阻R15的阻值、R₃指的是电阻R13的阻值、R4指的是电阻R14的阻值；V_BE1指的是三极管Q2的基极与发射极之间的电压差。由于

因此：V_T为正温度系数，即V_T正比于绝对温度（ProporationalTo Absolute Temperature，PTAT）；而由于V_BE0为负温度系数，因此，通过合理的调节便可以在一定温度下实现电流的温度系数为零。

继续参考图1，所述参考电压提供电路输出的参考电压 $V0=I_X\×R_6\×x=(\frac{V_{\mathrm{BE}0}-V_{\mathrm{BE}1}}{R_5}+\frac{V_{\mathrm{BE}0}}{R_3+R_4})\×R_6\×x.$ 其中R₆的是电阻R16的阻值、x为电流镜像的系数，其与PMOS管M3与PMOS管M1的沟道宽长比相关。图1所示的参考电压提供电路可以为整个芯片提供一个随温度变化很小的参考电压。

为了实现电路的低功耗，通常选用具有较大电阻值的电阻来组成图1所示的参考电压提供电路，但是这样就造成了现有的参考电压提供电路的启动速度慢及占用的面积大，不利于电路的集成。

发明内容

本发明解决的问题是现有技术中参考电压提供电路启动速度慢及占用面积大。

为解决上述问题，本发明提供一种参考电压提供电路，包括：电源控制电路、带隙基准电路、输出控制电路和输出保持电路，其中，

所述电源控制电路适于在第一控制信号的控制下提供电源电压至所述带隙基准电路；

所述带隙基准电路由所述电源电压供电，适于产生与温度无关的基准电压；

所述输出控制电路适于在第二控制信号的控制下将所述带隙基准电路产生的基准电压传输至所述输出保持电路，所述第二控制信号的有效脉冲的起始时间晚于所述第一控制信号的有效脉冲的起始时间，所述第二控制信号的有效脉冲的结束时间早于所述第一控制信号的有效脉冲的结束时间；

所述输出保持电路适于持续输出参考电压，所述参考电压的电压值与所述基准电压的电压值相关。

可选的，所述电源控制电路包括：反相器和开关晶体管，所述反相器的输入端适于接收所述第一控制信号，输出端连接所述开关晶体管的控制端；所述开关晶体管的第一端适于输入电源电压，第二端连接所述带隙基准电路的电源端。

可选的，所述带隙基准电路包括：第一PMOS管、第二PMOS管、第三PMOS管、误差放大器、第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第一PNP晶体管和第二PNP晶体管；

所述第一PMOS管的栅极连接所述第二PMOS管的栅极、第三PMOS管的栅极以及所述误差放大器的输出端，所述第一PMOS管的源极连接所述第二PMOS管的源极和第三PMOS管的源极并作为所述带隙基准电路的电源端；所述第一PMOS管的漏极连接所述第一电阻的第一端和所述第一PNP晶体管的发射极；

所述第一PNP晶体管的基极与集电极相连并接地；

所述第一电阻的第二端连接所述第二电阻的第一端和所述误差放大器的第一输入端；

所述第二PMOS管的漏极连接所述第三电阻的第一端和所述第五电阻的第一端；

所述第三电阻的第二端连接所述第四电阻的第一端和所述误差放大器的第二输入端；

所述第五电阻的第二端连接所述第二PNP晶体管的发射极；

所述第二PNP晶体管的基极与集电极相连并接地；

所述第三PMOS管的漏极连接所述第六电阻的第一端并适于输出所述基准电压；

所述第二电阻的第二端、所述第四电阻的第二端以及所述第六电阻的第二端均接地。

可选的，所述输出控制电路为CMOS传输门，所述CMOS传输门的第一控制端适于接收所述第二控制信号，所述CMOS传输门的第二控制端适于接收所述第二控制信号的反相信号。

可选的，所述输出保持电路包括：第一电容，所述第一电容的第一端连接所述输出控制电路，第二端接地。

可选的，所述参考电压提供电路还包括：适于向所述带隙基准电路提供启动电压的启动电路。

可选的，所述参考电压提供电路还包括：适于提供所述第一控制信号和第二控制信号的控制信号提供电路。

可选的，所述第二控制信号的有效脉冲的起始时间与所述第一控制信号的有效脉冲的起始时间之间的时间差范围为0.2μs～20μs；所述第二控制信号的有效脉冲的结束时间与所述第一控制信号的有效脉冲的结束时间之间的时间差范围为0.05μs～20μs。

可选的，所述第一控制信号的有效脉冲的持续时间与所述第一控制信号的周期的比值小于或者等于10%。

与现有技术相比，本发明的技术方案具有以下优点：

本发明参考电压提供电路的带隙基准电路适于根据所述电源控制电路提供的电源电压产生基准电压，并由输出保持电路持续地输出与基准电压相关的参考电压。这样，在保证参考电压持续输出的情况下，所述电源控制电路在第一控制信号的有效脉冲期间提供所述电源电压至所述带隙基准电路，在第一控制信号的有效脉冲结束后，所述带隙基准电路不工作，从而可以有效地降低电路的功耗。

并且，由于本发明参考电压提供电路的第一控制信号的有效脉冲时间非常短，可以有效地降低电路功耗，因此可以将带隙基准电路中的电阻设置的比较小，从而减少所述带隙基准电路的启动时间和电路的占用面积。

附图说明

图1是现有技术的参考电压提供电路的电路示意图；

图2是本发明实施例的参考电压提供电路的结构示意图；

图3是本发明实施例的参考电压提供电路的电路示意图；

图4是图3所示参考电压提供电路的控制信号的时序示意图。

具体实施方式

正如背景技术中所述的，现有的参考电压提供电路为了实现低功耗通常使用较大的电阻，但是较大的电阻使得整个参考电压提供电路的启动速度慢并且占用了较大的面积，不利于电路的集成。

本发明技术方案的参考电压提供电路中，利用第一控制信号的有效脉冲来控制所述参考电压提供电路的工作，在第一控制信号的有效脉冲结束后将带隙基准电路关闭，从而可以降低电路的功耗；另外，本发明的参考电压提供电路可以采用较小的电阻来实现，不仅有效地减小了占用的面积而且还减少了电路的启动时间。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图2示出了本发明参考电压提供电路的结构示意图。参考图2，所述参考电压提供电路包括：电源控制电路100、带隙基准电路200、输出控制电路300和输出保持电路400，其中，

所述电源控制电路100适于在第一控制信号CK1的控制下提供电源电压至所述带隙基准电路200；

所述带隙基准电路200由所述电源电压供电，适于产生与温度无关的基准电压V0；

所述输出控制电路300，适于在第二控制信号CK2的控制下将所述带隙基准电路产生的基准电压V0传输至所述输出保持电路，所述第二控制信号CK2的有效脉冲的起始时间晚于所述第一控制信号CK1的有效脉冲的起始时间，所述第二控制信号CK2的有效脉冲的结束时间早于所述第一控制信号CK1的有效脉冲的结束时间；

所述输出保持电路400适于持续输出参考电压Vref，所述参考电压Vref的电压值与所述基准电压V0的电压值相关。

参考图3，所述电源控制电路100包括：反相器INV和开关晶体管M4，所述反相器INV的输入端适于接收所述第一控制信号CK1，输出端连接所述开关晶体管M4的控制端；所述开关晶体管M4的第一端适于输入电源电压VDD，第二端连接所述带隙基准电路200的电源端。

在本实施例中，所述开关晶体管M4为PMOS管，所述PMOS管的栅极适于连接所述反相器INV的输出端，所述PMOS管的源极适于接收所述电源电压VDD，所述PMOS管的漏极适于连接所述带隙基准电路200的电源端。

继续参考图3，所述带隙基准电路200包括：第一PMOS管M1、第二PMOS管M2、第三PMOS管M3、误差放大器EA、第一电阻R11、第二电阻R12、第三电阻R13、第四电阻R14、第五电阻R15、第六电阻R16、第一PNP晶体管Q1和第二PNP晶体管Q2。

具体地，所述第一PMOS管M1的栅极连接所述第二PMOS管M2的栅极、第三PMOS管M3的栅极以及所述误差放大器EA的输出端，所述第一PMOS管M1的源极连接所述第二PMOS管M2的源极和第三PMOS管M3的源极并作为所述带隙基准电路200的电源端；所述第一PMOS管M1的漏极连接所述第一电阻R11的第一端和所述第一PNP晶体管Q1的发射极；

所述第一PNP晶体管Q1的基极与集电极相连并接地；

所述第一电阻R11的第二端连接所述第二电阻R12的第一端和所述误差放大器EA的第一输入端；

所述第二PMOS管M2的漏极连接所述第三电阻R13的第一端和所述第五电阻R15的第一端；

所述第三电阻R13的第二端连接所述第四电阻R14的第一端和所述误差放大器EA的第二输入端；

所述第五电阻R15的第二端连接所述第二PNP晶体管Q2的发射极；

所述第二PNP晶体管Q2的基极与集电极相连并接地；

所述第三PMOS管M3的漏极连接所述第六电阻R16的第一端并适于输出所述基准电压V0；

所述第二电阻R12的第二端、所述第四电阻R14的第二端以及所述第六电阻R16的第二端均接地。

本实施例中的带隙基准电路200与现有技术中图1所示的电路结构相同，工作原理相同，在此不再赘述。需要说明的是，所述带隙基准电路200还可以采用现有的其他电路结构来实现，其并不限于图3所示的电路，本发明对此不做限制。

继续参考图3，所述输出控制电路300为CMOS传输门，所述CMOS传输门的第一控制端适于接收所述第二控制信号CK2，所述CMOS传输门的第二控制端适于接收所述第二控制信号CK2的反相信号

。

具体地，所述输出控制电路300包括：第一传输MOS管M5和第二传输MOS管M6。

所述第一传输MOS管M5的栅极作为所述CMOS传输门的第一控制端，适于接收所述第二控制信号CK2。

所述第一传输MOS管M5的漏极与所述第二传输MOS管M6的源极相连并作为所述CMOS传输门的输入端，适于接收所述基准电压V0。

所述第一传输MOS管M5的源极与所述第二MOS管M6的漏极相连并作为所述CMOS传输门的输出端，适于将所述带隙基准电路200产生的基准电压V0进行输出。

所述第二传输MOS管M6的栅极作为所述CMOS传输门的第二控制端，适于接收所述第二控制信号CK2的反相信号。

所述第一传输MOS管M5为NMOS管，所述第二传输MOS管M6为PMOS管。当然，在其他实施例中，所述CMOS传输门还可以采用现有的其他电路来实现，本发明对此不做限制。

继续参考图3，所述输出保持电路400包括：第一电容C1。所述第一电容C1的第一端连接所述输出控制电路300的输出端，即与所述第一传输MOS管M5的漏极相连，所述第一电容C1的第二端接地。输出保持电路利用电荷储存元件如电容元件使得输出端维持预定的电压值，这样就使得带隙基准电路不必要一直维持在工作状态。

所述参考电压提供电路还可以包括：适于向所述带隙基准电路200提供启动电压的启动电路（图3中未示出）。具体地，所述启动电路的第一输出端连接所述第一PMOS管M1的栅极，所述启动电路的第二输出端连接所述第三电阻R13的第二端，即所述误差放大器EA的第二输入端。

在所述带隙基准电路200接收到电源电压VDD后，所述启动电路的第一输出端输出第一启动电压，所述启动电路的第二输出端输出第二启动电压，从而使得所述带隙基准电路200摆脱零状态，进而实现启动所述带隙基准电路200的功能。

另外，所述启动电路还可以在所述带隙基准电路200输出基准电压V0后关闭，以减小电路的功耗。所述启动电路可以采用现有的电路结构来实现并且为本领域技术人员所熟知，对此不再赘述。

另外，参考电压提供电路还可以包括控制信号提供电路，所述控制信号提供电路适于提供所述第一控制信号CK1和第二控制信号CK2。所述控制信号提供电路也可采用现有的电路结构来实现，本发明对此亦不做限制。

下面再结合图4对本实施例的参考电压提供电路的工作原理做进一步详细说明。

参考图4，在本实施例中，所述第一控制信号CK1的有效脉冲以及第二控制信号CK2的有效脉冲均为高电平信号。并且，所述第一控制信号CK1的有效脉冲的持续时间T1与所述第一控制信号CK1的周期T2的比值小于或者等于10%，也就是说，所述第一控制信号CK1的有效脉冲的占空比小于或者等于10%。当然，在其他实施例中，还可以根据实际需要设置相应的有效脉冲持续时间，本发明对此不做限制。

结合图3和图4，在所述第一控制信号CK1的有效脉冲的持续时间T1阶段，所述反相器INV将高电平的有效脉冲反相为低电平，使得所述开关晶体管M4导通，所述电源电压VDD被提供至所述带隙基准电路200的电源端。

所述带隙基准电路200接收所述电源电压VDD并输出与温度无关的基准电压V0。也就是说，在所述第一控制信号CK1的有效脉冲的持续时间T1阶段，所述带隙基准电路200持续输出基准电压V0。

在第二控制信号CK2的有效脉冲持续时间T2内，即所述第二控制信号CK2为高电平时，所述输出控制电路300中的第一传输MOS管M5导通；所述第二控制信号CK2的反相信号

为低电平，因此，所述第二传输MOS管M6也导通。导通状态的第一传输MOS管M5和第二传输MOS管M6将所述带隙基准电路200产生的基准电压V0传输至输出保持电路400。

为保证基准电压V0能够准确稳定地输出至输出保持电路400，所述第二控制信号CK2的有效脉冲的起始时间晚于所述第一控制信号CK1的有效脉冲的起始时间，所述第二控制信号CK2的有效脉冲的结束时间早于所述第一控制信号CK1的有效脉冲的结束时间。

在本实施例中，所述第二控制信号CK2的起始时间与所述第一控制信号CK1的有效脉冲的起始时间之间的时间差T3的范围为0.2μs～20μs；所述第二控制信号CK2的有效脉冲的结束时间与所述第一控制信号CK1的有效脉冲的结束时间之间的时间差T4的范围为0.05μs～20μs。

所述时间差T3的范围与所述带隙基准电路200的启动时间和稳定时间相关，即应当根据实际电路在所述带隙基准电路200稳定输出基准电压V0后再导通所述输出控制电路300以输出稳定的基准电压V0。类似地，在实际运用中应当根据实际情况在所述带隙基准电路200关闭之前将所述输出控制电路300关闭，因此适当地设置所述时间差T4以防止输出错误的基准电压V0。

继续参考图3，所述基准电压V0被输出至所述输出保持电路400后，对所述输出保持电路400中的第一电容C1进行充电，所述第一电容C1基于存储的基准电压V0稳定的输出参考电压Vref。

需要说明的是，在其他实施例中，所述输出保持电路还可以根据所述基准电压V0做相应的升压或者降压处理，以获得需要的电压值，此为本领域技术人员所理解，在此不做赘述。

本实施例的参考电压提供电路，采用第一控制信号CK1来控制所述带隙基准电路200的工作状态，并且，用于控制所述带隙基准电路200进行工作的有效脉冲的持续时间占所述第一控制信号CK1的周期的1/10以下，因此，在所述第一控制信号CK1的一个周期内，所述带隙基准电路200只在一小部分时间内进行工作，其他时间关闭，不产生功耗，因此，大大降低了电路的功耗。

另外，通过前述第一控制信号CK1和第二控制信号CK2的方式即可有效地降低电路的功耗，因此，本发明参考电压提供电路中可以采用电阻值较小的电阻，本领域技术人员公知的，采用电阻值小的电阻既可以有效地减小电路的面积又可以大大提高电路的启动速度。

综上所述，本发明参考电压提供电路在降低了电路功耗的基础上还有效地减小了电路的面积以及提高了电路的启动速度。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (9)

1.一种参考电压提供电路，其特征在于，包括：电源控制电路、带隙基准电路、输出控制电路和输出保持电路，其中，

所述电源控制电路适于在第一控制信号的控制下提供电源电压至所述带隙基准电路；

所述带隙基准电路由所述电源电压供电，适于产生与温度无关的基准电压；

所述输出控制电路适于在第二控制信号的控制下将所述带隙基准电路产生的基准电压传输至所述输出保持电路，所述第二控制信号的有效脉冲的起始时间晚于所述第一控制信号的有效脉冲的起始时间，所述第二控制信号的有效脉冲的结束时间早于所述第一控制信号的有效脉冲的结束时间；

所述输出保持电路适于持续输出参考电压，所述参考电压的电压值与所述基准电压的电压值相关。

2.如权利要求1所述的参考电压提供电路，其特征在于，所述电源控制电路包括：反相器和开关晶体管，所述反相器的输入端适于接收所述第一控制信号，输出端连接所述开关晶体管的控制端；所述开关晶体管的第一端适于输入电源电压，第二端连接所述带隙基准电路的电源端。

3.如权利要求1所述的参考电压提供电路，其特征在于，所述带隙基准电路包括：第一PMOS管、第二PMOS管、第三PMOS管、误差放大器、第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第一PNP晶体管和第二PNP晶体管；

所述第一PMOS管的栅极连接所述第二PMOS管的栅极、第三PMOS管的栅极以及所述误差放大器的输出端，所述第一PMOS管的源极连接所述第二PMOS管的源极和第三PMOS管的源极并作为所述带隙基准电路的电源端；所述第一PMOS管的漏极连接所述第一电阻的第一端和所述第一PNP晶体管的发射极；

所述第一PNP晶体管的基极与集电极相连并接地；

所述第一电阻的第二端连接所述第二电阻的第一端和所述误差放大器的第一输入端；

所述第二PMOS管的漏极连接所述第三电阻的第一端和所述第五电阻的第一端；

所述第三电阻的第二端连接所述第四电阻的第一端和所述误差放大器的第二输入端；

所述第五电阻的第二端连接所述第二PNP晶体管的发射极；

所述第二PNP晶体管的基极与集电极相连并接地；

所述第三PMOS管的漏极连接所述第六电阻的第一端并适于输出所述基准电压；

所述第二电阻的第二端、所述第四电阻的第二端以及所述第六电阻的第二端均接地。

4.如权利要求1所述的参考电压提供电路，其特征在于，所述输出控制电路为CMOS传输门，所述CMOS传输门的第一控制端适于接收所述第二控制信号，所述CMOS传输门的第二控制端适于接收所述第二控制信号的反相信号。

5.如权利要求1所述的参考电压提供电路，其特征在于，所述输出保持电路包括：第一电容，所述第一电容的第一端连接所述输出控制电路，第二端接地。

6.如权利要求1所述的参考电压提供电路，其特征在于，还包括：适于向所述带隙基准电路提供启动电压的启动电路。

7.如权利要求1所述的参考电压提供电路，其特征在于，还包括：适于提供所述第一控制信号和第二控制信号的控制信号提供电路。

8.如权利要求1至7任一项所述的参考电压提供电路，其特征在于，所述第二控制信号的有效脉冲的起始时间与所述第一控制信号的有效脉冲的起始时间之间的时间差范围为0.2μs～20μs；所述第二控制信号的有效脉冲的结束时间与所述第一控制信号的有效脉冲的结束时间之间的时间差范围为0.05μs～20μs。

9.如权利要求1至7任一项所述的参考电压提供电路，其特征在于，所述第一控制信号的有效脉冲的持续时间与所述第一控制信号的周期的比值小于或者等于10%。

Images