CN106655769A - 自适应稳压器及稳压方法 - Google Patents

Abstract

本发明提供了一种稳压电路包括：比较器，被配置为具有耦合至稳压电路的输出电压的第一输入端、耦合至参考电压和输出信号的第二输入端；第一晶体管；第二晶体管，第一晶体管的漏极连接至第二晶体管的漏极；电感器，连接至第一晶体管的漏极和第二晶体管的漏极；电容器和电阻器，并联连接在输出节点和第二晶体管的源极之间；峰值电流检测器单元，被配置为检测电感器中的峰值电流；零交叉检测器单元，被配置为检测电感器中的零交叉电流；以及控制单元，被配置为接收至少包括输入电压和时钟信号的多个输入信号。本发明还提供了一种控制电路以及一种稳压的方法。

Description

自适应稳压器及稳压方法

技术领域

本发明总体涉及电子领域，更具体地，涉及稳压电路以及稳压方法。

背景技术

稳压器被设计为保持恒定的电压电平。稳压器可以是简单的“前馈”设计或可以包括负反馈控制环路。稳压器可以使用机电或电子组件，并且取决于设计，其可以用于调节一种或多种AC或DC电压。电子稳压器存在于诸如计算机供电电源的器件中，其中，它们使处理器和其他元件所使用的DC电压稳定。在汽车交流发电机和中心动力站发电机工厂中，稳压器控制工厂的输出。在电力分配系统中，稳压器可以安装在变电站中或沿着配电线路安装，从而使得所有用户接收稳定的电压，而与从配电线中获取多少电力无关。

随着目前关于物联网(IoT)、可穿戴设备和其他移动技术的发展，稳压器引起了新的关注。这种新的关注包括最小化硬件、低成本、紧凑设计、高性能以及高效率。例如，内置于眼镜、手表、运动跟踪器甚至是衣服内的无线传感器允许变革连通性并且形成IoT的关键部分。这种无线传感器是紧凑稳压器的具有挑战性的应用，因为通常在这种实施方式中，稳压器处理较宽的输入和输出范围。

用于IoT和其他紧凑器件的稳压器寻求保持长期的最大有效性。然而，在一段时间之后，这种器件中的电池趋于劣化、效率降低。对于非自适应稳压器，这种偏差导致能量的显著浪费并且减少器件的寿命。

发明内容

根据本发明的一个方面，提供了一种稳压电路，包括：第一比较器，具有第一输入端、第二输入端和输出端，其中，所述第一输入端连接至所述稳压电路的输出节点，并且所述第二端连接至具有参考电压的参考节点；第一晶体管和第二晶体管，其中，所述第一晶体管的漏极连接至所述第二晶体管的漏极；电感器，耦合在所述第一晶体管的漏极和所述输出节点之间；第一电容器和电阻器，并联连接在所述输出节点和所述第二晶体管的源极之间；峰值电流检测器，被配置为检测通过所述电感器的峰值电流；零交叉检测器，被配置为检测通过所述电感器的零交叉电流；以及控制单元，被配置为接收包括输入电压、时钟信号和所述第一比较器的输出的多个输入信号以自适应地控制所述稳压电路，其中，所述控制单元被配置为：基于所述稳压电路的所述输出节点上的电压和所述控制单元的所述输入电压来确定占空比；基于所述占空比计算所述第一晶体管的导通时间段的时钟周期的个数；和对所述导通时间段的时钟周期的个数进行计数以输出表示所述导通时间段的信号。根据本发明的另一方面，提供了一种控制电路，包括：模数转换器，具有连接至第一节点的第一输入端和连接至第二节点的第二输入端，其中，所述模数转换器被配置为基于所述第一节点和所述第二节点处的电压输出占空比；数字逻辑单元，具有连接至所述模数转换器的输出端的输入端，其中，所述数字逻辑单元被配置为基于所述占空比计算所述第一晶体管的导通时间段的时钟周期的个数；和计数器，具有连接至所述数字逻辑单元的所述输出端的输入端，其中，所述计数器被配置为对所述导通时间段的时钟周期的个数进行计数以输出表示所述导通时间段的信号；以及死区时间单元，被配置为防止所述第一晶体管和所述第二晶体管同时导通。

根据本发明的又一方面，提供了一种用于稳压的方法，包括：在稳压电路的输出节点处测量输出电压；在比较器上比较稳压电路的所述输出电压与参考电压，以检测所述输出电压等于或小于所述参考电压的条件；在模数转换器上计算作为所述输出电压与输入电压的比率的占空比；在数字逻辑电路上根据所述占空比来计算第一晶体管的导通时间段T_HS，其中，电感器耦合在所述第一晶体管的漏极和所述输出节点之间；在计数器上进行计数，利用时钟周期以获得所述导通时间段T_HS；以及在所述时间段T_HS内使所述第一晶体管导通。

附图说明

当结合附图进行阅读时，根据下面详细的描述可以最佳地理解本发明的各个方面。应该注意的是，根据工业中的标准实践，各种部件没有必要按比例绘制。事实上，为了清楚讨论，各个部件的尺寸可以任意增大或减小。

图1是示出了根据一些实施例的自适应稳压器的示意图。

图2是示出了根据一些实施例的参考电压V_REF、输出电压V_OUT以及电感器电流I_L的信号点列图。

图3A是示出了根据一些实施例的作为占空比d和高侧导通时间T_HS的函数的效率ξ的点列图。

图3B是示出了根据一些实施例的作为占空比d和高侧导通时间T_HS的函数的效率ξ的表面网格。

图3C是示出了根据一些实施例的作为在固定的占空比(d＝0.20)下的高侧导通时间T_HS的函数的效率的点列图。

图3D是示出了根据一些实施例的在固定的高侧导通时间(T_HS＝5.83纳秒)下的作为占空比d的函数的效率的点列图。

图4是示出了根据一些实施例的自适应控制单元的数字实施方式的框图。

图5是示出了根据一些实施例的自适应控制单元中的ADC的模拟实施方式的示意图。

图6是示出了根据一些实施例的自适应稳压方法的流程图。

具体实施方式

以下公开内容提供了许多不同实施例或实例，以用于实现主题的不同特征的。下面将描述元件和布置的特定实例以简化本发明。当然，这些仅是实例并且不意欲限制本发明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括形成在第一部件和第二部件之间的附加部件使得第一部件和第二部件不直接接触的实施例。而且，本发明在各个实例中可以重复参考数字和/或字母。这种重复仅是为了简明和清楚，其自身并不表示所论述的各个实施例和/或配置之间的关系。

此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的空间关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，空间关系术语旨在包括器件在使用或操作过程中的不同方位。装置可以以其他方式定位(旋转90度或在其他方位)，并且在本文中使用的空间关系描述符可以同样地作相应地解释。

图1是示出了根据一些实施例的自适应稳压器1000的示意图。稳压器1000包括比较器1002、自适应控制单元1004、零交叉检测器(ZCD)1006、低侧驱动器1008、高侧驱动器1010、峰值电流检测器(PCD)1012、低侧NMOS晶体管1014、高侧PMOS晶体管1016、电感器1018、电容器1020以及负载电阻器1022。在一些实施例中，高侧驱动器1010和低侧驱动器1008各自都包括具有增大的增益的一串反相器。连接晶体管1014、1016和电感器1018的节点是开关节点，将其标注为1024。自适应控制单元1004包括以下输入：V_OUT(或V_REF，这是因为V_OUT保持在接近于V_REF的电压处)、V_O(来自比较器1002的输出)、CLK(时钟信号)以及V_IN(输入电压)。

根据一些实施例，自适应控制单元1004自适应地计算控制参数以实现稳压器电路的最大效率。如本文中使用的，“自适应”意味着控制单元1004能够基于改变的条件来重新计算控制参数。自适应控制单元1004利用控制信号1010B来驱动高侧晶体管驱动器1010并且利用控制信号1008B来驱动低侧驱动器1008。如下文将参考图4进一步详细讨论的，高侧驱动器1010将反馈信号1010A传输回自适应控制单元1004以用于死区时间控制。类似地，低侧驱动器1008将反馈信号1008A传输回自适应控制单元1004以用于死区时间控制。在一些实施例中，如下文进一步详细讨论的，PCD 1012通过连接至节点1024的信号线1012B来检测高侧晶体管的峰值电流，然后将控制信号1012A传输至自适应控制单元1004以使高侧晶体管1016断开。如下文进一步讨论的，零交叉检测器1006通过信号线1024耦合至节点1024以检测电感器电流I_L的零交叉，之后将控制信号1006A传输至自适应控制单元1004以指示控制单元1004将高侧晶体管1016导通。在一些实施例中，PCD 1012和ZCD 1016耦合至电源(如，电路的V_DD电源轨，未示出)以向PCD 1012和ZCD 1006供电。如图1所示，在一些实施例中，如下文进一步详细讨论的，高侧晶体管1016的源极耦合至PCD 1012及其电源，并且当高侧晶体管1016导通时，向该高侧晶体管供电。

V_OUT是稳压器电路1000的输出电压并且反馈至自适应控制单元1004。V_REF是功率比V_OUT低得多的精确保持的参考电压。V_REF没有足够的功率向负载直接供应输出电压，相反，V_REF仅用作V_OUT的参考标准。采用稳压器以将输出电压V_OUT保持为尽可能地接近于参考电压V_REF。比较器1002比较在其输入端提供的V_OUT和V_REF信号，图1中将该输入端标记为+和-。比较器1002输出数字信号V_O以表明V_OUT和V_REF中的哪一个更大。将比较器1002的输出传输至自适应控制单元1004。自适应控制单元1004通过高侧驱动器1010来驱动高侧晶体管1016。根据一些实施例，高侧晶体管1016是PMOS晶体管。

在一些实施例中，峰值电流检测器是串联连接的二极管和电容器以输出等于施加的AC信号的峰值的DC电压。峰值电流检测器(PCD)1012检测峰值电流I_L何时流经电感器1018。一旦达到峰值电流，自适应控制单元1004就使高侧晶体管1016截止。当高侧晶体管1016截止时，在预定的死区时间段(在其间没有器件能够导通以防止短路的时间间隔)之后，低侧晶体管1014导通。沿着低侧晶体管1014、电感器1018、电容器1020以及负载电感器1022形成电流环路或路径1800。由于环路中的固有电阻、电容以及电感，所以环路180中消耗电能。结果，如下文参考图2进一步详细讨论的，流经电感器1018的电流I_L随时间而减小。

在一些实施例中，通过电池1050向自适应控制单元1004提供输入电压V_IN。占空比d被计算为V_OUT/V_IN，然后，该比率用于设置高侧晶体管1016的导通时间段。因此，在等于导通时间段的一段时间内高侧晶体管1016导通，并且通过流经高侧晶体管1016的电流来抬高V_OUT。然后，高侧晶体管1016截止，并且在死区时间段之后低侧晶体管1014导通。

根据一些实施例，低侧晶体管1014是NMOS晶体管。当随着电流I_L减小，V_OUT接近V_REF时，比较器1002检测当V_OUT＝V_REF时的条件。一旦V_OUT变得不再大于V_REF时，自适应控制单元1004就使高侧晶体管1016导通，并且使低侧晶体管1014保持截止。零交叉是数学函数或信号的符号发生变化的点(如，从正到负或者零，或者从负到正或者零)，在函数的图中以轴的交叉点(零值)表示。如下文进一步详细讨论的，当通过零交叉检测器(ZCD)1006检测到零交叉事件时，通过ZCD 1006生成对应的控制信号1006A以控制自适应控制单元1004。根据一些实施例，控制信号1006A向自适应控制单元1004报告零交叉事件。在接收控制信号1006A之后，自适应控制单元1004发起使高侧晶体管1016导通的步骤。在一些实施例中，当信号值I_L实际上为零时，未生成控制信号1006A。而且，可以在I_L下降并且接近于零的稍早时间点，生成控制信号以允许有足够的时间来避免达到负值。根据一些实施例，当信号实际上进入负值范围时，电路1000可能会由于短路而受损。

当高侧晶体管1016导通时，电流流经晶体管的源极和漏极端，然后流经电感器1018，然后流经电容器1020以及负载电阻器1022。结果，V_OUT开始再次上升。下文将结合图2讨论关于电感器电流I_L的特点和表现的更多的细节。

图2是示出了根据一些实施例的参考电压V_REF、输出电压V_OUT以及电感器电流I_L的示意图。如以上讨论的，采用稳压器以将输出电压(V_OUT)保持为尽可能地接近于参考电压(V_REF)。在图2中，V_REF保持为恒定的值但与V_OUT相比以更低的功率来实现，并且V_OUT在V_REF附近波动。电感电流I_L是流经电感器1018的电流，并且通过比较器1002来比较V_OUT与V_REF。在时间t₀处，比较器1002检测到V_OUT不再大于V_REF，比较器1002的输出V_O传输至自适应控制单元1004，自适应控制单元1004触发高侧驱动器1010使高侧晶体管1016导通。高侧晶体管1016导通，I_L开始线性增加，并且上升的电流的斜率为(V_IN-V_OUT)/L，其中L是滤波电感器1018的电感。在上升时间段T_HS期间，高侧晶体管1016保持导通。

根据一些实施例，电池1050供应输入电压V_IN和输入电流I_IN。电流从电池1050中流至高侧驱动器1010，高侧驱动器1010驱动高侧晶体管1016。当高侧驱动器1010使高侧晶体管1016的栅极导通时，电流从源极至漏极流经高侧晶体管1016。然后，在到达接地端之前，电流流经电感器1018、电容器1020以及电阻器1022。如下文参考图4进一步详细讨论的，在一些实施例中，低侧晶体管1014在“死区时间”期间保持截止以防止短路的形成。在流经电感器1018之后，电流I_L并行流经负载电阻器1022和负载电容器1020至接地端。电流I_L还反馈至零交叉检测器1006。当电感器电流I_L接近零时，将向自适应控制单元1004发送控制信号1006A以指导自适应控制单元1004使低侧晶体管1014截止。

当I_L达到峰值电流(I_P)水平时，峰值电流检测器1012通过连接件1012B检测到此条件并且向自适应控制单元1004发送控制信号1012A，使高侧晶体管1016截止。在为防止短路而实行的短暂的死区时间段(图2中所示)之后，使用控制信号1008A来使低侧晶体管1014导通。控制信号1008A还传输回自适应控制单元1004以用于死区时间控制。在时间t₁处，I_L开始以斜率V_OUT/L线性下降。结果，电流跟随路径1800在环路中流动，从低侧晶体管1014至电感器1018，然后至负载电阻器1022以及负载电容器1020。电流在该闭合环路中减小。电流从峰值I_P减小至零的下降时间为T_LS＝I_P/Slope＝I_P/(V_OUT/L)＝I_P×L/V_OUT。

一旦电流I_L接近零，零交叉检测器1006就检测到零交叉条件并且向自适应控制单元1004发送控制信号1012A，使低侧晶体管1008截止。然后，根据一些实施例，在脉冲串周期(burst period)T_burst在t₂之后的剩余时间内，高侧晶体管1016和低侧晶体管1014都截止，并且电感器电流I_L维持为零。在时间t₀处，V_OUT的斜率从负变为正，脉冲串周期是介于V_OUT接近V_REF的这种两个事件之间的时间段。因此，根据一些实施例，T_burst是介于t₀和t₃之间的时间段，其中V_OUT上升至其最大值，然后再次下降至V_REF。因为通过以上讨论已知I_L的上升斜率和I_L的下降斜率，所以也已知T_HS和T_LS。T_pulse是脉冲时间段。T_pulse限定为T_pulse＝T_HS+T_LS，因此，也已知T_pulse。根据设计，T_burst大于T_pulse。根据一些实施例，如果第一三角波脉冲2100不足以充分地驱动V_OUT，那么可以使用附加的三角波脉冲(如图2中所示的虚线三角波脉冲2200)来驱动V_OUT。可以与以上讨论的第一脉冲相同的方式来生成附加的三角波脉冲。

图3A是示出了根据一些实施例的作为占空比d(d＝V_OUT/V_IN)和高侧导通时间T_HS的函数的效率ξ的三维曲面图。根据一些实施例，高侧导通时间段T_HS是高侧晶体管导通的时间段。

在一些实施例中，自适应稳压器1000的设计基于如以下等式所示的作为占空比d和高侧导通时间T_HS的函数的效率ξ的详细分析，其中该自适应稳压器1000能够在宽范围的输入和输出水平下自适应地达到最大效率。可以通过自适应地改变占空比或改变高侧导通时间段或者两者组合来最优化效率ξ。当诸如V_IN的外部条件随时间改变时，占空比相应地改变。结果，效率ξ偏离其现有的最优值。为了确定ξ的新的最优值，如下所示，可以将偏微分设置为等于零：并且下文示出了效率ξ及其偏微分的详细分析。

稳压器的效率ξ限定为：

其中，E_out为输出能量，并且E_{loss_total}为总能量损失。

根据一些实施例，E_{loss_total}限定为由于各种条件(包括E_{c_p}、E_{g_p}、E_{c_n}、E_{g_n}、E_sw、E_{c_i}、E_{c_c}、E_{other_c}和E_{other_i})而损失的总能量。下文将讨论构成总能量损失的这些术语的细节。

在图1中示出的实施例中，E_{c_p}为高侧晶体管(如，HS 1016)上的导通(c)能量损失，并且该晶体管为PMOS(p)，I_P为流经PMOS(p)的电流，R_{ds_p}为高侧PMOS(如，HS 1016)的漏极(d)和源极(s)之间的导通电阻，T_HS为高侧导通时间段。下文将示出T_HS的详细的数学讨论。

在图1示出的实施例中，E_{g_p}为高侧晶体管(如，HS 1016)的栅极(g)能量损失，该晶体管PMOS(p)，C_{gs_p}为高侧PMOS(p)的栅极(g)和源极(s)之间的电容，C_{gd_p}为高侧PMOS(p)的栅极(g)和漏极(d)之间的电容，以及V_i为输入电压。

在图1中示出的实施例中，E_{c_n}为低侧晶体管(如，LS 1014)上的导通(c)能量损失，并且该晶体管为NMOS(n)，I_n为流经NMOS(n)的电流，R_{ds_n}为低侧NMOS(如，LS 1014)的漏极(d)和源极(s)之间的导通电阻，T_LS为低侧导通时间，T_LS＝I_P×L/V_OUT＝T_HS×(V_IN-V_OUT)/L，其中L是电感器1018的电感。下文将示出T_LS和T_HS的详细的数学讨论。

在图1示出的实施例中，E_{g_n}为低侧晶体管(如，LS 1014)的栅极(g)能量损失，该晶体管NMOS(n)，C_{gs_n}为低侧NMOS(n)的栅极(g)和源极(s)之间的电容，C_{gd_n}为低侧NMOS(n)的栅极(g)和漏极(d)之间的电容，以及V_i为输入电压。

在图1中示出的实施例中，E_sw为连接1016、1014和1018的开关节点上的开关能量损失。C_sw为开关节点1024的等效电容，V_i为输入电压，以及V_o为输出电压。下文列出了每一个参数的定义：

由于PMOS导通而导致的能量损失为：

其中，下标“c”表示“导通”，下标“p”表示“PMOS”，下标“ds”表示“漏极-源极”。

由于PMOS栅极电容而导致的能量损失为：

其中，下标“g”表示“栅极”，下标“gs”表示“栅极-源极”，下标“gd”表示“栅极-漏极”，以及下标“i”表示输入。

由于NMOS导通而导致的能量损失为：

其中，下标“c”表示“导通”，下标“n”表示“NMOS”，下标“ds”表示“漏极-源极”。

由于NMOS栅极电容而导致的能量损失为：

其中，下标“g”表示“栅极”，下标“gs”表示“栅极-源极”，下标“gd”表示“栅极-漏极”，以及下标“i”表示输入。

开关能量损失为：

其中，下标“sw”表示“开关”，下标“i”表示输入。

由于电感器的导通而导致的能量损失为：

其中，下标“c”表示“导通”，下标“i”表示电感器，下标“dcr”表示直流电阻。

由于电容器的导通而导致的能量损失为：

其中，下标“c”表示“导通”，第二下标“c”表示电容，下标“esr”表示等效串联电阻。

由于其他导通而导致的其他能量损失为：

其中，R_T为其他所有电阻的总电阻。

由于其他电感而导致的其他能量损失为：

其中，L_T为其他所有电感的总电感。

在图1示出的实施例中，E_{c_i}为由于电感器(i)1018的等效电阻而导致的电感器(i)1018上的导通(c)能量损失。I_p为流经PMOS(p)的电流，R_dcr为等效直流电阻。Ec_c为由于电容器1020的等效电阻而导致的电容器(c)1020上的导通(c)能量损失。R_esr为电容器1020的等效串联电阻。T_pulse是脉冲时间。E_{other_c}为由于其他所有因素而导致的导通能量损失，其具有总等效电阻R_T，并且E_{other_i}为由于所有其他因素而导致的电感能量损失，其具有总等效电感L_T。总之：

E_{loss_total}＝E_{c_p}+E_{g_p}+E_{c_n}+E_{c_n}+E_sw+E_{c_i}+E_{c_c}+E_{other_c}+E_{other_i}……(11)

为了进一步简化等式，

设R_{ds_p}＝R_on,R_{ds_n}＝α·R_{ds_p},V_o＝d·V_i

得到用于E_{loss_total}的表达式：

并且如下，E_out可以表示为：

然后：

其中：

并且：

以及：

为了达到最大效率，如下，取偏微分：以及其中，ξ(d,T_HS)＝E_{loss_total}/E_out，相应地，

其中：

并且

最大效率为：

这得到：

为了进一步简化：

其中，以及

其中，β₃＝L·(2C_g+C_sw),β₄＝L·C_sw…………(23)

在简化的等式中，高侧导通时间段T_HS为占空比d的函数：T_HS＝K×(d/(1-d)²)^(1/3)，其中，d为V_OUT/V_IN。因此，当提供常数K(见等式(24))时，合宜地确定T_HS。

从以上分析可知，效率ξ为d和T_HS两者的函数：ξ(d,T_HS)，其为根据图3A中示出的两条正交的轮廓线所大致描画的三维表面。在水平面中，x轴为T_HS(高侧导通时间段)，并且y轴为d(占空比)。z轴为对于一对(T_HS，d)的对应的效率值ξ。

由于表面ξ(d,T_HS)的三维性质，最大效率ξ^max取决于参数d和T_HS两者。当其中一个参数固定时，或者由于一些原因不能充分地被修改，那么仅可以达到局部最大值，而不是全局最大值。全局最大值为系统的真实最大效率。

图3B是示出了根据一些实施例的作为占空比d和高侧导通时间段T_HS的函数的效率ξ的曲面图。图3B中的曲面图根据占空比d和高侧导通时间段T_HS示出。在该图中，占空比的范围从0到1，并且导通时间段的范围从0纳秒到10纳秒。结果，效率ξ值具有较宽的范围。该效率ξ的宽范围为理论范围。实际上，根据一些实施例，电压源的占空比受到各种因素的限制，这将占空比限制为相当窄的范围。例如，对于以紧装电池供电的IoT中的应用，紧装电池的输出电压随器件的寿命变化。结果，占空比d随时间变化。新器件的占空比与使用过的器件的占空比可以显著不同。结果，即使当器件从工厂出货时，效率为最大，但在一段时间之后，效率也不可避免的从最优值开始退化。

由于电池的具体特点，如图3B所示，其实际占空比的范围实际上不是从0到1。给定电池的实际占空比可以为d-T_HS平面中的较窄的部分。类似地，实际导通时间段也可以为d-T_HS平面中的较窄的部分。如图3B所示，得到的器件的工作范围(工作器件实际能达到的范围)为d-T_HS平面中的矩形3100，并且对应的效率ξ为工作范围3100上面的曲面的块3200，其被称为效率块(efficiency patch)。每一个器件都工作在其效率块内，并且只能在其效率块内实现器件的最大效率。不保证通过任何单独的器件都能实现效率表面的全局最大值。实施图1中的实施例以在其自身的效率块内自适应地实现最大效率。当电池随时间劣化时，效率漂移至效率块上的不同的点。图1中的实施例通过计算新的占空比值和新的导通时间段值来最大化效率块上的效率。

图3C是示出了根据一些实施例的在占空比固定的情况下(d＝0.20)的作为高侧导通时间段T_HS的函数的效率的曲线图。图3C中的效率曲线是当占空比固定为0.20时的图3B中的效率表面的截面图。图3C示出了当占空比固定为0.20时，在导通时间为3.72纳秒时实现的最大效率80.05％。如图3B中讨论的，通常在实际中，高侧导通时间段的范围不能够从0纳秒至10纳秒。例如，如果对于特定器件的各个实际理由，该器件的高侧导通时间段限制在从6纳秒至7纳秒的范围内，那么该器件的最大效率不能在0纳秒至10纳秒的整个范围内达到全局最大值。取而代之，从曲线上可以观察到，最大效率是当高侧导通时间段为6纳秒时的效率值(未示出的实际值)。

图3D是示出了根据一些实施例的作为在高侧导通时间段(T_HS＝5.83纳秒)固定的情况下的占空比d的函数的效率的曲线。图3D中的效率曲线是当高侧导通时间段固定为5.83纳秒时的图3B中的效率表面的截面图。图3D示出了当高侧导通时间固定为5.83纳秒时，在占空比为0.45时实现的最大效率85.49％。如图3B中讨论的，通常在实际中，占空比d的范围不能为从0至1。例如，如果对于特定器件的各个实际理由，该器件的占空比限制在从0.2至0.3的工作范围内，那么该器件的最大效率不能够在d的0至1的整个范围内达到全局最大值。取而代之，从曲线上可以观察到，最大效率是当占空比0.3时的效率值(未示出的实际值)。

图4是根据一些实施例的自适应控制单元1004的示意图。在该实施方式中，自适应控制单元1004包括模数转换器件ADC 4002、加法器/乘法器器件4004、递减计数器4006、第一AND逻辑电路4008、死区时间单元4010及第二AND逻辑电路4012。死区时间单元4010用作保护措施以防止高侧晶体管1016和低侧晶体管1041同时导通。如以上讨论的，死区时间为其间没有器件被允许导通以防止损害电路(如，短路)的较短的时间段。如果高侧晶体管1016和低侧晶体管1014的导通时间重叠，或如果低侧晶体管1014在高侧晶体管1016截止之前导通，那么会造成短路电路条件并且对整个系统产生损害。

输入电压V_IN用作用于ADC 4002的参考电压(而不是稳压器的参考电压)，并且稳压器的输出电压V_OUT用作ADC 4002的输入。根据一些实施例，ADC 4002的输出为D_OUT＝V_OUT/V_IN，其按照定义为占空比d。将占空比d传输至加法器/乘法器单元4004以计算K×(d/(1-d)²)^1/3，根据定义其为高侧导通时间段T_HS。K为根据以上等式(24)的预定的常数。来自加法器/乘法器单元4004的输出为数字值，其为高侧导通时间段的时钟周期的个数。根据定义，来自加法器/乘法器4004的输出乘以时钟周期Δt以产生高侧导通时间段。时钟周期的个数传输至具有时钟周期为Δt的时钟信号CLK的递减计数器4006。

计数器4006对时钟周期的个数进行计数以获得高侧导通时间段T_HS(T_HS＝时钟周期的个数×Δt)。然后，计数器4006输出时间段值T_HS。时间值T_HS传输至第一AND逻辑电路4008以控制高侧驱动器1010和高侧晶体管1016。第一AND逻辑电路4008还将比较器1002的输出V_O和来自死区时间单元4010的信号作为输入。当V_REF<V_OUT时，V_O等于0，这表示AND逻辑电路4008的输出为零，这还意味着高侧晶体管未导通。当AND逻辑电路4008通过信号线或连接点1010B将0输出值高侧驱动器1010时，高侧驱动器1010断开。结果，高侧晶体管1016保持截止。另一方面，当V_REF>V_OUT时，V_O等于1，因此通过来自计数器4006的输出和来自死区时间单元4010的输出来确定AND逻辑电路4008的输出值。在一些实施例中，第一AND逻辑电路4008的输出还通过信号线或连接1010A反馈至死区时间单元4010。当高侧晶体管1016未导通时，低侧晶体管1014可以根据死区时间逻辑而导通。死区时间单元4010还将信号发送至第二AND逻辑电路4012，该逻辑电路以ZCDIN作为另一输入。ZCDIN是从ZCD 1006向自适应控制单元1004发送的零交叉控制信号。通过信号线或连接1008B传输第二AND门4012的输出以控制低侧驱动器1008和低侧晶体管1014。在一些实施例中，第二AND逻辑电路4012的输出还通过信号线或连接1008A反馈至死区时间单元4010。通常，死区时间单元4010通过知道高侧晶体管1016和低侧晶体管1014何时导通和截止以及基于这些状态所实施的逻辑功能，防止高侧晶体管1016和低侧晶体管1014同时导通以保护电路免于短路条件。在一些实施例中，输入至AND门4012的ZCDIN对应于图1的ZCDIN信号1006A。在图4中示出的实施例中，如以上所讨论的，没有PCD，HS晶体管1016(图1)导通时间是由峰值电流的检测或计算时钟周期所控制的。

图5是示出了根据一些实施例的自适应控制单元1004中的ADC 4002的模拟实施方式的示意图。在该实施方式中，ADC包括电流源5002、电容器5004、NMOS晶体管5006、比较器5008以及计数器5010。比较器5008的+输入端子上的电压为n×Δt×V_IN×C/R，其中n是计数器5010的时钟周期的个数，Δt是单个时钟周期的时间段，V_IN是输入电压，以及R是预定的电阻以从V_IN生成充电电流。比较至比较器5008的输入(n×Δt×V_IN×C/R)与V_REF(或V_OUT，这是因为V_OUT和V_REF保持为彼此非常接近)。一旦达到条件n×Δt×V_IN×C/R＝V_OUT，则计数器5010输出占空比d并且通过使晶体管5006短路来重置电容器5004，从而使电容器准备好下一次的递减计数。计数器5010的输出是占空比d。

图6是根据一些实施例的示出自适应稳压方法的流程图。在步骤6002中测量输出电压V_OUT(要被调节的电压)，并且在步骤6003中比较该输出电压和参考电压V_REF。在步骤6004中，当检测到条件V_OUT≤V_REF时，在该特定的时间处的占空比计算为d＝V_OUT/V_IN。根据一些实施例，占空比的计算通过图4中的ADC 4002来实现。在步骤6006中，确定与该时间处的占空比d对应的高侧导通时间段T_HS，例如，根据以上讨论的，如下：T_HS＝K×(d/(1-d)²)^1/3。在步骤6008中，通过对时钟周期的数量进行计数(其等于T_HS)来将T_HS的数字值转换为时间值。在步骤6010中，在时间段T_HS内，使驱动高侧晶体管1016的高侧驱动器1010导通。然后，高侧晶体管1016截止。在等待预定的死区时间段之后，在步骤6012中，在时间段T_LS内，使驱动低侧晶体管1014的低侧驱动器1008导通。在步骤6014中，当高侧晶体管1016和低侧晶体管1014都截止时，比较器1002继续比较V_OUT和V_REF以检测当V_OUT≤V_REF时的下一次事件。

根据一些实施例，公开了一种稳压电路1000。稳压电路1000包括比较器1002。比较器1002被配置为具有耦合至稳压电路的输出电压V_OUT的第一输入V-、耦合至参考电压V_REF的第二输入V+以及输出信号。稳压电路还包括第一晶体管1016和第二晶体管1014，第一晶体管的漏极连接至第二晶体管的漏极。稳压电路还包括通过节点1024连接至第一晶体管1016的漏极和第二晶体管1014的漏极的电感器1018、并联连接并且介于电感器1018与第二晶体管1014的源极之间的电容器1020和电阻器1022、被配置为检测电感器中的峰值电流的峰值电流检测器单元1012以及被配置为检测电感器中的零交叉电流的零交叉检测器单元1006。控制单元1004被配置为接收至少包括输入电压和时钟信号的多个输入信号。

在一些实施例中，控制单元1004被配置为通过基于稳压电路的输出节点上的电压和控制单元的输入电压确定占空比、基于占空比计算第一晶体管的导通时间段的时钟周期的个数、以及对导通时间段的时钟周期的个数进行计数以输出表示导通时间段的信号来自适应地控制稳压电路1000。

根据一些实施例，稳压电路1000还包括被配置为接收稳压电路的输出电压V_OUT和输入电压并且输出占空比的模数转换器4002、被配置为基于占空比来计算第一晶体管的导通时间段的时钟周期的个数的数字电路4004、以及被配置为对导通时间段的时钟周期的个数进行计数以产生导通时间段的计数器4006。控制单元1004还包括被配置为防止第一晶体管和第二晶体管同时导通的死区时间单元4010、被配置为控制第一晶体管的第一逻辑门4008，以及被配置为控制第二晶体管的第二逻辑门4012。

模数转换器还包括被配置为提供电流的电流源5002、连接至电流源5002的输出端的电容器5004、晶体管5006，该晶体管的源极连接至电容器5004和电流源5002的输出端，漏极连接至电容器5004的另一侧。模数转换器还包括比较器5008，该比较器的一个输入端V+连接至晶体管的源极和电容器，比较器的另一输入端V-连接至稳压电路的输出电压V_OUT，晶体管的栅极连接至比较器的输出端。模数转换器还包括计数器5010，比较器的输出传输至计数器。

峰值电流检测器和零交叉检测器分别通过第一晶体管和第二晶体管连接至电感器。计数器被配置为产生占空比d。

根据又一些实施例，公开了一种控制单元。控制单元1004包括被配置为接收稳压电路的输出电压V_OUT和输入电压并且输出占空比的模数转换器4002、被配置为基于占空比来计算第一晶体管的导通时间段的时钟周期的个数的数字电路4004、被配置为对导通时间段的时钟周期的个数进行计数以产生导通时间段的计数器4006、以及被配置为防止第一晶体管和第二晶体管同时导通的死区时间单元4010。控制单元还包括被配置为控制第一晶体管的第一逻辑门4008和被配置为控制第二晶体管的第二逻辑门4012。

模数转换器被配置为将所述稳压电路的所述输出电压除以所述输入电压以产生占空比。数字电路被配置为根据等式T_HS＝K×(d/(1-d)²)^1/3来计算所述第一晶体管的导通时间。第一逻辑门被配置为向死区时间单元提供输入，并且第二逻辑门被配置为向死区时间单元提供输入。

根据又一些实施例，公开了一种控制方法。控制方法包括如下步骤：在比较器上比较稳压电路的输出电压V_OUT和参考电压，然后检测稳压电路的输出电压V_OUT等于或小于参考电压的条件，之后在模数转换器上计算作为稳压电路的输出电压V_OUT与输入电压V_IN的比率的占空比d，然后在数字逻辑器上根据占空比来计算第一晶体管的导通时间段T_HS，之后在时间段T_HS内使第一晶体管导通，然后在时间段T_HS之后使第一晶体管截止，之后保持其间没有晶体管导通的死区时间段，然后计算第二晶体管的导通时间段T_LS，之后在时间段T_LS内使第二晶体管导通。根据一些实施例，该方法还包括重新计算作为稳压电路的输出电压V_OUT与输入电压V_IN的比率的占空比d，然后根据占空比重新计算第一晶体管的导通时间段T_HS：T_HS＝K×(d/(1-d)²)^1/3，然后在时间段T_HS内使第一晶体管导通，之后在时间段T_HS之后使第一晶体管截止，然后保持其间没有晶体管导通的死区时间段，之后重新计算第二晶体管的导通时间段T_LS：T_LS＝I_P×L/V_OUT，然后在时间段T_LS内使第二晶体管导通。

上述内容概括了几个实施例的特征使得本领域技术人员可更好地理解本公开的各个方面。本领域技术人员应该理解，他们可以很容易地使用本发明作为基础来设计或更改其他用于达到与本文所介绍实施例相同的目的和/或实现相同优点的工艺和结构。本领域技术人员也应该意识到，这些等效结构并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。

Claims (10)

1.一种稳压电路，包括：

第一比较器，具有第一输入端、第二输入端和输出端，其中，所述第一输入端连接至所述稳压电路的输出节点，并且所述第二端连接至具有参考电压的参考节点；

第一晶体管和第二晶体管，其中，所述第一晶体管的漏极连接至所述第二晶体管的漏极；

电感器，耦合在所述第一晶体管的漏极和所述输出节点之间；

第一电容器和电阻器，并联连接在所述输出节点和所述第二晶体管的源极之间；

峰值电流检测器，被配置为检测通过所述电感器的峰值电流；

零交叉检测器，被配置为检测通过所述电感器的零交叉电流；以及

控制单元，被配置为接收包括输入电压、时钟信号和所述第一比较器的输出的多个输入信号以自适应地控制所述稳压电路，其中，所述控制单元被配置为：

基于所述稳压电路的所述输出节点上的电压和所述控制单元的所述输入电压来确定占空比；

基于所述占空比计算所述第一晶体管的导通时间段的时钟周期的个数；和

对所述导通时间段的时钟周期的个数进行计数以输出表示所述导通时间段的信号。

2.根据权利要求1所述的稳压电路，其中，所述控制单元还包括：

模数转换器，具有连接至所述输出节点的第一输入端和连接至所述输入电压的第二输入端，其中，所述模数转换器被配置为输出所述占空比；

数字逻辑单元，具有连接至所述模数转换器的输出端的输入端，其中，所述数字逻辑单元被配置为计算所述时钟周期的个数；以及

计数器，具有连接至所述数字逻辑单元的所述输出端的输入端，其中，所述计数器被配置为对所述时钟周期的个数进行计数。

3.根据权利要求1所述的稳压电路，其中，所述控制单元还包括：

第一逻辑门，被配置为控制所述第一晶体管；

第二逻辑门，被配置为控制所述第二晶体管；以及

死区时间单元，耦合至所述第一逻辑门的输出端和所述第二逻辑门的输出端，并且被配置为基于所述第一逻辑门的所述输出端的状态和所述第二逻辑门的所述输出端的状态来防止所述第一晶体管和所述第二晶体管同时导通。

4.根据权利要求1所述的稳压电路，其中，所述零交叉检测器的输出和所述峰值电流检测器的输出传输至所述控制单元。

5.根据权利要求1所述的稳压电路，其中，所述模数转换器还包括：

电流源；

第二电容器，连接至所述电流源的输出端；

第三晶体管，具有连接至所述电流源的输出端的漏极和连接至所述第二电容器的源极；

第二比较器，其中，所述第二比较器的第一输入端连接至所述第三晶体管的所述漏极并且连接至所述第二电容器，所述比较器的第二输入端连接至所述参考节点或所述稳压电路的所述输出节点，以及所述第二晶体管的栅极连接至所述第二比较器的输出端；以及

计数器，具有连接至所述比较器的所述输出端的输入端。

6.根据权利要求1所述的稳压电路，还包括：

第一驱动器电路，被配置为接收来自所述控制单元的第一控制信号并且驱动所述第一晶体管。

7.一种控制电路，包括：

模数转换器，具有连接至第一节点的第一输入端和连接至第二节点的第二输入端，其中，所述模数转换器被配置为基于所述第一节点和所述第二节点处的电压输出占空比；

数字逻辑单元，具有连接至所述模数转换器的输出端的输入端，其中，所述数字逻辑单元被配置为基于所述占空比计算所述第一晶体管的导通时间段的时钟周期的个数；和

计数器，具有连接至所述数字逻辑单元的所述输出端的输入端，其中，所述计数器被配置为对所述导通时间段的时钟周期的个数进行计数以输出表示所述导通时间段的信号；以及

死区时间单元，被配置为防止所述第一晶体管和所述第二晶体管同时导通。

8.根据权利要求7所述的控制单元，还包括：

第一逻辑门，被配置为控制所述第一晶体管；以及

第二逻辑门，被配置为控制所述第二晶体管。

9.一种用于稳压的方法，包括：

在稳压电路的输出节点处测量输出电压；

在比较器上比较稳压电路的所述输出电压与参考电压，以检测所述输出电压等于或小于所述参考电压的条件；

在模数转换器上计算作为所述输出电压与输入电压的比率的占空比；

在数字逻辑电路上根据所述占空比来计算第一晶体管的导通时间段T_HS，其中，电感器耦合在所述第一晶体管的漏极和所述输出节点之间；

在计数器上进行计数，利用时钟周期以获得所述导通时间段T_HS；以及

在所述时间段T_HS内使所述第一晶体管导通。

10.根据权利要求9所述的方法，还包括：

在所述时间段T_HS之后使所述第一晶体管截止。