CN116961623A - 一种高精度占空比控制电路及其控制方法 - Google Patents
一种高精度占空比控制电路及其控制方法 Download PDFInfo
- Publication number
- CN116961623A CN116961623A CN202311212026.8A CN202311212026A CN116961623A CN 116961623 A CN116961623 A CN 116961623A CN 202311212026 A CN202311212026 A CN 202311212026A CN 116961623 A CN116961623 A CN 116961623A
- Authority
- CN
- China
- Prior art keywords
- tube
- voltage
- pmos tube
- nmos tube
- nmos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 11
- 239000003990 capacitor Substances 0.000 claims description 60
- 238000010586 diagram Methods 0.000 claims description 9
- 230000002459 sustained effect Effects 0.000 claims description 4
- 230000007423 decrease Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/017—Adjustment of width or dutycycle of pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356017—Bistable circuits using additional transistors in the input circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Pulse Circuits (AREA)
Abstract
本发明涉及一种高精度占空比控制电路及其控制方法,包含零温电压产生电路和占空比产生电路,零温电压产生电路的输出端与占空比产生电路的输入端连接,零温电压产生电路产生零温度系数的电压作为占空比产生电路的输入,占空比产生电路产生高精度占空比的时钟信号。本发明结构简单,面积小,占空比信号精度高,并且产生的占空比信号与电源电压和温度无关。
Description
技术领域
本发明涉及一种控制电路及其控制方法,特别是一种高精度占空比控制电路及其控制方法,属于集成电路技术领域。
背景技术
占空比是脉冲持续时间或脉冲宽度PW与波形总周期T之比的百分比,它通常用于表示脉冲为高电平时的持续时间。随着集成电路产业的发展,人们对于芯片的性能指标需求也在逐渐提高,对于信号的占空比的精度要求也逐渐提高。
产生高精度占空比的方案现在有很多种,一种是通过占空比检测电路来检测输出时钟的占空比,检测时钟占空比与预设占空比的差值,然后通过数模转换器,将差值信号传输到占空比调节电路来调节输出时钟的占空比,这个方法需要大量的电路来实现,较为复杂且占用了大量的芯片面积;另一种是采用带有边沿触发的数字电路模块来产生一定占空比的信号,本质上是信号发生器,不是对时钟的占空比进行校准,因此不同工艺角的占空比偏差较大而且高温情况下占空比会偏差也会比较大。
发明内容
本发明所要解决的技术问题是提供一种高精度占空比控制电路及其控制方法,占空比与温度无关。
为解决上述技术问题,本发明所采用的技术方案是:
一种高精度占空比控制电路,包含零温电压产生电路和占空比产生电路,零温电压产生电路的输出端与占空比产生电路的输入端连接,零温电压产生电路产生零温度系数的电压作为占空比产生电路的输入,占空比产生电路产生高精度占空比的时钟信号。
进一步地,所述零温电压产生电路包含第一NMOS管NM3、第二NMOS管NM4、第三NMOS管NM5、第四NMOS管NM6、第一PMOS管PM5、第二PMOS管PM6、第三PMOS管PM7、第四PMOS管PM8、pnp管Q0、第一电阻R1和第二电阻R2,带隙输出电压VBG与第二NMOS管NM4的漏极、第四NMOS管NM6的源极和pnp管Q0的发射极连接,第二NMOS管NM4的栅极与第一NMOS管NM3的栅极、第一NMOS管NM3的漏极、第一PMOS管PM5的漏极连接,第二PMOS管PM6的栅极与第二PMOS管PM6的漏极、第一PMOS管PM5的栅极、第三PMOS管PM7的栅极、第四PMOS管PM8的栅极和第三NMOS管NM5的漏极连接,第三NMOS管NM5的源极与第一电阻R1的一端连接,第一电阻R1的另一端接地,第三NMOS管NM5的栅极与第四NMOS管NM6的栅极、第四NMOS管NM6的漏极、pnp管Q0的集电极、pnp管Q0的基极和第三PMOS管PM7的漏极连接,第四PMOS管PM8的漏极与第二电阻R2的一端连接并输出零温输出电压Vo,第二电阻R2的另一端接地,第一PMOS管PM5、第二PMOS管PM6、第三PMOS管PM7和第四PMOS管PM8的源极连接电源VDD,第一NMOS管NM3和第二NMOS管NM4的源极接地。
进一步地,所述零温电压产生电路中:
(1)
其中,VBG是带隙输出电压,VGSN6是第四NMOS管NM6的栅源电压,VGSN5是第三NMOS管NM5的栅源电压,Iref是流经第四NMOS管NM6的电流;
由公式(1)可得
(2)
对公式(2)进行求解可得
(3)
由公式(3)可知,流经第四NMOS管NM6的电流Iref的大小只与带隙输出电压VBG和第一电阻R1有关,与电源电压无关;
第一电阻R1采用正温度系数的电阻,可得一个负温度系数的流经第四NMOS管NM6的电流Iref,然后流经第四NMOS管NM6的电流Iref按比例放大为流经第四PMOS管PM8的电流I1并流进正温度系数的第二电阻R2,调整流经第四PMOS管PM8的电流I1的负温度系数和第二电阻R2的正温度系数,可得零温度系数且与电源电压无关的零温输出电压Vo。
进一步地,所述占空比产生电路包含第五NMOS管NM0、第六NMOS管NM1、第七NMOS管NM2、第五PMOS管PM0、第六PMOS管PM1、第七PMOS管PM2、第八PMOS管PM3、第九PMOS管PM4、电流源I2、电容C1、或非门N1和反相器I1,第五NMOS管NM0的栅极和第九PMOS管PM4的栅极连接信号CLK,第五NMOS管NM0的漏极与电容C1的下极板连接并输入零温输出电压Vo,第五PMOS管PM0的栅极和第八PMOS管PM3的栅极连接信号CLKB,第五PMOS管PM0的漏极与电容C1的上极板、第九PMOS管PM4的源极、第六PMOS管PM1的栅极、第六NMOS管NM1的栅极连接,第六PMOS管PM1的漏极与第六NMOS管NM1的漏极、第九PMOS管PM4的漏极、第七PMOS管PM2的栅极和第七NMOS管NM2的栅极连接,第八PMOS管PM3的漏极与第七PMOS管PM2的源极连接,第七PMOS管PM2的漏极与第七NMOS管NM2的漏极和或非门N1的一个输入端连接,或非门N1的另一个输入端连接信号CLKB,或非门N1的输出端与反相器I1的输入端连接,反相器I1的输出端输出高精度占空比的时钟信号CLK_OUT,第五PMOS管PM0的源极与电流源I2的输出端连接,电流源I2的输入端和第八PMOS管PM3的源极连接电源VDD,第五NMOS管NM0、第六NMOS管NM1和第七NMOS管NM2的源极接地。
进一步地,所述电流源I2通过电流镜偏置得到。
进一步地,所述信号CLK是OSC电路产生的占空比为50%的时钟信号。
进一步地,所述信号CLKB是信号CLK的取反信号。
一种控制方法,包含以下步骤:
当信号CLK为高电平时,占空比产生电路等效电路为相位φ1等效电路,当信号CLK为低电平时,占空比产生电路等效电路为相位φ2等效电路;
相位φ1等效电路中,信号CLK为高电平,第五NMOS管NM0的等效开关闭合,第五PMOS管PM0的等效开关闭合,第九PMOS管PM4的等效开关关断,第八PMOS管PM3的等效开关闭合;电容C1的下极板通过第五NMOS管NM0管的等效开关连接到地,所以此时电容C1的下极板电压为0,电流源I2给电容C1充电,充电的斜率为
,
当电容C1上极板的电压超过第六PMOS管PM1和第六NMOS管NM1组成的反相器的翻转电压时,第七PMOS管PM2和第七NMOS管NM2组成的反相器输出高电平,高精度占空比的时钟信号CLK_OUT输出高电平,第六PMOS管PM1和第六NMOS管NM1组成的反相器的翻转电压记为Vm,此时还在相位φ1等效电路的持续期间,接着电容C1上极板电压Vc被电流源I2一直充电直到电源电压VDD;
相位φ2等效电路中,信号CLK为低电平,第五NMOS管NM0的等效开关关断,第五PMOS管PM0的等效开关关断,第九PMOS管PM4的等效开关闭合,第八PMOS管PM3管的等效开关关断;电容C1下极板电压为I1*R2;
信号CLK为高电平时,第六PMOS管PM1和第六NMOS管NM1组成的反相器的输入电压Vc等于电源电压VDD,第六PMOS管PM1和第六NMOS管NM1组成的反相器的输出电压Vx等于0;
然后信号CLK从高电平切换到低电平,第六PMOS管PM1和第六NMOS管NM1组成的反相器的输入和输出通过第九PMOS管PM4的等效开关短接,第六NMOS管NM1处于导通状态,第六PMOS管PM1和第六NMOS管NM1组成的反相器的输入电压Vc通过第六NMOS管NM1放电,直到第六PMOS管PM1和第六NMOS管NM1组成的反相器处于平衡状态,此时输入电压Vc等于输出电压Vx等于电压Vm,电压Vm是使得第六PMOS管PM1和第六NMOS管NM1组成的反相器处于平衡状态时的电压,同时也是第六PMOS管PM1和第六NMOS管NM1组成的反向器的翻转电压;
相位φ2等效电路结束,下一个相位φ1等效电路到来时,信号CLK从低电平翻转为高电平,第五NMOS管NM0的等效开关闭合,第五PMOS管PM0的等效开关闭合,第九PMOS管PM4的等效开关关断,第八PMOS管PM3的等效开关闭合;与此同时,电容C1下极板电压Vo从I1*R2减小到0,第六PMOS管PM1和第六NMOS管NM1组成的反相器的输入电压Vc从Vm减小到Vm-I1*R2;
然后电流I2开始对电容C1充电,电容C1上的电压增加,当电容C1的上极板电压Vc从Vm-I1*R2充到Vm时,第六PMOS管PM1和第六NMOS管NM1组成的反相器翻转输出低电平,高精度占空比的时钟信号CLK_OUT输出高电平;
电流I2对电容C1充电斜率如下式所示:
,
高精度占空比的时钟信号CLK_OUT的低电平持续的时间t由下式得到:
,
其中,Vc是电容上的电压;
高精度占空比的时钟信号CLK_OUT的低电平持续的时间t由电流I1的大小、电流I2的大小、第二电阻R2的阻值大小以及电容C1的容值决定,因此高精度占空比的时钟信号CLK_OUT的低电平持续的时间t的精度由电流I1、电流I2、第二电阻R2以及电容C1的精度决定;
高精度占空比的时钟信号CLK_OUT的低电平持续的时间就是电压Vc从Vm-I1*R2上升到Vm的时间;当信号CLK从相位φ1等效电路切换到相位φ2等效电路时,电容C1上极板电压Vc从电源电压VDD快速放电到第六PMOS管PM1和第六NMOS管NM1组成的反相器的平衡状态时的电压Vm,电容C1下极板电压Vo会被电容C1上极板电压Vc耦合到负的电压,然后恢复到I1*R2;
根据占空比产生电路的工作波形示意图可以得到占空比D的公式如下:
,
其中,T为高精度占空比的时钟信号CLK_OUT的周期,D为占空比。
本发明与现有技术相比,具有以下优点和效果:
1、本发明的高精度占空比控制电路精度高且占空比不随电源电压和温度变化而变化,具有很强的鲁棒性;
2、本发明的高精度占空比控制电路结构简单,占用芯片面积小。
附图说明
图1是本发明的一种高精度占空比控制电路的示意图。
图2是本发明的零温电压产生电路的电路图。
图3是本发明的占空比产生电路的电路图。
图4是本发明的占空比产生电路的相位φ1等效电路的电路图。
图5是本发明的占空比产生电路的相位φ2等效电路的电路图。
图6是本发明的占空比产生电路的工作波形示意图。
具体实施方式
为了详细阐述本发明为达到预定技术目的而所采取的技术方案,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清晰、完整地描述,显然,所描述的实施例仅仅是本发明的部分实施例,而不是全部的实施例,并且,在不付出创造性劳动的前提下,本发明的实施例中的技术手段或技术特征可以替换,下面将参考附图并结合实施例来详细说明本发明。
如图1所示,一种高精度占空比控制电路,包含零温电压产生电路和占空比产生电路,零温电压产生电路的输出端与占空比产生电路的输入端连接,零温电压产生电路产生零温度系数的电压作为占空比产生电路的输入,占空比产生电路将这个电压信号转化为占空比的时间信号,最后输出固定占空比的高精度占空比的时钟信号。
如图2所示,零温电压产生电路包含第一NMOS管NM3、第二NMOS管NM4、第三NMOS管NM5、第四NMOS管NM6、第一PMOS管PM5、第二PMOS管PM6、第三PMOS管PM7、第四PMOS管PM8、pnp管Q0、第一电阻R1和第二电阻R2,带隙输出电压VBG与第二NMOS管NM4的漏极、第四NMOS管NM6的源极和pnp管Q0的发射极连接,第二NMOS管NM4的栅极与第一NMOS管NM3的栅极、第一NMOS管NM3的漏极、第一PMOS管PM5的漏极连接,第二PMOS管PM6的栅极与第二PMOS管PM6的漏极、第一PMOS管PM5的栅极、第三PMOS管PM7的栅极、第四PMOS管PM8的栅极和第三NMOS管NM5的漏极连接,第三NMOS管NM5的源极与第一电阻R1的一端连接,第一电阻R1的另一端接地,第三NMOS管NM5的栅极与第四NMOS管NM6的栅极、第四NMOS管NM6的漏极、pnp管Q0的集电极、pnp管Q0的基极和第三PMOS管PM7的漏极连接,第四PMOS管PM8的漏极与第二电阻R2的一端连接并输出零温输出电压Vo,第二电阻R2的另一端接地,第一PMOS管PM5、第二PMOS管PM6、第三PMOS管PM7和第四PMOS管PM8的源极连接电源VDD,第一NMOS管NM3和第二NMOS管NM4的源极接地。
零温电压产生电路中:
(1)
其中,VBG是带隙输出电压,VGSN6是第四NMOS管NM6的栅源电压,VGSN5是第三NMOS管NM5的栅源电压,Iref是流经第四NMOS管NM6的电流。
由公式(1)可得
(2)
对公式(2)进行求解可得
(3)
由公式(3)可知,流经第四NMOS管NM6的电流Iref的大小只与带隙输出电压VBG和第一电阻R1有关,与电源电压无关。
第一电阻R1采用正温度系数的电阻,可得一个负温度系数的流经第四NMOS管NM6的电流Iref,然后流经第四NMOS管NM6的电流Iref按比例放大为流经第四PMOS管PM8的电流I1并流进正温度系数的第二电阻R2,调整流经第四PMOS管PM8的电流I1的负温度系数和第二电阻R2的正温度系数,可得零温度系数且与电源电压无关的零温输出电压Vo。
如图3所示,占空比产生电路包含第五NMOS管NM0、第六NMOS管NM1、第七NMOS管NM2、第五PMOS管PM0、第六PMOS管PM1、第七PMOS管PM2、第八PMOS管PM3、第九PMOS管PM4、电流源I2、电容C1、或非门N1和反相器I1,第五NMOS管NM0的栅极和第九PMOS管PM4的栅极连接信号CLK,第五NMOS管NM0的漏极与电容C1的下极板连接并输入零温输出电压Vo,第五PMOS管PM0的栅极和第八PMOS管PM3的栅极连接信号CLKB,第五PMOS管PM0的漏极与电容C1的上极板、第九PMOS管PM4的源极、第六PMOS管PM1的栅极、第六NMOS管NM1的栅极连接,第六PMOS管PM1的漏极与第六NMOS管NM1的漏极、第九PMOS管PM4的漏极、第七PMOS管PM2的栅极和第七NMOS管NM2的栅极连接,第八PMOS管PM3的漏极与第七PMOS管PM2的源极连接,第七PMOS管PM2的漏极与第七NMOS管NM2的漏极和或非门N1的一个输入端连接,或非门N1的另一个输入端连接信号CLKB,或非门N1的输出端与反相器I1的输入端连接,反相器I1的输出端输出高精度占空比的时钟信号CLK_OUT,第五PMOS管PM0的源极与电流源I2的输出端连接,电流源I2的输入端和第八PMOS管PM3的源极连接电源VDD,第五NMOS管NM0、第六NMOS管NM1和第七NMOS管NM2的源极接地。
其中,电流源I2通过电流镜偏置得到。信号CLK是OSC电路产生的占空比为50%的时钟信号。信号CLKB是信号CLK的取反信号。
一种控制方法,包含以下步骤:
占空比产生电路根据信号CLK电平的高低可以分成两个等效电路。当信号CLK为高电平时,占空比产生电路等效电路为相位φ1等效电路,当信号CLK为低电平时,占空比产生电路等效电路为相位φ2等效电路。
如图4所示,相位φ1等效电路中,信号CLK为高电平,第五NMOS管NM0的等效开关闭合,第五PMOS管PM0的等效开关闭合,第九PMOS管PM4的等效开关关断,第八PMOS管PM3的等效开关闭合;电容C1的下极板通过第五NMOS管NM0管的等效开关连接到地,所以此时电容C1的下极板电压为0,电流源I2给电容C1充电,充电的斜率为
,
当电容C1上极板的电压超过第六PMOS管PM1和第六NMOS管NM1组成的反相器的翻转电压时,第七PMOS管PM2和第七NMOS管NM2组成的反相器输出高电平,高精度占空比的时钟信号CLK_OUT输出高电平,第六PMOS管PM1和第六NMOS管NM1组成的反相器的翻转电压记为Vm,此时还在相位φ1等效电路的持续期间,接着电容C1上极板电压Vc被电流源I2一直充电直到电源电压VDD。
如图5所示,相位φ2等效电路中,信号CLK为低电平,第五NMOS管NM0的等效开关关断,第五PMOS管PM0的等效开关关断,第九PMOS管PM4的等效开关闭合,第八PMOS管PM3管的等效开关关断;电容C1下极板电压为I1*R2。
信号CLK为高电平时,第六PMOS管PM1和第六NMOS管NM1组成的反相器的输入电压Vc等于电源电压VDD,第六PMOS管PM1和第六NMOS管NM1组成的反相器的输出电压Vx等于0。
然后信号CLK从高电平切换到低电平,第六PMOS管PM1和第六NMOS管NM1组成的反相器的输入和输出通过第九PMOS管PM4的等效开关短接,第六NMOS管NM1处于导通状态,第六PMOS管PM1和第六NMOS管NM1组成的反相器的输入电压Vc通过第六NMOS管NM1放电,直到第六PMOS管PM1和第六NMOS管NM1组成的反相器处于平衡状态,此时输入电压Vc等于输出电压Vx等于电压Vm,电压Vm是使得第六PMOS管PM1和第六NMOS管NM1组成的反相器处于平衡状态时的电压,同时也是第六PMOS管PM1和第六NMOS管NM1组成的反向器的翻转电压。
相位φ2等效电路结束,下一个相位φ1等效电路到来时,信号CLK从低电平翻转为高电平,第五NMOS管NM0的等效开关闭合,第五PMOS管PM0的等效开关闭合,第九PMOS管PM4的等效开关关断,第八PMOS管PM3的等效开关闭合;与此同时,电容C1下极板电压Vo从I1*R2减小到0,第六PMOS管PM1和第六NMOS管NM1组成的反相器的输入电压Vc从Vm减小到Vm-I1*R2。
然后电流I2开始对电容C1充电,电容C1上的电压增加,当电容C1的上极板电压Vc从Vm-I1*R2充到Vm时,第六PMOS管PM1和第六NMOS管NM1组成的反相器翻转输出低电平,高精度占空比的时钟信号CLK_OUT输出高电平。
电流I2对电容C1充电斜率如下式所示:
,,
高精度占空比的时钟信号CLK_OUT的低电平持续的时间t由下式得到:
,
其中,Vc是电容上的电压。
高精度占空比的时钟信号CLK_OUT的低电平持续的时间t由电流I1的大小、电流I2的大小、第二电阻R2的阻值大小以及电容C1的容值决定,因此高精度占空比的时钟信号CLK_OUT的低电平持续的时间t的精度由电流I1、电流I2、第二电阻R2以及电容C1的精度决定。
高精度占空比的时钟信号CLK_OUT的低电平持续的时间就是电压Vc从Vm-I1*R2上升到Vm的时间;当信号CLK从相位φ1等效电路切换到相位φ2等效电路时,电容C1上极板电压Vc从电源电压VDD快速放电到第六PMOS管PM1和第六NMOS管NM1组成的反相器的平衡状态时的电压Vm,电容C1下极板电压Vo会被电容C1上极板电压Vc耦合到负的电压,然后恢复到I1*R2。
根据占空比产生电路的工作波形示意图可以得到占空比D的公式如下:
,
其中,T为高精度占空比的时钟信号CLK_OUT的周期,D为占空比。
本发明的零温电压产生电路可以产生零温度系数的电压,而且这个电压与电源电压无关,然后这个电压作为占空比产生电路的输入。占空比产生电路将零温电压产生电路产生的与温度电源电压无关的电压信号转化为电压相关的占空比的时间信号。占空比产生电路在相位φ2时,PMOS管PM1和NMOS管NM1组成的反相器工作在平衡状态,当从相位φ2切换到相位φ1时,通过开关切换使得PMOS管PM1和NMOS管NM1组成的反相器的输入输出电压摆脱平衡状态,然后再通过电流源I1将PMOS管PM1和NMOS管NM1组成的反相器的输入电压充起来,这样当充到相位φ2时的平衡状态时PMOS管PM1和NMOS管NM1组成的反相器的输出就会翻转为低电平,从而实现了充电时间即占空比的精确控制。所以最后占空比产生电路的输出时钟信号CLK_OUT的占空比精度很高,且占空比不随电源电压和温度变化而变化,具有很强的鲁棒性。而且相比于复杂的占空比控制方案,本申请提出的技术方案具备结构简单,面积小的优点。综上所述,本发明提出的技术方案的优点是结构简单,面积小,高精度,产生的占空比信号与电源电压和温度无关。
以上所述,仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制,虽然本发明已以较佳实施例揭露如上,然而并非用以限定本发明,任何熟悉本专业的技术人员,在不脱离本发明技术方案范围内,当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本发明技术方案内容,依据本发明的技术实质,在本发明的精神和原则之内,对以上实施例所作的任何简单的修改、等同替换与改进等,均仍属于本发明技术方案的保护范围之内。
Claims (8)
1.一种高精度占空比控制电路,其特征在于:包含零温电压产生电路和占空比产生电路,零温电压产生电路的输出端与占空比产生电路的输入端连接,零温电压产生电路产生零温度系数的电压作为占空比产生电路的输入,占空比产生电路产生高精度占空比的时钟信号。
2.根据权利要求1所述的一种高精度占空比控制电路,其特征在于:所述零温电压产生电路包含第一NMOS管NM3、第二NMOS管NM4、第三NMOS管NM5、第四NMOS管NM6、第一PMOS管PM5、第二PMOS管PM6、第三PMOS管PM7、第四PMOS管PM8、pnp管Q0、第一电阻R1和第二电阻R2,带隙输出电压VBG与第二NMOS管NM4的漏极、第四NMOS管NM6的源极和pnp管Q0的发射极连接,第二NMOS管NM4的栅极与第一NMOS管NM3的栅极、第一NMOS管NM3的漏极、第一PMOS管PM5的漏极连接,第二PMOS管PM6的栅极与第二PMOS管PM6的漏极、第一PMOS管PM5的栅极、第三PMOS管PM7的栅极、第四PMOS管PM8的栅极和第三NMOS管NM5的漏极连接,第三NMOS管NM5的源极与第一电阻R1的一端连接,第一电阻R1的另一端接地,第三NMOS管NM5的栅极与第四NMOS管NM6的栅极、第四NMOS管NM6的漏极、pnp管Q0的集电极、pnp管Q0的基极和第三PMOS管PM7的漏极连接,第四PMOS管PM8的漏极与第二电阻R2的一端连接并输出零温输出电压Vo,第二电阻R2的另一端接地,第一PMOS管PM5、第二PMOS管PM6、第三PMOS管PM7和第四PMOS管PM8的源极连接电源VDD,第一NMOS管NM3和第二NMOS管NM4的源极接地。
3.根据权利要求2所述的一种高精度占空比控制电路,其特征在于:所述零温电压产生电路中:
(1)
其中,VBG是带隙输出电压,VGSN6是第四NMOS管NM6的栅源电压,VGSN5是第三NMOS管NM5的栅源电压,Iref是流经第四NMOS管NM6的电流;
由公式(1)可得
(2)
对公式(2)进行求解可得
(3)
由公式(3)可知,流经第四NMOS管NM6的电流Iref的大小只与带隙输出电压VBG和第一电阻R1有关,与电源电压无关;
第一电阻R1采用正温度系数的电阻,可得一个负温度系数的流经第四NMOS管NM6的电流Iref,然后流经第四NMOS管NM6的电流Iref按比例放大为流经第四PMOS管PM8的电流I1并流进正温度系数的第二电阻R2,调整流经第四PMOS管PM8的电流I1的负温度系数和第二电阻R2的正温度系数,可得零温度系数且与电源电压无关的零温输出电压Vo。
4.根据权利要求1所述的一种高精度占空比控制电路,其特征在于:所述占空比产生电路包含第五NMOS管NM0、第六NMOS管NM1、第七NMOS管NM2、第五PMOS管PM0、第六PMOS管PM1、第七PMOS管PM2、第八PMOS管PM3、第九PMOS管PM4、电流源I2、电容C1、或非门N1和反相器I1,第五NMOS管NM0的栅极和第九PMOS管PM4的栅极连接信号CLK,第五NMOS管NM0的漏极与电容C1的下极板连接并输入零温输出电压Vo,第五PMOS管PM0的栅极和第八PMOS管PM3的栅极连接信号CLKB,第五PMOS管PM0的漏极与电容C1的上极板、第九PMOS管PM4的源极、第六PMOS管PM1的栅极、第六NMOS管NM1的栅极连接,第六PMOS管PM1的漏极与第六NMOS管NM1的漏极、第九PMOS管PM4的漏极、第七PMOS管PM2的栅极和第七NMOS管NM2的栅极连接,第八PMOS管PM3的漏极与第七PMOS管PM2的源极连接,第七PMOS管PM2的漏极与第七NMOS管NM2的漏极和或非门N1的一个输入端连接,或非门N1的另一个输入端连接信号CLKB,或非门N1的输出端与反相器I1的输入端连接,反相器I1的输出端输出高精度占空比的时钟信号CLK_OUT,第五PMOS管PM0的源极与电流源I2的输出端连接,电流源I2的输入端和第八PMOS管PM3的源极连接电源VDD,第五NMOS管NM0、第六NMOS管NM1和第七NMOS管NM2的源极接地。
5.根据权利要求4所述的一种高精度占空比控制电路,其特征在于:所述电流源I2通过电流镜偏置得到。
6.根据权利要求4所述的一种高精度占空比控制电路,其特征在于:所述信号CLK是OSC电路产生的占空比为50%的时钟信号。
7.根据权利要求6所述的一种高精度占空比控制电路,其特征在于:所述信号CLKB是信号CLK的取反信号。
8.一种权利要求1-7任一项所述的高精度占空比控制电路的控制方法,其特征在于包含以下步骤:
当信号CLK为高电平时,占空比产生电路等效电路为相位φ1等效电路,当信号CLK为低电平时,占空比产生电路等效电路为相位φ2等效电路;
相位φ1等效电路中,信号CLK为高电平,第五NMOS管NM0的等效开关闭合,第五PMOS管PM0的等效开关闭合,第九PMOS管PM4的等效开关关断,第八PMOS管PM3的等效开关闭合;电容C1的下极板通过第五NMOS管NM0管的等效开关连接到地,所以此时电容C1的下极板电压为0,电流源I2给电容C1充电,充电的斜率为
,
当电容C1上极板的电压超过第六PMOS管PM1和第六NMOS管NM1组成的反相器的翻转电压时,第七PMOS管PM2和第七NMOS管NM2组成的反相器输出高电平,高精度占空比的时钟信号CLK_OUT输出高电平,第六PMOS管PM1和第六NMOS管NM1组成的反相器的翻转电压记为Vm,此时还在相位φ1等效电路的持续期间,接着电容C1上极板电压Vc被电流源I2一直充电直到电源电压VDD;
相位φ2等效电路中,信号CLK为低电平,第五NMOS管NM0的等效开关关断,第五PMOS管PM0的等效开关关断,第九PMOS管PM4的等效开关闭合,第八PMOS管PM3管的等效开关关断;电容C1下极板电压为I1*R2;
信号CLK为高电平时,第六PMOS管PM1和第六NMOS管NM1组成的反相器的输入电压Vc等于电源电压VDD,第六PMOS管PM1和第六NMOS管NM1组成的反相器的输出电压Vx等于0;
然后信号CLK从高电平切换到低电平,第六PMOS管PM1和第六NMOS管NM1组成的反相器的输入和输出通过第九PMOS管PM4的等效开关短接,第六NMOS管NM1处于导通状态,第六PMOS管PM1和第六NMOS管NM1组成的反相器的输入电压Vc通过第六NMOS管NM1放电,直到第六PMOS管PM1和第六NMOS管NM1组成的反相器处于平衡状态,此时输入电压Vc等于输出电压Vx等于电压Vm,电压Vm是使得第六PMOS管PM1和第六NMOS管NM1组成的反相器处于平衡状态时的电压,同时也是第六PMOS管PM1和第六NMOS管NM1组成的反向器的翻转电压;
相位φ2等效电路结束,下一个相位φ1等效电路到来时,信号CLK从低电平翻转为高电平,第五NMOS管NM0的等效开关闭合,第五PMOS管PM0的等效开关闭合,第九PMOS管PM4的等效开关关断,第八PMOS管PM3的等效开关闭合;与此同时,电容C1下极板电压Vo从I1*R2减小到0,第六PMOS管PM1和第六NMOS管NM1组成的反相器的输入电压Vc从Vm减小到Vm-I1*R2;
然后电流I2开始对电容C1充电,电容C1上的电压增加,当电容C1的上极板电压Vc从Vm-I1*R2充到Vm时,第六PMOS管PM1和第六NMOS管NM1组成的反相器翻转输出低电平,高精度占空比的时钟信号CLK_OUT输出高电平;
电流I2对电容C1充电斜率如下式所示:
,
高精度占空比的时钟信号CLK_OUT的低电平持续的时间t由下式得到:
,
其中,Vc是电容上的电压;
高精度占空比的时钟信号CLK_OUT的低电平持续的时间t由电流I1的大小、电流I2的大小、第二电阻R2的阻值大小以及电容C1的容值决定,因此高精度占空比的时钟信号CLK_OUT的低电平持续的时间t的精度由电流I1、电流I2、第二电阻R2以及电容C1的精度决定;
高精度占空比的时钟信号CLK_OUT的低电平持续的时间就是电压Vc从Vm-I1*R2上升到Vm的时间;当信号CLK从相位φ1等效电路切换到相位φ2等效电路时,电容C1上极板电压Vc从电源电压VDD快速放电到第六PMOS管PM1和第六NMOS管NM1组成的反相器的平衡状态时的电压Vm,电容C1下极板电压Vo会被电容C1上极板电压Vc耦合到负的电压,然后恢复到I1*R2;
根据占空比产生电路的工作波形示意图可以得到占空比D的公式如下:
,
其中,T为高精度占空比的时钟信号CLK_OUT的周期,D为占空比。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311212026.8A CN116961623B (zh) | 2023-09-20 | 2023-09-20 | 一种高精度占空比控制电路及其控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311212026.8A CN116961623B (zh) | 2023-09-20 | 2023-09-20 | 一种高精度占空比控制电路及其控制方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN116961623A true CN116961623A (zh) | 2023-10-27 |
CN116961623B CN116961623B (zh) | 2023-12-08 |
Family
ID=88449497
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311212026.8A Active CN116961623B (zh) | 2023-09-20 | 2023-09-20 | 一种高精度占空比控制电路及其控制方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116961623B (zh) |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050044455A1 (en) * | 2003-08-22 | 2005-02-24 | Intel Corporation | High-accuracy continuous duty-cycle correction circuit |
US20100123497A1 (en) * | 2008-11-20 | 2010-05-20 | Ipgoal Microelectronics (Sichuan) Co., Ltd. | Phase delay line |
CN102347728A (zh) * | 2011-09-06 | 2012-02-08 | 无锡海威半导体科技有限公司 | 高电源抑制比低温飘振荡器 |
CN103412601A (zh) * | 2013-08-22 | 2013-11-27 | 上海宏力半导体制造有限公司 | 参考电压提供电路 |
CN104242820A (zh) * | 2013-06-21 | 2014-12-24 | 西安电子科技大学 | 一种具有温度补偿的低功耗流控环形振荡器 |
CN111193475A (zh) * | 2019-12-23 | 2020-05-22 | 广州裕芯电子科技有限公司 | 一种高精度低功耗的振荡器 |
CN111697947A (zh) * | 2020-06-17 | 2020-09-22 | 长沙锐逸微电子有限公司 | 一种对温度不敏感的高精度宽范围张弛振荡器 |
CN111831043A (zh) * | 2019-11-18 | 2020-10-27 | 北京紫光青藤微系统有限公司 | 一种高精度振荡器电路 |
CN114421958A (zh) * | 2020-10-28 | 2022-04-29 | 长鑫存储技术有限公司 | 振荡电路 |
CN115149928A (zh) * | 2022-07-29 | 2022-10-04 | 无锡格兰德微电子科技有限公司 | 工艺温度计电压不敏感高精度振荡器电路 |
CN115549662A (zh) * | 2022-10-26 | 2022-12-30 | 江苏思远集成电路与智能技术研究院有限公司 | 一种加速启动的积分器电路 |
CN218335982U (zh) * | 2022-05-31 | 2023-01-17 | 西安航天民芯科技有限公司 | 一种时钟产生电路及dc-dc转换器 |
-
2023
- 2023-09-20 CN CN202311212026.8A patent/CN116961623B/zh active Active
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050044455A1 (en) * | 2003-08-22 | 2005-02-24 | Intel Corporation | High-accuracy continuous duty-cycle correction circuit |
US20100123497A1 (en) * | 2008-11-20 | 2010-05-20 | Ipgoal Microelectronics (Sichuan) Co., Ltd. | Phase delay line |
CN102347728A (zh) * | 2011-09-06 | 2012-02-08 | 无锡海威半导体科技有限公司 | 高电源抑制比低温飘振荡器 |
CN104242820A (zh) * | 2013-06-21 | 2014-12-24 | 西安电子科技大学 | 一种具有温度补偿的低功耗流控环形振荡器 |
CN103412601A (zh) * | 2013-08-22 | 2013-11-27 | 上海宏力半导体制造有限公司 | 参考电压提供电路 |
CN111831043A (zh) * | 2019-11-18 | 2020-10-27 | 北京紫光青藤微系统有限公司 | 一种高精度振荡器电路 |
CN111193475A (zh) * | 2019-12-23 | 2020-05-22 | 广州裕芯电子科技有限公司 | 一种高精度低功耗的振荡器 |
CN111697947A (zh) * | 2020-06-17 | 2020-09-22 | 长沙锐逸微电子有限公司 | 一种对温度不敏感的高精度宽范围张弛振荡器 |
CN114421958A (zh) * | 2020-10-28 | 2022-04-29 | 长鑫存储技术有限公司 | 振荡电路 |
CN218335982U (zh) * | 2022-05-31 | 2023-01-17 | 西安航天民芯科技有限公司 | 一种时钟产生电路及dc-dc转换器 |
CN115149928A (zh) * | 2022-07-29 | 2022-10-04 | 无锡格兰德微电子科技有限公司 | 工艺温度计电压不敏感高精度振荡器电路 |
CN115549662A (zh) * | 2022-10-26 | 2022-12-30 | 江苏思远集成电路与智能技术研究院有限公司 | 一种加速启动的积分器电路 |
Also Published As
Publication number | Publication date |
---|---|
CN116961623B (zh) | 2023-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6456170B1 (en) | Comparator and voltage controlled oscillator circuit | |
US7425857B2 (en) | Time-delay circuit | |
US11245360B2 (en) | Oscillator circuit, chip and electronic device | |
JPH11103239A (ja) | 制御可能なデューティサイクルを有する精密オシレータ回路及び関連方法 | |
CN102386893A (zh) | 一种可调节的方波信号发生电路以及应用其的开关型调节器 | |
CN111464152A (zh) | 一种实现片内时钟低温漂低功耗的电路及方法 | |
US6194935B1 (en) | Circuit and method for controlling the slew rate of the output of a driver in a push-pull configuration | |
CN110739946A (zh) | 一种高精度的延时电路 | |
CN108667439B (zh) | 一种新型低功耗高精度低温漂rc振荡器 | |
CN116961623B (zh) | 一种高精度占空比控制电路及其控制方法 | |
JPH10322213A (ja) | 電流スイッチ回路及びそれを利用したpll回路 | |
JP3963421B2 (ja) | 制御発振システムとその方法 | |
CN111867183A (zh) | Led驱动电路、工频方波信号采样电路及方法 | |
CN112910458B (zh) | 一种计数电路及其迟滞电压产生方法 | |
CN109213253B (zh) | 一种快速的高精度低温漂强下拉电流产生电路 | |
CN210201804U (zh) | 一种上电复位电路 | |
JP2003283307A (ja) | Cr発振回路 | |
CN108599745B (zh) | 单电容占空比可控振荡器 | |
CN108448893B (zh) | 一种基于占空比的动态斜坡补偿电路 | |
JPS584848B2 (ja) | A/d変換回路 | |
CN217770032U (zh) | 一种应用在电池管理芯片中的振荡器电路 | |
CN115833806A (zh) | 上电复位电路 | |
CN117200700B (zh) | 一种低成本高精度环形振荡器电路及其控制方法 | |
CN116032216B (zh) | 一种基于耗尽管的自偏置张弛振荡器 | |
CN117097307B (zh) | 环路振荡器电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |