CN104679084B - 电压校准电路及低压差线性稳压系统 - Google Patents

Abstract

一种电压校准电路及低压差线性稳压系统,电压校准电路包括：电流源、比较器、分压电阻、第二分压电阻、N个子电阻、N个开关和调整电路；所述电流源的输入端适于输入电源电压，输出端连接所述比较器的第一输入端和分压电阻的第一端；所述比较器的第二输入端适于输入基准电压，输出端连接所述调整电路的输入端；所述N个子电阻串联，并与所述N个开关一一对应的并联；所述N个子电阻的第一个子电阻的第一端连接所述分压电阻的第二端，第N个子电阻的第二端接地。本发明提供的电压校准电路可以改变与分压电阻串联的子电阻的数量，从而对电流源的输出端的电压进行校准，使电流源的输出端的电压与理想的目标电压更为接近，达到对电压校正的目的。

Description

电压校准电路及低压差线性稳压系统

技术领域

本发明涉及一种电压校准电路及低压差线性稳压系统。

背景技术

低压差线性稳压电路（LowDropoutRegulator，LDO）是降压型直流线性稳压器，随着SOC（SystemonChip，片上系统）技术的发展，其在计算机、通讯、仪器仪表、消费类电子、摄像监控等行业应用无处不在。虽然与DC-DC开关电压转换器相比，LDO的效率低一些，但是它具有外围元件少、纹波小、噪声低、芯片面积小、电路结构简单等优点，所以LDO在电源管理类芯片中一直占有很大的比重。

随着集成度的提高，越来越多的LDO作为SOC芯片的子模块给某个关键的模块供电而集成到该SOC芯片中，而功能强大的SOC芯片中集成多个LDO模块给不同的模块供电已很普遍了。同时随着SOC系统的工作频率不断提高，其中的数字电路带来电源干扰也越来越严重，这就需要LDO有高速瞬态响应速度、高输出电压控制精度、高PSRR、低噪声等性能要求。

如图1所示，现有LDO电路包括：误差放大器EA、调整管MP、第一分压电阻R1和第二分压电阻R2。

误差放大器EA的第一输入端适于输入基准电压Vref，第二输入端连接第一分压电阻R1的第二端和第二分压电阻R2的第一端，输出端连接调整管MP的栅极。第二分压电阻R2的第二端接地。调整管MP为PMOS管，调整管MP的源极适于输入电源电压VCC，漏极连接第一分压电阻R1的第一端。

理想情况下，误差放大器EA的第一输入端和第二输入端的电压相等，通过设置第一分压电阻R1和第二分压电阻R2的电阻值的比值，在LDO输出端VOUT获得所需的目标电压，然而，实际获得的目标电压通常与理想的目标电压存在一定的误差。

发明内容

本发明解决的问题是现有技术缺少对电压的校正电路。

为解决上述问题，本发明提供一种电压校准电路，包括：电流源、比较器、分压电阻、第二分压电阻、N个子电阻、N个开关和调整电路；

所述电流源的输入端适于输入电源电压，输出端连接所述比较器的第一输入端和分压电阻的第一端；

所述比较器的第二输入端适于输入基准电压，输出端连接所述调整电路的输入端；

所述N个子电阻串联，并与所述N个开关一一对应的并联；

所述N个子电阻的第一个子电阻的第一端连接所述分压电阻的第二端，第N个子电阻的第二端接地；

所述调整电路包括：N个调整支路和第二反相器，每个调整支路至少包括第一D触发器、第二D触发器和第一反相器，第n个调整支路还包括第一与非门，2≤n≤N；

所述第二反相器的输入端为所述调整电路的输入端；

位于第一个调整支路的第一D触发器的输入端适于输入启动信号，第一输出端通过位于同一个调整支路的第一反相器连接位于同一个调整支路的第二D触发器的时钟信号端；

位于所述第一个调整支路的第二D触发器的输入端连接所述第二反相器的输出端，第二输出端连接第一个开关的控制端；

位于第n个调整支路的第一D触发器的输入端连接位于前一个调整支路的第一D触发器的第一输出端，第一输出端通过位于同一调整支路的第一反相器连接位于同一调整支路的第二D触发器的时钟信号端和第一与非门的第一输入端；

位于所述第n个调整支路的第二D触发器的输入端连接所述第二反相器的输入端，第二输出端连接位于同一调整支路的第一与非门的第二输入端；

位于所述第n个调整支路的第一与非门的输出端连接第n个开关的控制端。

可选的，所述电压校准电路还包括：N个第一电平转换电路，位于所述第一个调整支路的第二D触发器的第二输出端通过第一个第一电平转换电路连接所述第一个开关的控制端，位于所述第n个调整支路的第一与非门的输出端通过第n个第一电平转换电路连接所述第n个开关的控制端。

可选的，位于所述N个调整支路的第一D触发器的时钟信号端相连，位于所述N个调整支路的第一D触发器的复位端相连，位于所述N个调整支路的第一D触发器的接地端相连，位于所述N个调整支路的第一D触发器的电源端相连。

可选的，位于所述N个调整支路的第二D触发器的复位端相连，位于所述N个调整支路的第二D触发器的接地端相连，位于所述N个调整支路的第二D触发器的电源端相连。

可选的，所述电压校准电路还包括：第二电平转换电路，所述比较器的输出端通过所述第二电平转换电路连接所述调整电路的输入端。

可选的，所述电压校准电路还包括：第三D触发器、第四D触发器、第三反相器、第四反相器和第二与非门；

所述第三D触发器的输入端适于输入使能信号，第一输出端连接所述第四D触发器的输入端并通过所述第三反相器连接所述第二与非门的第二输入端；

所述第四D触发器的第一输出端连接所述第二与非门的第一输入端；

所述第二与非门的输出端连接所述第四反相器的输入端；

所述第四反相器的输出端适于输出所述启动信号。

可选的，所述第三D触发器和第四D触发器的时钟信号端相连，所述第三D触发器和第四D触发器的接地端相连，所述第三D触发器和第四D触发器的电源端相连。

所述电压校准电路还包括：第一电阻、第二电阻、第五D触发器、第六D触发器、第七D触发器、第三与非门、第四与非门、第五与非门、第五反相器、第六反相器、第七反相器、第八反相器、第九反相器、第十反相器、第十一反相器、第十二反相器、第一NMOS管、第二NMOS管、第三NMOS管和第四NMOS管；

所述第一电阻的第一端适于输入标准电压，第二端连接所述第二电阻的第一端和所述比较器的第二输入端；

所述第五D触发器的输入端连接位于第N个调整支路的第一个触发器的第一输出端，第一输出端通过第五反相器连接第六D触发器的时钟信号端；

所述第六D触发器的输入端适于输入电源电压，第二输出端连接第三与非门的第二输入端并通过第六反相器连接第四与非门的第一输入端；

所述第七D触发器的输入端适于输入所述电源电压，时钟信号端适于输入所述使能信号，第二输出端连接第三与非门的第一输入端并通过第七反相器连接第四与非门的第二输入端；

所述第四与非门的输出端连接第五与非门的第一输入端，所述第三与非门的输出端连接第五与非门的第二输入端；

第五与非门的输出端连接第二NMOS管的栅极和第三NMOS管的栅极并通过第八反相器连接第一NMOS管的栅极、通过第十反相器连接第四NMOS管的栅极；

所述第四NMOS管的漏极连接所述第二电阻的第二端，源极接地；

所述第九反相器的输入端适于输入第三时钟信号，输出端连接第二NMOS管的源极和第三NMOS管的源极；

所述第二NMOS管的漏极连接第一NMOS管的漏极、第三NMOS管的漏极和第十一反相器的输入端；

第十一反相器的输出端连接位于所述N个调整支路的第一D触发器的时钟信号端和第十二反相器的输入端；

第十二反相器的输出端连接第三D触发器和第四D触发器的时钟信号端；

第三NMOS管的源极适于输入电源电压。

可选的，所述电压校准电路还包括：第三电平转换电路，所述第五与非门的输出端通过所述第三电平转换单元连接所述第十反相器的输入端。

可选的，所述电压校准电路还包括：第一电阻、第二电阻、第五D触发器、第六D触发器、第七D触发器、第三与非门、第四与非门、第五与非门、第五反相器、第六反相器、第七反相器、第八反相器、第九反相器、第十反相器、第十一反相器、第一NMOS管、第二NMOS管、第三NMOS管和第四NMOS管；

所述第一电阻的第一端适于输入标准电压，第二端连接所述第二电阻的第一端和所述比较器的第二输入端；

所述第五D触发器的输入端连接位于第N个调整支路的第一个触发器的第一输出端，第一输出端通过第五反相器连接第六D触发器的时钟信号端；

所述第六D触发器的输入端适于输入电源电压，第二输出端连接第三与非门的第二输入端并通过第六反相器连接第四与非门的第一输入端；

所述第七D触发器的输入端适于输入所述电源电压，时钟信号端适于输入使能信号，第二输出端连接第三与非门的第一输入端并通过第七反相器连接第四与非门的第二输入端；

所述第四与非门的输出端连接第五与非门的第一输入端，所述第三与非门的输出端连接第五与非门的第二输入端；

第五与非门的输出端连接第二NMOS管的栅极和第三NMOS管的栅极并通过第八反相器连接第一NMOS管的栅极、通过第十反相器连接第四NMOS管的栅极；

所述第四NMOS管的漏极连接所述第二电阻的第二端，源极接地；

所述第九反相器的输入端适于输入第三时钟信号，输出端连接第二NMOS管的源极和第三NMOS管的源极；

所述第二NMOS管的漏极连接第一NMOS管的漏极、第三NMOS管的漏极和第十一反相器的输入端；

第十一反相器的输出端连接位于所述N个调整支路的第一D触发器的时钟信号端；

第三NMOS管的源极适于输入所述电源电压。

本发明还提供一种低压差线性稳压系统，包括：低压差线性稳压器和上述的电压校准电路，所述低压差线性稳压器的输入端连接所述电压校准电路的电流源的输出端。

与现有技术相比，本发明本实施例的电压校准电路可以改变与分压电阻串联的子电阻的数量，从而对电流源的输出端的电压进行校准，使电流源的输出端的电压与理想的目标电压更为接近，达到对电压校正的目的。

本发明本实施例的电压校准电路还可以包括自动关闭电路，自动关闭电路可以在电流源的输出端的电压校准结束后自动停止调整电路继续工作，从而节约了能耗。

附图说明

图1是现有低压差线性稳压电路的结构示意图；

图2是本发明实施例的电压校准电路的一结构示意图；

图3是本发明实施例的电压校准电路的另一结构示意图；

图4是本发明实施例的调整电路的一结构示意图；

图5是本发明实施例的调整电路的一波形示意图；

图6是本发明实施例的调整电路的另一结构示意图；

图7是本发明实施例的调整电路的另一波形示意图；

图8是本发明实施例的电压校准电路的又一结构示意图；

图9是本发明实施例的调整电路的又一结构示意图；

图10是本发明实施例的调整电路的又一波形示意图；

图11是本发明实施例的电压校准电路的又一结构示意图；

图12是本发明实施例的低压差线性稳压系统的结构示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

如图2所示，本发明实施例提供一种电压校准电路，包括：电流源1、比较器2、分压电阻RF、N个子电阻、N个开关和调整电路5。

所述N个子电阻包括：第一个子电阻R31、第二个子电阻R32至第N个子电阻R3N。所述N个开关包括：第一个开关K41、第二个开关K42至第N个开关K4N。

电流源1的输入端适于输入电源电压VCC，电流源1的输出端连接比较器2的第一输入端和分压电阻RF的第一端。

比较器2的第二输入端适于输入基准电压Vref，比较器2的输出端连接调整电路5的输入端IN。

所述N个子电阻串联，并与所述N个开关一一对应的并联。即，第一个子电阻R31、第二个子电阻R32至第N个子电阻R3N之间串联，第一个子电阻R31与第一个开关K41并联，第二个子电阻R32与第二个开关K42并联，直至第N个子电阻R3N与第N个开关K4N并联。

第一个子电阻R31的第一端连接分压电阻RF的第二端，第N个子电阻R3N的第二端接地。

调整电路5包括：N个调整支路和第二反相器，每个调整支路至少包括第一D触发器、第二D触发器和第一反相器，第n个调整支路还包括第一与非门，2≤n≤N。

所述第二反相器的输入端为调整电路5的输入端IN。

位于第一个调整支路的第一D触发器的输入端适于输入启动信号，位于第一个调整支路的第一D触发器的第一输出端通过位于同一个调整支路的第一反相器连接位于同一个调整支路的第二D触发器的时钟信号端。

位于所述第一个调整支路的第二D触发器的输入端连接所述第二反相器的输出端，位于所述第一个调整支路的第二D触发器的第二输出端连接第一个开关K41的控制端。

位于第n个调整支路的第一D触发器的输入端连接位于前一个调整支路的第一D触发器的第一输出端，位于第n个调整支路的第一输出端通过位于同一调整支路的第一反相器连接位于同一调整支路的第二D触发器的时钟信号端和位于同一调整支路的第一与非门的第一输入端。

位于所述第n个调整支路的第二D触发器的输入端连接所述第二反相器的输入端，位于所述第n个调整支路的第二D触发器的第二输出端连接位于同一调整支路的第一与非门的第二输入端。

位于所述第n个调整支路的第一与非门的输出端连接第n个开关的控制端。

下面以电压校准电路包括六个子电阻为例对本实施例提供的电压校准电路作进一步说明。本领域技术人员可以根据实际需要选取适当数量的子电阻，此处不做限制。

如图3所示，开关和调整支路的数量均与子电阻的数量相同。六个子电阻包括：第一个子电阻R31、第二个子电阻R32、第三个子电阻R33、第四个子电阻R34、第五个子电阻R35和第六个子电阻R36。六个开关包括：第一个开关K41、第二个开关K42、第三个开关K43、第四个开关K44、第五个开关K45和第六个开关K46。

第一个子电阻R31、第二个子电阻R32、第三个子电阻R33、第四个子电阻R34、第五个子电阻R35和第六个子电阻R36之间串联。第一个子电阻R31与第一个开关K41并联，第二个子电阻R32与第二个开关K42并联，第三个子电阻R33与第三个开关K43并联，第四个子电阻R34与第四个开关K44并联，第五个子电阻R35与第五个开关K45并联，第六个子电阻R36与第六个开关K46并联。

如图4所示，调整电路5包括：第二反相器56和六个调整支路。

第一个调整支路包括：第一D触发器511、第二D触发器512和第一反相器513。

第一D触发器511的输入端适于输入启动信号V1，第一D触发器511的第一输出端Q连接第一反相器513的输入端。第一反相器513的输出端连接第二D触发器512的时钟信号端。第二D触发器512的输入端连接第二反相器56的输出端，第二D触发器512的第二输出端连接第一个开关K41的控制端。本领域技术人员可以知晓，D触发器的第一输出端Q和第二输出端输出的信号相位相反。

第二个调整支路包括：第一D触发器521、第二D触发器522、第一反相器523和第一与非门524。

第一D触发器521的输入端连接位于第一个调整支路的第一D触发器511的第一输出端Q，第一D触发器521的第一输出端Q连接第一反相器523的输入端。第一反相器523的输出端连接第二D触发器522的时钟信号端和第一与非门524的第一输入端。第二D触发器522的输入端连接第二反相器56的输入端。第二D触发器522的第二输出端连接第一与非门524的第二输入端。第一与非门524的输出端连接第一个开关K42的控制端。

第三个调整支路包括：第一D触发器531、第二D触发器532、第一反相器533和第一与非门534。

第一D触发器531的输入端连接位于第二个调整支路的第一D触发器521的第一输出端Q，第一D触发器531的第一输出端Q连接第一反相器533的输入端。第一反相器533的输出端连接第二D触发器532的时钟信号端和第一与非门534的第一输入端。第二D触发器532的输入端连接第二反相器56的输入端，第二D触发器532的第二输出端连接第一与非门534的第二输入端。第一与非门534的输出端连接第一个开关K43的控制端。

第四个调整支路包括：第一D触发器541、第二D触发器542、第一反相器543和第一与非门544。

第一D触发器541的输入端连接位于第三个调整支路的第一D触发器531的第一输出端Q，第一D触发器541的第一输出端Q连接第一反相器543的输入端。第一反相器543的输出端连接第二D触发器542的时钟信号端和第一与非门544的第一输入端。第二D触发器542的输入端连接第二反相器56的输入端，第二D触发器542的第二输出端连接第一与非门544的第二输入端。第一与非门544的输出端连接第一个开关K44的控制端。

第五个调整支路包括：第一D触发器551、第二D触发器552、第一反相器553和第一与非门554。

第一D触发器551的输入端连接位于第四个调整支路的第一D触发器541的第一输出端Q，第一D触发器551的第一输出端Q连接第一反相器553的输入端。第一反相器553的输出端连接第二D触发器552的时钟信号端和第一与非门554的第一输入端。第二D触发器552的输入端连接第二反相器56的输入端，第二D触发器552的第二输出端连接第一与非门554的第二输入端。第一与非门554的输出端连接第一个开关K45的控制端。

第六个调整支路包括：第一D触发器561、第二D触发器562、第一反相器563和第一与非门564。

第一D触发器561的输入端连接位于第五个调整支路的第一D触发器551的第一输出端Q，第一D触发器561的第一输出端Q连接第一反相器563的输入端。第一反相器563的输出端连接第二D触发器562的时钟信号端和第一与非门564的第一输入端；第二D触发器562的输入端连接第二反相器56的输入端，第二D触发器562的第二输出端连接第一与非门564的第二输入端。第一与非门564的输出端连接第一个开关K46的控制端。

所述第二反相器56的输入端为调整电路5的输入端IN。

所述电压校准电路还可以包括与子电阻数量相同的六个第一电平转换电路。六个第一电平转换电路包括：第一个第一电平转换电路515、第二个第一电平转换电路525、第三个第一电平转换电路535、第四个第一电平转换电路545、第五个第一电平转换电路555和第六个第一电平转换电路565。所述第一电平转换电路可以实现低电平向高电平的转换。

位于第一个调整支路的第二D触发器512的第二输出端通过第一个第一电平转换电路515连接第一个开关K41的控制端。

位于第二个调整支路的第一与非门524的输出端通过第二个第一电平转换电路525连接所述第二个开关K42的控制端。

位于第三个调整支路的第一与非门534的输出端通过第三个第一电平转换电路535连接所述第二个开关K43的控制端。

位于第四个调整支路的第一与非门544的输出端通过第四个第一电平转换电路545连接所述第二个开关K44的控制端。

位于第五个调整支路的第一与非门554的输出端通过第五个第一电平转换电路555连接所述第二个开关K45的控制端。

位于第六个调整支路的第一与非门564的输出端通过第六个第一电平转换电路565连接所述第二个开关K46的控制端。

位于上述六个调整支路的第一D触发器511、第一D触发器521、第一D触发器531、第一D触发器541、第一D触发器551和第一D触发器561的时钟信号端相连并适于输入第一时钟信号CK1，复位端相连并适于输入第一复位信号RST1，接地端相连并接地GND，电源端相连并适于输入电源电压VCC。

第一D触发器511的输入端接收到启动信号V1，以及位于上述六个调整支路的第一D触发器的时钟信号端接收到第一时钟信号CK1后，调整电路5开始工作。

位于上述六个调整支路的第二D触发器512、第二D触发器522、第二D触发器532、第二D触发器542、第二D触发器552和第二D触发器562的复位端相连并适于输入第二复位信号RST2，接地端相连并接地GND，电源端相连并适于输入电源电压VCC。

本实施例所述的基准电压Vref的电压值可以根据理想的目标电压的电压值来设定，电压校准电路可以改变与分压电阻RF串联的子电阻的数量，从而对电流源1的输出端的电压进行校准，使电流源1的输出端的电压与理想的目标电压更为接近。

图5示出了第一时钟信号CK1、启动信号V1、第一反相器513的输出端的信号C1、第一反相器523的输出端的信号C2、第一反相器533的输出端的信号C3、第一反相器543的输出端的信号C4、第一反相器553的输出端的信号C5、第一反相器563的输出端的信号C6的波形图。

继续参考图3，本实施例提供的电压校准电路还可以包括：第二电平转换电路8，比较器2的输出端通过第二电平转换电路8连接调整电路5的输入端IN。第二电平转换电路8可以实现低电平向高电平的转换。所述电压校准电路还可以包括两个反相器（图中未示），比较器2的输出端通过两个反相器连接第二电平转换电路8的输入端，第二电平转换电路8的输出端连接调整电路5的输入端IN。

如图6所示，本实施例提供的电压校准电路还可以包括：启动信号产生电路6。启动信号产生单元6适于产生所述启动信号V1。

启动信号产生电路6包括：第三D触发器61、第四D触发器62、第三反相器63、第二与非门64和第四反相器65。

第三D触发器61的输入端适于输入使能信号EN，第三D触发器61的第一输出端Q连接第四D触发器62的输入端并通过第三反相器63连接第二与非门64的第二输入端。第四D触发器62的第一输出端Q连接第二与非门64的第一输入端。第二与非门64的输出端连接第四反相器65的输入端。第四反相器65的输出端适于输出启动信号V1。

第三D触发器61和第四D触发器62的时钟信号端相连并适于输入第二时钟信号CK2，接地端相连并接地GND，电源端相连并适于输入电源电压VCC。所述第二时钟信号CK2与第一时钟信号CK1相位相反。

图7示出了使能信号EN、第二时钟信号CK2、第三D触发器61的第一输出端Q的信号D0、第四D触发器62的第一输出端Q的信号D1和启动信号V1的波形图。

结合图8和图9，本实施例提供的电压校准电路还可以包括：自动关闭电路。

所述自动关闭电路包括：第五D触发器71、第六D触发器72、第七D触发器73、第三与非门74、第四与非门75、第五与非门76、第五反相器77、第六反相器78、第七反相器79、第八反相器80、第九反相器81、第十反相器82、第十一反相器83、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3和第四NMOS管MN4。

如图8所示，第一电阻R71的第一端适于输入标准电压Vb，第二端连接第二电阻R72的第一端和比较器2的第二输入端。第一电阻R71的第二端适于输出基准电压Vref。

第四NMOS管MN4的漏极连接第二电阻R72的第二端，第四NMOS管的源极接地，第四NMOS管的栅极连接第十反相器82的输出端。第十反相器82的输入端连接第五与非门76的输出端A。

如图9所示，第五D触发器71的输入端连接位于第六个调整支路的第一个触发器561的第一输出端Q，第五D触发器71的第一输出端Q连接第五反相器77的输入端。第五反相器77的输出端连接第六D触发器72的时钟信号端。

第六D触发器72的输入端适于输入电源电压VCC，第六D触发器72的第二输出端连接第六反相器78的输入端和第三与非门74的第二输入端。第六反相器78的输出端连接第四与非门75的第一输入端。

第七D触发器73的输入端适于输入所述电源电压VCC，第七D触发器73的时钟信号端适于输入所述使能信号EN，第七D触发器73的第二输出端连接第七反相器79的输入端和第三与非门74的第一输入端。第七反相器79的输出端连接第四与非门75的第二输入端。

第四与非门75的输出端连接第五与非门76的第一输入端，第三与非门的74输出端连接第五与非门76的第二输入端。

第五与非门76的输出端A连接第二NMOS管MN2的栅极、第三NMOS管MN3的栅极和第八反相器80的输入端。第八反相器80的输出端连接第一NMOS管MN1的栅极。

第九反相器81的输入端适于第三时钟信号CK3，第九反相器81的输出端连接第二NMOS管MN2的源极和第三NMOS管的源极。

第二NMOS管MN2的漏极连接第一NMOS管MN1的漏极、第三NMOS管MN3的漏极和第十一反相器的输入端。

第十一反相器的输出端连接位于所述六个调整支路的六个第一D触发器的时钟信号端，适于输出第一时钟信号CK1。

第三NMOS管MN3的源极适于输入电源电压VCC。

所述电压校准电路还可以包括第三电平转换电路84，第五与非门76的输出端A通过第三电平转换电路84连接第十反相器82的输入端。第三电平转换电路84可以实现低电平向高电平的转换。

图10示出了第五反相器的输出端的信号K0、启动信号V1、第六D触发器72的第二输出端的信号P0、第七D触发器73的第二输出端的信号P1和第五与非门76的输出端A的信号波形图。

如图11所示，电压校准电路包括启动信号产生电路6和自动关闭电路时，电压校准电路还可以包括第十二反相器85。第十二反相器85的输入端连接第十一反相器83的输出端，第十二反相器85的输出端连接第三D触发器61和第四D触发器62的时钟信号端，第十一反相器83的输出端适于输出第一时钟信号CK1，第十二反相器的输出端适于输出第二时钟信号CK2。所以，所述第一时钟信号CK1可以是第二时钟信号CK2的反相信号。

本实施例所述的自动关闭电路可以在电流源1的输出端的电压校准结束后自动停止调整电路5继续工作，从而节约了能耗。

如图12所示，本发明实施例还提供一种低压差线性稳压系统。所述低压差线性稳压系统包括低压差线性稳压器和上述实施例所述的电压校准电路。

所述低压差线性稳压器可以包括：误差放大器EA、调整管MP、第一分压电阻R1和第二分压电阻R2。误差放大器EA的第一输入端连接电流源1的输出端，第二输入端连接第一分压电阻R1的第二端和第二分压电阻R2的第一端，输出端连接调整管MP的栅极。第二分压电阻R2的第二端接地。调整管MP为PMOS管，调整管MP的源极适于输入电源电压VCC，漏极连接第一分压电阻R1的第一端。所述低压差线性稳压器的结构还可以采用其他现有低压差线性稳压器的结构，此处不再赘述。

本实施例提供的低压差线性稳压系统可以通过电压校准电路对误差放大器EA的第一输入端的电压进行调整，从而使低压差线性稳压器的输出端VOUT的电压更接近理想的目标电压。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (11)

1.一种电压校准电路，其特征在于，包括：电流源、比较器、分压电阻、N个子电阻、N个开关和调整电路；

所述电流源的输入端适于输入电源电压，输出端连接所述比较器的第一输入端和分压电阻的第一端；

所述比较器的第二输入端适于输入基准电压，输出端连接所述调整电路的输入端；

所述N个子电阻串联，并与所述N个开关一一对应的并联；

所述N个子电阻的第一个子电阻的第一端连接所述分压电阻的第二端，第N个子电阻的第二端接地；

所述调整电路包括：N个调整支路和第二反相器，每个调整支路至少包括第一D触发器、第二D触发器和第一反相器，第n个调整支路还包括第一与非门，2≤n≤N；

所述第二反相器的输入端为所述调整电路的输入端；

位于第一个调整支路的第一D触发器的输入端适于输入启动信号，位于第一个调整支路的第一D触发器的第一输出端通过位于同一个调整支路的第一反相器连接位于同一个调整支路的第二D触发器的时钟信号端；

位于所述第一个调整支路的第二D触发器的输入端连接所述第二反相器的输出端，第二输出端连接第一个开关的控制端；

位于第n个调整支路的第一D触发器的输入端连接位于前一个调整支路的第一D触发器的第一输出端，位于第n个调整支路的第一D触发器的第一输出端通过位于同一调整支路的第一反相器连接位于同一调整支路的第二D触发器的时钟信号端和第一与非门的第一输入端；

位于所述第n个调整支路的第二D触发器的输入端连接所述第二反相器的输入端，第二输出端连接位于同一调整支路的第一与非门的第二输入端；

位于所述第n个调整支路的第一与非门的输出端连接第n个开关的控制端。

2.如权利要求1所述的电压校准电路，其特征在于，还包括：N个第一电平转换电路，位于所述第一个调整支路的第二D触发器的第二输出端通过第一个第一电平转换电路连接所述第一个开关的控制端，位于所述第n个调整支路的第一与非门的输出端通过第n个第一电平转换电路连接所述第n个开关的控制端。

3.如权利要求1所述的电压校准电路，其特征在于，位于所述N个调整支路的第一D触发器的时钟信号端相连，位于所述N个调整支路的第一D触发器的复位端相连，位于所述N个调整支路的第一D触发器的接地端相连，位于所述N个调整支路的第一D触发器的电源端相连。

4.如权利要求1所述的电压校准电路，其特征在于，位于所述N个调整支路的第二D触发器的复位端相连，位于所述N个调整支路的第二D触发器的接地端相连，位于所述N个调整支路的第二D触发器的电源端相连。

5.如权利要求1或3所述的电压校准电路，其特征在于，还包括：第二电平转换电路，所述比较器的输出端通过所述第二电平转换电路连接所述调整电路的输入端。

6.如权利要求1所述的电压校准电路，其特征在于，还包括：第三D触发器、第四D触发器、第三反相器、第四反相器和第二与非门；

所述第三D触发器的输入端适于输入使能信号，第一输出端连接所述第四D触发器的输入端并通过所述第三反相器连接所述第二与非门的第二输入端；

所述第四D触发器的第一输出端连接所述第二与非门的第一输入端；

所述第二与非门的输出端连接所述第四反相器的输入端；

所述第四反相器的输出端适于输出所述启动信号。

7.如权利要求6所述的电压校准电路，其特征在于，所述第三D触发器和第四D触发器的时钟信号端相连，所述第三D触发器和第四D触发器的接地端相连，所述第三D触发器和第四D触发器的电源端相连。

8.如权利要求6所述的电压校准电路，其特征在于，还包括：第一电阻、第二电阻、第五D触发器、第六D触发器、第七D触发器、第三与非门、第四与非门、第五与非门、第五反相器、第六反相器、第七反相器、第八反相器、第九反相器、第十反相器、第十一反相器、第十二反相器、第一NMOS管、第二NMOS管、第三NMOS管和第四NMOS管；

所述第一电阻的第一端适于输入标准电压，第二端连接所述第二电阻的第一端和所述比较器的第二输入端；

所述第五D触发器的输入端连接位于第N个调整支路的第一个触发器的第一输出端，所述第五D触发器的第一输出端通过第五反相器连接第六D触发器的时钟信号端；

所述第六D触发器的输入端适于输入电源电压，第二输出端连接第三与非门的第二输入端并通过第六反相器连接第四与非门的第一输入端；

所述第七D触发器的输入端适于输入所述电源电压，时钟信号端适于输入所述使能信号，第二输出端连接第三与非门的第一输入端并通过第七反相器连接第四与非门的第二输入端；

所述第四与非门的输出端连接第五与非门的第一输入端，所述第三与非门的输出端连接第五与非门的第二输入端；

第五与非门的输出端连接第二NMOS管的栅极和第三NMOS管的栅极并通过第八反相器连接第一NMOS管的栅极、通过第十反相器连接第四NMOS管的栅极；

所述第四NMOS管的漏极连接所述第二电阻的第二端，源极接地；

所述第九反相器的输入端适于输入第三时钟信号，输出端连接第二NMOS管的源极和第三NMOS管的源极；

所述第二NMOS管的漏极连接第一NMOS管的漏极、第三NMOS管的漏极和第十一反相器的输入端；

第十一反相器的输出端连接位于所述N个调整支路的第一D触发器的时钟信号端和第十二反相器的输入端；

第十二反相器的输出端连接第三D触发器和第四D触发器的时钟信号端；

第三NMOS管的源极适于输入电源电压。

9.如权利要求8所述的电压校准电路，其特征在于，还包括：第三电平转换电路，所述第五与非门的输出端通过所述第三电平转换单元连接所述第十反相器的输入端。

10.如权利要求1所述的电压校准电路，其特征在于，还包括：第一电阻、第二电阻、第五D触发器、第六D触发器、第七D触发器、第三与非门、第四与非门、第五与非门、第五反相器、第六反相器、第七反相器、第八反相器、第九反相器、第十反相器、第十一反相器、第一NMOS管、第二NMOS管、第三NMOS管和第四NMOS管；

所述第一电阻的第一端适于输入标准电压，第二端连接所述第二电阻的第一端和所述比较器的第二输入端；

所述第五D触发器的输入端连接位于第N个调整支路的第一个触发器的第一输出端，所述第五D触发器的第一输出端通过第五反相器连接第六D触发器的时钟信号端；

所述第六D触发器的输入端适于输入电源电压，第二输出端连接第三与非门的第二输入端并通过第六反相器连接第四与非门的第一输入端；

所述第七D触发器的输入端适于输入所述电源电压，时钟信号端适于输入使能信号，第二输出端连接第三与非门的第一输入端并通过第七反相器连接第四与非门的第二输入端；

所述第四与非门的输出端连接第五与非门的第一输入端，所述第三与非门的输出端连接第五与非门的第二输入端；

第五与非门的输出端连接第二NMOS管的栅极和第三NMOS管的栅极并通过第八反相器连接第一NMOS管的栅极、通过第十反相器连接第四NMOS管的栅极；

所述第四NMOS管的漏极连接所述第二电阻的第二端，源极接地；

所述第九反相器的输入端适于输入第三时钟信号，输出端连接第二NMOS管的源极和第三NMOS管的源极；

所述第二NMOS管的漏极连接第一NMOS管的漏极、第三NMOS管的漏极和第十一反相器的输入端；

第十一反相器的输出端连接位于所述N个调整支路的第一D触发器的时钟信号端；

第三NMOS管的源极适于输入所述电源电压。

11.一种低压差线性稳压系统，其特征在于，包括：低压差线性稳压器和权利要求1至权利要求10任一权利要求所述的电压校准电路，所述低压差线性稳压器的输入端连接所述电压校准电路的电流源的输出端。