CN102386765A - 电源电路 - Google Patents

电源电路 Download PDF

Info

Publication number
CN102386765A
CN102386765A CN2011102741230A CN201110274123A CN102386765A CN 102386765 A CN102386765 A CN 102386765A CN 2011102741230 A CN2011102741230 A CN 2011102741230A CN 201110274123 A CN201110274123 A CN 201110274123A CN 102386765 A CN102386765 A CN 102386765A
Authority
CN
China
Prior art keywords
terminal
circuit
channel transistor
resistor
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011102741230A
Other languages
English (en)
Other versions
CN102386765B (zh
Inventor
伊藤良明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN102386765A publication Critical patent/CN102386765A/zh
Application granted granted Critical
Publication of CN102386765B publication Critical patent/CN102386765B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0025—Arrangements for modifying reference values, feedback values or error values in the control loop of a converter

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Amplifiers (AREA)

Abstract

目的是获得用于检测反馈电压而没有由操作温度造成的输出电压中或输出电压/电流中的变化的检测电路，以及包括该检测电路的电源电路。电源电路包括检测电路、输出输出电压的放大器电路、控制电路和分压器电路。该检测电路包括第一和第二参考电压产生电路和输入信号调节电路。该控制电路电连接到该放大器电路，并且包括该检测电路、误差放大器电路、脉冲宽度调制驱动器、三角波产生电路和电容器。该分压器电路电连接到该放大器电路和该控制电路，并且将通过划分该输出电压获得的电压输入到该第二参考电压产生电路。注意该第一和第二参考电压产生电路每个是基准电压电路。

Description

电源电路
技术领域
本文公开的本发明的一个实施例涉及电源电路。
背景技术
在一些情况下，在液晶显示装置、CCD、数字拍摄装置或其类似物中输入负电压是必须的。作为用于供应这样的负电压的电路，已知有反相DC-DC转换器电路(参见专利文件1)。
在专利文件1中，作为负电压的反馈电压VFB使用电源电压VDD和接地电压GND(0V)产生。
作为负电压的反馈电压VFB由负到正电压转换电路转换成正电压。因此，作为负电压的反馈电压VFB由该负到正电压转换电路检测。
[参考]
[专利文件]
[专利文件1]日本公开的专利申请号2009-303313
发明内容
在专利文件1中的电源电路中，用于检测作为负电压的反馈电压的负到正电压转换电路包括n沟道MOS晶体管和p沟道MOS晶体管。
MOS晶体管是不利的，因为输出电流由于关于源极的电势的栅极、漏极和背栅极的电势而变化。因此，当负到正电压转换电路如在专利文件1中的电源电路的情况下包括n沟道MOS晶体管和p沟道MOS晶体管时，存在这些MOS晶体管的输出电流可能变化并且从而负到正电压转换电路的输出电压可能变化的可能性。
此外，MOS晶体管是不利的，因为输出电流由于操作温度而变化。因此，当负到正电压转换电路如在专利文件1中的电源电路的情况下包括n沟道MOS晶体管和p沟道MOS晶体管时，存在这些MOS晶体管的输出电流可能变化并且从而负到正电压转换电路的输出电压可能变化的可能性。
鉴于前述内容，本文公开的本发明的一个实施例的一个目的是获得用于检测反馈电压而没有输出电压/电流中的变化的检测电路。
此外，本文公开的本发明的一个实施例的另一个目的是获得用于检测反馈电压而没有因操作温度造成的输出电压中的变化的检测电路。
此外，本文公开的本发明的一个实施例的另一个目的是获得包括上文的检测电路的电源电路。
本文公开的本发明的一个实施例是要提供检测电路，其包括：第一参考电压产生电路，其用于输出提供在电源电压VDD和低于该电源电压VDD的电源电压VSS(例如，接地电压GND(0V))之间的输出电压Vref；以及第二参考电压产生电路，其用于输出提供在该电源电压VDD和反馈电压Vfb之间的输出电压(Vref-Vfb)。
第一参考电压产生电路的输出电压Vref和第二参考电压产生电路的输出电压(Vref-Vfb)输入到输入信号调节电路。该检测电路包括第一参考电压产生电路、第二参考电压产生电路和该输入信号调节电路。该输入信号调节电路直接从第一参考电压产生电路输出输出电压Vref；并且该输入信号调节电路将来自第二参考电压产生电路的输出电压(Vref-Vfb)转换成电压Verr_in并且输出该电压Verr_in。
输出电压Vref和从输入信号调节电路输出的电压Verr_in输入到误差放大器电路。该误差放大器电路起作用使得输入电压的电平变为相等。从而，输出电压Vref和电压Verr_in的电平变为相等。
即，本文公开的本发明的一个实施例是要提供这样的输入信号调节电路，其中输入到误差放大器电路的输出电压Vref和电压Verr_in的电平变为相等。
在本文公开的本发明的一个实施例中，为了使输出电压Vref和电压Verr_in的电平相等，使来自第一参考电压产生电路的输出电压Vref和来自分压器电路的反馈电压Vfb相等是必须的。从而，本文公开的本发明的一个实施例是要提供第一参考电压产生电路、第二参考电压产生电路和输入信号调节电路，使得来自第一参考电压产生电路的输出电压Vref和来自分压器电路的反馈电压Vfb变为相等。
如上文描述的，在本文公开的本发明的一个实施例中，包括第一参考电压产生电路、第二参考电压产生电路和输入信号调节电路的检测电路可以检测作为负电压的反馈电压Vfb。
在本文公开的本发明的一个实施例中，第一参考电压产生电路和第二参考电压产生电路每个是包括二极管和电阻器的带隙基准(bandgap reference)。在本文公开的本发明的一个实施例中的检测电路包括第一参考电压产生电路、第二参考电压产生电路和输入信号调节电路。因此，可以获得具有高输出稳定性的检测电路，其中输出电压没有因输出电压/电流而变化。
在本文公开的本发明的一个实施例中，第一参考电压产生电路和第二参考电压产生电路每个是包括二极管和电阻器的带隙参考。在本文公开的本发明的一个实施例中的检测电路包括第一参考电压产生电路、第二参考电压产生电路和输入信号调节电路。因此，可以获得具有高输出稳定性的检测电路，其中输出电压没有因操作温度而变化。
带隙基准是利用带隙的基准电压电路(reference voltage circuit)。在利用硅的带隙能量的带隙基准中，输出电压是近似1.25V。
在本文公开的本发明的一个实施例中，包括硅衬底的二极管或包括提供在绝缘衬底之上的硅薄膜的二极管作该二极管用。代替二极管，还可以使用二极管连接的晶体管。利用二极管或二极管连接的晶体管，可以获得具有高输出稳定性的检测电路。
此外，在本文公开的本发明的一个实施例中，可以获得包括用于检测作为负电压的反馈电压Vfb的检测电路的电源电路。
本文公开的本发明的一个实施例涉及电源电路，其包括检测电路、输出输出电压的放大器电路、控制电路和分压器电路。该检测电路包括第一参考电压产生电路、第二参考电压产生电路和输入信号调节电路。该控制电路电连接到该放大器电路，并且包括该检测电路、误差放大器电路、脉冲宽度调制驱动器、三角波产生电路和电容器。该分压器电路电连接到该放大器电路和该控制电路，并且将通过划分该输出电压获得的电压作为反馈电压输入到该第二参考电压产生电路。注意该第一参考电压产生电路和第二参考电压产生电路每个是基准电压电路。
本文公开的本发明的另一个实施例涉及电源电路，其包括检测电路、输出输出电压的放大器电路、控制电路和分压器电路。该检测电路包括第一参考电压产生电路、第二参考电压产生电路和输入信号调节电路。该控制电路电连接到该放大器电路，并且包括该检测电路、误差放大器电路、脉冲宽度调制驱动器、三角波产生电路和电容器。该分压器电路电连接到该放大器电路和该控制电路，并且将通过划分该输出电压获得的电压作为反馈电压输入到该第二参考电压产生电路。注意该第一参考电压产生电路和第二参考电压产生电路每个是包括二极管和电阻器的基准电压电路。
本文公开的本发明的另一个实施例涉及电源电路，其包括检测电路、输出输出电压的放大器电路、控制电路、输入信号调节电路和分压器电路。该检测电路包括第一参考电压产生电路、第二参考电压产生电路和该输入信号调节电路。该控制电路电连接到该放大器电路，并且包括该检测电路、误差放大器电路、脉冲宽度调制驱动器、三角波产生电路和电容器。该输入信号调节电路包括运算放大器、每个具有第一电阻值的两个电阻器和每个具有第二电阻值的两个电阻器。该分压器电路电连接到该放大器电路和该控制电路，并且将通过划分该输出电压获得的电压作为反馈电压输入到该第二参考电压产生电路。注意该第一参考电压产生电路和第二参考电压产生电路每个是基准电压电路。
本文公开的本发明的另一个实施例涉及电源电路，其包括检测电路、输出输出电压的放大器电路、控制电路、输入信号调节电路和分压器电路。该检测电路包括第一参考电压产生电路、第二参考电压产生电路和该输入信号调节电路。该控制电路电连接到该放大器电路，并且包括该检测电路、误差放大器电路、脉冲宽度调制驱动器、三角波产生电路和电容器。该输入信号调节电路包括运算放大器、每个具有第一电阻值的两个电阻器和每个具有第二电阻值的两个电阻器。该分压器电路电连接到该放大器电路和该控制电路，并且将通过划分该输出电压获得的电压作为反馈电压输入到该第二参考电压产生电路。注意该第一参考电压产生电路和第二参考电压产生电路每个是包括二极管和电阻器的基准电压电路。
在本文公开的本发明的实施例中，放大器电路是DC-DC转换器。
在本文公开的本发明的实施例中，放大器电路是chook转换器。
在本文公开的本发明的实施例中，放大器电路是反激转换器(fly-back converter)。
在本文公开的本发明的实施例中，电压跟随器提供在分压器电路和第二参考电压产生电路之间。
在本文公开的本发明的实施例中，反馈电压是负电压。
根据本文公开的本发明的一个实施例，可以获得用于检测反馈电压而没有输出电压/电流中的变化的检测电路。
此外，根据本文公开的本发明的一个实施例，可以获得用于检测反馈电压而没有因操作温度造成输出电压中的变化的检测电路。
此外，根据本文公开的本发明的一个实施例，可以获得包括上文的检测电路的电源电路。
附图说明
图1是电源电路的电路图。
图2是电源电路的电路图。
图3是电源电路的电路图。
图4是电源电路的电路图。
图5是电源电路的电路图。
图6是电源电路的电路图。
图7是电源电路的电路图。
图8是电源电路的部分的电路图。
图9是电源电路的部分的电路图。
图10是电源电路的部分的电路图。
图11是电源电路的部分的电路图。
具体实施方式
在该说明书中公开的本发明的实施例将在下文中参照附图描述。注意在该说明书中公开的本发明可采用多种不同的实施方式实行，并且本领域内技术人员容易理解该说明书中公开的本发明的实施方式和细节可以采用各种方式改变而不偏离本发明的精神和范围。因此，本发明不解释为限于实施例的描述。注意在附图中，相同的部分或具有相似功能的部分由相同的标号表示，并且省略其的重复描述。
该实施例的电源电路在图1中图示。在图1中图示的该电源电路包括放大器电路121、电连接到该放大器电路121的分压器电路133、电连接到该放大器电路121和该分压器电路133的控制电路101，以及电连接到该放大器电路121和该分压器电路133的输出端子134。注意在图1的电源电路中，升压和降压DC-DC转换器用作该放大器电路121。
在图1中图示的放大器电路121包括线圈122、二极管123、晶体管124和电容器125。
晶体管124的源极和漏极中的一个电连接到输入端子126，电源电压VDD施加于该输入端子126。晶体管124的源极和漏极中的另一个电连接到线圈122的端子中的一个端子和二极管123的输出端子。晶体管124的栅极电连接到控制电路101中的脉冲宽度调制(PWM)驱动器103的输出端子。
线圈122的端子中的该一个端子电连接到晶体管124的源极和漏极中的另一个和二极管123的输出端子。低于电源电压VDD的电源电压VSS(例如，接地电压GND)施加于线圈122的端子中的另一个。
二极管123的输出端子电连接到晶体管124的源极和漏极中的另一个和线圈122的端子中的该一个端子。二极管123的输入端子电连接到电容器125的端子中的一个端子、输出输出电压Vout的输出端子134和分压器电路133中的电阻器131的端子中的一个端子。
电容器125的端子中的该一个端子电连接到二极管123的输入端子、输出端子134和分压器电路133中的电阻器131的端子中的该一个端子。低于电源电压VDD的电源电压VSS(例如，接地电压GND)施加于电容器125的端子中的另一个。
在图1中图示的控制电路101包括脉冲宽度调制驱动器103、电容器104、三角波产生电路105、误差放大器电路106(也称为误差放大器)和检测电路119。该检测电路119包括输入信号调节电路102、参考电压产生电路113和参考电压产生电路114。
脉冲宽度调制驱动器103的非反相输入端子电连接到误差放大器电路106的输出端子和电容器104的端子中的一个端子。脉冲宽度调制驱动器103的反相输入端子电连接到三角波产生电路105。脉冲宽度调制驱动器103的输出端子电连接到放大器电路121中的晶体管124的栅极。
电容器104的端子中的该一个端子电连接到脉冲宽度调制驱动器103的非反相输入端子和误差放大器电路106的输出端子。低于电源电压VDD的电源电压VSS(例如，接地电压GND)施加于电容器104的端子中的另一个。
误差放大器电路106的非反相输入端子电连接到参考电压产生电路113的第一端子和输入信号调节电路102中的电阻器107的端子中的一个端子。误差放大器电路106的反相输入端子电连接到运算放大器108的输出端子和输入信号调节电路102中的电阻器109的端子中的一个端子。误差放大器电路106的输出端子电连接到脉冲宽度调制驱动器103的非反相输入端子和电容器104的端子中的该一个端子。
输入信号调节电路102包括电阻器107、运算放大器108、电阻器109、电阻器111和电阻器112。在该实施例中，电阻器111和电阻器112的电阻值是相等的。此外，电阻器107和电阻器109的电阻值是相等的。电阻器111和电阻器112的电阻值每个是R1；并且电阻器107和电阻器109的电阻值每个是R2。
电阻器107的端子中的该一个端子电连接到误差放大器电路106的非反相输入端子和参考电压产生电路113的第一端子。电阻器107的端子中的另一个电连接到运算放大器108的非反相输入端子和电阻器111的端子中的一个端子。
运算放大器108的非反相输入端子电连接到电阻器107的端子中的另一个和电阻器111的端子中的该一个端子。运算放大器108的反相输入端子电连接到电阻器109的端子中的另一个和电阻器112的端子中的一个端子。运算放大器108的输出端子电连接到误差放大器电路106的反相输入端子和电阻器109的端子中的该一个端子。
电阻器111的端子中的该一个端子电连接到电阻器107的端子中的另一个和运算放大器108的非反相输入端子。电阻器111的端子中的另一个电连接到参考电压产生电路113的第二端子；并且低于电源电压VDD的电源电压VSS(例如，接地电压GND)施加于电阻器111的端子中的另一个和参考电压产生电路113的第二端子。
电阻器112的端子中的该一个端子电连接到运算放大器108的反相输入端子和电阻器109的端子中的另一个。电阻器112的端子中的另一个电连接到参考电压产生电路114的第一端子。
作为第一参考电压产生电路的参考电压产生电路113的第一端子电连接到输入信号调节电路102中的电阻器107的端子中的该一个端子和误差放大器电路106的非反相输入端子。参考电压产生电路113的第二端子电连接到输入信号调节电路102中的电阻器111的端子中的另一个，并且低于电源电压VDD的电源电压VSS(例如，接地电压GND)施加于参考电压产生电路113的第二端子和电阻器111的端子中的另一个。参考电压产生电路113的第三端子电连接到输入端子115和参考电压产生电路114的第二端子，电源电压VDD施加于输入端子115。注意将随后描述参考电压产生电路113和参考电压产生电路114的电路配置的特定示例。
作为第二参考电压产生电路的参考电压产生电路114的第一端子电连接到输入信号调节电路102中的电阻器112的端子中的另一个。参考电压产生电路114的第二端子电连接到参考电压产生电路113的第三端子和输入端子115。参考电压产生电路114的第三端子电连接到分压器电路133中的电阻器131的端子中的另一个和电阻器132的端子中的一个端子。此外，反馈电压Vfb输入到参考电压产生电路114的第三端子。
分压器电路133包括电阻器131和电阻器132。
电阻器131的端子中的该一个端子电连接到二极管123的输入端子和放大器电路121中的电容器125的端子中的该一个端子以及输出端子134。电阻器131的端子中的另一个电连接到参考电压产生电路114的第三端子和电阻器132的端子中的该一个端子。
电阻器132的端子中的该一个端子电连接到电阻器131的端子中的另一个和参考电压产生电路114的第三端子。低于电源电压VDD的电源电压VSS(例如，接地电压GND)施加于电阻器132的端子中的另一个。
下文将描述图1中图示的电源电路的操作。
放大器电路121的输出电压Vout取决于分压器电路133中的电阻器131和电阻器132的比率划分。作为划分的输出电压Vout的反馈电压Vfb从参考电压产生电路114的第三端子输入。
参考电压产生电路113基于从参考电压产生电路113的第三端子输入的电源电压VDD输出输出电压Vref。
参考电压产生电路114基于从参考电压产生电路114的第二端子输入的电源电压VDD和从第三端子输入的反馈电压Vfb输出输出电压(Vref-Vfb)。
这里，将描述输入到误差放大器电路106的电压。输入到误差放大器电路106的电压是从参考电压产生电路113的第一端子输出的输出电压Vref和从运算放大器108的输出端子输出的电压Verr_in。该电压Verr_in是从误差放大器电路106输出的电压，其通过脉冲宽度调制驱动器103、放大器电路121、分压器电路133、参考电压产生电路114和输入信号调节电路102负反馈。
误差放大器电路106起作用使得输入的输出电压Vref和电压Verr_in的电平变为相等。
另外，在输入信号调节电路102的运算放大器108中，反相输入端子和输出端子通过电阻器109互相连接。即，在运算放大器108中，输出的一部分负反馈到输入侧。因为运算放大器108的输出的一部分负反馈到输入侧，运算放大器108中输入到反相输入端子的电压和输入到非反相输入端子的电压变为相等。
利用参考电压产生电路113的输出电压Vref、参考电压产生电路114的反馈电压Vfb、电阻器111和电阻器112的电阻值R1与电阻器107和电阻器109的电阻值R2，输入到运算放大器108的非反相输入端子的电压由下列公式1表示。
Vref×R1/(R1+R2)                          [公式1]
此外，输入到运算放大器108的反相输入端子的电压由下列公式2表示。
{R1×(Verr_in)+R2×(Vref-Vfb)}/(R1+R2)              [公式2]
因为输入到运算放大器108中的反相输入端子的电压和输入到非反相输入端子的电压变为相等，公式1和公式2是相等的。
Vref×R1/(R1+R2)＝{R1×(Verr_in)+R2×(Vref-Vfb)}/(R1+R2)
                                                    [公式3]
公式4作为公式3的计算结果获得。
verr_in-Vref＝(Vfb-Vref)×(R2/R1)                   [公式4]
如上文描述的，误差放大器电路106起作用使得输入的输出电压Vref和电压Verr_in的电平变为相等。
因此，发现输出电压Vref和反馈电压Vfb的电平是相等的。
如上文描述的，在该实施例的电源电路中，包括参考电压产生电路113、参考电压产生电路114和输入信号调节电路102的检测电路可以检测作为负电压的反馈电压Vfb。
每个是带隙基准的参考电压产生电路113和参考电压产生电路114的电路配置的特定示例在图2中示出。
图2的参考电压产生电路113包括运算放大器141、电阻器142、电阻器143、二极管144、电阻器145和二极管146。
运算放大器141的非反相输入端子电连接到电阻器145的端子中的一个端子和二极管146的输入端子。运算放大器141的反相输入端子电连接到电阻器142的端子中的一个端子和电阻器143的端子中的一个端子。运算放大器141的输出端子电连接到电阻器142的端子中的另一个和电阻器145的端子中的另一个。电源电压VDD从端子161输入到运算放大器141。
电阻器142的端子中的该一个端子电连接到运算放大器141的非反相输入端子和电阻器143的端子中的该一个端子。电阻器142的端子中的另一个电连接到运算放大器141的输出端子和电阻器145的端子中的另一个。
电阻器143的端子中的该一个端子电连接到运算放大器141的反相输入端子和电阻器142的端子中的该一个端子。电阻器143的端子中的另一个电连接到二极管144的输入端子。
二极管144的输入端子电连接到电阻器143的端子中的另一个。二极管144的输出端子电连接到二极管146的输出端子；并且低于电源电压VDD的电源电压VSS(例如，接地电压GND)施加于二极管144的输出端子和二极管146的输出端子。
电阻器145的端子中的该一个端子电连接到运算放大器141的反相输入端子和二极管146的输入端子。电阻器145的端子中的另一个电连接到运算放大器141的输出端子和电阻器142的端子中的另一个。
二极管146的输入端子电连接到运算放大器141的非反相输入端子和电阻器145的端子中的该一个端子。二极管146的输出端子电连接到二极管144的输出端子；并且低于电源电压VDD的电源电压VSS(例如，接地电压GND)施加于二极管146的输出端子和二极管144的输出端子。
参考电压产生电路114包括运算放大器151、电阻器152、电阻器153、二极管154、电阻器155和二极管156。
运算放大器151的非反相输入端子电连接到电阻器155的端子中的一个端子和二极管156的输入端子。运算放大器151的反相输入端子电连接到电阻器152的端子中的一个端子和电阻器153的端子中的一个端子。运算放大器151的输出端子电连接到电阻器152的端子中的另一个和电阻器155的端子中的另一个。电源电压VDD从端子162输入到运算放大器151。
电阻器152的端子中的该一个端子电连接到运算放大器151的非反相输入端子和电阻器153的端子中的该一个端子。电阻器152的端子中的另一个电连接到运算放大器151的输出端子和电阻器155的端子中的另一个。
电阻器153的端子中的该一个端子电连接到运算放大器151的非反相输入端子和电阻器152的端子中的该一个端子。电阻器153的端子中的另一个电连接到二极管154的输入端子。
二极管154的输入端子电连接到电阻器153的端子中的另一个。二极管154的输出端子电连接到二极管156的输出端子和分压器电路133中的电阻器131的端子中另一个和电阻器132的端子中的一个端子。
电阻器155的端子中的该一个端子电连接到运算放大器151的非反相输入端子和二极管156的输入端子。电阻器155的端子中的另一个电连接到运算放大器151的输出端子和电阻器152的端子中的另一个。
二极管156的输入端子电连接到运算放大器151的非反相输入端子和电阻器155的端子中的该一个端子。二极管156的输出端子电连接到二极管154的输出端子和分压器电路133中的电阻器131的端子中另一个和电阻器132的端子中的该一个端子。
参考电压产生电路113是带隙基准，其包括作为利用带隙电压的元件的二极管(二极管144和二极管146)和电阻器(电阻器143)。参考电压产生电路114是带隙基准，其包括作为利用带隙电压的元件的二极管(二极管154和二极管156)和电阻器(电阻器153)。因此，参考电压产生电路113的输出电压Vref和参考电压产生电路114的输出电压(Vref-Vfb)没有因电流而变化；从而，可以获得高输出稳定性。
因为参考电压产生电路113和参考电压产生电路114每个是带隙基准，参考电压产生电路113的输出电压Vref和参考电压产生电路114的输出电压(Vref-Vfb)不因操作温度而变化；从而，可以获得高输出稳定性。
注意参考电压产生电路113的二极管144和二极管146与参考电压产生电路114的二极管154和二极管156分别可以用其中基极和集电极互相电连接的PNP双极晶体管代替。该PNP双极晶体管也是利用带隙电压的元件。因此，其中二极管用PNP双极晶体管代替的参考电压产生电路的输出电压不因电流变化；从而，可以获得高输出稳定性的有利效果。
此外，其中二极管用PNP双极晶体管代替的参考电压产生电路的输出电压不因操作温度变化；从而，可以获得高输出稳定性的有利效果。
在图3中图示的电源电路是其中缓冲电路163提供在图2中图示的电源电路中的反馈电压Vbf的输入部分中的电源电路。图3的缓冲电路163是包括运算放大器164的电压跟随器。
在电压跟随器中，输入侧阻抗高而输出侧阻抗低，并且输入电压和输出电压处于相同电平。因此，当提供电压跟随器时，可以减少电压跟随器的前级和后级之间的干扰。从而，可以忽略缓冲电路163(其是电压跟随器)的前级的分压器电路133的内部电阻器和缓冲电路163(其是电压跟随器)的后级的参考电压产生电路114的输入电阻器。因此可以达到电源电路的稳定性。
运算放大器164的非反相输入端子电连接到分压器电路133中的电阻器131的端子中的另一个和电阻器132的端子中的一个端子。运算放大器164的反相输入端子电连接到运算放大器164的输出端子，以及参考电压产生电路114中的二极管154的输出端子和二极管156的输出端子。运算放大器164的输出端子电连接到运算放大器164的反相输入端子，以及参考电压产生电路114中的二极管154的输出端子和二极管156的输出端子。
在图3中图示的电源电路以及图2中图示的电源电路中，参考电压产生电路113是带隙基准，其包括作为利用带隙电压的元件的二极管(二极管144和二极管146)和电阻器(电阻器143)。参考电压产生电路114是带隙基准，其包括作为利用带隙电压的元件的二极管(二极管154和二极管156)和电阻器(电阻器153)。因此，参考电压产生电路113的输出电压Vref和参考电压产生电路114的输出电压(Vref-Vfb)不因电流变化；从而，可以获得高输出稳定性。
因为参考电压产生电路113和参考电压产生电路114每个是带隙基准，参考电压产生电路113的输出电压Vref和参考电压产生电路114的输出电压(Vref-Vfb)不因操作温度变化；从而，可以获得高输出稳定性。
注意参考电压产生电路113的二极管144和二极管146与参考电压产生电路114的二极管154和二极管156分别可以用其中基极和集电极互相电连接的PNP双极晶体管代替。该PNP双极晶体管也是利用带隙电压的元件。因此，其中二极管用PNP双极晶体管代替的参考电压产生电路的输出电压不因电流变化；从而，可以获得高输出稳定性的有利效果。
此外，其中二极管用PNP双极晶体管代替的参考电压产生电路的输出电压不因操作温度变化；从而，可以获得高输出稳定性的有利效果。
在图4中图示的电源电路是其中图2中图示的电源电路中的放大器电路121用放大器电路171代替的电源电路。在图4中图示的该放大器电路171是chook转换器(也称为CuK转换器)。注意在图4中，与图2中的那些相同的部分由相同的标号表示。
放大器电路171包括线圈172、电容器173、晶体管174、二极管175、线圈176和电容器177。
线圈172的端子中的一个端子电连接到输入端子126，电源电压VDD施加于输入端子126。线圈172的端子中的另一个电连接到晶体管174的源极和漏极中的一个以及电容器173的端子中的一个端子。
电容器173的端子中的该一个端子电连接到线圈172的端子中的另一个以及晶体管174的源极和漏极中的该一个。电容器173的端子中的另一个电连接到二极管175的输入端子和线圈176的端子中的一个端子。
晶体管174的源极和漏极中的该一个电连接到线圈172的端子中的另一个和电容器173的端子中的该一个端子。低于电源电压VDD的电源电压VSS(例如，接地电压GND)施加于晶体管174的源极和漏极中的另一个。晶体管174的栅极电连接到脉冲宽度调制驱动器103的输出端子。
二极管175的输入端子电连接到电容器173的端子中的另一个和线圈176的端子中的该一个端子。低于电源电压VDD的电源电压VSS(例如，接地电压GND)施加于二极管175的输出端子。
线圈176的端子中的该一个端子电连接到电容器173的端子中的另一个和二极管175的输入端子。线圈176的端子中的另一个电连接到电容器177的端子中的一个端子、输出输出电压Vout的输出端子134和分压器电路133的电阻器131的端子中的一个端子。
电容器177的端子中的该一个端子电连接到线圈176的端子中的另一个、输出端子134和分压器电路133的电阻器131的端子中的该一个端子。低于电源电压VDD的电源电压VSS(例如，接地电压GND)施加于电容器177的端子中的另一个。
在图4中图示的电源电路以及图2中图示的电源电路中，参考电压产生电路113是带隙基准，其包括作为利用带隙电压的元件的二极管(二极管144和二极管146)和电阻器(电阻器143)。参考电压产生电路114是带隙基准，其包括作为利用带隙电压的元件的二极管(二极管154和二极管156)和电阻器(电阻器153)。因此，参考电压产生电路113的输出电压Vref和参考电压产生电路114的输出电压(Vref-Vfb)不因电流变化；从而，可以获得高输出稳定性。
因为参考电压产生电路113和参考电压产生电路114每个是带隙基准，参考电压产生电路113的输出电压Vref和参考电压产生电路114的输出电压(Vref-Vfb)不因操作温度变化；从而，可以获得高输出稳定性。
注意参考电压产生电路113的二极管144和二极管146与参考电压产生电路114的二极管154和二极管156分别可以用其中基极和集电极互相电连接的PNP双极晶体管代替。该PNP双极晶体管也是利用带隙电压的元件。因此，其中二极管用PNP双极晶体管代替的参考电压产生电路的输出电压不因电流变化；从而，可以获得高输出稳定性的有利效果。
此外，其中二极管用PNP双极晶体管代替的参考电压产生电路的输出电压不因操作温度变化；从而，可以获得高输出稳定性的有利效果。
在图5中图示的电源电路是其中缓冲电路163提供在图4中图示的电源电路中的反馈电压Vbf的输入部分中的电源电路。图5的缓冲电路163是包括运算放大器164的电压跟随器。
在电压跟随器中，输入侧阻抗高而输出侧阻抗低，并且输入电压和输出电压处于相同电平。因此，当提供电压跟随器时，可以减少电压跟随器的前级和后级之间的干扰。从而，可以忽略缓冲电路163(其是电压跟随器)的前级的分压器电路133的内部电阻器和缓冲电路163(其是电压跟随器)的后级的参考电压产生电路114的输入电阻器。因此可以达到电源电路的稳定性。
运算放大器164的非反相输入端子电连接到分压器电路133中的电阻器131的端子中的另一个和电阻器132的端子中的一个端子。运算放大器164的反相输入端子电连接到运算放大器164的输出端子，以及参考电压产生电路114中的二极管154的输出端子和二极管156的输出端子。运算放大器164的输出端子电连接到运算放大器164的反相输入端子，以及参考电压产生电路114中的二极管154的输出端子和二极管156的输出端子。
在图5中图示的电源电路以及图2中图示的电源电路中，参考电压产生电路113是带隙基准，其包括作为利用带隙电压的元件的二极管(二极管144和二极管146)和电阻器(电阻器143)。参考电压产生电路114是带隙基准，其包括作为利用带隙电压的元件的二极管(二极管154和二极管156)和电阻器(电阻器153)。因此，参考电压产生电路113的输出电压Vref和参考电压产生电路114的输出电压(Vref-Vfb)不因电流变化；从而，可以获得高输出稳定性。
因为参考电压产生电路113和参考电压产生电路114每个是带隙基准，参考电压产生电路113的输出电压Vref和参考电压产生电路114的输出电压(Vref-Vfb)不因操作温度变化；从而，可以获得高输出稳定性。
注意参考电压产生电路113的二极管144和二极管146与参考电压产生电路114的二极管154和二极管156每个可以用其中基极和集电极互相电连接的PNP双极晶体管代替。该PNP双极晶体管也是利用带隙电压的元件。因此，其中二极管用PNP双极晶体管代替的参考电压产生电路的输出电压不因电流变化；从而，可以获得高输出稳定性的有利效果。
此外，其中二极管用PNP双极晶体管代替的参考电压产生电路的输出电压不因操作温度变化；从而，可以获得高输出稳定性的有利效果。
在图6中图示的电源电路是其中图2中图示的电源电路中的放大器电路121用放大器电路181代替的电源电路。在图6中图示的该放大器电路181是反激转换器。注意在图6中，与图2中的那些相同的部分由相同的标号表示。
放大器电路181包括变压器184(其包括线圈182和线圈183)、晶体管185、二极管186和电容器187。
线圈182的端子中的一个端子电连接到输入端子126，电源电压VDD施加于输入端子126。线圈182的端子中的另一个电连接到晶体管185的源极和漏极中的一个。
线圈183的端子中的一个端子电连接到电容器187的端子中的一个端子、输出输出电压Vout的输出端子134和分压器电路133的电阻器131的端子中的一个端子。线圈183的端子中的另一个电连接到二极管186的输入端子。
晶体管185的源极和漏极中的该一个电连接到线圈182的端子中的另一个。低于电源电压VDD的电源电压VSS(例如，接地电压GND)施加于晶体管185的源极和漏极中的另一个。晶体管185的栅极电连接到脉冲宽度调制驱动器103的输出端子。
二极管186的输入端子电连接到线圈183的端子中的另一个。低于电源电压VDD的电源电压VSS(例如，接地电压GND)施加于二极管186的输出端子。
电容器187的端子中的该一个端子电连接到线圈183的端子中的该一个端子、输出端子134和分压器电路133的电阻器131的端子中的该一个端子。低于电源电压VDD的电源电压VSS(例如，接地电压GND)施加于电容器187的端子中的另一个。
在图6中图示的电源电路以及图2中图示的电源电路中，参考电压产生电路113是带隙基准，其包括作为利用带隙电压的元件的二极管(二极管144和二极管146)和电阻器(电阻器143)。参考电压产生电路114是带隙基准，其包括作为利用带隙电压的元件的二极管(二极管154和二极管156)和电阻器(电阻器153)。因此，参考电压产生电路113的输出电压Vref和参考电压产生电路114的输出电压(Vref-Vfb)不因电流变化；从而，可以获得高输出稳定性。
因为参考电压产生电路113和参考电压产生电路114每个是带隙基准，参考电压产生电路113的输出电压Vref和参考电压产生电路114的输出电压(Vref-Vfb)不因操作温度变化；从而，可以获得高输出稳定性。
注意参考电压产生电路113的二极管144和二极管146与参考电压产生电路114的二极管154和二极管156每个可以用其中基极和集电极互相电连接的PNP双极晶体管代替。该PNP双极晶体管也是利用带隙电压的元件。因此，其中二极管用PNP双极晶体管代替的参考电压产生电路的输出电压不因电流变化；从而，可以获得高输出稳定性的有利效果。
此外，其中二极管用PNP双极晶体管代替的参考电压产生电路的输出电压不因操作温度变化；从而，可以获得高输出稳定性的有利效果。
在图7中图示的电源电路是其中缓冲电路163提供在图6中图示的电源电路中的反馈电压Vbf的输入部分中的电源电路。图7的缓冲电路163是包括运算放大器164的电压跟随器。
在电压跟随器中，输入侧阻抗高而输出侧阻抗低，并且输入电压和输出电压处于相同电平。因此，当提供电压跟随器时，可以减少电压跟随器的前级和后级之间的干扰。从而，可以忽略缓冲电路163(其是电压跟随器)的前级的分压器电路133的内部电阻器和缓冲电路163(其是电压跟随器)的后级的参考电压产生电路114的输入电阻器。因此可以达到电源电路的稳定性。
运算放大器164的非反相输入端子电连接到分压器电路133中的电阻器131的端子中的另一个和电阻器132的端子中的一个端子。运算放大器164的反相输入端子电连接到运算放大器164的输出端子，以及参考电压产生电路114中的二极管154的输出端子和二极管156的输出端子。运算放大器164的输出端子电连接到运算放大器164的反相输入端子，以及参考电压产生电路114中的二极管154的输出端子和二极管156的输出端子。
在图7中图示的电源电路以及图2中图示的电源电路中，参考电压产生电路113是带隙基准，其包括作为利用带隙电压的元件的二极管(二极管144和二极管146)和电阻器(电阻器143)。参考电压产生电路114是带隙基准，其包括作为利用带隙电压的元件的二极管(二极管154和二极管156)和电阻器(电阻器153)。因此，参考电压产生电路113的输出电压Vref和参考电压产生电路114的输出电压(Vref-Vfb)不因电流变化；从而，可以获得高输出稳定性。
因为参考电压产生电路113和参考电压产生电路114每个是带隙基准，参考电压产生电路113的输出电压Vref和参考电压产生电路114的输出电压(Vref-Vfb)不因操作温度变化；从而，可以获得高输出稳定性。
注意参考电压产生电路113的二极管144和二极管146与参考电压产生电路114的二极管154和二极管156每个可以用其中基极和集电极互相电连接的PNP双极晶体管代替。该PNP双极晶体管也是利用带隙电压的元件。因此，其中二极管用PNP双极晶体管代替的参考电压产生电路的输出电压不因电流变化；从而，可以获得高输出稳定性的有利效果。
此外，其中二极管用PNP双极晶体管代替的参考电压产生电路的输出电压不因操作温度变化；从而，可以获得高输出稳定性的有利效果。
在图8中图示包括参考电压产生电路191和参考电压产生电路192的电路配置，其不同于各包括图2、图3、图4、图5、图6和图7中图示的参考电压产生电路113和参考电压产生电路114的电路配置。注意在图2、图3、图4、图5、图6和图7中图示的参考电压产生电路113和参考电压产生电路114可以分别用参考电压产生电路191和参考电压产生电路192代替。
作为第一参考电压产生电路的参考电压产生电路191包括运算放大器141、电阻器142、电阻器143、二极管144、电阻器145、二极管146、二极管147和二极管148。运算放大器141、电阻器142、电阻器143、二极管144和电阻器145的连接与图2中的那些相似；因此，采用图2的描述。
二极管144的输入端子电连接到电阻器143的端子中的另一个。二极管144的输出端子电连接到二极管147的输入端子。
二极管146的输入端子电连接到运算放大器141的非反相输入端子和电阻器145的端子中的该一个端子。二极管146的输出端子电连接到二极管148的输入端子。
二极管147的输入端子电连接到二极管144的输出端子。二极管147的输出端子电连接到二极管148的输出端子，并且低于电源电压VDD的电源电压VSS(例如，接地电压GND)施加于二极管147的输出端子和二极管148的输出端子。
二极管148的输入端子电连接到二极管146的输出端子。二极管148的输出端子电连接到二极管147的输出端子，并且低于电源电压VDD的电源电压VSS(例如，接地电压GND)施加于二极管148的输出端子。
作为第二参考电压产生电路的参考电压产生电路192包括运算放大器151、电阻器152、电阻器153、二极管154、电阻器155、二极管156、二极管157和二极管158。运算放大器151、电阻器152、电阻器153、二极管154和电阻器155的连接与图2中的那些相似；因此，采用图2的描述。
二极管154的输入端子电连接到电阻器153的端子中的另一个。二极管154的输出端子电连接到二极管157的输入端子。
二极管156的输入端子电连接到运算放大器151的非反相输入端子和电阻器155的端子中的该一个端子。二极管156的输出端子电连接到二极管158的输入端子。
二极管157的输入端子电连接到二极管154的输出端子。二极管157的输出端子电连接到二极管158的输出端子，并且来自分压器电路133的反馈电压Vfb输入到二极管157的输出端子和二极管158的输出端子。
二极管158的输入端子电连接到二极管156的输出端子。二极管158的输出端子电连接到二极管157的输出端子，并且来自分压器电路133的反馈电压Vfb输入到二极管158的输出端子和二极管157的输出端子。
如在图8中图示的，在参考电压产生电路191中，二极管144和二极管147以及二极管146和二极管148串联连接。当两个二极管串联连接时，输出电压是带隙电压(在图2中图示的参考电压产生电路113的输出电压)的两倍。此外，参考电压产生电路192具有相似的原理，其中输出电压是图2中图示的参考电压产生电路114的输出电压的两倍。
在图8中图示的电源电路中，参考电压产生电路191是带隙基准，其包括作为利用带隙电压的元件的二极管(二极管144、二极管146、二极管147和二极管148)和电阻器(电阻器143)。参考电压产生电路192是带隙基准，其包括作为利用带隙电压的元件的二极管(二极管154、二极管156、二极管157和二极管158)和电阻器(电阻器153)。因此，参考电压产生电路191的输出电压Vref和参考电压产生电路192的输出电压(Vref-Vfb)不因电流变化；从而，可以获得高输出稳定性。
因为参考电压产生电路191和参考电压产生电路192每个是带隙基准，参考电压产生电路191的输出电压Vref和参考电压产生电路192的输出电压(Vref-Vfb)不因操作温度变化；从而，可以获得高输出稳定性。
注意参考电压产生电路191的二极管144、二极管146、二极管147和二极管148与参考电压产生电路192的二极管154、二极管156、二极管157和二极管158每个可以用其中基极和集电极互相电连接的PNP双极晶体管代替。该PNP双极晶体管也是利用带隙电压的元件。因此，其中二极管用PNP双极晶体管代替的参考电压产生电路的输出电压不因电流变化；从而，可以获得高输出稳定性的有利效果。
此外，其中二极管用PNP双极晶体管代替的参考电压产生电路的输出电压不因操作温度变化；从而，可以获得高输出稳定性的有利效果。
在图9中图示包括参考电压产生电路193和参考电压产生电路194的电路配置，其不同于各包括图2、图3、图4、图5、图6和图7中图示的参考电压产生电路113和参考电压产生电路114的电路配置。注意在图2、图3、图4、图5、图6和图7中图示的参考电压产生电路113和参考电压产生电路114可以分别用参考电压产生电路193和参考电压产生电路194代替。
作为第一参考电压产生电路的参考电压产生电路193包括端子201、p沟道晶体管202、电阻器203、运算放大器204、端子208、p沟道晶体管209、电阻器205、电阻器206、二极管207、端子211、p沟道晶体管212、电阻器213、电阻器214和二极管215。
p沟道晶体管202的源极和漏极中的一个电连接到以下：被施加电源电压VDD的端子201；p沟道晶体管202的栅极；运算放大器204的输出端子；p沟道晶体管209的栅极；p沟道晶体管209的源极和漏极中的一个；被施加电源电压VDD的端子208；p沟道晶体管212的栅极；p沟道晶体管212的源极和漏极中的一个；以及被施加电源电压VDD的端子211。p沟道晶体管202的源极和漏极中的另一个电连接到输入信号调节电路102和电阻器203的端子中的一个端子。p沟道晶体管202的栅极电连接到以下：p沟道晶体管202的源极和漏极中的一个；被施加电源电压VDD的端子201；运算放大器204的输出端子；p沟道晶体管209的栅极；p沟道晶体管209的源极和漏极中的该一个；被施加电源电压VDD的端子208；p沟道晶体管212的栅极；p沟道晶体管212的源极和漏极中的该一个；以及被施加电源电压VDD的端子211。
电阻器203的端子中的该一个端子电连接到p沟道晶体管202的源极和漏极中的另一个和输入信号调节电路102。低于电源电压VDD的电源电压VSS(例如，接地电压GND)施加于电阻器203的端子中的另一个。
运算放大器204的非反相输入端子电连接到p沟道晶体管212的源极和漏极中的另一个、电阻器213的端子中的一个端子以及电阻器214的端子中的一个端子。运算放大器204的反相输入端子电连接到p沟道晶体管209的源极和漏极中的另一个、电阻器205的端子中的一个端子以及电阻器206的端子中的一个端子。运算放大器204的输出端子电连接到以下：p沟道晶体管202的栅极；p沟道晶体管202的源极和漏极中的该一个；被施加电源电压VDD的端子201；p沟道晶体管209的栅极；p沟道晶体管209的源极和漏极中的该一个；被施加电源电压VDD的端子208；p沟道晶体管212的栅极；p沟道晶体管212的源极和漏极中的该一个；以及被施加电源电压VDD的端子211。
p沟道晶体管209的源极和漏极中的该一个电连接到以下：被施加电源电压VDD的端子208；p沟道晶体管209的栅极；p沟道晶体管202的栅极；p沟道晶体管202的源极和漏极中的该一个；被施加电源电压VDD的端子201；运算放大器204的输出端子；p沟道晶体管212的栅极；p沟道晶体管212的源极和漏极中的该一个；以及被施加电源电压VDD的端子211。p沟道晶体管209的源极和漏极中的另一个电连接到运算放大器204的反相输入端子、电阻器205的端子中的该一个端子以及电阻器206的端子中的该一个端子。p沟道晶体管209的栅极电连接到以下：p沟道晶体管209的源极和漏极中的该一个；被施加电源电压VDD的端子208；p沟道晶体管202的栅极；p沟道晶体管202的源极和漏极中的该一个；被施加电源电压VDD的端子201；运算放大器204的输出端子；p沟道晶体管212的栅极；p沟道晶体管212的源极和漏极中的该一个；以及被施加电源电压VDD的端子211。
电阻器205的端子中的该一个端子电连接到运算放大器204的反相输入端子、p沟道晶体管209的源极和漏极中的另一个以及电阻器206的端子中的该一个端子。低于电源电压VDD的电源电压VSS(例如，接地电压GND)施加于电阻器205的端子中的另一个。
电阻器206的端子中的该一个端子电连接到p沟道晶体管209的源极和漏极中的另一个、运算放大器204的反相输入端子以及电阻器205的端子中的该一个端子。电阻器206的端子中的另一个电连接到二极管207的输入端子。
二极管207的输入端子电连接到电阻器206的端子中的另一个。低于电源电压VDD的电源电压VSS(例如，接地电压GND)施加于二极管207的输出端子。
p沟道晶体管212的源极和漏极中的该一个电连接到以下：p沟道晶体管212的栅极；被施加电源电压VDD的端子211；p沟道晶体管202的栅极；p沟道晶体管202的源极和漏极中的该一个；被施加电源电压VDD的端子201；运算放大器204的输出端子；p沟道晶体管209的栅极；p沟道晶体管209的源极和漏极中的该一个；以及被施加电源电压VDD的端子208。p沟道晶体管212的源极和漏极中的另一个电连接到运算放大器204的非反相输入端子、电阻器213的端子中的该一个端子和电阻器214的端子中的该一个端子。p沟道晶体管212的栅极电连接到以下：p沟道晶体管212的源极和漏极中的该一个；被施加电源电压VDD的端子211；p沟道晶体管202的栅极；p沟道晶体管202的源极和漏极中的该一个；被施加电源电压VDD的端子201；运算放大器204的输出端子；p沟道晶体管209的栅极；p沟道晶体管209的源极和漏极中的该一个；以及被施加电源电压VDD的端子208。
电阻器213的端子中的该一个端子电连接到p沟道晶体管212的源极和漏极中的另一个、运算放大器204的非反相输入端子和电阻器214的端子中的该一个端子。低于电源电压VDD的电源电压VSS(例如，接地电压GND)施加于电阻器213的端子中的另一个。
电阻器214的端子中的该一个端子电连接到p沟道晶体管212的源极和漏极中的另一个、运算放大器204的非反相输入端子和电阻器213的端子中的该一个端子。电阻器214的端子中的另一个电连接到二极管215的输入端子。
二极管215的输入端子电连接到电阻器214的端子中的另一个。低于电源电压VDD的电源电压VSS(例如，接地电压GND)施加于二极管215的输出端子。
作为第二参考电压产生电路的参考电压产生电路194包括端子221、p沟道晶体管222、电阻器223、运算放大器224、端子228、p沟道晶体管229、电阻器225、电阻器226、二极管227、端子231、p沟道晶体管232、电阻器233、电阻器234和二极管235。
p沟道晶体管222的源极和漏极中的一个电连接到以下：被施加电源电压VDD的端子221；p沟道晶体管222的栅极；运算放大器224的输出端子；p沟道晶体管229的栅极；p沟道晶体管229的源极和漏极中的一个；被施加电源电压VDD的端子228；p沟道晶体管232的栅极；p沟道晶体管232的源极和漏极中的一个；以及被施加电源电压VDD的端子231。p沟道晶体管222的源极和漏极中的另一个电连接到输入信号调节电路102和电阻器223的端子中的一个端子。p沟道晶体管222的栅极电连接到以下：p沟道晶体管222的源极和漏极中的该一个；被施加电源电压VDD的端子221；运算放大器224的输出端子；p沟道晶体管229的栅极；p沟道晶体管229的源极和漏极中的该一个；被施加电源电压VDD的端子228；p沟道晶体管232的栅极；p沟道晶体管232的源极和漏极中的该一个；以及被施加电源电压VDD的端子231。
电阻器223的端子中的该一个端子电连接到p沟道晶体管222的源极和漏极中的另一个和输入信号调节电路102。电阻器223的端子中的另一个电连接到电阻器225的端子中的另一个、二极管227的输出端子、电阻器233的端子中的另一个和二极管235的输出端子；并且来自分压器电路133的反馈电压Vfb输入到电阻器223的端子中的另一个、电阻器225的端子中的另一个、二极管227的输出端子、电阻器233的端子中的另一个和二极管235的输出端子。
运算放大器224的非反相输入端子电连接到p沟道晶体管232的源极和漏极中的另一个、电阻器233的端子中的一个端子以及电阻器234的端子中的一个端子。运算放大器224的反相输入端子电连接到p沟道晶体管229的源极和漏极中的另一个、电阻器225的端子中的一个端子以及电阻器226的端子中的一个端子。运算放大器224的输出端子电连接到以下：p沟道晶体管222的栅极；p沟道晶体管222的源极和漏极中的该一个；被施加电源电压VDD的端子221；p沟道晶体管229的栅极；p沟道晶体管229的源极和漏极中的该一个；被施加电源电压VDD的端子228；p沟道晶体管232的栅极；p沟道晶体管232的源极和漏极中的该一个；以及被施加电源电压VDD的端子231。
p沟道晶体管229的源极和漏极中的该一个电连接到以下：p沟道晶体管229的栅极；被施加电源电压VDD的端子228；p沟道晶体管222的栅极；p沟道晶体管222的源极和漏极中的该一个；被施加电源电压VDD的端子221；运算放大器224的输出端子；p沟道晶体管232的栅极；p沟道晶体管232的源极和漏极中的该一个；以及被施加电源电压VDD的端子231。p沟道晶体管229的源极和漏极中的另一个电连接到运算放大器224的反相输入端子、电阻器225的端子中的该一个端子以及电阻器226的端子中的该一个端子。p沟道晶体管229的栅极电连接到以下：p沟道晶体管229的源极和漏极中的该一个；被施加电源电压VDD的端子228；p沟道晶体管222的栅极；p沟道晶体管222的源极和漏极中的该一个；被施加电源电压VDD的端子221；运算放大器224的输出端子；p沟道晶体管232的栅极；p沟道晶体管232的源极和漏极中的该一个；以及被施加电源电压VDD的端子231。
电阻器225的端子中的该一个端子电连接到运算放大器224的反相输入端子、p沟道晶体管229的源极和漏极中的另一个以及电阻器226的端子中的一个端子。电阻器225的端子中的另一个电连接到电阻器223的端子中的另一个、二极管227的输出端子、电阻器233的端子中的另一个和二极管235的输出端子；并且来自分压器电路133的反馈电压Vfb输入到电阻器225的端子中的另一个、电阻器223的端子中的另一个、二极管227的输出端子、电阻器233的端子中的另一个和二极管235的输出端子。
电阻器226的端子中的该一个端子电连接到p沟道晶体管229的源极和漏极中的另一个、运算放大器224的反相输入端子以及电阻器225的端子中的该一个端子。电阻器226的端子中的另一个电连接到二极管227的输入端子。
二极管227的输入端子电连接到电阻器226的端子中的另一个。二极管227的输出端子电连接到电阻器223的端子中的另一个、电阻器225的端子中的另一个、电阻器233的端子中的另一个和二极管235的输出端子；并且来自分压器电路133的反馈电压Vfb输入到二极管227的输出端子、电阻器223的端子中的另一个、电阻器225的端子中的另一个、电阻器233的端子中的另一个和二极管235的输出端子。
p沟道晶体管232的源极和漏极中的该一个电连接到以下：p沟道晶体管232的栅极；被施加电源电压VDD的端子231；p沟道晶体管222的栅极；p沟道晶体管222的源极和漏极中的该一个；被施加电源电压VDD的端子221；运算放大器224的输出端子；p沟道晶体管229的栅极；p沟道晶体管229的源极和漏极中的该一个；以及被施加电源电压VDD的端子228。p沟道晶体管232的源极和漏极中的另一个电连接到运算放大器224的非反相输入端子、电阻器233的端子中的该一个端子和电阻器234的端子中的该一个端子。p沟道晶体管232的栅极电连接到以下：p沟道晶体管232的源极和漏极中的该一个；被施加电源电压VDD的端子231；p沟道晶体管222的栅极；p沟道晶体管222的源极和漏极中的该一个；被施加电源电压VDD的端子221；运算放大器224的输出端子；p沟道晶体管229的栅极；p沟道晶体管229的源极和漏极中的该一个；以及被施加电源电压VDD的端子228。
电阻器233的端子中的该一个端子电连接到p沟道晶体管232的源极和漏极中的另一个、运算放大器224的非反相输入端子和电阻器234的端子中的该一个端子。电阻器233的端子中的另一个电连接到电阻器223的端子中的另一个、电阻器225的端子中的另一个、二极管227的输出端子和二极管235的输出端子；并且来自分压器电路133的反馈电压Vfb输入到电阻器233的端子中的另一个、电阻器223的端子中的另一个、电阻器225的端子中的另一个、二极管227的输出端子和二极管235的输出端子。
电阻器234的端子中的该一个端子电连接到p沟道晶体管232的源极和漏极中的另一个、运算放大器224的非反相输入端子和电阻器233的端子中的该一个端子。电阻器234的端子中的另一个电连接到二极管235的输入端子。
二极管235的输入端子电连接到电阻器234的端子中的另一个。二极管235的输出端子电连接到电阻器223的端子中的另一个、电阻器225的端子中的另一个、二极管227的输出端子和电阻器233的端子中的另一个；并且来自分压器电路133的反馈电压Vfb输入到二极管235的输出端子、电阻器223的端子中的另一个、电阻器225的端子中的另一个、二极管227的输出端子和电阻器233的端子中的另一个。
在图9中图示的电源电路中，参考电压产生电路193是带隙基准，其包括作为利用带隙电压的元件的二极管(二极管207和二极管215)和电阻器(电阻器203、电阻器205、电阻器206、电阻器213和电阻器214)。参考电压产生电路194是带隙基准，其包括作为利用带隙电压的元件的二极管(二极管227和二极管235)和电阻器(电阻器223、电阻器225、电阻器226、电阻器233和电阻器234)。因此，参考电压产生电路193的输出电压Vref和参考电压产生电路194的输出电压(Vref-Vfb)不因电流变化；从而，可以获得高输出稳定性。
因为参考电压产生电路193和参考电压产生电路194每个是带隙基准，参考电压产生电路193的输出电压Vref和参考电压产生电路194的输出电压(Vref-Vfb)不因操作温度变化；从而，可以获得高输出稳定性。
注意参考电压产生电路193的二极管207和二极管215与参考电压产生电路194的二极管227和二极管235每个可以用其中基极和集电极互相电连接的PNP双极晶体管代替。该PNP双极晶体管也是利用带隙电压的元件。因此，其中二极管用PNP双极晶体管代替的参考电压产生电路的输出电压不由电流变化；从而，可以获得高输出稳定性的有利效果。
此外，其中二极管用PNP双极晶体管代替的参考电压产生电路的输出电压不由操作温度变化；从而，可以获得高输出稳定性的有利效果。
在图10中图示包括参考电压产生电路195和参考电压产生电路196的电路配置，其不同于各包括图2、图3、图4、图5、图6和图7中图示的参考电压产生电路113和参考电压产生电路114的电路配置。注意在图2、图3、图4、图5、图6和图7中图示的参考电压产生电路113和参考电压产生电路114可以分别用参考电压产生电路195和参考电压产生电路196代替。
作为第一参考电压产生电路的参考电压产生电路195包括端子241、p沟道晶体管242、电阻器243、二极管244、端子245、p沟道晶体管246、n沟道晶体管247、电阻器248、二极管249、端子251、p沟道晶体管252、n沟道晶体管253和二极管254。
p沟道晶体管242的源极和漏极中的一个电连接到以下：被施加电源电压VDD的端子241；p沟道晶体管242的栅极；p沟道晶体管246的栅极；p沟道晶体管246的源极和漏极中的一个；被施加电源电压VDD的端子245；p沟道晶体管252的栅极；p沟道晶体管252的源极和漏极中的一个；被施加电源电压VDD的端子251；p沟道晶体管252的源极和漏极中的另一个；以及n沟道晶体管253的源极和漏极中的一个。p沟道晶体管242的源极和漏极中的另一个电连接到输入信号调节电路102和电阻器243的端子中的一个端子。p沟道晶体管242的栅极电连接到以下：p沟道晶体管242的源极和漏极中的该一个；被施加电源电压VDD的端子241；p沟道晶体管246的栅极；p沟道晶体管246的源极和漏极中的该一个；被施加电源电压VDD的端子245；p沟道晶体管252的栅极；p沟道晶体管252的源极和漏极中的该一个；被施加电源电压VDD的端子251；p沟道晶体管252的源极和漏极中的另一个；以及n沟道晶体管253的源极和漏极中的该一个。
电阻器243的端子中的该一个端子电连接到p沟道晶体管242的源极和漏极中的另一个和输入信号调节电路102。电阻器243的端子中的另一个电连接到二极管244的输入端子。
二极管244的输入端子电连接到电阻器243的端子中的另一个。低于电源电压VDD的电源电压VSS(例如，接地电压GND)施加于二极管244的输出端子。
p沟道晶体管246的源极和漏极中的该一个电连接到以下：被施加电源电压VDD的端子245；p沟道晶体管246的栅极；p沟道晶体管242的栅极；p沟道晶体管242的源极和漏极中的该一个；被施加电源电压VDD的端子241；p沟道晶体管252的栅极；p沟道晶体管252的源极和漏极中的该一个；被施加电源电压VDD的端子251；p沟道晶体管252的源极和漏极中的另一个；以及n沟道晶体管253的源极和漏极中的该一个。p沟道晶体管246的源极和漏极中的另一个电连接到n沟道晶体管247的源极和漏极中的一个、n沟道晶体管247的栅极以及n沟道晶体管253的栅极；并且低于电源电压VDD的电源电压VSS(例如，接地电压GND)施加于p沟道晶体管246的源极和漏极中的另一个、n沟道晶体管247的源极和漏极中的该一个、n沟道晶体管247的栅极以及n沟道晶体管253的栅极。p沟道晶体管246的栅极电连接到以下：p沟道晶体管246的源极和漏极中的该一个；被施加电源电压VDD的端子245；p沟道晶体管242的栅极；p沟道晶体管242的源极和漏极中的该一个；被施加电源电压VDD的端子241；p沟道晶体管252的栅极；p沟道晶体管252的源极和漏极中的该一个；被施加电源电压VDD的端子251；p沟道晶体管252的源极和漏极中的另一个；以及n沟道晶体管253的源极和漏极中的该一个。
n沟道晶体管247的源极和漏极中的该一个电连接到n沟道晶体管247的栅极、p沟道晶体管246的源极和漏极中的另一个以及n沟道晶体管253的栅极；并且低于电源电压VDD的电源电压VSS(例如，接地电压GND)施加于n沟道晶体管247的源极和漏极中的该一个、n沟道晶体管247的栅极、p沟道晶体管246的源极和漏极中的另一个以及n沟道晶体管253的栅极。n沟道晶体管247的源极和漏极中的另一个电连接到电阻器248的端子中一个。n沟道晶体管247的栅极电连接到n沟道晶体管247的源极和漏极中的该一个、p沟道晶体管246的源极和漏极中的另一个以及n沟道晶体管253的栅极；并且低于电源电压VDD的电源电压VSS(例如，接地电压GND)施加于n沟道晶体管247的栅极、n沟道晶体管247的源极和漏极中的该一个、p沟道晶体管246的源极和漏极中的另一个以及n沟道晶体管253的栅极。
电阻器248的端子中的该一个端子电连接到n沟道晶体管247的源极和漏极中的另一个。电阻器248的端子中的另一个电连接到二极管249的输入端子。
二极管249的输入端子电连接到电阻器248的端子中的另一个。低于电源电压VDD的电源电压VSS(例如，接地电压GND)施加于二极管249的输出端子。
p沟道晶体管252的源极和漏极中的该一个电连接到以下：p沟道晶体管252的栅极；被施加电源电压VDD的端子251；p沟道晶体管252的源极和漏极中的另一个；p沟道晶体管242的栅极；p沟道晶体管242的源极和漏极中的该一个；被施加电源电压VDD的端子241；p沟道晶体管246的源极和漏极中的该一个；被施加电源电压VDD的端子245；p沟道晶体管246的栅极；以及n沟道晶体管253的源极和漏极中的该一个。p沟道晶体管252的源极和漏极中的另一个电连接到以下：p沟道晶体管252的源极和漏极中的该一个；p沟道晶体管252的栅极；被施加电源电压VDD的端子251；p沟道晶体管242的栅极；p沟道晶体管242的源极和漏极中的该一个；被施加电源电压VDD的端子241；p沟道晶体管246的源极和漏极中的该一个；被施加电源电压VDD的端子245；p沟道晶体管246的栅极；以及n沟道晶体管253的源极和漏极中的该一个。
n沟道晶体管253的源极和漏极中的该一个电连接到以下：p沟道晶体管242的栅极；p沟道晶体管242的源极和漏极中的该一个；被施加电源电压VDD的端子241；p沟道晶体管246的源极和漏极中的该一个；被施加电源电压VDD的端子245；p沟道晶体管246的栅极；p沟道晶体管252的栅极；p沟道晶体管252的源极和漏极中的该一个；被施加电源电压VDD的端子251以及p沟道晶体管252的源极和漏极中的另一个。n沟道晶体管253的源极和漏极中的另一个电连接到二极管254的输入端子。n沟道晶体管253的栅极电连接到n沟道晶体管247的源极和漏极中的该一个、n沟道晶体管247的栅极以及p沟道晶体管246的源极和漏极中的另一个；并且低于电源电压VDD的电源电压VSS(例如，接地电压GND)施加于n沟道晶体管253的栅极、n沟道晶体管247的源极和漏极中的该一个、n沟道晶体管247的栅极以及p沟道晶体管246的源极和漏极中的另一个。
二极管254的输入端子电连接到n沟道晶体管253的源极和漏极中的另一个。低于电源电压VDD的电源电压VSS(例如，接地电压GND)施加于二极管254的输出端子。
作为第二参考电压产生电路的参考电压产生电路196包括端子261、p沟道晶体管262、电阻器263、二极管264、端子265、p沟道晶体管266、n沟道晶体管267、电阻器268、二极管269、端子271、p沟道晶体管272、n沟道晶体管273和二极管274。
p沟道晶体管262的源极和漏极中的一个电连接到以下：被施加电源电压VDD的端子261；p沟道晶体管262的栅极；p沟道晶体管266的栅极；p沟道晶体管266的源极和漏极中的一个；被施加电源电压VDD的端子265；p沟道晶体管272的栅极；p沟道晶体管272的源极和漏极中的一个；被施加电源电压VDD的端子271；p沟道晶体管272的源极和漏极中的另一个；以及n沟道晶体管273的源极和漏极中的一个。p沟道晶体管262的源极和漏极中的另一个电连接到输入信号调节电路102和电阻器263的端子中的一个端子。p沟道晶体管262的栅极电连接到以下：p沟道晶体管262的源极和漏极中的该一个；被施加电源电压VDD的端子261；p沟道晶体管266的栅极；p沟道晶体管266的源极和漏极中的该一个；被施加电源电压VDD的端子265；p沟道晶体管272的栅极；p沟道晶体管272的源极和漏极中的该一个；被施加电源电压VDD的端子271；p沟道晶体管272的源极和漏极中的另一个；以及n沟道晶体管273的源极和漏极中的该一个。
电阻器263的端子中的该一个端子电连接到p沟道晶体管262的源极和漏极中的另一个和输入信号调节电路102。电阻器263的端子中的另一个电连接到二极管264的输入端子。
二极管264的输入端子电连接到电阻器263的端子中的另一个。二极管264的输出端子电连接到二极管269的输出端子和二极管274的输出端子；并且来自分频器电路133的反馈电压Vfb输入到二极管264的输出端子、二极管269的输出端子和二极管274的输出端子。
p沟道晶体管266的源极和漏极中的该一个电连接到以下：被施加电源电压VDD的端子265；p沟道晶体管266的栅极；p沟道晶体管262的栅极；p沟道晶体管262的源极和漏极中的该一个；被施加电源电压VDD的端子261；p沟道晶体管272的栅极；p沟道晶体管272的源极和漏极中的该一个；被施加电源电压VDD的端子271；p沟道晶体管272的源极和漏极中的另一个；以及n沟道晶体管273的源极和漏极中的该一个。p沟道晶体管266的源极和漏极中的另一个电连接到n沟道晶体管267的源极和漏极中的一个、n沟道晶体管267的栅极以及n沟道晶体管273的栅极；并且低于电源电压VDD的电源电压VSS(例如，接地电压GND)施加于p沟道晶体管266的源极和漏极中的另一个、n沟道晶体管267的源极和漏极中的该一个、n沟道晶体管267的栅极以及n沟道晶体管273的栅极。p沟道晶体管266的栅极电连接到以下：p沟道晶体管266的源极和漏极中的该一个；被施加电源电压VDD的端子265；p沟道晶体管262的栅极；p沟道晶体管262的源极和漏极中的该一个；被施加电源电压VDD的端子261；p沟道晶体管272的栅极；p沟道晶体管272的源极和漏极中的该一个；被施加电源电压VDD的端子271；p沟道晶体管272的源极和漏极中的另一个；以及n沟道晶体管273的源极和漏极中的该一个。
n沟道晶体管267的源极和漏极中的该一个电连接到n沟道晶体管267的栅极、p沟道晶体管266的源极和漏极中的另一个以及n沟道晶体管273的栅极；并且低于电源电压VDD的电源电压VSS(例如，接地电压GND)施加于n沟道晶体管267的源极和漏极中的该一个、n沟道晶体管267的栅极、p沟道晶体管266的源极和漏极中的另一个以及n沟道晶体管273的栅极。n沟道晶体管267的源极和漏极中的另一个电连接到电阻器268的端子中的一个端子。n沟道晶体管267的栅极电连接到n沟道晶体管267的源极和漏极中的该一个、p沟道晶体管266的源极和漏极中的另一个以及n沟道晶体管273的栅极；并且低于电源电压VDD的电源电压VSS(例如，接地电压GND)施加于n沟道晶体管267的栅极、n沟道晶体管267的源极和漏极中的该一个、p沟道晶体管266的源极和漏极中的另一个以及n沟道晶体管273的栅极。
电阻器268的端子中的该一个端子电连接到n沟道晶体管267的源极和漏极中的另一个。电阻器268的端子中的另一个电连接到二极管269的输入端子。
二极管269的输入端子电连接到电阻器268的端子中的另一个。二极管269的输出端子电连接到二极管264的输出端子和二极管274的输出端子；并且来自分频器电路133的反馈电压Vfb输入到二极管269的输出端子、二极管264的输出端子和二极管274的输出端子。
p沟道晶体管272的源极和漏极中的该一个电连接到以下：p沟道晶体管272的栅极；被施加电源电压VDD的端子271；p沟道晶体管272的源极和漏极中的另一个；p沟道晶体管262的栅极；p沟道晶体管262的源极和漏极中的该一个；被施加电源电压VDD的端子261；p沟道晶体管266的栅极；p沟道晶体管266的源极和漏极中的该一个；被施加电源电压VDD的端子265；以及n沟道晶体管273的源极和漏极中的该一个。p沟道晶体管272的源极和漏极中的另一个电连接到以下：p沟道晶体管272的源极和漏极中的该一个；p沟道晶体管272的栅极；被施加电源电压VDD的端子271；p沟道晶体管262的栅极；被施加电源电压VDD的端子261；p沟道晶体管262的源极和漏极中的该一个；p沟道晶体管266的源极和漏极中的该一个；被施加电源电压VDD的端子265；p沟道晶体管266的栅极；以及n沟道晶体管273的源极和漏极中的该一个。
n沟道晶体管273的源极和漏极中的该一个电连接到以下：p沟道晶体管262的栅极；p沟道晶体管262的源极和漏极中的该一个；被施加电源电压VDD的端子261；p沟道晶体管266的栅极；p沟道晶体管266的源极和漏极中的该一个；被施加电源电压VDD的端子265；p沟道晶体管272的栅极；p沟道晶体管272的源极和漏极中的该一个；被施加电源电压VDD的端子271以及p沟道晶体管272的源极和漏极中的另一个。n沟道晶体管273的源极和漏极中的另一个电连接到二极管274的输入端子。n沟道晶体管273的栅极电连接到n沟道晶体管267的源极和漏极中的该一个、n沟道晶体管267的栅极以及p沟道晶体管266的源极和漏极中的另一个；并且低于电源电压VDD的电源电压VSS(例如，接地电压GND)施加于n沟道晶体管273的栅极、n沟道晶体管267的源极和漏极中的该一个、n沟道晶体管267的栅极以及p沟道晶体管266的源极和漏极中的另一个。
二极管274的输入端子电连接到n沟道晶体管273的源极和漏极中的另一个。二极管274的输出端子电连接到二极管264的输出端子和二极管269的输出端子；并且来自分频器电路133的反馈电压Vfb输入到二极管274的输出端子、二极管264的输出端子和二极管269的输出端子。
在图10中图示的电源电路中，参考电压产生电路195是带隙基准，其包括作为利用带隙电压的元件的二极管(二极管244、二极管249和二极管254)和电阻器(电阻器243和电阻器248)。参考电压产生电路196是带隙基准，其包括作为利用带隙电压的元件的二极管(二极管264、二极管269和二极管274)和电阻器(电阻器263和电阻器268)。因此，参考电压产生电路195的输出电压Vref和参考电压产生电路196的输出电压(Vref-Vfb)不因电流变化；从而，可以获得高输出稳定性。
因为参考电压产生电路195和参考电压产生电路196每个是带隙基准，参考电压产生电路195的输出电压Vref和参考电压产生电路196的输出电压(Vref-Vfb)不因操作温度变化；从而，可以获得高输出稳定性。
注意参考电压产生电路195的二极管244、二极管249和二极管254与参考电压产生电路196的二极管264、二极管269和二极管274每个可以用其中基极和集电极互相电连接的PNP双极晶体管代替。该PNP双极晶体管也是利用带隙电压的元件。因此，其中二极管用PNP双极晶体管代替的参考电压产生电路的输出电压不因电流变化；从而，可以获得高输出稳定性的有利效果。
此外，其中二极管用PNP双极晶体管代替的参考电压产生电路的输出电压不因操作温度变化；从而，可以获得高输出稳定性的有利效果。
在图11中图示包括参考电压产生电路197和参考电压产生电路198的电路配置，其不同于各包括图2、图3、图4、图5、图6和图7中图示的参考电压产生电路113和参考电压产生电路114的电路配置。注意在图2、图3、图4、图5、图6和图7中图示的参考电压产生电路113和参考电压产生电路114可以分别用参考电压产生电路197和参考电压产生电路198代替。
作为第一参考电压产生电路的参考电压产生电路197包括端子301、p沟道晶体管302、电阻器303、端子304、p沟道晶体管305、n沟道晶体管306、电阻器307、电阻器308、二极管309、端子311、p沟道晶体管312、n沟道晶体管313、二极管314和电阻器315。
p沟道晶体管302的源极和漏极中的一个电连接到以下：被施加电源电压VDD的端子301；p沟道晶体管302的栅极；p沟道晶体管305的栅极；p沟道晶体管305的源极和漏极中的一个；被施加电源电压VDD的端子304；p沟道晶体管312的栅极；p沟道晶体管312的源极和漏极中的一个；被施加电源电压VDD的端子311；p沟道晶体管312的源极和漏极中的另一个；以及n沟道晶体管313的源极和漏极中的一个。p沟道晶体管302的源极和漏极中的另一个电连接到输入信号调节电路102和电阻器303的端子中的一个端子。p沟道晶体管302的栅极电连接到以下：p沟道晶体管302的源极和漏极中的该一个；被施加电源电压VDD的端子301；p沟道晶体管305的栅极；p沟道晶体管305的源极和漏极中的该一个；被施加电源电压VDD的端子304；p沟道晶体管312的栅极；p沟道晶体管312的源极和漏极中的该一个；被施加电源电压VDD的端子311；p沟道晶体管312的源极和漏极中的另一个；以及n沟道晶体管313的源极和漏极中的该一个。
电阻器303的端子中的该一个端子电连接到p沟道晶体管302的源极和漏极中的另一个和输入信号调节电路102。低于电源电压VDD的电源电压VSS(例如，接地电压GND)施加于电阻器303的端子中的另一个。
p沟道晶体管305的源极和漏极中的该一个电连接到以下：p沟道晶体管305的栅极；被施加电源电压VDD的端子304；p沟道晶体管302的栅极；p沟道晶体管302的源极和漏极中的该一个；被施加电源电压VDD的端子301；p沟道晶体管312的栅极；p沟道晶体管312的源极和漏极中的该一个；被施加电源电压VDD的端子311；p沟道晶体管312的源极和漏极中的另一个；以及n沟道晶体管313的源极和漏极中的该一个。p沟道晶体管305的源极和漏极中的另一个电连接到n沟道晶体管306的源极和漏极中的一个、n沟道晶体管306的栅极以及n沟道晶体管313的栅极；并且低于电源电压VDD的电源电压VSS(例如，接地电压GND)施加于p沟道晶体管305的源极和漏极中的另一个、n沟道晶体管306的源极和漏极中的该一个、n沟道晶体管306的栅极以及n沟道晶体管313的栅极。p沟道晶体管305的栅极电连接到以下：p沟道晶体管305的源极和漏极中的该一个；被施加电源电压VDD的端子304；p沟道晶体管302的栅极；p沟道晶体管302的源极和漏极中的该一个；被施加电源电压VDD的端子301；p沟道晶体管312的栅极；p沟道晶体管312的源极和漏极中的该一个；被施加电源电压VDD的端子311；p沟道晶体管312的源极和漏极中的另一个；以及n沟道晶体管313的源极和漏极中的该一个。
n沟道晶体管306的源极和漏极中的该一个电连接到n沟道晶体管306的栅极、p沟道晶体管305的源极和漏极中的另一个以及n沟道晶体管313的栅极；并且低于电源电压VDD的电源电压VSS(例如，接地电压GND)施加于n沟道晶体管306的源极和漏极中的该一个、n沟道晶体管306的栅极、p沟道晶体管305的源极和漏极中的另一个以及n沟道晶体管313的栅极。n沟道晶体管306的源极和漏极中的另一个电连接到电阻器307的端子中的一个端子和电阻器308的端子中的一个端子。n沟道晶体管306的栅极电连接到n沟道晶体管306的源极和漏极中的该一个、p沟道晶体管305的源极和漏极中的另一个以及n沟道晶体管313的栅极；并且低于电源电压VDD的电源电压VSS(例如，接地电压GND)施加于n沟道晶体管306的栅极、n沟道晶体管306的源极和漏极中的该一个、p沟道晶体管305的源极和漏极中的另一个以及n沟道晶体管313的栅极。
电阻器307的端子中的该一个端子电连接到n沟道晶体管306的源极和漏极中的另一个和电阻器308的端子中的该一个端子。低于电源电压VDD的电源电压VSS(例如，接地电压GND)施加于电阻器307的端子中的另一个。
电阻器308的端子中的该一个端子电连接到n沟道晶体管306的源极和漏极中的另一个和电阻器307的端子中的该一个端子。电阻器308的端子中的另一个电连接到端子309的输入端子。
二极管309的输入端子电连接到电阻器308的端子中的另一个。低于电源电压VDD的电源电压VSS(例如，接地电压GND)施加于二极管309的输出端子。
p沟道晶体管312的源极和漏极中的该一个电连接到以下：p沟道晶体管312的栅极；被施加电源电压VDD的端子311；p沟道晶体管312的源极和漏极中的另一个；p沟道晶体管302的栅极；p沟道晶体管302的源极和漏极中的该一个；被施加电源电压VDD的端子301；p沟道晶体管305的栅极；p沟道晶体管305的源极和漏极中的该一个；被施加电源电压VDD的端子304；以及n沟道晶体管313的源极和漏极中的该一个。p沟道晶体管312的源极和漏极中的另一个电连接到以下：p沟道晶体管312的源极和漏极中的该一个；p沟道晶体管312的栅极；被施加电源电压VDD的端子311；p沟道晶体管302的栅极；p沟道晶体管302的源极和漏极中的该一个；被施加电源电压VDD的端子301；p沟道晶体管305的源极和漏极中的该一个；p沟道晶体管305的栅极；被施加电源电压VDD的端子304；以及n沟道晶体管313的源极和漏极中的该一个。p沟道晶体管312的栅极电连接到以下：p沟道晶体管312的源极和漏极中的另一个；p沟道晶体管312的源极和漏极中的该一个；被施加电源电压VDD的端子311；p沟道晶体管302的栅极；p沟道晶体管302的源极和漏极中的该一个；被施加电源电压VDD的端子301；p沟道晶体管305的栅极；p沟道晶体管305的源极和漏极中的该一个；被施加电源电压VDD的端子304；以及n沟道晶体管313的源极和漏极中的该一个。
n沟道晶体管313的源极和漏极中的该一个电连接到以下：p沟道晶体管302的栅极；p沟道晶体管302的源极和漏极中的该一个；被施加电源电压VDD的端子301；p沟道晶体管305的栅极；p沟道晶体管305的源极和漏极中的该一个；被施加电源电压VDD的端子304；p沟道晶体管312的源极和漏极中的另一个；p沟道晶体管312的栅极；p沟道晶体管312的源极和漏极中的该一个以及被施加电源电压VDD的端子311。n沟道晶体管313的源极和漏极中的另一个电连接到二极管314的输入端子和电阻器315的端子中的一个端子。n沟道晶体管313的栅极电连接到n沟道晶体管306的源极和漏极中的该一个、n沟道晶体管306的栅极以及p沟道晶体管305的源极和漏极中的另一个；并且低于电源电压VDD的电源电压VSS(例如，接地电压GND)施加于n沟道晶体管313的栅极、n沟道晶体管306的源极和漏极中的该一个、n沟道晶体管306的栅极以及p沟道晶体管305的源极和漏极中的另一个。
二极管314的输入端子电连接到n沟道晶体管313的源极和漏极中的另一个和电阻器315的端子中的该一个端子。低于电源电压VDD的电源电压VSS(例如，接地电压GND)施加于二极管314的输出端子。
电阻器315的端子中的该一个端子电连接到二极管314的输入端子和n沟道晶体管313的源极和漏极中的另一个。低于电源电压VDD的电源电压VSS(例如，接地电压GND)施加于电阻器315的端子中的另一个。
作为第二参考电压产生电路的参考电压产生电路198包括端子321、p沟道晶体管322、电阻器323、端子324、p沟道晶体管325、n沟道晶体管326、电阻器327、电阻器328、二极管329、端子331、p沟道晶体管332、n沟道晶体管333、二极管334和电阻器335。
p沟道晶体管322的源极和漏极中的一个电连接到以下：被施加电源电压VDD的端子321；p沟道晶体管322的栅极；p沟道晶体管325的栅极；p沟道晶体管325的源极和漏极中的一个；被施加电源电压VDD的端子324；p沟道晶体管332的栅极；p沟道晶体管332的源极和漏极中的一个；被施加电源电压VDD的端子331；p沟道晶体管332的源极和漏极中的另一个；以及n沟道晶体管333的源极和漏极中的一个。p沟道晶体管322的源极和漏极中的另一个电连接到输入信号调节电路102和电阻器323的端子中的一个端子。p沟道晶体管322的栅极电连接到以下：p沟道晶体管322的源极和漏极中的该一个；被施加电源电压VDD的端子321；p沟道晶体管325的栅极；p沟道晶体管325的源极和漏极中的该一个；被施加电源电压VDD的端子324；p沟道晶体管332的栅极；p沟道晶体管332的源极和漏极中的该一个；被施加电源电压VDD的端子331；p沟道晶体管332的源极和漏极中的另一个；以及n沟道晶体管333的源极和漏极中的该一个。
电阻器323的端子中的该一个端子电连接到p沟道晶体管322的源极和漏极中的另一个和输入信号调节电路102。电阻器323的端子中的另一个电连接到电阻器327的端子中的另一个、二极管329的输出端子、二极管334的输出端子和电阻器335的端子中的另一个；并且来自分压器电路133的反馈电压Vfb输入到电阻器323的端子中的另一个、电阻器327的端子中的另一个、二极管329的输出端子、二极管334的输出端子和电阻器335的端子中的另一个。
p沟道晶体管325的源极和漏极中的该一个电连接到以下：p沟道晶体管325的栅极；被施加电源电压VDD的端子324；p沟道晶体管322的栅极；p沟道晶体管322的源极和漏极中的该一个；被施加电源电压VDD的端子321；p沟道晶体管332的栅极；p沟道晶体管332的源极和漏极中的该一个；被施加电源电压VDD的端子331；p沟道晶体管332的源极和漏极中的另一个；以及n沟道晶体管333的源极和漏极中的该一个。p沟道晶体管325的源极和漏极中的另一个电连接到n沟道晶体管326的源极和漏极中的一个、n沟道晶体管326的栅极以及n沟道晶体管333的栅极；并且低于电源电压VDD的电源电压VSS(例如，接地电压GND)施加于p沟道晶体管325的源极和漏极中的另一个、n沟道晶体管326的源极和漏极中的该一个、n沟道晶体管326的栅极以及n沟道晶体管333的栅极。p沟道晶体管325的栅极电连接到以下：p沟道晶体管325的源极和漏极中的该一个；被施加电源电压VDD的端子324；p沟道晶体管322的栅极；p沟道晶体管322的源极和漏极中的该一个；被施加电源电压VDD的端子321；p沟道晶体管332的栅极；p沟道晶体管332的源极和漏极中的该一个；被施加电源电压VDD的端子331；p沟道晶体管332的源极和漏极中的另一个；以及n沟道晶体管333的源极和漏极中的该一个。
n沟道晶体管326的源极和漏极中的该一个电连接到n沟道晶体管326的栅极、p沟道晶体管325的源极和漏极中的另一个以及n沟道晶体管333的栅极；并且低于电源电压VDD的电源电压VSS(例如，接地电压GND)施加于n沟道晶体管326的源极和漏极中的该一个、n沟道晶体管326的栅极、p沟道晶体管325的源极和漏极中的另一个以及n沟道晶体管333的栅极。n沟道晶体管326的源极和漏极中的另一个电连接到电阻器327的端子中的一个端子和电阻器328的端子中的一个端子。n沟道晶体管326的栅极电连接到n沟道晶体管326的源极和漏极中的该一个、p沟道晶体管325的源极和漏极中的另一个以及n沟道晶体管333的栅极；并且低于电源电压VDD的电源电压VSS(例如，接地电压GND)施加于n沟道晶体管326的栅极、n沟道晶体管326的源极和漏极中的该一个、p沟道晶体管325的源极和漏极中的另一个以及n沟道晶体管333的栅极。
电阻器327的端子中的该一个端子电连接到n沟道晶体管326的源极和漏极中的另一个和电阻器328的端子中的该一个端子。电阻器327的端子中的另一个电连接到电阻器323的端子中的另一个、二极管329的输出端子、二极管334的输出端子和电阻器335的端子中的另一个；并且来自分压器电路133的反馈电压Vfb输入到电阻器327的端子中的另一个、电阻器323的端子中的另一个、二极管329的输出端子、二极管334的输出端子和电阻器335的端子中的另一个。
电阻器328的端子中的该一个端子电连接到n沟道晶体管326的源极和漏极中的另一个和电阻器327的端子中的该一个端子。电阻器328的端子中的另一个电连接到端子329的输入端子。
二极管329的输入端子电连接到电阻器328的端子中的另一个。二极管329的输出端子电连接到电阻器323的端子中的另一个、电阻器327的端子中的另一个、二极管334的输出端子和电阻器335的端子中的另一个；并且来自分压器电路133的反馈电压Vfb输入到二极管329的输出端子、电阻器323的端子中的另一个、电阻器327的端子中的另一个、二极管334的输出端子和电阻器335的端子中的另一个。
p沟道晶体管332的源极和漏极中的该一个电连接到以下：p沟道晶体管332的栅极；被施加电源电压VDD的端子331；p沟道晶体管322的栅极；p沟道晶体管332的源极和漏极中的另一个；p沟道晶体管322的源极和漏极中的该一个；被施加电源电压VDD的端子321；p沟道晶体管325的栅极；p沟道晶体管325的源极和漏极中的该一个；被施加电源电压VDD的端子324；以及n沟道晶体管333的源极和漏极中的该一个。p沟道晶体管332的源极和漏极中的另一个电连接到以下：p沟道晶体管332的源极和漏极中的该一个；p沟道晶体管332的栅极；被施加电源电压VDD的端子331；p沟道晶体管322的栅极；p沟道晶体管322的源极和漏极中的该一个；被施加电源电压VDD的端子321；p沟道晶体管325的栅极；p沟道晶体管325的源极和漏极中的该一个；被施加电源电压VDD的端子324；以及n沟道晶体管333的源极和漏极中的该一个。p沟道晶体管332的栅极电连接到以下：p沟道晶体管332的源极和漏极中的另一个；p沟道晶体管332的源极和漏极中的该一个；被施加电源电压VDD的端子331；p沟道晶体管322的栅极；p沟道晶体管322的源极和漏极中的该一个；被施加电源电压VDD的端子321；p沟道晶体管325的栅极；p沟道晶体管325的源极和漏极中的该一个；被施加电源电压VDD的端子324；以及n沟道晶体管333的源极和漏极中的该一个。
n沟道晶体管333的源极和漏极中的该一个电连接到以下：p沟道晶体管322的栅极；p沟道晶体管322的源极和漏极中的该一个；被施加电源电压VDD的端子321；p沟道晶体管325的栅极；p沟道晶体管325的源极和漏极中的该一个；被施加电源电压VDD的端子324；p沟道晶体管332的栅极；p沟道晶体管332的源极和漏极中的该一个；被施加电源电压VDD的端子331以及p沟道晶体管332的源极和漏极中的另一个。n沟道晶体管333的源极和漏极中的另一个电连接到二极管334的输入端子和电阻器335的端子中的一个端子。N沟道晶体管333的栅极电连接到n沟道晶体管326的源极和漏极中的该一个、n沟道晶体管326的栅极以及p沟道晶体管325的源极和漏极中的另一个；并且低于电源电压VDD的电源电压VSS(例如，接地电压GND)施加于n沟道晶体管333的栅极、n沟道晶体管326的源极和漏极中的该一个、n沟道晶体管326的栅极以及p沟道晶体管325的源极和漏极中的另一个。
二极管334的输入端子电连接到n沟道晶体管333的源极和漏极中的另一个和电阻器335的端子中的该一个端子。二极管334的输出端子电连接到电阻器323的端子中的另一个、电阻器327的端子中的另一个、二极管329的输出端子和电阻器335的端子中的另一个；并且来自分压器电路133的反馈电压Vfb输入到二极管334的输出端子、电阻器323的端子中的另一个、电阻器327的端子中的另一个、二极管329的输出端子和电阻器335的端子中的另一个。
电阻器335的端子中的该一个端子电连接到二极管334的输入端子和n沟道晶体管333的源极和漏极中的另一个。电阻器335的端子中的另一个电连接到电阻器323的端子中的另一个、电阻器327的端子中的另一个、二极管329的输出端子和二极管334的输出端子；并且来自分压器电路133的反馈电压Vfb输入到电阻器335的端子中的另一个、电阻器323的端子中的另一个、电阻器327的端子中的另一个、二极管329的输出端子和二极管334的输出端子。
在图11中图示的电源电路中，参考电压产生电路197是带隙基准，其包括作为利用带隙电压的元件的二极管(二极管309和二极管314)和电阻器(电阻器303、电阻器307、电阻器308和电阻器315)。参考电压产生电路198是带隙基准，其包括作为利用带隙电压的元件的二极管(二极管329和二极管334)和电阻器(电阻器323、电阻器327、电阻器328和电阻器335)。因此，参考电压产生电路197的输出电压Vref和参考电压产生电路198的输出电压(Vref-Vfb)不因电流变化；从而，可以获得高输出稳定性。
因为参考电压产生电路197和参考电压产生电路198每个是带隙基准，参考电压产生电路197的输出电压Vref和参考电压产生电路198的输出电压(Vref-Vfb)不因操作温度变化；从而，可以获得高输出稳定性。
注意参考电压产生电路197的二极管309和二极管314与参考电压产生电路198的二极管329和二极管334每个可以用其中基极和集电极互相电连接的PNP双极晶体管代替。该PNP双极晶体管也是利用带隙电压的元件。因此，其中二极管用PNP双极晶体管代替的参考电压产生电路的输出电压不因电流变化；从而，可以获得高输出稳定性的有利效果。
此外，其中二极管用PNP双极晶体管代替的参考电压产生电路的输出电压不因操作温度变化；从而，可以获得高输出稳定性的有利效果。
如上文描述的，根据该实施例，可以获得用于检测反馈电压而没有输出电压/电流中的变化的检测电路。
此外，根据该实施例，可以获得用于检测反馈电压而没有因操作温度造成输出电压中的变化的检测电路。
此外，根据该实施例，可以获得包括上文的检测电路的电源电路。
该申请基于在2010年9月3日向日本专利局提交的日本专利申请序列号2010-197283，其全部内容通过引用结合于此。

Claims (24)

1.一种电源电路，其包括：
控制电路，其包括：
检测电路，其包括第一参考电压产生电路、第二参考电压产生电路和输入信号调节电路；
误差放大器电路；
脉冲宽度调制驱动器；
三角波产生电路；以及
电容器，
电连接到所述控制电路的放大器电路，其输出输出电压；以及
分压器电路，其电连接到所述控制电路和所述放大器电路，并且将通过划分所述输出电压获得的电压作为反馈电压输入到所述第二参考电压产生电路，
其中所述第一参考电压产生电路和所述第二参考电压产生电路每个是基准电压电路。
2.如权利要求1所述的电源电路，其中所述放大器电路是DC-DC转换器。
3.如权利要求1所述的电源电路，其中所述放大器电路是chook转换器。
4.如权利要求1所述的电源电路，其中所述放大器电路是反激转换器。
5.如权利要求1所述的电源电路，其中在所述分压器电路和所述第二参考电压产生电路之间提供电压跟随器。
6.如权利要求1所述的电源电路，其中所述反馈电压是负电压。
7.一种电源电路，其包括：
控制电路，其包括：
检测电路，其包括第一参考电压产生电路、第二参考电压产生电路和输入信号调节电路；
误差放大器电路；
脉冲宽度调制驱动器；
三角波产生电路；以及
电容器，
电连接到所述控制电路的放大器电路，其输出输出电压；以及
分压器电路，其电连接到所述控制电路和所述放大器电路，并且将通过划分所述输出电压获得的电压作为反馈电压输入到所述第二参考电压产生电路，
其中所述第一参考电压产生电路和所述第二参考电压产生电路每个是包括二极管和电阻器的基准电压电路。
8.如权利要求7所述的电源电路，其中所述放大器电路是DC-DC转换器。
9.如权利要求7所述的电源电路，其中所述放大器电路是chook转换器。
10.如权利要求7所述的电源电路，其中所述放大器电路是反激转换器。
11.如权利要求7所述的电源电路，其中在所述分压器电路和所述第二参考电压产生电路之间提供电压跟随器。
12.如权利要求7所述的电源电路，其中所述反馈电压是负电压。
13.一种电源电路，其包括：
控制电路，其包括：
检测电路，其包括第一参考电压产生电路、第二参考电压产生电路和输入信号调节电路；
误差放大器电路；
脉冲宽度调制驱动器；
三角波产生电路；以及
电容器，
电连接到所述控制电路的放大器电路，其输出输出电压；以及
分压器电路，其电连接到所述控制电路和所述放大器电路，并且将通过划分所述输出电压获得的电压作为反馈电压输入到所述第二参考电压产生电路，
其中所述输入信号调节电路包括运算放大器、每个具有第一电阻值的两个电阻器和每个具有第二电阻值的两个电阻器，并且
其中所述第一参考电压产生电路和所述第二参考电压产生电路每个是基准电压电路。
14.如权利要求13所述的电源电路，其中所述放大器电路是DC-DC转换器。
15.如权利要求13所述的电源电路，其中所述放大器电路是chook转换器。
16.如权利要求13所述的电源电路，其中所述放大器电路是反激转换器。
17.如权利要求13所述的电源电路，其中在所述分压器电路和所述第二参考电压产生电路之间提供电压跟随器。
18.如权利要求13所述的电源电路，其中所述反馈电压是负电压。
19.一种电源电路，其包括：
控制电路，其包括：
检测电路，其包括第一参考电压产生电路、第二参考电压产生电路和输入信号调节电路；
误差放大器电路；
脉冲宽度调制驱动器；
三角波产生电路；以及
电容器，
电连接到所述控制电路的放大器电路，其输出输出电压；以及
分压器电路，其电连接到所述控制电路和所述放大器电路，并且将通过划分所述输出电压获得的电压作为反馈电压输入到所述第二参考电压产生电路，
其中所述输入信号调节电路包括运算放大器、每个具有第一电阻值的两个电阻器和每个具有第二电阻值的两个电阻器，并且
其中所述第一参考电压产生电路和所述第二参考电压产生电路每个是包括二极管和电阻器的基准电压电路。
20.如权利要求19所述的电源电路，其中所述放大器电路是DC-DC转换器。
21.如权利要求19所述的电源电路，其中所述放大器电路是chook转换器。
22.如权利要求19所述的电源电路，其中所述放大器电路是反激转换器。
23.如权利要求19所述的电源电路，其中在所述分压器电路和所述第二参考电压产生电路之间提供电压跟随器。
24.如权利要求19所述的电源电路，其中所述反馈电压是负电压。
CN201110274123.0A 2010-09-03 2011-09-05 电源电路 Expired - Fee Related CN102386765B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010197283 2010-09-03
JP2010-197283 2010-09-03

Publications (2)

Publication Number Publication Date
CN102386765A true CN102386765A (zh) 2012-03-21
CN102386765B CN102386765B (zh) 2016-08-17

Family

ID=45770622

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110274123.0A Expired - Fee Related CN102386765B (zh) 2010-09-03 2011-09-05 电源电路

Country Status (3)

Country Link
US (1) US8704504B2 (zh)
JP (2) JP5947007B2 (zh)
CN (1) CN102386765B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9362820B2 (en) 2010-10-07 2016-06-07 Semiconductor Energy Laboratory Co., Ltd. DCDC converter, semiconductor device, and power generation device
JP5908263B2 (ja) 2010-12-03 2016-04-26 株式会社半導体エネルギー研究所 Ｄｃ−ｄｃコンバータ
US9886047B2 (en) * 2015-05-01 2018-02-06 Rohm Co., Ltd. Reference voltage generation circuit including resistor arrangements

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1062435A (zh) * 1990-12-13 1992-07-01 雷伊化学有限公司 电路保护装置
US6198264B1 (en) * 1999-01-21 2001-03-06 Fijitsu Limited Maximum duty ratio setting circuit for a DC-DC converter
CN1457137A (zh) * 2002-05-09 2003-11-19 松下电器产业株式会社 Dc－dc变换器
US20070063685A1 (en) * 2005-09-21 2007-03-22 Takuya Ishii DC-DC converter
CN101030767A (zh) * 2006-03-03 2007-09-05 硕颉科技股份有限公司 控制电路及应用该控制电路的负载系统
US20090001949A1 (en) * 2007-06-27 2009-01-01 Nec Electronics Corporation Switching regulator and method of converting dc voltage
CN101694965A (zh) * 2009-10-16 2010-04-14 天津市东文高压电源厂 超小型自激式光电倍增管专用高压模块电源

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4769753A (en) 1987-07-02 1988-09-06 Minnesota Mining And Manufacturing Company Compensated exponential voltage multiplier for electroluminescent displays
JPH01310418A (ja) 1988-06-08 1989-12-14 Aretsukusu Denshi Kogyo Kk 自動力率制御装置
JP2522128B2 (ja) * 1991-09-25 1996-08-07 ヤマハ株式会社 電源装置
JPH06348220A (ja) 1993-06-07 1994-12-22 Fujitsu Ltd 表示装置の電源回路
JP3866781B2 (ja) 1994-05-26 2007-01-10 セイコーエプソン株式会社 消費電力を効率化した情報処理装置
US5726564A (en) * 1994-10-27 1998-03-10 Zexel Corporation Temperature-compensating method for a resistance bridge circuit, resistance bridge circuit with temperature-compensating circuit, and acceleration sensor using the same
US5943227A (en) * 1996-06-26 1999-08-24 Fairchild Semiconductor Corporation Programmable synchronous step down DC-DC converter controller
JPH10127047A (ja) 1996-10-17 1998-05-15 Canon Inc スイッチング電源装置及び位相制御機器
JPH10283148A (ja) 1997-04-09 1998-10-23 Canon Inc 電源制御装置及び電源制御方法
JP3422706B2 (ja) * 1998-12-15 2003-06-30 松下電器産業株式会社 基準電圧発生回路のスタートアップ回路
AU2001229632A1 (en) 2000-01-14 2001-07-24 Design Rite Llc Circuit for driving light-emitting diodes
JP2001218461A (ja) 2000-01-31 2001-08-10 Sony Corp スイッチング電源装置
US6448752B1 (en) 2000-11-21 2002-09-10 Rohm Co., Ltd. Switching regulator
JP3706814B2 (ja) 2001-06-07 2005-10-19 株式会社ルネサステクノロジ Ｄｃ−ｄｃコンバータおよびｄｃ−ｄｃコンバータの制御方法
US6969959B2 (en) 2001-07-06 2005-11-29 Lutron Electronics Co., Inc. Electronic control systems and methods
US6940482B2 (en) 2001-07-13 2005-09-06 Seiko Epson Corporation Electrooptic device and electronic apparatus
JP4873677B2 (ja) 2001-09-06 2012-02-08 東北パイオニア株式会社 発光表示パネルの駆動装置
JP3854173B2 (ja) 2002-02-27 2006-12-06 東北パイオニア株式会社 発光表示パネルの駆動方法および有機ｅｌ表示装置
JP2003284325A (ja) 2002-03-20 2003-10-03 Sanyo Electric Co Ltd チャージポンプ回路およびチャージポンプ回路を備えた表示装置
US6798180B2 (en) 2002-06-17 2004-09-28 Hitachi, Ltd. Power-supply device
JP2004138958A (ja) 2002-10-21 2004-05-13 Semiconductor Energy Lab Co Ltd 表示装置
US7206343B2 (en) 2003-01-24 2007-04-17 Intersil Americas Inc. High resolution digital pulse width modulator for DC-DC voltage converter
JP2005031430A (ja) 2003-07-14 2005-02-03 Tohoku Pioneer Corp 発光表示パネルの駆動方法および駆動装置
JP2005181951A (ja) 2003-11-25 2005-07-07 Tohoku Pioneer Corp 自発光表示モジュールおよび同モジュールにおける欠陥状態の検証方法
JP2005157202A (ja) 2003-11-28 2005-06-16 Tohoku Pioneer Corp 自発光表示装置
JP4610199B2 (ja) * 2004-01-14 2011-01-12 ルネサスエレクトロニクス株式会社 Ｄｃ−ｄｃコンバータ用半導体集積回路及びｄｃ−ｄｃコンバータ
JP4868750B2 (ja) 2004-03-16 2012-02-01 ローム株式会社 スイッチングレギュレータ
US6969977B1 (en) * 2004-06-10 2005-11-29 National Semiconductor Corporation Soft-start voltage regulator circuit
JP3710469B1 (ja) * 2004-11-04 2005-10-26 ローム株式会社 電源装置、及び携帯機器
JP4882353B2 (ja) 2004-12-28 2012-02-22 ヤマハ株式会社 パルス幅変調増幅器
JP2006238062A (ja) 2005-02-25 2006-09-07 Fuji Electric Holdings Co Ltd 増幅回路
JP4645294B2 (ja) * 2005-05-13 2011-03-09 ソニー株式会社 撮像装置と撮像装置用の電源供給方法
JP2007043825A (ja) 2005-08-03 2007-02-15 Denso Corp 車両用発電制御装置
JP4708976B2 (ja) * 2005-11-22 2011-06-22 株式会社リコー 同期整流型スイッチングレギュレータ、同期整流型スイッチングレギュレータの制御回路及び同期整流型スイッチングレギュレータの動作制御方法
JP4793821B2 (ja) 2006-03-31 2011-10-12 Ｔｄｋラムダ株式会社 ディジタル制御器
US20070262760A1 (en) * 2006-05-09 2007-11-15 Kwang-Hwa Liu Multiple-output dc-dc converter
US7489120B2 (en) * 2006-07-12 2009-02-10 Power Integrations, Inc. Method and apparatus for a high voltage power supply circuit
US20080024012A1 (en) 2006-07-27 2008-01-31 Jaber Abu Qahouq Power device configuration with adaptive control
JP5186148B2 (ja) 2006-10-02 2013-04-17 株式会社日立製作所 ディジタル制御スイッチング電源装置
US7737674B2 (en) * 2007-08-02 2010-06-15 Vanguard International Semiconductor Corporation Voltage regulator
KR101366683B1 (ko) * 2007-08-28 2014-02-25 삼성전자주식회사 전력 변환기, 이를 포함하는 전력관리 회로 및 전력 변환방법
JP5088073B2 (ja) * 2007-09-28 2012-12-05 富士電機株式会社 Ｄｃ−ｄｃコンバータ
JP2009100609A (ja) 2007-10-19 2009-05-07 Oki Power Tech Co Ltd 電源回路
JP2009148111A (ja) * 2007-12-17 2009-07-02 Panasonic Corp Ｄｃ−ｄｃコンバータ
JP5336091B2 (ja) * 2008-01-24 2013-11-06 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 電源回路及び電子機器
JP4602433B2 (ja) * 2008-03-27 2010-12-22 ルネサスエレクトロニクス株式会社 半導体装置およびそれを用いた電源装置
JP5102691B2 (ja) * 2008-04-24 2012-12-19 パナソニック株式会社 電力変換装置及びそれを用いた放電灯点灯装置、並びに車両用前照灯装置
JP5294105B2 (ja) 2008-06-11 2013-09-18 セイコーＮｐｃ株式会社 反転型ｄｃ／ｄｃコンバータ
US8164218B2 (en) 2008-07-17 2012-04-24 Monolithic Power Systems, Inc. Power converters and associated methods of control
JP5710870B2 (ja) * 2009-09-28 2015-04-30 ローランド株式会社 Ｄｃ−ｄｃコンバータ
WO2011129209A1 (en) 2010-04-16 2011-10-20 Semiconductor Energy Laboratory Co., Ltd. Power source circuit
KR101769960B1 (ko) * 2010-08-26 2017-08-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Dc-dc 컨버터 및 반도체 장치

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1062435A (zh) * 1990-12-13 1992-07-01 雷伊化学有限公司 电路保护装置
US6198264B1 (en) * 1999-01-21 2001-03-06 Fijitsu Limited Maximum duty ratio setting circuit for a DC-DC converter
CN1457137A (zh) * 2002-05-09 2003-11-19 松下电器产业株式会社 Dc－dc变换器
US20070063685A1 (en) * 2005-09-21 2007-03-22 Takuya Ishii DC-DC converter
CN101030767A (zh) * 2006-03-03 2007-09-05 硕颉科技股份有限公司 控制电路及应用该控制电路的负载系统
US20090001949A1 (en) * 2007-06-27 2009-01-01 Nec Electronics Corporation Switching regulator and method of converting dc voltage
CN101694965A (zh) * 2009-10-16 2010-04-14 天津市东文高压电源厂 超小型自激式光电倍增管专用高压模块电源

Also Published As

Publication number Publication date
JP6165929B2 (ja) 2017-07-19
JP2012075305A (ja) 2012-04-12
JP5947007B2 (ja) 2016-07-06
US20120057376A1 (en) 2012-03-08
JP2016187300A (ja) 2016-10-27
US8704504B2 (en) 2014-04-22
CN102386765B (zh) 2016-08-17

Similar Documents

Publication Publication Date Title
CN101330252B (zh) 具有温度补偿电路的直流至直流转换器
CN203967952U (zh) 基准补偿单元及开关型电压调整电路
US8729829B2 (en) Power supply arrangement and method for the power supply of an electrical load
US9078320B2 (en) Voltage supply arrangement and method for supplying voltage to an electrical load with transistor saturation control
CN103019285A (zh) 具动态压降控制的电源供应器及其方法
CN101247081A (zh) 检测电路及电源系统
CN103151926A (zh) 负载调整补偿电路及开关型电压转换电路
CN105991018B (zh) 功率因数校正电路、乘法器及电压前馈电路
US8742743B2 (en) Switching control circuit
CN203572583U (zh) 一种温度变送电路及温度变送器
CN104679084B (zh) 电压校准电路及低压差线性稳压系统
CN106505835B (zh) 电压钳位电路以及dc-dc变换器
CN103023323A (zh) 平均电感电流式电压控制方法及其可变参考电压产生装置
CN115459564A (zh) 开关变换器的控制电路以及开关变换器
CN102386765A (zh) 电源电路
CN110504826B (zh) Led驱动系统、去纹波电路及方法
US20130328540A1 (en) Buck switching regulator and control circuit thereof
CN203278651U (zh) 负载调整补偿电路及开关型电压转换电路
US10171035B2 (en) Power factor correction circuit and multiplier
CN102055321B (zh) Dc-dc转换器中的求和电路
CN102570805A (zh) 降压转换器
CN203216959U (zh) 一种浮地数显表头供电结构
CN112787505A (zh) 一种dc-dc变换器及其控制电路和控制方法
US20120187931A1 (en) Power Supply Control Circuit and Power Supply Circuit
CN109378970B (zh) 一种开关电源控制模式切换电路及开关电源芯片

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160817

Termination date: 20210905

CF01 Termination of patent right due to non-payment of annual fee