JP6165929B2 - 電源回路 - Google Patents

Description

開示される発明の一態様は、電源回路に関する。

液晶装置、ＣＣＤ、デジタルカメラ等には、負電圧を入力することが必要な場合がある。
このような負電圧を供給する回路として、反転型ＤＣＤＣコンバータ回路が知られている
（特許文献１参照）。

特許文献１では、電源電圧ＶＤＤ及び接地電圧ＧＮＤ（０Ｖ）を用いて、負電圧であるフ
ィードバック電圧ＶＦＢを生成している。

負電圧であるフィードバック電圧ＶＦＢは、正電圧化回路にて正電圧化される。これによ
り、正電圧化回路が負電圧であるフィードバック電圧ＶＦＢを検知する。

特開２００９−３０３３１３号公報

特許文献１の電源回路において、負電圧であるフィードバック電圧を検知する正電圧化回
路は、ＮチャネルＭＯＳトランジスタ及びＰチャネルＭＯＳトランジスタを用いて形成さ
れている。

ＭＯＳトランジスタは、ソースに対して、ゲート、ドレイン、及びバックゲート電位によ
り、出力電流が変化するという欠点を有する。そのため特許文献１の電源回路のように、
正電圧化回路をＮチャネルＭＯＳトランジスタ及びＰチャネルＭＯＳトランジスタを用い
て形成すると、ＭＯＳトランジスタの出力電流が変化し、正電圧化回路の出力電圧が変化
する恐れがある。

またＭＯＳトランジスタは、動作温度により出力電流が変化するという欠点を有する。そ
のため特許文献１の電源回路のように、正電圧化回路をＮチャネルＭＯＳトランジスタ及
びＰチャネルＭＯＳトランジスタを用いて形成すると、ＭＯＳトランジスタの出力電流が
変化し、正電圧化回路の出力電圧が変化する恐れがある。

以上を鑑みて、開示される発明の一態様では、フィードバック電圧を検知する検知回路に
おいて、出力電流が変化せず、出力電圧が変化しない検知回路を得ることを課題の一とす
る。

また、開示される発明の一態様では、フィードバック電圧を検知する検知回路において、
動作温度により出力電圧が変化しない検知回路を得ることを課題の一とする。

また、開示される発明の一態様では、上記の検知回路を有する電源回路を得ることを課題
の一とする。

電源電圧ＶＤＤ、及び電源電圧ＶＤＤより低い電源電圧ＶＳＳ（例えば接地電圧ＧＮＤ（
０Ｖ））との間に、出力電圧Ｖｒｅｆを出力する第１の参照電圧発生回路、及び電源電圧
ＶＤＤ及びフィードバック電圧Ｖｆｂ間に、出力電圧（Ｖｒｅｆ−Ｖｆｂ）を出力する第
２の参照電圧発生回路を配置する。

第１の参照電圧発生回路の出力電圧Ｖｒｅｆ及び第２の参照電圧発生回路の出力電圧（Ｖ
ｒｅｆ−Ｖｆｂ）を、それぞれ入力信号調整回路に入力する。第１の参照電圧発生回路、
第２の参照電圧発生回路、及び入力信号調整回路によって、当該検知回路が構成される。
入力信号調整回路は、第１の参照電圧発生回路からの出力電圧Ｖｒｅｆをそのまま出力す
る一方、第２の参照電圧発生回路からの出力電圧（Ｖｒｅｆ−Ｖｆｂ）を電圧Ｖｅｒｒ＿
ｉｎに変換して出力する。

入力信号調整回路から出力される出力電圧Ｖｒｅｆ及び電圧Ｖｅｒｒ＿ｉｎは、誤差増幅
回路に入力される。誤差増幅回路は、入力される電圧の値が等しくなるように機能する。
よって、出力電圧Ｖｒｅｆと電圧Ｖｅｒｒ＿ｉｎの値が等しくなる。

すなわち、開示される発明の一態様では誤差増幅回路に入力される出力電圧Ｖｒｅｆと電
圧Ｖｅｒｒ＿ｉｎの値が等しくなるような入力信号調整回路を提供する。

開示される発明の一態様において、出力電圧Ｖｒｅｆと電圧Ｖｅｒｒ＿ｉｎの値が等しく
するには、第１の参照電圧発生回路からの出力電圧Ｖｒｅｆと、分圧回路からのフィード
バック電圧Ｖｆｂの値が等しくする必要がある。よって開示される発明の一態様において
、第１の参照電圧発生回路からの出力電圧Ｖｒｅｆと、分圧回路からのフィードバック電
圧Ｖｆｂの値が等しくなるような第１の参照電圧発生回路、第２の参照電圧発生回路、及
び入力信号調整回路を提供する。

以上により、開示される発明の一態様において、第１の参照電圧発生回路、第２の参照電
圧発生回路、及び入力信号調整回路によって構成される検知回路によって、負電圧である
フィードバック電圧Ｖｆｂを検知することができる。

開示される発明の一態様においては、第１の参照電圧発生回路及び第２の参照電圧発生回
路は、ダイオード及び抵抗を有するバンドギャップリファレンスである。開示される発明
の一態様における検知回路は、当該第１の参照電圧発生回路及び第２の参照電圧発生回路
、並びに入力信号調整回路によって構成される。これにより、出力電圧電流によって出力
電圧が変化せず、出力安定性がよい検知回路を得ることができる。

開示される発明の一態様においては、第１の参照電圧発生回路及び第２の参照電圧発生回
路は、ダイオード及び抵抗を有するバンドギャップリファレンスである。開示される発明
の一態様における検知回路は、当該第１の参照電圧発生回路及び第２の参照電圧発生回路
、並びに入力信号調整回路によって構成される。これにより、動作温度によって出力電圧
が変化せず、出力安定性がよい検知回路を得ることができる。

バンドギャップリファレンス（Ｂａｎｄ ｇａｐ Ｒｅｆｅｒｅｎｃｅ）は、バンドギャ
ップを利用した基準電圧回路である。シリコンのバンドギャップエネルギーを利用したバ
ンドギャップリファレンスは、出力電圧がほぼ１．２５Ｖとなる。

開示される発明の一態様において、当該ダイオードは、シリコン基板を用いたダイオード
、或いは絶縁基板上に設けられたシリコン薄膜を有するダイオードを用いる。またダイオ
ードに代えて、ダイオード接続したトランジスタを用いることも可能である。上記のダイ
オード及びダイオード接続したトランジスタを用いることにより、出力安定性がよい検知
回路を得ることができる。

また開示される発明の一態様では、当該負電圧であるフィードバック電圧Ｖｆｂを検知す
る検知回路を有する電源回路を得ることができる。

開示される発明の一態様は、第１の参照電圧発生回路、第２の参照電圧発生回路、及び入
力信号調整回路を有する検知回路と、出力電圧を出力する増幅回路と、当該増幅回路と電
気的に接続され、当該検知回路、誤差増幅回路、パルス幅変調ドライバ、三角波発生回路
、及び容量を有する制御回路と、当該増幅回路及び当該制御回路に電気的に接続され、当
該出力電圧を分圧したものをフィードバック電圧として当該第２の参照電圧発生回路に入
力する分圧回路とを有し、当該第１の参照電圧発生回路及び第２の参照電圧発生回路のそ
れぞれが、基準電圧回路であることを特徴とする電源回路に関する。

開示される発明の一態様は、第１の参照電圧発生回路、第２の参照電圧発生回路、及び入
力信号調整回路を有する検知回路と、出力電圧を出力する増幅回路と、当該増幅回路と電
気的に接続され、当該検知回路、誤差増幅回路、パルス幅変調ドライバ、三角波発生回路
、及び容量を有する制御回路と、当該増幅回路及び当該制御回路に電気的に接続され、当
該出力電圧を分圧したものをフィードバック電圧として当該第２の参照電圧発生回路に入
力する分圧回路とを有し、当該第１の参照電圧発生回路及び第２の参照電圧発生回路のそ
れぞれが、ダイオード及び抵抗を含む基準電圧回路であることを特徴とする電源回路に関
する。

開示される発明の一態様は、第１の参照電圧発生回路、第２の参照電圧発生回路、及び入
力信号調整回路を有する検知回路と、出力電圧を出力する増幅回路と、当該増幅回路と電
気的に接続され、当該検知回路、誤差増幅回路、パルス幅変調ドライバ、三角波発生回路
、及び容量を有する制御回路と、オペアンプ、第１の抵抗値を有する２つの抵抗、第２の
抵抗値を有する２つの抵抗を有する当該入力信号調整回路と、当該増幅回路及び当該制御
回路に電気的に接続され、当該出力電圧を分圧したものをフィードバック電圧として当該
第２の参照電圧発生回路に入力する分圧回路とを有し、当該第１の参照電圧発生回路及び
第２の参照電圧発生回路のそれぞれが、基準電圧回路であることを特徴とする電源回路に
関する。

開示される発明の一態様は、第１の参照電圧発生回路、第２の参照電圧発生回路、及び入
力信号調整回路を有する検知回路と、出力電圧を出力する増幅回路と、当該増幅回路と電
気的に接続され、当該検知回路、誤差増幅回路、パルス幅変調ドライバ、三角波発生回路
、及び容量を有する制御回路と、オペアンプ、第１の抵抗値を有する２つの抵抗、第２の
抵抗値を有する２つの抵抗を有する当該入力信号調整回路と、当該増幅回路及び当該制御
回路に電気的に接続され、当該出力電圧を分圧したものをフィードバック電圧として当該
第２の参照電圧発生回路に入力する分圧回路とを有し、当該第１の参照電圧発生回路及び
第２の参照電圧発生回路のそれぞれが、ダイオード及び抵抗を含む基準電圧回路であるこ
とを特徴とする電源回路に関する。

開示される発明の一態様において、当該増幅回路は、ＤＣＤＣコンバータであることを特
徴とする。

開示される発明の一態様において、当該増幅回路は、チュークコンバータであることを特
徴とする。

開示される発明の一態様において、当該増幅回路は、フライバックコンバータであること
を特徴とする。

開示される発明の一態様において、当該分圧回路と第２の参照電圧発生回路との間に、ボ
ルテージフォロワが設けられていることを特徴とする。

開示される発明の一態様において、当該フィードバック電圧は、負電圧であることを特徴
とする。

開示される発明の一態様により、フィードバック電圧を検知する検知回路において、出力
電流が変化せず、出力電圧が変化しない検知回路を得ることができる。

また、開示される発明の一態様では、フィードバック電圧を検知する検知回路において、
動作温度により出力電圧が変化しない検知回路を得ることができる。

また、開示される発明の一態様では、上記の検知回路を有する電源回路を得ることができ
る。

電源回路の回路図。 電源回路の回路図。 電源回路の回路図。 電源回路の回路図。 電源回路の回路図。 電源回路の回路図。 電源回路の回路図。 電源回路の一部の回路図。 電源回路の一部の回路図。 電源回路の一部の回路図。 電源回路の一部の回路図。

以下、本明細書に開示された発明の実施の態様について、図面を参照して説明する。但し
、本明細書に開示された発明は多くの異なる態様で実施することが可能であり、本明細書
に開示された発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変
更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限
定して解釈されるものではない。なお、以下に示す図面において、同一部分又は同様な機
能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。

図１に、本実施の形態の電源回路を示す。図１に示す電源回路は、増幅回路１２１、増幅
回路１２１に電気的に接続された分圧回路１３３、増幅回路１２１及び分圧回路１３３と
電気的に接続された制御回路１０１、増幅回路１２１及び分圧回路１３３と電気的に接続
された出力端子１３４を有する。なお図１の電源回路では、増幅回路１２１として昇降圧
型ＤＣＤＣコンバータを用いている。

図１に示す増幅回路１２１は、コイル１２２、ダイオード１２３、トランジスタ１２４、
及び容量１２５を有している。

トランジスタ１２４のソース又はドレインの一方は、電源電圧ＶＤＤが印加される入力端
子１２６と電気的に接続されている。トランジスタ１２４のソース又はドレインの他方は
、コイル１２２の一方の端子、及びダイオード１２３の出力端子に電気的に接続されてい
る。トランジスタ１２４のゲートは、制御回路１０１のパルス幅変調ドライバ１０３（パ
ルス幅変調：Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ（ＰＷＭ））の出力端子に
電気的に接続されている。

コイル１２２の一方の端子は、トランジスタ１２４のソース又はドレインの他方、及びダ
イオード１２３の出力端子と電気的に接続されている。コイル１２２の他方の端子には、
電源電圧ＶＤＤより低い電源電圧ＶＳＳ（例えば接地電圧ＧＮＤ）が印加されている。

ダイオード１２３の出力端子は、トランジスタ１２４のソース又はドレインの他方、及び
コイル１２２の一方の端子と電気的に接続されている。ダイオード１２３の入力端子は、
容量１２５の一方の端子、出力電圧Ｖｏｕｔが出力される出力端子１３４、及び分圧回路
１３３の抵抗１３１の一方の端子に電気的に接続されている。

容量１２５の一方の端子は、ダイオード１２３の入力端子、出力端子１３４、及び分圧回
路１３３の抵抗１３１の一方の端子に電気的に接続されている。容量１２５の他方の端子
には、電源電圧ＶＤＤより低い電源電圧ＶＳＳ（例えば接地電圧ＧＮＤ）が印加されてい
る。

図１に示す制御回路１０１は、パルス幅変調ドライバ１０３、容量１０４、三角波発生回
路１０５、誤差増幅回路１０６（誤差増幅回路：エラーアンプともいう）、及び検知回路
１１９を有している、検知回路１１９は、入力信号調整回路１０２、及び参照電圧発生回
路１１３、参照電圧発生回路１１４を有している。

パルス幅変調ドライバ１０３の非反転入力端子は、誤差増幅回路１０６の出力端子及び容
量１０４の一方の端子に電気的に接続されている。パルス幅変調ドライバ１０３の反転入
力端子は、三角波発生回路１０５に電気的に接続されている。パルス幅変調ドライバ１０
３の出力端子は、増幅回路１２１のトランジスタ１２４のゲートに電気的に接続されてい
る。

容量１０４の一方の端子は、パルス幅変調ドライバ１０３の非反転入力端子及び誤差増幅
回路１０６の出力端子に電気的に接続されている。容量１０４の他方の端子には、電源電
圧ＶＤＤより低い電源電圧ＶＳＳ（例えば接地電圧ＧＮＤ）が印加されている。

誤差増幅回路１０６の非反転入力端子は、参照電圧発生回路１１３の第１の端子及び入力
信号調整回路１０２の抵抗１０７の一方の端子に電気的に接続されている。誤差増幅回路
１０６の反転入力端子は、入力信号調整回路１０２のオペアンプ１０８の出力端子及び抵
抗１０９の一方の端子に電気的に接続されている。誤差増幅回路１０６の出力端子は、パ
ルス幅変調ドライバ１０３の非反転入力端子及び容量１０４の一方の端子に電気的に接続
されている。

入力信号調整回路１０２は、抵抗１０７、オペアンプ１０８、抵抗１０９、抵抗１１１、
及び抵抗１１２を有している。本実施の形態において、抵抗１１１及び抵抗１１２の抵抗
値は等しい。また抵抗１０７及び抵抗１０９の抵抗値は等しい。抵抗１１１及び抵抗１１
２の抵抗値をそれぞれ抵抗値Ｒ１とし、抵抗１０７及び抵抗１０９の抵抗値をそれぞれ抵
抗値Ｒ２とする。

抵抗１０７の一方の端子は、誤差増幅回路１０６の非反転入力端子及び参照電圧発生回路
１１３の第１の端子に電気的に接続されている。抵抗１０７の他方の端子は、オペアンプ
１０８の非反転入力端子及び抵抗１１１の一方の端子に電気的に接続されている。

オペアンプ１０８の非反転入力端子は、抵抗１０７の他方の端子及び抵抗１１１の一方の
端子に電気的に接続されている。オペアンプ１０８の反転入力端子は、抵抗１０９の他方
の端子及び抵抗１１２の一方の端子に電気的に接続されている。オペアンプ１０８の出力
端子は、誤差増幅回路１０６の反転入力端子及び抵抗１０９の一方の端子に電気的に接続
されている。

抵抗１１１の一方の端子は、抵抗１０７の他方の端子及びオペアンプ１０８の非反転入力
端子に電気的に接続されている。抵抗１１１の他方の端子は、参照電圧発生回路１１３の
第２の端子に電気的に接続されており、かつ電源電圧ＶＤＤより低い電源電圧ＶＳＳ（例
えば接地電圧ＧＮＤ）が印加されている。

抵抗１１２の一方の端子は、オペアンプ１０８の反転入力端子及び抵抗１０９の他方の端
子に電気的に接続されている。抵抗１１２の他方の端子は、参照電圧発生回路１１４の第
１の端子に電気的に接続されている。

第１の参照電圧発生回路である参照電圧発生回路１１３の第１の端子は、入力信号調整回
路１０２の抵抗１０７の一方の端子及び誤差増幅回路１０６の非反転入力端子に電気的に
接続されている。参照電圧発生回路１１３の第２の端子は、入力信号調整回路１０２の抵
抗１１１の他方の端子に電気的に接続されており、かつ電源電圧ＶＤＤより低い電源電圧
ＶＳＳ（例えば接地電圧ＧＮＤ）が印加されている。参照電圧発生回路１１３の第３の端
子は、電源電圧ＶＤＤが印加される入力端子１１５及び参照電圧発生回路１１４の第２の
端子に電気的に接続されている。なお、参照電圧発生回路１１３及び参照電圧発生回路１
１４の具体的な回路構成の例は、後述する。

第２の参照電圧発生回路である参照電圧発生回路１１４の第１の端子は、入力信号調整回
路１０２の抵抗１１２の他方の端子に電気的に接続されている。参照電圧発生回路１１４
の第２の端子は、参照電圧発生回路１１３の第３の端子及び入力端子１１５に電気的に接
続されている。参照電圧発生回路１１４の第３の端子は、分圧回路１３３の抵抗１３１の
他方の端子及び抵抗１３２の一方の端子に電気的に接続されている。また参照電圧発生回
路１１４の第３の端子に、フィードバック電圧Ｖｆｂが入力される。

分圧回路１３３は、抵抗１３１及び抵抗１３２を有している。

抵抗１３１の一方の端子は、増幅回路１２１のダイオード１２３の入力端子、容量１２５
の一方の端子、及び出力端子１３４に電気的に接続されている。抵抗１３１の他方の端子
は、参照電圧発生回路１１４の第３の端子及び抵抗１３２の一方の端子に電気的に接続さ
れている。

抵抗１３２の一方の端子は、抵抗１３１の他方の端子及び参照電圧発生回路１１４の第３
の端子に電気的に接続されている。抵抗１３２の他方の端子には、電源電圧ＶＤＤより低
い電源電圧ＶＳＳ（例えば接地電圧ＧＮＤ）が印加されている。

以下に図１に示す電源回路の動作について説明する。

増幅回路１２１の出力電圧Ｖｏｕｔは、分圧回路１３３の抵抗１３１及び抵抗１３２の比
に応じて分圧される。分圧された出力電圧Ｖｏｕｔであるフィードバック電圧Ｖｆｂが、
参照電圧発生回路１１４の第３の端子から入力される。

参照電圧発生回路１１３は、第３の端子から入力される電源電圧ＶＤＤに基づいて、出力
電圧Ｖｒｅｆを出力する。

参照電圧発生回路１１４は、第２の端子から入力された電源電圧ＶＤＤ、及び第３の端子
から入力されたフィードバック電圧Ｖｆｂに基づいて、出力電圧（Ｖｒｅｆ−Ｖｆｂ）を
出力する。

ここで誤差増幅回路１０６に入力される電圧について述べる。誤差増幅回路１０６に入力
される電圧は、参照電圧発生回路１１３の第１の端子から出力される出力電圧Ｖｒｅｆ、
及びオペアンプ１０８の出力端子から出力される電圧Ｖｅｒｒ＿ｉｎである。電圧Ｖｅｒ
ｒ＿ｉｎは、誤差増幅回路１０６から出力された電圧が、パルス幅変調ドライバ１０３、
増幅回路１２１、分圧回路１３３、参照電圧発生回路１１４、及び入力信号調整回路１０
２を介して負帰還した電圧である。

誤差増幅回路１０６は、入力される出力電圧Ｖｒｅｆ及び電圧Ｖｅｒｒ＿ｉｎが等しくな
るように機能する。

また、入力信号調整回路１０２のオペアンプ１０８は、反転入力端子及び出力端子が抵抗
１０９を介して接続されている。すなわちオペアンプ１０８において、出力の一部が入力
側に負帰還している。オペアンプ１０８の出力の一部が入力側に負帰還しているため、オ
ペアンプ１０８の反転入力端子及び非反転入力端子に入力される電圧は等しくなる。

参照電圧発生回路１１３の出力電圧Ｖｒｅｆ、参照電圧発生回路１１４のフィードバック
電圧Ｖｆｂ、抵抗１１１及び抵抗１１２の抵抗値Ｒ１、並びに、抵抗１０７及び抵抗１０
９の抵抗値Ｒ２を用いると、オペアンプ１０８の非反転入力端子に入力される電圧は以下
の数１となる。

またオペアンプ１０８の反転入力端子に入力される電圧は以下の数２となる。

オペアンプ１０８の反転入力端子及び非反転入力端子に入力される電圧は等しくなるので
、数１及び数２は等しい。

数３を解くと、数４が得られる。

上述のように、誤差増幅回路１０６は、入力される出力電圧Ｖｒｅｆ及び電圧Ｖｅｒｒ＿
ｉｎが等しくなるように機能する。

以上より、出力電圧Ｖｒｅｆとフィードバック電圧Ｖｆｂが等しいことが示される。

以上により、本実施の形態の電源回路において、参照電圧発生回路１１３、参照電圧発生
回路１１４、及び入力信号調整回路１０２により構成される検知回路１１９により、負電
圧であるフィードバック電圧Ｖｆｂを検知することができる。

図２に、バンドギャップリファレンスである、参照電圧発生回路１１３及び参照電圧発生
回路１１４の具体的な回路構成の一例を示す。

図２の参照電圧発生回路１１３は、オペアンプ１４１、抵抗１４２、抵抗１４３、ダイオ
ード１４４、抵抗１４５、ダイオード１４６を有している。

オペアンプ１４１の非反転入力端子は、抵抗１４５の一方の端子及びダイオード１４６の
入力端子に電気的に接続されている。オペアンプ１４１の反転入力端子は、抵抗１４２の
一方の端子及び抵抗１４３の一方の端子に電気的に接続されている。オペアンプ１４１の
出力端子は、抵抗１４２の他方の端子及び抵抗１４５の他方の端子に電気的に接続されて
いる。またオペアンプ１４１には、端子１６１から電源電圧ＶＤＤが入力される。

抵抗１４２の一方の端子は、オペアンプ１４１の反転入力端子及び抵抗１４３の一方の端
子に電気的に接続されている。抵抗１４２の他方の端子は、オペアンプ１４１の出力端子
及び抵抗１４５の他方の端子に電気的に接続されている。

抵抗１４３の一方の端子は、オペアンプ１４１の反転入力端子及び抵抗１４２の一方の端
子に電気的に接続されている。抵抗１４３の他方の端子は、ダイオード１４４の入力端子
に電気的に接続されている。

ダイオード１４４の入力端子は、抵抗１４３の他方の端子に電気的に接続されている。ダ
イオード１４４の出力端子は、ダイオード１４６の出力端子に電気的に接続されており、
かつ電源電圧ＶＤＤより低い電源電圧ＶＳＳ（例えば接地電圧ＧＮＤ）が印加されている
。

抵抗１４５の一方の端子は、オペアンプ１４１の非反転入力端子及びダイオード１４６の
入力端子に電気的に接続されている。抵抗１４５の他方の端子は、オペアンプ１４１の出
力端子及び抵抗１４２の他方の端子に電気的に接続されている。

ダイオード１４６の入力端子は、オペアンプ１４１の非反転入力端子及び抵抗１４５の一
方の端子に電気的に接続されている。ダイオード１４６の出力端子は、ダイオード１４４
の出力端子に電気的に接続されており、かつ電源電圧ＶＤＤより低い電源電圧ＶＳＳ（例
えば接地電圧ＧＮＤ）が印加されている。

参照電圧発生回路１１４は、オペアンプ１５１、抵抗１５２、抵抗１５３、ダイオード１
５４、抵抗１５５、ダイオード１５６を有している。

オペアンプ１５１の非反転入力端子は、抵抗１５５の一方の端子及びダイオード１５６の
入力端子に電気的に接続されている。オペアンプ１５１の反転入力端子は、抵抗１５２の
一方の端子及び抵抗１５３の一方の端子に電気的に接続されている。オペアンプ１５１の
出力端子は、抵抗１５２の他方の端子及び抵抗１５５の他方の端子に電気的に接続されて
いる。またオペアンプ１５１には、端子１６２から電源電圧ＶＤＤが入力される。

抵抗１５２の一方の端子は、オペアンプ１５１の反転入力端子及び抵抗１５３の一方の端
子に電気的に接続されている。抵抗１５２の他方の端子は、オペアンプ１５１の出力端子
及び抵抗１５５の他方の端子に電気的に接続されている。

抵抗１５３の一方の端子は、オペアンプ１５１の反転入力端子及び抵抗１５２の一方の端
子に電気的に接続されている。抵抗１５３の他方の端子は、ダイオード１５４の入力端子
に電気的に接続されている。

ダイオード１５４の入力端子は、抵抗１５３の他方の端子に電気的に接続されている。ダ
イオード１５４の出力端子は、ダイオード１５６の出力端子、分圧回路１３３の抵抗１３
１の他方の端子、及び抵抗１３２の一方の端子に電気的に接続されている。

抵抗１５５の一方の端子は、オペアンプ１５１の非反転入力端子及びダイオード１５６の
入力端子に電気的に接続されている。抵抗１５５の他方の端子は、オペアンプ１５１の出
力端子及び抵抗１５２の他方の端子に電気的に接続されている。

ダイオード１５６の入力端子は、オペアンプ１５１の非反転入力端子及び抵抗１５５の一
方の端子に電気的に接続されている。ダイオード１５６の出力端子は、ダイオード１５４
の出力端子、分圧回路１３３の抵抗１３１の他方の端子、及び抵抗１３２の一方の端子に
電気的に接続されている。

参照電圧発生回路１１３は、バンドギャップの電圧を利用する素子であるダイオード（ダ
イオード１４４及びダイオード１４６）、及び抵抗（抵抗１４３）を用いて形成されるバ
ンドギャップリファレンスである。また、参照電圧発生回路１１４は、バンドギャップの
電圧を利用する素子であるダイオード（ダイオード１５４及びダイオード１５６）、及び
抵抗（抵抗１５３）を用いて形成されるバンドギャップリファレンスである。そのため、
参照電圧発生回路１１３の出力電圧Ｖｒｅｆ、及び参照電圧発生回路１１４の出力電圧（
Ｖｒｅｆ−Ｖｆｂ）が電流によって変化せず、出力安定性がよい。

また参照電圧発生回路１１３及び参照電圧発生回路１１４がバンドギャップリファレンス
であるため、参照電圧発生回路１１３の出力電圧Ｖｒｅｆ、及び参照電圧発生回路１１４
の出力電圧（Ｖｒｅｆ−Ｖｆｂ）が、動作温度によって変化せず、出力安定性がよい。

なお、参照電圧発生回路１１３のダイオード１４４及びダイオード１４６、並びに参照電
圧発生回路１１４のダイオード１５４及びダイオード１５６をそれぞれ、ベースとコレク
タが電気的に接続されたＰＮＰバイポーラトランジスタに置き換えが可能である。上述の
ＰＮＰバイポーラトランジスタもバンドギャップの電圧を利用した素子である。そのため
、上述のＰＮＰバイポーラトランジスタを、当該ダイオードと置き換えた参照電圧発生回
路は、出力電圧が電流によって変化せず、出力安定性がよいという効果を得られる。

また上述のＰＮＰバイポーラトランジスタを、当該ダイオードと置き換えた参照電圧発生
回路は、出力電圧が動作温度によって変化せず、出力安定性がよいという効果を得られる
。

図３に示す電源回路は、図２に示す電源回路において、フィードバック電圧Ｖｆｂの入力
部にバッファ回路１６３を配置した電源回路である。図３のバッファ回路１６３は、オペ
アンプ１６４を用いたボルテージフォロワである。

ボルテージフォロワは、高入力インピーダンス、低出力インピーダンスであり、入出力の
電圧が同じという特徴を有している。そのためボルテージフォロワを配置すると、ボルテ
ージフォロワの前段と後段の干渉を低減することができる。そのため、ボルテージフォロ
ワであるバッファ回路１６３の前段である分圧回路１３３の内部抵抗と後段である参照電
圧発生回路１１４の入力抵抗を無視することができる。これにより、電源回路の安定化を
図ることができる。

オペアンプ１６４の非反転入力端子は、分圧回路１３３の抵抗１３１の他方の端子及び抵
抗１３２の一方の端子に電気的に接続されている。オペアンプ１６４の反転入力端子は、
オペアンプ１６４の出力端子、参照電圧発生回路１１４のダイオード１５４の出力端子、
及びダイオード１５６の出力端子に電気的に接続されている。オペアンプ１６４の出力端
子は、オペアンプ１６４の反転入力端子、参照電圧発生回路１１４のダイオード１５４の
出力端子、及びダイオード１５６の出力端子に電気的に接続されている。

図３に示す電源回路では、図２に示す電源回路と同様に、参照電圧発生回路１１３は、バ
ンドギャップの電圧を利用する素子であるダイオード（ダイオード１４４及びダイオード
１４６）、及び抵抗（抵抗１４３）を用いて形成されるバンドギャップリファレンスであ
る。また、参照電圧発生回路１１４は、バンドギャップの電圧を利用する素子であるダイ
オード（ダイオード１５４及びダイオード１５６）、及び抵抗（抵抗１５３）を用いて形
成されるバンドギャップリファレンスである。そのため、参照電圧発生回路１１３の出力
電圧Ｖｒｅｆ、及び参照電圧発生回路１１４の出力電圧（Ｖｒｅｆ−Ｖｆｂ）が電流によ
って変化せず、出力安定性がよい。

また参照電圧発生回路１１３及び参照電圧発生回路１１４がバンドギャップリファレンス
であるため、参照電圧発生回路１１３の出力電圧Ｖｒｅｆ、及び参照電圧発生回路１１４
の出力電圧（Ｖｒｅｆ−Ｖｆｂ）が、動作温度によって変化せず、出力安定性がよい。

なお、参照電圧発生回路１１３のダイオード１４４及びダイオード１４６、並びに参照電
圧発生回路１１４のダイオード１５４及びダイオード１５６をそれぞれ、ベースとコレク
タが電気的に接続されたＰＮＰバイポーラトランジスタに置き換えが可能である。上述の
ＰＮＰバイポーラトランジスタもバンドギャップの電圧を利用した素子である。そのため
、上述のＰＮＰバイポーラトランジスタを、当該ダイオードと置き換えた参照電圧発生回
路は、出力電圧が電流によって変化せず、出力安定性がよいという効果を得られる。

また上述のＰＮＰバイポーラトランジスタを、当該ダイオードと置き換えた参照電圧発生
回路は、出力電圧が動作温度によって変化せず、出力安定性がよいという効果を得られる
。

図４に示す電源回路は、図２に示す電源回路において増幅回路１２１を増幅回路１７１に
代えた電源回路である。図４に示す増幅回路１７１は、チュークコンバータ（ＣｕＫコン
バータともいう）である。なお図４において、図２と同じものは同じ符号で示している。

増幅回路１７１は、コイル１７２、容量１７３、トランジスタ１７４、ダイオード１７５
、コイル１７６、容量１７７を有している。

コイル１７２の一方の端子は、電源電圧ＶＤＤが印加される入力端子１２６に電気的に接
続されている。コイル１７２の他方の端子は、トランジスタ１７４のソース又はドレイン
の一方及び容量１７３の一方の端子に電気的に接続されている。

容量１７３の一方の端子は、コイル１７２の他方の端子及びトランジスタ１７４のソース
又はドレインの一方に電気的に接続されている。容量１７３の他方の端子は、ダイオード
１７５の入力端子及びコイル１７６の一方の端子に電気的に接続されている。

トランジスタ１７４のソース又はドレインの一方は、コイル１７２の他方の端子及び容量
１７３の一方の端子に電気的に接続されている。トランジスタ１７４のソース又はドレイ
ンの他方には、電源電圧ＶＤＤより低い電源電圧ＶＳＳ（例えば接地電圧ＧＮＤ）が印加
されている。トランジスタ１７４のゲートは、パルス幅変調ドライバ１０３の出力端子に
電気的に接続されている。

ダイオード１７５の入力端子は、容量１７３の他方の端子及びコイル１７６の一方の端子
に電気的に接続されている。ダイオード１７５の出力端子には、電源電圧ＶＤＤより低い
電源電圧ＶＳＳ（例えば接地電圧ＧＮＤ）が印加されている。

コイル１７６の一方の端子は、容量１７３の他方の端子及びダイオード１７５の入力端子
に電気的に接続されている。コイル１７６の他方の端子は、容量１７７の一方の端子、出
力電圧Ｖｏｕｔが出力される出力端子１３４、及び分圧回路１３３の抵抗１３１の一方の
端子に電気的に接続されている。

容量１７７の一方の端子は、コイル１７６の他方の端子、出力端子１３４、及び分圧回路
１３３の抵抗１３１の一方の端子に電気的に接続されている。容量１７７の他方の端子に
は、電源電圧ＶＤＤより低い電源電圧ＶＳＳ（例えば接地電圧ＧＮＤ）が印加されている
。

図４に示す電源回路では、図２に示す電源回路と同様に、参照電圧発生回路１１３は、バ
ンドギャップの電圧を利用する素子であるダイオード（ダイオード１４４及びダイオード
１４６）、及び抵抗（抵抗１４３）を用いて形成されるバンドギャップリファレンスであ
る。また、参照電圧発生回路１１４は、バンドギャップの電圧を利用する素子であるダイ
オード（ダイオード１５４及びダイオード１５６）、及び抵抗（抵抗１５３）を用いて形
成されるバンドギャップリファレンスである。そのため、参照電圧発生回路１１３の出力
電圧Ｖｒｅｆ、及び参照電圧発生回路１１４の出力電圧（Ｖｒｅｆ−Ｖｆｂ）が電流によ
って変化せず、出力安定性がよい。

また参照電圧発生回路１１３及び参照電圧発生回路１１４がバンドギャップリファレンス
であるため、参照電圧発生回路１１３の出力電圧Ｖｒｅｆ、及び参照電圧発生回路１１４
の出力電圧（Ｖｒｅｆ−Ｖｆｂ）が、動作温度によって変化せず、出力安定性がよい。

なお、参照電圧発生回路１１３のダイオード１４４及びダイオード１４６、並びに参照電
圧発生回路１１４のダイオード１５４及びダイオード１５６をそれぞれ、ベースとコレク
タが電気的に接続されたＰＮＰバイポーラトランジスタに置き換えが可能である。上述の
ＰＮＰバイポーラトランジスタもバンドギャップの電圧を利用した素子である。そのため
、上述のＰＮＰバイポーラトランジスタを、当該ダイオードと置き換えた参照電圧発生回
路は、出力電圧が電流によって変化せず、出力安定性がよいという効果を得られる。

また上述のＰＮＰバイポーラトランジスタを、当該ダイオードと置き換えた参照電圧発生
回路は、出力電圧が動作温度によって変化せず、出力安定性がよいという効果を得られる
。

図５に示す電源回路は、図４に示す電源回路において、フィードバック電圧Ｖｆｂの入力
部にバッファ回路１６３を配置した電源回路である。図５のバッファ回路１６３は、オペ
アンプ１６４を用いたボルテージフォロワである。

ボルテージフォロワは、高入力インピーダンス、低出力インピーダンスであり、入出力の
電圧が同じという特徴を有している。そのためボルテージフォロワを配置すると、ボルテ
ージフォロワの前段と後段の干渉を低減することができる。そのため、ボルテージフォロ
ワであるバッファ回路１６３の前段である分圧回路１３３の内部抵抗と後段である参照電
圧発生回路１１４の入力抵抗を無視することができる。これにより、電源回路の安定化を
図ることができる。

オペアンプ１６４の非反転入力端子は、分圧回路１３３の抵抗１３１の他方の端子及び抵
抗１３２の一方の端子に電気的に接続されている。オペアンプ１６４の反転入力端子は、
オペアンプ１６４の出力端子、参照電圧発生回路１１４のダイオード１５４の出力端子、
及びダイオード１５６の出力端子に電気的に接続されている。オペアンプ１６４の出力端
子は、オペアンプ１６４の反転入力端子、参照電圧発生回路１１４のダイオード１５４の
出力端子、及びダイオード１５６の出力端子に電気的に接続されている。

図５に示す電源回路では、図２に示す電源回路と同様に、参照電圧発生回路１１３は、バ
ンドギャップの電圧を利用する素子であるダイオード（ダイオード１４４及びダイオード
１４６）、及び抵抗（抵抗１４３）を用いて形成されるバンドギャップリファレンスであ
る。また、参照電圧発生回路１１４は、バンドギャップの電圧を利用する素子であるダイ
オード（ダイオード１５４及びダイオード１５６）、及び抵抗（抵抗１５３）を用いて形
成されるバンドギャップリファレンスである。そのため、参照電圧発生回路１１３の出力
電圧Ｖｒｅｆ、及び参照電圧発生回路１１４の出力電圧（Ｖｒｅｆ−Ｖｆｂ）が電流によ
って変化せず、出力安定性がよい。

また参照電圧発生回路１１３及び参照電圧発生回路１１４がバンドギャップリファレンス
であるため、参照電圧発生回路１１３の出力電圧Ｖｒｅｆ、及び参照電圧発生回路１１４
の出力電圧（Ｖｒｅｆ−Ｖｆｂ）が、動作温度によって変化せず、出力安定性がよい。

なお、参照電圧発生回路１１３のダイオード１４４及びダイオード１４６、並びに参照電
圧発生回路１１４のダイオード１５４及びダイオード１５６をそれぞれ、ベースとコレク
タが電気的に接続されたＰＮＰバイポーラトランジスタに置き換えが可能である。上述の
ＰＮＰバイポーラトランジスタもバンドギャップの電圧を利用した素子である。そのため
、上述のＰＮＰバイポーラトランジスタを、当該ダイオードと置き換えた参照電圧発生回
路は、出力電圧が電流によって変化せず、出力安定性がよいという効果を得られる。

また上述のＰＮＰバイポーラトランジスタを、当該ダイオードと置き換えた参照電圧発生
回路は、出力電圧が動作温度によって変化せず、出力安定性がよいという効果を得られる
。

図６に示す電源回路は、図２に示す電源回路において増幅回路１２１を増幅回路１８１に
代えた電源回路である。図６に示す増幅回路１８１は、フライバックコンバータである。
なお図６において、図２と同じものは同じ符号で示している。

増幅回路１８１は、コイル１８２及びコイル１８３を有するトランス１８４、トランジス
タ１８５、ダイオード１８６、容量１８７を有している。

コイル１８２の一方の端子は、電源電圧ＶＤＤが印加される入力端子１２６に電気的に接
続されている。コイル１８２の他方の端子は、トランジスタ１８５のソース又はドレイン
の一方に接続されている。

コイル１８３の一方の端子は、容量１８７の一方の端子、出力電圧Ｖｏｕｔが出力される
出力端子１３４、及び、分圧回路１３３の抵抗１３１の一方の端子に電気的に接続されて
いる。コイル１８３の他方の端子は、ダイオード１８６の入力端子に電気的に接続されて
いる。

トランジスタ１８５のソース又はドレインの一方は、コイル１８２の他方の端子に電気的
に接続されている。トランジスタ１８５のソース又はドレインの他方には、電源電圧ＶＤ
Ｄより低い電源電圧ＶＳＳ（例えば接地電圧ＧＮＤ）が印加されている。トランジスタ１
８５のゲートは、パルス幅変調ドライバ１０３の出力端子に電気的に接続されている。

ダイオード１８６の入力端子は、コイル１８３の他方の端子に電気的に接続されている。
ダイオード１８６の出力端子には、電源電圧ＶＤＤより低い電源電圧ＶＳＳ（例えば接地
電圧ＧＮＤ）が印加されている。

容量１８７の一方の端子は、コイル１８３の一方の端子、出力端子１３４、及び、分圧回
路１３３の抵抗１３１の一方の端子に電気的に接続されている。容量１８７の他方の端子
には、電源電圧ＶＤＤより低い電源電圧ＶＳＳ（例えば接地電圧ＧＮＤ）が印加されてい
る。

図６に示す電源回路では、図２に示す電源回路と同様に、参照電圧発生回路１１３は、バ
ンドギャップの電圧を利用する素子であるダイオード（ダイオード１４４及びダイオード
１４６）、及び抵抗（抵抗１４３）を用いて形成されるバンドギャップリファレンスであ
る。また、参照電圧発生回路１１４は、バンドギャップの電圧を利用する素子であるダイ
オード（ダイオード１５４及びダイオード１５６）、及び抵抗（抵抗１５３）を用いて形
成されるバンドギャップリファレンスである。そのため、参照電圧発生回路１１３の出力
電圧Ｖｒｅｆ、及び参照電圧発生回路１１４の出力電圧（Ｖｒｅｆ−Ｖｆｂ）が電流によ
って変化せず、出力安定性がよい。

また参照電圧発生回路１１３及び参照電圧発生回路１１４がバンドギャップリファレンス
であるため、参照電圧発生回路１１３の出力電圧Ｖｒｅｆ、及び参照電圧発生回路１１４
の出力電圧（Ｖｒｅｆ−Ｖｆｂ）が、動作温度によって変化せず、出力安定性がよい。

なお、参照電圧発生回路１１３のダイオード１４４及びダイオード１４６、並びに参照電
圧発生回路１１４のダイオード１５４及びダイオード１５６をそれぞれ、ベースとコレク
タが電気的に接続されたＰＮＰバイポーラトランジスタに置き換えが可能である。上述の
ＰＮＰバイポーラトランジスタもバンドギャップの電圧を利用した素子である。そのため
、上述のＰＮＰバイポーラトランジスタを、当該ダイオードと置き換えた参照電圧発生回
路は、出力電圧が電流によって変化せず、出力安定性がよいという効果を得られる。

また上述のＰＮＰバイポーラトランジスタを、当該ダイオードと置き換えた参照電圧発生
回路は、出力電圧が動作温度によって変化せず、出力安定性がよいという効果を得られる
。

図７に示す電源回路は、図６に示す電源回路において、フィードバック電圧Ｖｆｂの入力
部にバッファ回路１６３を配置した電源回路である。図７のバッファ回路１６３は、オペ
アンプ１６４を用いたボルテージフォロワである。

ボルテージフォロワは、高入力インピーダンス、低出力インピーダンスであり、入出力の
電圧が同じという特徴を有している。そのためボルテージフォロワを配置すると、ボルテ
ージフォロワの前段と後段の干渉を低減することができる。そのため、ボルテージフォロ
ワであるバッファ回路１６３の前段である分圧回路１３３の内部抵抗と後段である参照電
圧発生回路１１４の入力抵抗を無視することができる。これにより、電源回路の安定化を
図ることができる。

オペアンプ１６４の非反転入力端子は、分圧回路１３３の抵抗１３１の他方の端子及び抵
抗１３２の一方の端子に電気的に接続されている。オペアンプ１６４の反転入力端子は、
オペアンプ１６４の出力端子、参照電圧発生回路１１４のダイオード１５４の出力端子、
及びダイオード１５６の出力端子に電気的に接続されている。オペアンプ１６４の出力端
子は、オペアンプ１６４の反転入力端子、参照電圧発生回路１１４のダイオード１５４の
出力端子、及びダイオード１５６の出力端子に電気的に接続されている。

図７に示す電源回路では、図２に示す電源回路と同様に、参照電圧発生回路１１３は、バ
ンドギャップの電圧を利用する素子であるダイオード（ダイオード１４４及びダイオード
１４６）、及び抵抗（抵抗１４３）を用いて形成されるバンドギャップリファレンスであ
る。また、参照電圧発生回路１１４は、バンドギャップの電圧を利用する素子であるダイ
オード（ダイオード１５４及びダイオード１５６）、及び抵抗（抵抗１５３）を用いて形
成されるバンドギャップリファレンスである。そのため、参照電圧発生回路１１３の出力
電圧Ｖｒｅｆ、及び参照電圧発生回路１１４の出力電圧（Ｖｒｅｆ−Ｖｆｂ）が電流によ
って変化せず、出力安定性がよい。

また参照電圧発生回路１１３及び参照電圧発生回路１１４がバンドギャップリファレンス
であるため、参照電圧発生回路１１３の出力電圧Ｖｒｅｆ、及び参照電圧発生回路１１４
の出力電圧（Ｖｒｅｆ−Ｖｆｂ）が、動作温度によって変化せず、出力安定性がよい。

なお、参照電圧発生回路１１３のダイオード１４４及びダイオード１４６、並びに参照電
圧発生回路１１４のダイオード１５４及びダイオード１５６をそれぞれ、ベースとコレク
タが電気的に接続されたＰＮＰバイポーラトランジスタに置き換えが可能である。上述の
ＰＮＰバイポーラトランジスタもバンドギャップの電圧を利用した素子である。そのため
、上述のＰＮＰバイポーラトランジスタを、当該ダイオードと置き換えた参照電圧発生回
路は、出力電圧が電流によって変化せず、出力安定性がよいという効果を得られる。

また上述のＰＮＰバイポーラトランジスタを、当該ダイオードと置き換えた参照電圧発生
回路は、出力電圧が動作温度によって変化せず、出力安定性がよいという効果を得られる
。

図８に、図２〜図７に示す参照電圧発生回路１１３及び参照電圧発生回路１１４とは異な
る回路構成を有する、参照電圧発生回路１９１及び参照電圧発生回路１９２の回路構成を
示す。なお、図２〜図７の参照電圧発生回路１１３及び参照電圧発生回路１１４を、それ
ぞれ参照電圧発生回路１９１及び参照電圧発生回路１９２に置き換えることが可能である
。

第１の参照電圧発生回路である参照電圧発生回路１９１は、オペアンプ１４１、抵抗１４
２、抵抗１４３、ダイオード１４４、抵抗１４５、ダイオード１４６、ダイオード１４７
、ダイオード１４８を有している。オペアンプ１４１、抵抗１４２、抵抗１４３、ダイオ
ード１４４、抵抗１４５の接続については、図２と同様のため、図２の説明を援用する。

ダイオード１４４の入力端子は、抵抗１４３の他方の端子に電気的に接続されている。ダ
イオード１４４の出力端子は、ダイオード１４７の入力端子に電気的に接続されている。

ダイオード１４６の入力端子は、オペアンプ１４１の非反転入力端子及び抵抗１４５の一
方の端子に電気的に接続されている。ダイオード１４６の出力端子は、ダイオード１４８
の入力端子に電気的に接続されている。

ダイオード１４７の入力端子は、ダイオード１４４の出力端子に電気的に接続されている
。ダイオード１４７の出力端子は、ダイオード１４８の出力端子に電気的に接続されてお
り、かつ電源電圧ＶＤＤより低い電源電圧ＶＳＳ（例えば接地電圧ＧＮＤ）が印加されて
いる。

ダイオード１４８の入力端子は、ダイオードの１４６の出力端子に電気的に接続されてい
る。ダイオード１４８の出力端子は、ダイオード１４７の出力端子に電気的に接続されて
おり、かつ電源電圧ＶＤＤより低い電源電圧ＶＳＳ（例えば接地電圧ＧＮＤ）が印加され
ている。

第２の参照電圧発生回路である参照電圧発生回路１９２は、オペアンプ１５１、抵抗１５
２、抵抗１５３、ダイオード１５４、抵抗１５５、ダイオード１５６、ダイオード１５７
、ダイオード１５８を有している。オペアンプ１５１、抵抗１５２、抵抗１５３、ダイオ
ード１５４、抵抗１５５の接続については、図２と同様のため、図２の説明を援用する。

ダイオード１５４の入力端子は、抵抗１５３の他方の端子に電気的に接続されている。ダ
イオード１５４の出力端子は、ダイオード１５７の入力端子に電気的に接続されている。

ダイオード１５６の入力端子は、オペアンプ１５１の非反転入力端子及び抵抗１５５の一
方の端子に電気的に接続されている。ダイオード１５６の出力端子は、ダイオード１５８
の入力端子に電気的に接続されている。

ダイオード１５７の入力端子は、ダイオード１５４の出力端子に電気的に接続されている
。ダイオード１５７の出力端子は、ダイオード１５８の出力端子に電気的に接続されてお
り、分圧回路１３３からのフィードバック電圧Ｖｆｂが入力される。

ダイオード１５８の入力端子は、ダイオードの１５６の出力端子に電気的に接続されてい
る。ダイオード１５８の出力端子は、ダイオード１５７の出力端子に電気的に接続されて
おり、分圧回路１３３からのフィードバック電圧Ｖｆｂが入力される。

図８に示すように、参照電圧発生回路１９１では、ダイオード１４４及びダイオード１４
７、並びにダイオード１４６及び１４８を直列に接続している。ダイオードを２つ直列に
した場合は、出力電圧はバンドギャップ電圧（図２に示す参照電圧発生回路１１３の出力
電圧）の２倍となる。また参照電圧発生回路１９２においても同様の原理で、出力電圧が
図２に示す参照電圧発生回路１１４の出力電圧の２倍となる。

図８に示す電源回路において、参照電圧発生回路１９１は、バンドギャップの電圧を利用
する素子であるダイオード（ダイオード１４４、ダイオード１４６、ダイオード１４７、
及びダイオード１４８）、及び抵抗（抵抗１４３）を用いて形成されるバンドギャップリ
ファレンスである。また、参照電圧発生回路１９２は、バンドギャップの電圧を利用する
素子であるダイオード（ダイオード１５４、ダイオード１５６、ダイオード１５７、及び
ダイオード１５８）、及び抵抗（抵抗１５３）を用いて形成されるバンドギャップリファ
レンスである。そのため、参照電圧発生回路１９１の出力電圧Ｖｒｅｆ、及び参照電圧発
生回路１９２の出力電圧（Ｖｒｅｆ−Ｖｆｂ）が電流によって変化せず、出力安定性がよ
い。

また参照電圧発生回路１９１及び参照電圧発生回路１９２がバンドギャップリファレンス
であるため、参照電圧発生回路１９１の出力電圧Ｖｒｅｆ、及び参照電圧発生回路１９２
の出力電圧（Ｖｒｅｆ−Ｖｆｂ）が、動作温度によって変化せず、出力安定性がよい。

なお、参照電圧発生回路１９１のダイオード１４４、ダイオード１４６、ダイオード１４
７、及びダイオード１４８、並びに参照電圧発生回路１９２のダイオード１５４、ダイオ
ード１５６、ダイオード１５７、及びダイオード１５８をそれぞれ、ベースとコレクタが
電気的に接続されたＰＮＰバイポーラトランジスタに置き換えが可能である。上述のＰＮ
Ｐバイポーラトランジスタもバンドギャップの電圧を利用した素子である。そのため、上
述のＰＮＰバイポーラトランジスタを、当該ダイオードと置き換えた参照電圧発生回路は
、出力電圧が電流によって変化せず、出力安定性がよいという効果を得られる。

また上述のＰＮＰバイポーラトランジスタを、当該ダイオードと置き換えた参照電圧発生
回路は、出力電圧が動作温度によって変化せず、出力安定性がよいという効果を得られる
。

図９に、図２〜図７に示す参照電圧発生回路１１３及び参照電圧発生回路１１４とは異な
る回路構成を有する、参照電圧発生回路１９３及び参照電圧発生回路１９４の回路構成を
示す。なお、図２〜図７の参照電圧発生回路１１３及び参照電圧発生回路１１４を、それ
ぞれ参照電圧発生回路１９３及び参照電圧発生回路１９４に置き換えることが可能である
。

第１の参照電圧発生回路である参照電圧発生回路１９３は、端子２０１、ｐチャネル型ト
ランジスタ２０２、抵抗２０３、オペアンプ２０４、端子２０８、ｐチャネル型トランジ
スタ２０９、抵抗２０５、抵抗２０６、ダイオード２０７、端子２１１、ｐチャネル型ト
ランジスタ２１２、抵抗２１３、抵抗２１４、ダイオード２１５を有している。

ｐチャネル型トランジスタ２０２のソース又はドレインの一方は、電源電圧ＶＤＤが印加
される端子２０１、ｐチャネル型トランジスタ２０２のゲート、オペアンプ２０４の出力
端子、ｐチャネル型トランジスタ２０９のゲート、ｐチャネル型トランジスタ２０９のソ
ース又はドレインの一方、電源電圧ＶＤＤが印加される端子２０８、ｐチャネル型トラン
ジスタ２１２のゲート、ｐチャネル型トランジスタ２１２のソース又はドレインの一方、
電源電圧ＶＤＤが印加される端子２１１に電気的に接続されている。ｐチャネル型トラン
ジスタ２０２のソース又はドレインの他方は、入力信号調整回路１０２、抵抗２０３の一
方の端子に電気的に接続されている。ｐチャネル型トランジスタ２０２のゲートは、ｐチ
ャネル型トランジスタ２０２のソース又はドレインの一方、電源電圧ＶＤＤが印加される
端子２０１、オペアンプ２０４の出力端子、ｐチャネル型トランジスタ２０９のゲート、
ｐチャネル型トランジスタ２０９のソース又はドレインの一方、電源電圧ＶＤＤが印加さ
れる端子２０８、ｐチャネル型トランジスタ２１２のゲート、ｐチャネル型トランジスタ
２１２のソース又はドレインの一方、電源電圧ＶＤＤが印加される端子２１１に電気的に
接続されている。

抵抗２０３の一方の端子は、ｐチャネル型トランジスタ２０２のソース又はドレインの他
方、入力信号調整回路１０２に電気的に接続されている。抵抗２０３の他方の端子には、
電源電圧ＶＤＤより低い電源電圧ＶＳＳ（例えば接地電圧ＧＮＤ）が印加されている。

オペアンプ２０４の非反転入力端子は、ｐチャネル型トランジスタ２１２のソース又はド
レインの他方、抵抗２１３の一方の端子、抵抗２１４の一方の端子に電気的に接続されて
いる。オペアンプ２０４の反転入力端子は、ｐチャネル型トランジスタ２０９のソース又
はドレインの他方、抵抗２０５の一方の端子、抵抗２０６の一方の端子に電気的に接続さ
れている。オペアンプ２０４の出力端子は、ｐチャネル型トランジスタ２０２のゲート、
ｐチャネル型トランジスタ２０２のソース又はドレインの一方、電源電圧ＶＤＤが印加さ
れる端子２０１、ｐチャネル型トランジスタ２０９のゲート、ｐチャネル型トランジスタ
２０９のソース又はドレインの一方、電源電圧ＶＤＤが印加される端子２０８、ｐチャネ
ル型トランジスタ２１２のゲート、ｐチャネル型トランジスタ２１２のソース又はドレイ
ンの一方、電源電圧ＶＤＤが印加される端子２１１に電気的に接続されている。

ｐチャネル型トランジスタ２０９のソース又はドレインの一方は、電源電圧ＶＤＤが印加
される端子２０８、ｐチャネル型トランジスタ２０９のゲート、ｐチャネル型トランジス
タ２０２のゲート、ｐチャネル型トランジスタ２０２のソース又はドレインの一方、電源
電圧ＶＤＤが印加される端子２０１、オペアンプ２０４の出力端子、ｐチャネル型トラン
ジスタ２１２のゲート、ｐチャネル型トランジスタ２１２のソース又はドレインの一方、
電源電圧ＶＤＤが印加される端子２１１に電気的に接続されている。ｐチャネル型トラン
ジスタ２０９のソース又はドレインの他方は、オペアンプ２０４の反転入力端子、抵抗２
０５の一方の端子、抵抗２０６の一方の端子に電気的に接続されている。ｐチャネル型ト
ランジスタ２０９のゲートは、ｐチャネル型トランジスタ２０９のソース又はドレインの
一方、電源電圧ＶＤＤが印加される端子２０８、ｐチャネル型トランジスタ２０２のゲー
ト、ｐチャネル型トランジスタ２０２のソース又はドレインの一方、電源電圧ＶＤＤが印
加される端子２０１、オペアンプ２０４の出力端子、ｐチャネル型トランジスタ２１２の
ゲート、ｐチャネル型トランジスタ２１２のソース又はドレインの一方、電源電圧ＶＤＤ
が印加される端子２１１に電気的に接続されている。

抵抗２０５の一方の端子は、オペアンプ２０４の反転入力端子、ｐチャネル型トランジス
タ２０９のソース又はドレインの他方、抵抗２０６の一方の端子に電気的に接続されてい
る。抵抗２０５の他方の端子には、電源電圧ＶＤＤより低い電源電圧ＶＳＳ（例えば接地
電圧ＧＮＤ）が印加されている。

抵抗２０６の一方の端子は、ｐチャネル型トランジスタ２０９のソース又はドレインの他
方、オペアンプ２０４の反転入力端子、抵抗２０５の一方の端子に電気的に接続されてい
る。抵抗２０６の他方の端子は、ダイオード２０７の入力端子に電気的に接続されている
。

ダイオード２０７の入力端子は、抵抗２０６の他方の端子に電気的に接続されている。ダ
イオード２０７の出力端子には、電源電圧ＶＤＤより低い電源電圧ＶＳＳ（例えば接地電
圧ＧＮＤ）が印加されている。

ｐチャネル型トランジスタ２１２のソース又はドレインの一方は、ｐチャネル型トランジ
スタ２１２のゲート、電源電圧ＶＤＤが印加される端子２１１、ｐチャネル型トランジス
タ２０２のゲート、ｐチャネル型トランジスタ２０２のソース又はドレインの一方、電源
電圧ＶＤＤが印加される端子２０１、オペアンプ２０４の出力端子、ｐチャネル型トラン
ジスタ２０９のゲート、ｐチャネル型トランジスタ２０９のソース又はドレインの一方、
電源電圧ＶＤＤが印加される端子２０８に電気的に接続されている。ｐチャネル型トラン
ジスタ２１２のソース又はドレインの他方は、オペアンプ２０４の非反転入力端子、抵抗
２１３の一方の端子、抵抗２１４の一方の端子に電気的に接続されている。ｐチャネル型
トランジスタ２１２のゲートは、ｐチャネル型トランジスタ２１２のソース又はドレイン
の一方、電源電圧ＶＤＤが印加される端子２１１、ｐチャネル型トランジスタ２０２のゲ
ート、ｐチャネル型トランジスタ２０２のソース又はドレインの一方、電源電圧ＶＤＤが
印加される端子２０１、オペアンプ２０４の出力端子、ｐチャネル型トランジスタ２０９
のゲート、ｐチャネル型トランジスタ２０９のソース又はドレインの一方、電源電圧ＶＤ
Ｄが印加される端子２０８に電気的に接続されている。

抵抗２１３の一方の端子は、ｐチャネル型トランジスタ２１２のソース又はドレインの他
方、オペアンプ２０４の非反転入力端子、抵抗２１４の一方の端子に電気的に接続されて
いる。抵抗２１３の他方の端子には、電源電圧ＶＤＤより低い電源電圧ＶＳＳ（例えば接
地電圧ＧＮＤ）が印加されている。

抵抗２１４の一方の端子は、ｐチャネル型トランジスタ２１２のソース又はドレインの他
方、オペアンプ２０４の非反転入力端子、抵抗２１３の一方の端子に電気的に接続されて
いる。抵抗２１４の他方の端子は、ダイオード２１５の入力端子に電気的に接続されてい
る。

ダイオード２１５の入力端子は、抵抗２１４の他方の端子に電気的に接続されている。ダ
イオード２１５の出力端子には、電源電圧ＶＤＤより低い電源電圧ＶＳＳ（例えば接地電
圧ＧＮＤ）が印加されている。

第２の参照電圧発生回路である参照電圧発生回路１９４は、端子２２１、ｐチャネル型ト
ランジスタ２２２、抵抗２２３、オペアンプ２２４、端子２２８、ｐチャネル型トランジ
スタ２２９、抵抗２２５、抵抗２２６、ダイオード２２７、端子２３１、ｐチャネル型ト
ランジスタ２３２、抵抗２３３、抵抗２３４、ダイオード２３５を有している。

ｐチャネル型トランジスタ２２２のソース又はドレインの一方は、電源電圧ＶＤＤが印加
される端子２２１、ｐチャネル型トランジスタ２２２のゲート、オペアンプ２２４の出力
端子、ｐチャネル型トランジスタ２２９のゲート、ｐチャネル型トランジスタ２２９のソ
ース又はドレインの一方、電源電圧ＶＤＤが印加される端子２２８、ｐチャネル型トラン
ジスタ２３２のゲート、ｐチャネル型トランジスタ２３２のソース又はドレインの一方、
電源電圧ＶＤＤが印加される端子２３１に電気的に接続されている。ｐチャネル型トラン
ジスタ２２２のソース又はドレインの他方は、入力信号調整回路１０２、抵抗２２３の一
方の端子に電気的に接続されている。ｐチャネル型トランジスタ２２２のゲートは、ｐチ
ャネル型トランジスタ２２２のソース又はドレインの一方、電源電圧ＶＤＤが印加される
端子２２１、オペアンプ２２４の出力端子、ｐチャネル型トランジスタ２２９のゲート、
ｐチャネル型トランジスタ２２９のソース又はドレインの一方、電源電圧ＶＤＤが印加さ
れる端子２２８、ｐチャネル型トランジスタ２３２のゲート、ｐチャネル型トランジスタ
２３２のソース又はドレインの一方、電源電圧ＶＤＤが印加される端子２３１に電気的に
接続されている。

抵抗２２３の一方の端子は、ｐチャネル型トランジスタ２２２のソース又はドレインの他
方、入力信号調整回路１０２に電気的に接続されている。抵抗２２３の他方の端子は、抵
抗２２５の他方の端子、ダイオード２２７の出力端子、抵抗２３３の他方の端子、ダイオ
ード２３５の出力端子に電気的に接続されており、分圧回路１３３からのフィードバック
電圧Ｖｆｂが入力される。

オペアンプ２２４の非反転入力端子は、ｐチャネル型トランジスタ２３２のソース又はド
レインの他方、抵抗２３３の一方の端子、抵抗２３４の一方の端子に電気的に接続されて
いる。オペアンプ２２４の反転入力端子は、ｐチャネル型トランジスタ２２９のソース又
はドレインの他方、抵抗２２５の一方の端子、抵抗２２６の一方の端子に電気的に接続さ
れている。オペアンプ２２４の出力端子は、ｐチャネル型トランジスタ２２２のゲート、
ｐチャネル型トランジスタ２２２のソース又はドレインの一方、電源電圧ＶＤＤが印加さ
れる端子２２１、ｐチャネル型トランジスタ２２９のゲート、ｐチャネル型トランジスタ
２２９のソース又はドレインの一方、電源電圧ＶＤＤが印加される端子２２８、ｐチャネ
ル型トランジスタ２３２のゲート、ｐチャネル型トランジスタ２３２のソース又はドレイ
ンの一方、電源電圧ＶＤＤが印加される端子２３１に電気的に接続されている。

ｐチャネル型トランジスタ２２９のソース又はドレインの一方は、ｐチャネル型トランジ
スタ２２９のゲート、電源電圧ＶＤＤが印加される端子２２８、ｐチャネル型トランジス
タ２２２のゲート、ｐチャネル型トランジスタ２２２のソース又はドレインの一方、電源
電圧ＶＤＤが印加される端子２２１、オペアンプ２２４の出力端子、ｐチャネル型トラン
ジスタ２３２のゲート、ｐチャネル型トランジスタ２３２のソース又はドレインの一方、
電源電圧ＶＤＤが印加される端子２３１に電気的に接続されている。ｐチャネル型トラン
ジスタ２２９のソース又はドレインの他方は、オペアンプ２２４の反転入力端子、抵抗２
２５の一方の端子、抵抗２２６の一方の端子に電気的に接続されている。ｐチャネル型ト
ランジスタ２２９のゲートは、ｐチャネル型トランジスタ２２９のソース又はドレインの
一方、電源電圧ＶＤＤが印加される端子２２８、ｐチャネル型トランジスタ２２２のゲー
ト、ｐチャネル型トランジスタ２２２のソース又はドレインの一方、電源電圧ＶＤＤが印
加される端子２２１、オペアンプ２２４の出力端子、ｐチャネル型トランジスタ２３２の
ゲート、ｐチャネル型トランジスタ２３２のソース又はドレインの一方、電源電圧ＶＤＤ
が印加される端子２３１に電気的に接続されている。

抵抗２２５の一方の端子は、オペアンプ２２４の反転入力端子、ｐチャネル型トランジス
タ２２９のソース又はドレインの他方、抵抗２２６の一方の端子に電気的に接続されてい
る。抵抗２２５の他方の端子は、抵抗２２３の他方の端子、ダイオード２２７の出力端子
、抵抗２３３の他方の端子、ダイオード２３５の出力端子に電気的に接続されており、分
圧回路１３３からのフィードバック電圧Ｖｆｂが入力される。

抵抗２２６の一方の端子は、ｐチャネル型トランジスタ２２９のソース又はドレインの他
方、オペアンプ２２４の反転入力端子、抵抗２２５の一方の端子に電気的に接続されてい
る。抵抗２２６の他方の端子は、ダイオード２２７の入力端子に電気的に接続されている
。

ダイオード２２７の入力端子は、抵抗２２６の他方の端子に電気的に接続されている。ダ
イオード２２７の出力端子は、抵抗２２３の他方の端子、抵抗２２５の他方の端子、抵抗
２３３の他方の端子、ダイオード２３５の出力端子に電気的に接続されており、分圧回路
１３３からのフィードバック電圧Ｖｆｂが入力される。

ｐチャネル型トランジスタ２３２のソース又はドレインの一方は、ｐチャネル型トランジ
スタ２３２のゲート、電源電圧ＶＤＤが印加される端子２３１、ｐチャネル型トランジス
タ２２２のゲート、ｐチャネル型トランジスタ２２２のソース又はドレインの一方、電源
電圧ＶＤＤが印加される端子２２１、オペアンプ２２４の出力端子、ｐチャネル型トラン
ジスタ２２９のゲート、ｐチャネル型トランジスタ２２９のソース又はドレインの一方、
電源電圧ＶＤＤが印加される端子２２８に電気的に接続されている。ｐチャネル型トラン
ジスタ２３２のソース又はドレインの他方は、オペアンプ２２４の非反転入力端子、抵抗
２３３の一方の端子、抵抗２３４の一方の端子に電気的に接続されている。ｐチャネル型
トランジスタ２３２のゲートは、ｐチャネル型トランジスタ２３２のソース又はドレイン
の一方、電源電圧ＶＤＤが印加される端子２３１、ｐチャネル型トランジスタ２２２のゲ
ート、ｐチャネル型トランジスタ２２２のソース又はドレインの一方、電源電圧ＶＤＤが
印加される端子２２１、オペアンプ２２４の出力端子、ｐチャネル型トランジスタ２２９
のゲート、ｐチャネル型トランジスタ２２９のソース又はドレインの一方、電源電圧ＶＤ
Ｄが印加される端子２２８に電気的に接続されている。

抵抗２３３の一方の端子は、ｐチャネル型トランジスタ２３２のソース又はドレインの他
方、オペアンプ２２４の非反転入力端子、抵抗２３４の一方の端子に電気的に接続されて
いる。抵抗２３３の他方の端子は、抵抗２２３の他方の端子、抵抗２２５の他方の端子、
ダイオード２２７の出力端子、ダイオード２３５の出力端子に電気的に接続されており、
分圧回路１３３からのフィードバック電圧Ｖｆｂが入力される。

抵抗２３４の一方の端子は、ｐチャネル型トランジスタ２３２のソース又はドレインの他
方、オペアンプ２２４の非反転入力端子、抵抗２３３の一方の端子に電気的に接続されて
いる。抵抗２３４の他方の端子は、ダイオード２３５の入力端子に電気的に接続されてい
る。

ダイオード２３５の入力端子は、抵抗２３４の他方の端子に電気的に接続されている。ダ
イオード２３５の出力端子は、抵抗２２３の他方の端子、抵抗２２５の他方の端子、ダイ
オード２２７の出力端子、抵抗２３３の他方の端子に電気的に接続されており、分圧回路
１３３からのフィードバック電圧Ｖｆｂが入力される。

図９に示す電源回路において、参照電圧発生回路１９３は、バンドギャップの電圧を利用
する素子であるダイオード（ダイオード２０７及びダイオード２１５）、及び抵抗（抵抗
２０３、抵抗２０５、抵抗２０６、抵抗２１３、抵抗２１４）を用いて形成されるバンド
ギャップリファレンスである。また、参照電圧発生回路１９４は、バンドギャップの電圧
を利用する素子であるダイオード（ダイオード２２７及びダイオード２３５）、及び抵抗
（抵抗２２３、抵抗２２５、抵抗２２６、抵抗２３３、抵抗２３４）を用いて形成される
バンドギャップリファレンスである。そのため、参照電圧発生回路１９３の出力電圧Ｖｒ
ｅｆ、及び参照電圧発生回路１９４の出力電圧（Ｖｒｅｆ−Ｖｆｂ）が電流によって変化
せず、出力安定性がよい。

また参照電圧発生回路１９３及び参照電圧発生回路１９４がバンドギャップリファレンス
であるため、参照電圧発生回路１９３の出力電圧Ｖｒｅｆ、及び参照電圧発生回路１９４
の出力電圧（Ｖｒｅｆ−Ｖｆｂ）が、動作温度によって変化せず、出力安定性がよい。

なお、参照電圧発生回路１９３のダイオード２０７及びダイオード２１５、並びに参照電
圧発生回路１９４のダイオード２２７及びダイオード２３５をそれぞれ、ベースとコレク
タが電気的に接続されたＰＮＰバイポーラトランジスタに置き換えが可能である。上述の
ＰＮＰバイポーラトランジスタもバンドギャップの電圧を利用した素子である。そのため
、上述のＰＮＰバイポーラトランジスタを、当該ダイオードと置き換えた参照電圧発生回
路は、出力電圧が電流によって変化せず、出力安定性がよいという効果を得られる。

また上述のＰＮＰバイポーラトランジスタを、当該ダイオードと置き換えた参照電圧発生
回路は、出力電圧が動作温度によって変化せず、出力安定性がよいという効果を得られる
。

図１０に、図２〜図７に示す参照電圧発生回路１１３及び参照電圧発生回路１１４とは異
なる回路構成を有する、参照電圧発生回路１９５及び参照電圧発生回路１９６の回路構成
を示す。なお、図２〜図７の参照電圧発生回路１１３及び参照電圧発生回路１１４を、そ
れぞれ参照電圧発生回路１９５及び参照電圧発生回路１９６に置き換えることが可能であ
る。

第１の参照電圧発生回路である参照電圧発生回路１９５は、端子２４１、ｐチャネル型ト
ランジスタ２４２、抵抗２４３、ダイオード２４４、端子２４５、ｐチャネル型トランジ
スタ２４６、ｎチャネル型トランジスタ２４７、抵抗２４８、ダイオード２４９、端子２
５１、ｐチャネル型トランジスタ２５２、ｎチャネル型トランジスタ２５３、ダイオード
２５４を有している。

ｐチャネル型トランジスタ２４２のソース又はドレインの一方は、電源電圧ＶＤＤが印加
される端子２４１、ｐチャネル型トランジスタ２４２のゲート、ｐチャネル型トランジス
タ２４６のゲート、ｐチャネル型トランジスタ２４６のソース又はドレインの一方、電源
電圧ＶＤＤが印加される端子２４５、ｐチャネル型トランジスタ２５２のゲート、ｐチャ
ネル型トランジスタ２５２のソース又はドレインの一方、電源電圧ＶＤＤが印加される端
子２５１、ｐチャネル型トランジスタ２５２のソース又はドレインの他方、ｎチャネル型
トランジスタ２５３のソース又はドレインの一方に電気的に接続されている。ｐチャネル
型トランジスタ２４２のソース又はドレインの他方は、入力信号調整回路１０２、抵抗２
４３の一方の端子に電気的に接続されている。ｐチャネル型トランジスタ２４２のゲート
は、ｐチャネル型トランジスタ２４２のソース又はドレインの一方、電源電圧ＶＤＤが印
加される端子２４１、ｐチャネル型トランジスタ２４６のゲート、ｐチャネル型トランジ
スタ２４６のソース又はドレインの一方、電源電圧ＶＤＤが印加される端子２４５、ｐチ
ャネル型トランジスタ２５２のゲート、ｐチャネル型トランジスタ２５２のソース又はド
レインの一方、電源電圧ＶＤＤが印加される端子２５１、ｐチャネル型トランジスタ２５
２のソース又はドレインの他方、ｎチャネル型トランジスタ２５３のソース又はドレイン
の一方に電気的に接続されている。

抵抗２４３の一方の端子は、ｐチャネル型トランジスタ２４２のソース又はドレインの他
方、入力信号調整回路１０２に電気的に接続されている。抵抗２４３の他方の端子は、ダ
イオード２４４の入力端子に電気的に接続されている。

ダイオード２４４の入力端子は、抵抗２４３の他方の端子に電気的に接続されている。ダ
イオード２４４の出力端子には、電源電圧ＶＤＤより低い電源電圧ＶＳＳ（例えば接地電
圧ＧＮＤ）が印加されている。

ｐチャネル型トランジスタ２４６のソース又はドレインの一方は、電源電圧ＶＤＤが印加
される端子２４５、ｐチャネル型トランジスタ２４６のゲート、ｐチャネル型トランジス
タ２４２のゲート、ｐチャネル型トランジスタ２４２のソース又はドレインの一方、電源
電圧ＶＤＤが印加される端子２４１、ｐチャネル型トランジスタ２５２のゲート、ｐチャ
ネル型トランジスタ２５２のソース又はドレインの一方、電源電圧ＶＤＤが印加される端
子２５１、ｐチャネル型トランジスタ２５２のソース又はドレインの他方、ｎチャネル型
トランジスタ２５３のソース又はドレインの一方に電気的に接続されている。ｐチャネル
型トランジスタ２４６のソース又はドレインの他方は、ｎチャネル型トランジスタ２４７
のソース又はドレインの一方、ｎチャネル型トランジスタ２４７のゲート、ｎチャネル型
トランジスタ２５３のゲートに電気的に接続され、かつ電源電圧ＶＤＤより低い電源電圧
ＶＳＳ（例えば接地電圧ＧＮＤ）が印加されている。ｐチャネル型トランジスタ２４６の
ゲートは、ｐチャネル型トランジスタ２４６のソース又はドレインの一方、電源電圧ＶＤ
Ｄが印加される端子２４５、ｐチャネル型トランジスタ２４２のゲート、ｐチャネル型ト
ランジスタ２４２のソース又はドレインの一方、電源電圧ＶＤＤが印加される端子２４１
、ｐチャネル型トランジスタ２５２のゲート、ｐチャネル型トランジスタ２５２のソース
又はドレインの一方、電源電圧ＶＤＤが印加される端子２５１、ｐチャネル型トランジス
タ２５２のソース又はドレインの他方、ｎチャネル型トランジスタ２５３のソース又はド
レインの一方に電気的に接続されている。

ｎチャネル型トランジスタ２４７のソース又はドレインの一方は、ｎチャネル型トランジ
スタ２４７のゲート、ｐチャネル型トランジスタ２４６のソース又はドレインの他方、ｎ
チャネル型トランジスタ２５３のゲートに電気的に接続され、かつ電源電圧ＶＤＤより低
い電源電圧ＶＳＳ（例えば接地電圧ＧＮＤ）が印加されている。ｎチャネル型トランジス
タ２４７のソース又はドレインの他方は、抵抗２４８の一方の端子に電気的に接続されて
いる。ｎチャネル型トランジスタ２４７のゲートは、ｎチャネル型トランジスタ２４７の
ソース又はドレインの一方、ｐチャネル型トランジスタ２４６のソース又はドレインの他
方、ｎチャネル型トランジスタ２５３のゲートに電気的に接続され、かつ電源電圧ＶＤＤ
より低い電源電圧ＶＳＳ（例えば接地電圧ＧＮＤ）が印加されている。

抵抗２４８の一方の端子は、ｎチャネル型トランジスタ２４７のソース又はドレインの他
方に電気的に接続されている。抵抗２４８の他方の端子は、ダイオード２４９の入力端子
に電気的に接続されている。

ダイオード２４９の入力端子は、抵抗２４８の他方の端子に電気的に接続されている。ダ
イオード２４９の出力端子には、電源電圧ＶＤＤより低い電源電圧ＶＳＳ（例えば接地電
圧ＧＮＤ）が印加されている。

ｐチャネル型トランジスタ２５２のソース又はドレインの一方は、ｐチャネル型トランジ
スタ２５２のゲート、電源電圧ＶＤＤが印加される端子２５１、ｐチャネル型トランジス
タ２５２のソース又はドレインの他方、ｐチャネル型トランジスタ２４２のゲート、ｐチ
ャネル型トランジスタ２４２のソース又はドレインの一方、電源電圧ＶＤＤが印加される
端子２４１、ｐチャネル型トランジスタ２４６のソース又はドレインの一方、電源電圧Ｖ
ＤＤが印加される端子２４５、ｐチャネル型トランジスタ２４６のゲート、ｎチャネル型
トランジスタ２５３のソース又はドレインの一方に電気的に接続されている。ｐチャネル
型トランジスタ２５２のソース又はドレインの他方は、ｐチャネル型トランジスタ２５２
のソース又はドレインの一方、ｐチャネル型トランジスタ２５２のゲート、電源電圧ＶＤ
Ｄが印加される端子２５１、ｐチャネル型トランジスタ２４２のゲート、ｐチャネル型ト
ランジスタ２４２のソース又はドレインの一方、電源電圧ＶＤＤが印加される端子２４１
、ｐチャネル型トランジスタ２４６のソース又はドレインの一方、電源電圧ＶＤＤが印加
される端子２４５、ｐチャネル型トランジスタ２４６のゲート、ｎチャネル型トランジス
タ２５３のソース又はドレインの一方に電気的に接続されている。

ｎチャネル型トランジスタ２５３のソース又はドレインの一方は、ｐチャネル型トランジ
スタ２４２のゲート、ｐチャネル型トランジスタ２４２のソース又はドレインの一方、電
源電圧ＶＤＤが印加される端子２４１、ｐチャネル型トランジスタ２４６のソース又はド
レインの一方、電源電圧ＶＤＤが印加される端子２４５、ｐチャネル型トランジスタ２４
６のゲート、ｐチャネル型トランジスタ２５２のゲート、ｐチャネル型トランジスタ２５
２のソース又はドレインの一方、電源電圧ＶＤＤが印加される端子２５１、ｐチャネル型
トランジスタ２５２のソース又はドレインの他方に電気的に接続されている。ｎチャネル
型トランジスタ２５３のソース又はドレインの他方は、ダイオード２５４の入力端子に電
気的に接続されている。ｎチャネル型トランジスタ２５３のゲートは、ｎチャネル型トラ
ンジスタ２４７のソース又はドレインの一方、ｎチャネル型トランジスタ２４７のゲート
、ｐチャネル型トランジスタ２４６のソース又はドレインの他方に電気的に接続され、か
つ電源電圧ＶＤＤより低い電源電圧ＶＳＳ（例えば接地電圧ＧＮＤ）が印加されている。

ダイオード２５４の入力端子は、ｎチャネル型トランジスタ２５３のソース又はドレイン
の他方に電気的に接続されている。ダイオード２５４の出力端子には、電源電圧ＶＤＤよ
り低い電源電圧ＶＳＳ（例えば接地電圧ＧＮＤ）が印加されている。

第２の参照電圧発生回路である参照電圧発生回路１９６は、端子２６１、ｐチャネル型ト
ランジスタ２６２、抵抗２６３、ダイオード２６４、端子２６５、ｐチャネル型トランジ
スタ２６６、ｎチャネル型トランジスタ２６７、抵抗２６８、ダイオード２６９、端子２
７１、ｐチャネル型トランジスタ２７２、ｎチャネル型トランジスタ２７３、ダイオード
２７４を有している。

ｐチャネル型トランジスタ２６２のソース又はドレインの一方は、電源電圧ＶＤＤが印加
される端子２６１、ｐチャネル型トランジスタ２６２のゲート、ｐチャネル型トランジス
タ２６６のゲート、ｐチャネル型トランジスタ２６６のソース又はドレインの一方、電源
電圧ＶＤＤが印加される端子２６５、ｐチャネル型トランジスタ２７２のゲート、ｐチャ
ネル型トランジスタ２７２のソース又はドレインの一方、電源電圧ＶＤＤが印加される端
子２７１、ｐチャネル型トランジスタ２７２のソース又はドレインの他方、ｎチャネル型
トランジスタ２７３のソース又はドレインの一方に電気的に接続されている。ｐチャネル
型トランジスタ２６２のソース又はドレインの他方は、入力信号調整回路１０２、抵抗２
６３の一方の端子に電気的に接続されている。ｐチャネル型トランジスタ２６２のゲート
は、ｐチャネル型トランジスタ２６２のソース又はドレインの一方、電源電圧ＶＤＤが印
加される端子２６１、ｐチャネル型トランジスタ２６６のゲート、ｐチャネル型トランジ
スタ２６６のソース又はドレインの一方、電源電圧ＶＤＤが印加される端子２６５、ｐチ
ャネル型トランジスタ２７２のゲート、ｐチャネル型トランジスタ２７２のソース又はド
レインの一方、電源電圧ＶＤＤが印加される端子２７１、ｐチャネル型トランジスタ２７
２のソース又はドレインの他方、ｎチャネル型トランジスタ２７３のソース又はドレイン
の一方に電気的に接続されている。

抵抗２６３の一方の端子は、ｐチャネル型トランジスタ２６２のソース又はドレインの他
方、入力信号調整回路１０２に電気的に接続されている。抵抗２６３の他方の端子は、ダ
イオード２６４の入力端子に電気的に接続されている。

ダイオード２６４の入力端子は、抵抗２６３の他方の端子に電気的に接続されている。ダ
イオード２６４の出力端子は、ダイオード２６９の出力端子、ダイオード２７４の出力端
子に電気的に接続されており、分圧回路１３３からのフィードバック電圧Ｖｆｂが入力さ
れる。

ｐチャネル型トランジスタ２６６のソース又はドレインの一方は、電源電圧ＶＤＤが印加
される端子２６５、ｐチャネル型トランジスタ２６６のゲート、ｐチャネル型トランジス
タ２６２のゲート、ｐチャネル型トランジスタ２６２のソース又はドレインの一方、電源
電圧ＶＤＤが印加される端子２６１、ｐチャネル型トランジスタ２７２のゲート、ｐチャ
ネル型トランジスタ２７２のソース又はドレインの一方、電源電圧ＶＤＤが印加される端
子２７１、ｐチャネル型トランジスタ２７２のソース又はドレインの他方、ｎチャネル型
トランジスタ２７３のソース又はドレインの一方に電気的に接続されている。ｐチャネル
型トランジスタ２６６のソース又はドレインの他方は、ｎチャネル型トランジスタ２６７
のソース又はドレインの一方、ｎチャネル型トランジスタ２６７のゲート、ｎチャネル型
トランジスタ２７３のゲートに電気的に接続され、かつ電源電圧ＶＤＤより低い電源電圧
ＶＳＳ（例えば接地電圧ＧＮＤ）が印加されている。ｐチャネル型トランジスタ２６６の
ゲートは、ｐチャネル型トランジスタ２６６のソース又はドレインの一方、電源電圧ＶＤ
Ｄが印加される端子２６５、ｐチャネル型トランジスタ２６２のゲート、ｐチャネル型ト
ランジスタ２６２のソース又はドレインの一方、電源電圧ＶＤＤが印加される端子２６１
、ｐチャネル型トランジスタ２７２のゲート、ｐチャネル型トランジスタ２７２のソース
又はドレインの一方、電源電圧ＶＤＤが印加される端子２７１、ｐチャネル型トランジス
タ２７２のソース又はドレインの他方、ｎチャネル型トランジスタ２７３のソース又はド
レインの一方に電気的に接続されている。

ｎチャネル型トランジスタ２６７のソース又はドレインの一方は、ｎチャネル型トランジ
スタ２６７のゲート、ｐチャネル型トランジスタ２６６のソース又はドレインの他方、ｎ
チャネル型トランジスタ２７３のゲートに電気的に接続され、かつ電源電圧ＶＤＤより低
い電源電圧ＶＳＳ（例えば接地電圧ＧＮＤ）が印加されている。ｎチャネル型トランジス
タ２６７のソース又はドレインの他方は、抵抗２６８の一方の端子に電気的に接続されて
いる。ｎチャネル型トランジスタ２６７のゲートは、ｎチャネル型トランジスタ２６７の
ソース又はドレインの一方、ｐチャネル型トランジスタ２６６のソース又はドレインの他
方、ｎチャネル型トランジスタ２７３のゲートに電気的に接続され、かつ電源電圧ＶＤＤ
より低い電源電圧ＶＳＳ（例えば接地電圧ＧＮＤ）が印加されている。

抵抗２６８の一方の端子は、ｎチャネル型トランジスタ２６７のソース又はドレインの他
方に電気的に接続されている。抵抗２６８の他方の端子は、ダイオード２６９の入力端子
に電気的に接続されている。

ダイオード２６９の入力端子は、抵抗２６８の他方の端子に電気的に接続されている。ダ
イオード２６９の出力端子は、ダイオード２６４の出力端子、ダイオード２７４の出力端
子に電気的に接続されており、分圧回路１３３からのフィードバック電圧Ｖｆｂが入力さ
れる。

ｐチャネル型トランジスタ２７２のソース又はドレインの一方は、ｐチャネル型トランジ
スタ２７２のゲート、電源電圧ＶＤＤが印加される端子２７１、ｐチャネル型トランジス
タ２７２のソース又はドレインの他方、ｐチャネル型トランジスタ２６２のゲート、ｐチ
ャネル型トランジスタ２６２のソース又はドレインの一方、電源電圧ＶＤＤが印加される
端子２６１、ｐチャネル型トランジスタ２６６のゲート、ｐチャネル型トランジスタ２６
６のソース又はドレインの一方、電源電圧ＶＤＤが印加される端子２６５、ｎチャネル型
トランジスタ２７３のソース又はドレインの一方に電気的に接続されている。ｐチャネル
型トランジスタ２７２のソース又はドレインの他方は、ｐチャネル型トランジスタ２７２
のソース又はドレインの一方、ｐチャネル型トランジスタ２７２のゲート、電源電圧ＶＤ
Ｄが印加される端子２７１、ｐチャネル型トランジスタ２６２のゲート、電源電圧ＶＤＤ
が印加される端子２６１、ｐチャネル型トランジスタ２６２のソース又はドレインの一方
、ｐチャネル型トランジスタ２６６のソース又はドレインの一方、電源電圧ＶＤＤが印加
される端子２６５、ｐチャネル型トランジスタ２６６のゲート、ｎチャネル型トランジス
タ２７３のソース又はドレインの一方に電気的に接続されている。

ｎチャネル型トランジスタ２７３のソース又はドレインの一方は、ｐチャネル型トランジ
スタ２６２のゲート、ｐチャネル型トランジスタ２６２のソース又はドレインの一方、電
源電圧ＶＤＤが印加される端子２６１、ｐチャネル型トランジスタ２６６のゲート、ｐチ
ャネル型トランジスタ２６６のソース又はドレインの一方、電源電圧ＶＤＤが印加される
端子２６５、ｐチャネル型トランジスタ２７２のゲート、ｐチャネル型トランジスタ２７
２のソース又はドレインの一方、電源電圧ＶＤＤが印加される端子２７１、ｐチャネル型
トランジスタ２７２のソース又はドレインの他方に電気的に接続されている。ｎチャネル
型トランジスタ２７３のソース又はドレインの他方は、ダイオード２７４の入力端子に電
気的に接続されている。ｎチャネル型トランジスタ２７３のゲートは、ｎチャネル型トラ
ンジスタ２６７のソース又はドレインの一方、ｎチャネル型トランジスタ２６７のゲート
、ｐチャネル型トランジスタ２６６のソース又はドレインの他方に電気的に接続され、か
つ電源電圧ＶＤＤより低い電源電圧ＶＳＳ（例えば接地電圧ＧＮＤ）が印加されている。

ダイオード２７４の入力端子は、ｎチャネル型トランジスタ２７３のソース又はドレイン
の他方に電気的に接続されている。ダイオード２７４の出力端子は、ダイオード２６４の
出力端子、ダイオード２６９の出力端子に電気的に接続されており、分圧回路１３３から
のフィードバック電圧Ｖｆｂが入力される。

図１０に示す電源回路において、参照電圧発生回路１９５は、バンドギャップの電圧を利
用する素子であるダイオード（ダイオード２４４、ダイオード２４９、及びダイオード２
５４）、及び抵抗（抵抗２４３及び抵抗２４８）を用いて形成されるバンドギャップリフ
ァレンスである。また、参照電圧発生回路１９６は、バンドギャップの電圧を利用する素
子であるダイオード（ダイオード２６４、ダイオード２６９、及びダイオード２７４）、
及び抵抗（抵抗２６３及び抵抗２６８）を用いて形成されるバンドギャップリファレンス
である。そのため、参照電圧発生回路１９５の出力電圧Ｖｒｅｆ、及び参照電圧発生回路
１９６の出力電圧（Ｖｒｅｆ−Ｖｆｂ）が電流によって変化せず、出力安定性がよい。

また参照電圧発生回路１９５及び参照電圧発生回路１９６がバンドギャップリファレンス
であるため、参照電圧発生回路１９５の出力電圧Ｖｒｅｆ、及び参照電圧発生回路１９６
の出力電圧（Ｖｒｅｆ−Ｖｆｂ）が、動作温度によって変化せず、出力安定性がよい。

なお、参照電圧発生回路１９５のダイオード２４４、ダイオード２４９、及びダイオード
２５４、並びに参照電圧発生回路１９６のダイオード２６４、ダイオード２６９、及びダ
イオード２７４をそれぞれ、ベースとコレクタが電気的に接続されたＰＮＰバイポーラト
ランジスタに置き換えが可能である。上述のＰＮＰバイポーラトランジスタもバンドギャ
ップの電圧を利用した素子である。そのため、上述のＰＮＰバイポーラトランジスタを、
当該ダイオードと置き換えた参照電圧発生回路は、出力電圧が電流によって変化せず、出
力安定性がよいという効果を得られる。

また上述のＰＮＰバイポーラトランジスタを、当該ダイオードと置き換えた参照電圧発生
回路は、出力電圧が動作温度によって変化せず、出力安定性がよいという効果を得られる
。

図１１に、図２〜図７に示す参照電圧発生回路１１３及び参照電圧発生回路１１４とは異
なる回路構成を有する、参照電圧発生回路１９７及び参照電圧発生回路１９８の回路構成
を示す。なお、図２〜図７の参照電圧発生回路１１３及び参照電圧発生回路１１４を、そ
れぞれ参照電圧発生回路１９７及び参照電圧発生回路１９８に置き換えることが可能であ
る。

第１の参照電圧発生回路である参照電圧発生回路１９７は、端子３０１、ｐチャネル型ト
ランジスタ３０２、抵抗３０３、端子３０４、ｐチャネル型トランジスタ３０５、ｎチャ
ネル型トランジスタ３０６、抵抗３０７、抵抗３０８、ダイオード３０９、端子３１１、
ｐチャネル型トランジスタ３１２、ｎチャネル型トランジスタ３１３、ダイオード３１４
、抵抗３１５を有している。

ｐチャネル型トランジスタ３０２のソース又はドレインの一方は、電源電圧ＶＤＤが印加
される端子３０１、ｐチャネル型トランジスタ３０２のゲート、ｐチャネル型トランジス
タ３０５のゲート、ｐチャネル型トランジスタ３０５のソース又はドレインの一方、電源
電圧ＶＤＤが印加される端子３０４、ｐチャネル型トランジスタ３１２のゲート、ｐチャ
ネル型トランジスタ３１２のソース又はドレインの一方、電源電圧ＶＤＤが印加される端
子３１１、ｐチャネル型トランジスタ３１２のソース又はドレインの他方、ｎチャネル型
トランジスタ３１３のソース又はドレインの一方に電気的に接続されている。ｐチャネル
型トランジスタ３０２のソース又はドレインの他方は、入力信号調整回路１０２、抵抗３
０３の一方の端子に電気的に接続されている。ｐチャネル型トランジスタ３０２のゲート
は、ｐチャネル型トランジスタ３０２のソース又はドレインの一方、電源電圧ＶＤＤが印
加される端子３０１、ｐチャネル型トランジスタ３０５のゲート、ｐチャネル型トランジ
スタ３０５のソース又はドレインの一方、電源電圧ＶＤＤが印加される端子３０４、ｐチ
ャネル型トランジスタ３１２のゲート、ｐチャネル型トランジスタ３１２のソース又はド
レインの一方、電源電圧ＶＤＤが印加される端子３１１、ｐチャネル型トランジスタ３１
２のソース又はドレインの他方、ｎチャネル型トランジスタ３１３のソース又はドレイン
の一方に電気的に接続されている。

抵抗３０３の一方の端子は、ｐチャネル型トランジスタ３０２のソース又はドレインの他
方、入力信号調整回路１０２に電気的に接続されている。抵抗３０３の他方の端子には、
電源電圧ＶＤＤより低い電源電圧ＶＳＳ（例えば接地電圧ＧＮＤ）が印加されている。

ｐチャネル型トランジスタ３０５のソース又はドレインの一方は、ｐチャネル型トランジ
スタ３０５のゲート、電源電圧ＶＤＤが印加される端子３０４、ｐチャネル型トランジス
タ３０２のゲート、ｐチャネル型トランジスタ３０２のソース又はドレインの一方、電源
電圧ＶＤＤが印加される端子３０１、ｐチャネル型トランジスタ３１２のゲート、ｐチャ
ネル型トランジスタ３１２のソース又はドレインの一方、電源電圧ＶＤＤが印加される端
子３１１、ｐチャネル型トランジスタ３１２のソース又はドレインの他方、ｎチャネル型
トランジスタ３１３のソース又はドレインの一方に電気的に接続されている。ｐチャネル
型トランジスタ３０５のソース又はドレインの他方は、ｎチャネル型トランジスタ３０６
のソース又はドレインの一方、ｎチャネル型トランジスタ３０６のゲート、ｎチャネル型
トランジスタ３１３のゲートに電気的に接続され、かつ電源電圧ＶＤＤより低い電源電圧
ＶＳＳ（例えば接地電圧ＧＮＤ）が印加されている。ｐチャネル型トランジスタ３０５の
ゲートは、ｐチャネル型トランジスタ３０５のソース又はドレインの一方、電源電圧ＶＤ
Ｄが印加される端子３０４、ｐチャネル型トランジスタ３０２のゲート、ｐチャネル型ト
ランジスタ３０２のソース又はドレインの一方、電源電圧ＶＤＤが印加される端子３０１
、ｐチャネル型トランジスタ３１２のゲート、ｐチャネル型トランジスタ３１２のソース
又はドレインの一方、電源電圧ＶＤＤが印加される端子３１１、ｐチャネル型トランジス
タ３１２のソース又はドレインの他方、ｎチャネル型トランジスタ３１３のソース又はド
レインの一方に電気的に接続されている。

ｎチャネル型トランジスタ３０６のソース又はドレインの一方は、ｎチャネル型トランジ
スタ３０６のゲート、ｐチャネル型トランジスタ３０５のソース又はドレインの他方、ｎ
チャネル型トランジスタ３１３のゲートに電気的に接続され、かつ電源電圧ＶＤＤより低
い電源電圧ＶＳＳ（例えば接地電圧ＧＮＤ）が印加されている。ｎチャネル型トランジス
タ３０６のソース又はドレインの他方は、抵抗３０７の一方の端子、抵抗３０８の一方の
端子に電気的に接続されている。ｎチャネル型トランジスタ３０６のゲートは、ｎチャネ
ル型トランジスタ３０６のソース又はドレインの一方、ｐチャネル型トランジスタ３０５
のソース又はドレインの他方、ｎチャネル型トランジスタ３１３のゲートに電気的に接続
され、かつ電源電圧ＶＤＤより低い電源電圧ＶＳＳ（例えば接地電圧ＧＮＤ）が印加され
ている。

抵抗３０７の一方の端子は、ｎチャネル型トランジスタ３０６のソース又はドレインの他
方、抵抗３０８の一方の端子に電気的に接続されている。抵抗３０７の他方の端子には、
電源電圧ＶＤＤより低い電源電圧ＶＳＳ（例えば接地電圧ＧＮＤ）が印加されている。

抵抗３０８の一方の端子は、ｎチャネル型トランジスタ３０６のソース又はドレインの他
方、抵抗３０７の一方の端子に電気的に接続されている。抵抗３０８の他方の端子は、ダ
イオード３０９の入力端子に電気的に接続されている。

ダイオード３０９の入力端子は、抵抗３０８の他方の端子に電気的に接続されている。ダ
イオード３０９の出力端子には、電源電圧ＶＤＤより低い電源電圧ＶＳＳ（例えば接地電
圧ＧＮＤ）が印加されている。

ｐチャネル型トランジスタ３１２のソース又はドレインの一方は、ｐチャネル型トランジ
スタ３１２のゲート、電源電圧ＶＤＤが印加される端子３１１、ｐチャネル型トランジス
タ３１２のソース又はドレインの他方、ｐチャネル型トランジスタ３０２のゲート、ｐチ
ャネル型トランジスタ３０２のソース又はドレインの一方、電源電圧ＶＤＤが印加される
端子３０１、ｐチャネル型トランジスタ３０５のゲート、ｐチャネル型トランジスタ３０
５のソース又はドレインの一方、電源電圧ＶＤＤが印加される端子３０４、ｎチャネル型
トランジスタ３１３のソース又はドレインの一方に電気的に接続されている。ｐチャネル
型トランジスタ３１２のソース又はドレインの他方は、ｐチャネル型トランジスタ３１２
のソース又はドレインの一方、ｐチャネル型トランジスタ３１２のゲート、電源電圧ＶＤ
Ｄが印加される端子３１１、ｐチャネル型トランジスタ３０２のゲート、ｐチャネル型ト
ランジスタ３０２のソース又はドレインの一方、電源電圧ＶＤＤが印加される端子３０１
、ｐチャネル型トランジスタ３０５のソース又はドレインの一方、ｐチャネル型トランジ
スタ３０５のゲート、電源電圧ＶＤＤが印加される端子３０４、ｎチャネル型トランジス
タ３１３のソース又はドレインの一方に電気的に接続されている。ｐチャネル型トランジ
スタ３１２のゲートは、ｐチャネル型トランジスタ３１２のソース又はドレインの他方、
ｐチャネル型トランジスタ３１２のソース又はドレインの一方、電源電圧ＶＤＤが印加さ
れる端子３１１、ｐチャネル型トランジスタ３０２のゲート、ｐチャネル型トランジスタ
３０２のソース又はドレインの一方、電源電圧ＶＤＤが印加される端子３０１、ｐチャネ
ル型トランジスタ３０５のゲート、ｐチャネル型トランジスタ３０５のソース又はドレイ
ンの一方、電源電圧ＶＤＤが印加される端子３０４、ｎチャネル型トランジスタ３１３の
ソース又はドレインの一方に電気的に接続されている。

ｎチャネル型トランジスタ３１３のソース又はドレインの一方は、ｐチャネル型トランジ
スタ３０２のゲート、ｐチャネル型トランジスタ３０２のソース又はドレインの一方、電
源電圧ＶＤＤが印加される端子３０１、ｐチャネル型トランジスタ３０５のゲート、ｐチ
ャネル型トランジスタ３０５のソース又はドレインの一方、電源電圧ＶＤＤが印加される
端子３０４、ｐチャネル型トランジスタ３１２のソース又はドレインの他方、ｐチャネル
型トランジスタ３１２のゲート、ｐチャネル型トランジスタ３１２のソース又はドレイン
の一方、電源電圧ＶＤＤが印加される端子３１１に電気的に接続されている。ｎチャネル
型トランジスタ３１３のソース又はドレインの他方は、ダイオード３１４の入力端子、抵
抗３１５の一方の端子に電気的に接続されている。ｎチャネル型トランジスタ３１３のゲ
ートは、ｎチャネル型トランジスタ３０６のソース又はドレインの一方、ｎチャネル型ト
ランジスタ３０６のゲート、ｐチャネル型トランジスタ３０５のソース又はドレインの他
方に電気的に接続され、かつには、電源電圧ＶＤＤより低い電源電圧ＶＳＳ（例えば接地
電圧ＧＮＤ）が印加されている。

ダイオード３１４の入力端子は、ｎチャネル型トランジスタ３１３のソース又はドレイン
の他方、抵抗３１５の一方の端子に電気的に接続されている。ダイオード３１４の出力端
子には、電源電圧ＶＤＤより低い電源電圧ＶＳＳ（例えば接地電圧ＧＮＤ）が印加されて
いる。

抵抗３１５の一方の端子は、ダイオード３１４の入力端子、ｎチャネル型トランジスタ３
１３のソース又はドレインの他方に電気的に接続されている。抵抗３１５の他方の端子に
は、電源電圧ＶＤＤより低い電源電圧ＶＳＳ（例えば接地電圧ＧＮＤ）が印加されている
。

第２の参照電圧発生回路である参照電圧発生回路１９８は、端子３２１、ｐチャネル型ト
ランジスタ３２２、抵抗３２３、端子３２４、ｐチャネル型トランジスタ３２５、ｎチャ
ネル型トランジスタ３２６、抵抗３２７、抵抗３２８、ダイオード３２９、端子３３１、
ｐチャネル型トランジスタ３３２、ｎチャネル型トランジスタ３３３、ダイオード３３４
、抵抗３３５を有している。

ｐチャネル型トランジスタ３２２のソース又はドレインの一方は、電源電圧ＶＤＤが印加
される端子３２１、ｐチャネル型トランジスタ３２２のゲート、ｐチャネル型トランジス
タ３２５のゲート、ｐチャネル型トランジスタ３２５のソース又はドレインの一方、電源
電圧ＶＤＤが印加される端子３２４、ｐチャネル型トランジスタ３３２のゲート、ｐチャ
ネル型トランジスタ３３２のソース又はドレインの一方、電源電圧ＶＤＤが印加される端
子３３１、ｐチャネル型トランジスタ３３２のソース又はドレインの他方、ｎチャネル型
トランジスタ３３３のソース又はドレインの一方に電気的に接続されている。ｐチャネル
型トランジスタ３２２のソース又はドレインの他方は、入力信号調整回路１０２、抵抗３
２３の一方の端子に電気的に接続されている。ｐチャネル型トランジスタ３２２のゲート
は、ｐチャネル型トランジスタ３２２のソース又はドレインの一方、電源電圧ＶＤＤが印
加される端子３２１、ｐチャネル型トランジスタ３２５のゲート、ｐチャネル型トランジ
スタ３２５のソース又はドレインの一方、電源電圧ＶＤＤが印加される端子３２４、ｐチ
ャネル型トランジスタ３３２のゲート、ｐチャネル型トランジスタ３３２のソース又はド
レインの一方、電源電圧ＶＤＤが印加される端子３３１、ｐチャネル型トランジスタ３３
２のソース又はドレインの他方、ｎチャネル型トランジスタ３３３のソース又はドレイン
の一方に電気的に接続されている。

抵抗３２３の一方の端子は、ｐチャネル型トランジスタ３２２のソース又はドレインの他
方、入力信号調整回路１０２に電気的に接続されている。抵抗３２３の他方の端子は、抵
抗３２７の他方の端子、ダイオード３２９の出力端子、ダイオード３３４の出力端子、抵
抗３３５の他方の端子と電気的に接続されており、分圧回路１３３からのフィードバック
電圧Ｖｆｂが入力される。

ｐチャネル型トランジスタ３２５のソース又はドレインの一方は、ｐチャネル型トランジ
スタ３２５のゲート、電源電圧ＶＤＤが印加される端子３２４、ｐチャネル型トランジス
タ３２２のゲート、ｐチャネル型トランジスタ３２２のソース又はドレインの一方、電源
電圧ＶＤＤが印加される端子３２１、ｐチャネル型トランジスタ３３２のゲート、ｐチャ
ネル型トランジスタ３３２のソース又はドレインの一方、電源電圧ＶＤＤが印加される端
子３３１、ｐチャネル型トランジスタ３３２のソース又はドレインの他方、ｎチャネル型
トランジスタ３３３のソース又はドレインの一方に電気的に接続されている。ｐチャネル
型トランジスタ３２５のソース又はドレインの他方は、ｎチャネル型トランジスタ３２６
のソース又はドレインの一方、ｎチャネル型トランジスタ３２６のゲート、ｎチャネル型
トランジスタ３３３のゲートに電気的に接続され、かつ電源電圧ＶＤＤより低い電源電圧
ＶＳＳ（例えば接地電圧ＧＮＤ）が印加されている。ｐチャネル型トランジスタ３２５の
ゲートは、ｐチャネル型トランジスタ３２５のソース又はドレインの一方、電源電圧ＶＤ
Ｄが印加される端子３２４、ｐチャネル型トランジスタ３２２のゲート、ｐチャネル型ト
ランジスタ３２２のソース又はドレインの一方、電源電圧ＶＤＤが印加される端子３２１
、ｐチャネル型トランジスタ３３２のゲート、ｐチャネル型トランジスタ３３２のソース
又はドレインの一方、電源電圧ＶＤＤが印加される端子３３１、ｐチャネル型トランジス
タ３３２のソース又はドレインの他方、ｎチャネル型トランジスタ３３３のソース又はド
レインの一方に電気的に接続されている。

ｎチャネル型トランジスタ３２６のソース又はドレインの一方は、ｎチャネル型トランジ
スタ３２６のゲート、ｐチャネル型トランジスタ３２５のソース又はドレインの他方、ｎ
チャネル型トランジスタ３３３のゲートに電気的に接続され、かつ電源電圧ＶＤＤより低
い電源電圧ＶＳＳ（例えば接地電圧ＧＮＤ）が印加されている。ｎチャネル型トランジス
タ３２６のソース又はドレインの他方は、抵抗３２７の一方の端子、抵抗３２８の一方の
端子に電気的に接続されている。ｎチャネル型トランジスタ３２６のゲートは、ｎチャネ
ル型トランジスタ３２６のソース又はドレインの一方、ｐチャネル型トランジスタ３２５
のソース又はドレインの他方、ｎチャネル型トランジスタ３３３のゲートに電気的に接続
され、かつ電源電圧ＶＤＤより低い電源電圧ＶＳＳ（例えば接地電圧ＧＮＤ）が印加され
ている。

抵抗３２７の一方の端子は、ｎチャネル型トランジスタ３２６のソース又はドレインの他
方、抵抗３２８の一方の端子に電気的に接続されている。抵抗３２７の他方の端子は、抵
抗３２３の他方の端子、ダイオード３２９の出力端子、ダイオード３３４の出力端子、抵
抗３３５の他方の端子と電気的に接続されており、分圧回路１３３からのフィードバック
電圧Ｖｆｂが入力される。

抵抗３２８の一方の端子は、ｎチャネル型トランジスタ３２６のソース又はドレインの他
方、抵抗３２７の一方の端子に電気的に接続されている。抵抗３２８の他方の端子は、ダ
イオード３２９の入力端子に電気的に接続されている。

ダイオード３２９の入力端子は、抵抗３２８の他方の端子に電気的に接続されている。ダ
イオード３２９の出力端子は、抵抗３２３の他方の端子、抵抗３２７の他方の端子、ダイ
オード３３４の出力端子、抵抗３３５の他方の端子と電気的に接続されており、分圧回路
１３３からのフィードバック電圧Ｖｆｂが入力される。

ｐチャネル型トランジスタ３３２のソース又はドレインの一方は、ｐチャネル型トランジ
スタ３３２のゲート、電源電圧ＶＤＤが印加される端子３３１、ｐチャネル型トランジス
タ３２２のゲート、ｐチャネル型トランジスタ３３２のソース又はドレインの他方、ｐチ
ャネル型トランジスタ３２２のソース又はドレインの一方、電源電圧ＶＤＤが印加される
端子３２１、ｐチャネル型トランジスタ３２５のゲート、ｐチャネル型トランジスタ３２
５のソース又はドレインの一方、電源電圧ＶＤＤが印加される端子３２４、ｎチャネル型
トランジスタ３３３のソース又はドレインの一方に電気的に接続されている。ｐチャネル
型トランジスタ３３２のソース又はドレインの他方は、ｐチャネル型トランジスタ３３２
のソース又はドレインの一方、ｐチャネル型トランジスタ３３２のゲート、電源電圧ＶＤ
Ｄが印加される端子３３１、ｐチャネル型トランジスタ３２２のゲート、ｐチャネル型ト
ランジスタ３２２のソース又はドレインの一方、電源電圧ＶＤＤが印加される端子３２１
、ｐチャネル型トランジスタ３２５のゲート、ｐチャネル型トランジスタ３２５のソース
又はドレインの一方、電源電圧ＶＤＤが印加される端子３２４、ｎチャネル型トランジス
タ３３３のソース又はドレインの一方に電気的に接続されている。ｐチャネル型トランジ
スタ３３２のゲートは、ｐチャネル型トランジスタ３３２のソース又はドレインの他方、
ｐチャネル型トランジスタ３３２のソース又はドレインの一方、電源電圧ＶＤＤが印加さ
れる端子３３１、ｐチャネル型トランジスタ３２２のゲート、ｐチャネル型トランジスタ
３２２のソース又はドレインの一方、電源電圧ＶＤＤが印加される端子３２１、ｐチャネ
ル型トランジスタ３２５のゲート、ｐチャネル型トランジスタ３２５のソース又はドレイ
ンの一方、電源電圧ＶＤＤが印加される端子３２４、ｎチャネル型トランジスタ３３３の
ソース又はドレインの一方に電気的に接続されている。

ｎチャネル型トランジスタ３３３のソース又はドレインの一方は、ｐチャネル型トランジ
スタ３２２のゲート、ｐチャネル型トランジスタ３２２のソース又はドレインの一方、電
源電圧ＶＤＤが印加される端子３２１、ｐチャネル型トランジスタ３２５のゲート、ｐチ
ャネル型トランジスタ３２５のソース又はドレインの一方、電源電圧ＶＤＤが印加される
端子３２４、ｐチャネル型トランジスタ３３２のゲート、ｐチャネル型トランジスタ３３
２のソース又はドレインの一方、電源電圧ＶＤＤが印加される端子３３１、ｐチャネル型
トランジスタ３３２のソース又はドレインの他方に電気的に接続されている。ｎチャネル
型トランジスタ３３３のソース又はドレインの他方は、ダイオード３３４の入力端子、抵
抗３３５の一方の端子に電気的に接続されている。ｎチャネル型トランジスタ３３３のゲ
ートは、ｎチャネル型トランジスタ３２６のソース又はドレインの一方、ｎチャネル型ト
ランジスタ３２６のゲート、ｐチャネル型トランジスタ３２５のソース又はドレインの他
方に電気的に接続され、かつ電源電圧ＶＤＤより低い電源電圧ＶＳＳ（例えば接地電圧Ｇ
ＮＤ）が印加されている。

ダイオード３３４の入力端子は、ｎチャネル型トランジスタ３３３のソース又はドレイン
の他方、抵抗３３５の一方の端子に電気的に接続されている。ダイオード３３４の出力端
子は、抵抗３２３の他方の端子、抵抗３２７の他方の端子、ダイオード３２９の出力端子
、抵抗３３５の他方の端子と電気的に接続されており、分圧回路１３３からのフィードバ
ック電圧Ｖｆｂが入力される。

抵抗３３５の一方の端子は、ダイオード３３４の入力端子、ｎチャネル型トランジスタ３
３３のソース又はドレインの他方に電気的に接続されている。抵抗３３５の他方の端子は
、抵抗３２３の他方の端子、抵抗３２７の他方の端子、ダイオード３２９の出力端子、ダ
イオード３３４の出力端子と電気的に接続されており、分圧回路１３３からのフィードバ
ック電圧Ｖｆｂが入力される。

図１１に示す電源回路において、参照電圧発生回路１９７は、バンドギャップの電圧を利
用する素子であるダイオード（ダイオード３０９及びダイオード３１４）、及び抵抗（抵
抗３０３、抵抗３０７、抵抗３０８、及び抵抗３１５）を用いて形成されるバンドギャッ
プリファレンスである。また、参照電圧発生回路１９８は、バンドギャップの電圧を利用
する素子であるダイオード（ダイオード３２９及びダイオード３３４）、及び抵抗（抵抗
３２３、抵抗３２７、抵抗３２８、及び抵抗３３５）を用いて形成されるバンドギャップ
リファレンスである。そのため、参照電圧発生回路１９７の出力電圧Ｖｒｅｆ、及び参照
電圧発生回路１９８の出力電圧（Ｖｒｅｆ−Ｖｆｂ）が電流によって変化せず、出力安定
性がよい。

また参照電圧発生回路１９７及び参照電圧発生回路１９８がバンドギャップリファレンス
であるため、参照電圧発生回路１９７の出力電圧Ｖｒｅｆ、及び参照電圧発生回路１９８
の出力電圧（Ｖｒｅｆ−Ｖｆｂ）が、動作温度によって変化せず、出力安定性がよい。

なお、参照電圧発生回路１９７のダイオード３０９及びダイオード３１４、並びに参照電
圧発生回路１９８のダイオード３２９及びダイオード３３４をそれぞれ、ベースとコレク
タが電気的に接続されたＰＮＰバイポーラトランジスタに置き換えが可能である。上述の
ＰＮＰバイポーラトランジスタもバンドギャップの電圧を利用した素子である。そのため
、上述のＰＮＰバイポーラトランジスタを、当該ダイオードと置き換えた参照電圧発生回
路は、出力電圧が電流によって変化せず、出力安定性がよいという効果を得られる。

また上述のＰＮＰバイポーラトランジスタを、当該ダイオードと置き換えた参照電圧発生
回路は、出力電圧が動作温度によって変化せず、出力安定性がよいという効果を得られる
。

以上、本実施の形態により、フィードバック電圧を検知する検知回路において、出力電流
が変化せず、出力電圧が変化しない検知回路を得ることができる。

また、本実施の形態では、フィードバック電圧を検知する検知回路において、動作温度に
より出力電圧が変化しない検知回路を得るができる。

また、本実施の形態、上記の検知回路を有する電源回路を得ることができる。

１０１ 制御回路
１０２ 入力信号調整回路
１０３ パルス幅変調ドライバ
１０４ 容量
１０５ 三角波発生回路
１０６ 誤差増幅回路
１０７ 抵抗
１０８ オペアンプ
１０９ 抵抗
１１１ 抵抗
１１２ 抵抗
１１３ 参照電圧発生回路
１１４ 参照電圧発生回路
１１５ 入力端子
１１９ 検知回路
１２１ 増幅回路
１２２ コイル
１２３ ダイオード
１２４ トランジスタ
１２５ 容量
１２６ 入力端子
１３１ 抵抗
１３２ 抵抗
１３３ 分圧回路
１３４ 出力端子
１４１ オペアンプ
１４２ 抵抗
１４３ 抵抗
１４４ ダイオード
１４５ 抵抗
１４６ ダイオード
１４７ ダイオード
１４８ ダイオード
１５１ オペアンプ
１５２ 抵抗
１５３ 抵抗
１５４ ダイオード
１５５ 抵抗
１５６ ダイオード
１５７ ダイオード
１５８ ダイオード
１６１ 端子
１６２ 端子
１６３ バッファ回路
１６４ オペアンプ
１７１ 増幅回路
１７２ コイル
１７３ 容量
１７４ トランジスタ
１７５ ダイオード
１７６ コイル
１７７ 容量
１８１ 増幅回路
１８２ コイル
１８３ コイル
１８４ トランス
１８５ トランジスタ
１８６ ダイオード
１８７ 容量
１９１ 参照電圧発生回路
１９２ 参照電圧発生回路
１９３ 参照電圧発生回路
１９４ 参照電圧発生回路
１９５ 参照電圧発生回路
１９６ 参照電圧発生回路
１９７ 参照電圧発生回路
１９８ 参照電圧発生回路
２０１ 端子
２０２ ｐチャネル型トランジスタ
２０３ 抵抗
２０４ オペアンプ
２０５ 抵抗
２０６ 抵抗
２０７ ダイオード
２０８ 端子
２０９ ｐチャネル型トランジスタ
２１１ 端子
２１２ ｐチャネル型トランジスタ
２１３ 抵抗
２１４ 抵抗
２１５ ダイオード
２２１ 端子
２２２ ｐチャネル型トランジスタ
２２３ 抵抗
２２４ オペアンプ
２２５ 抵抗
２２６ 抵抗
２２７ ダイオード
２２８ 端子
２２９ ｐチャネル型トランジスタ
２３１ 端子
２３２ ｐチャネル型トランジスタ
２３３ 抵抗
２３４ 抵抗
２３５ ダイオード
２４１ 端子
２４２ ｐチャネル型トランジスタ
２４３ 抵抗
２４４ ダイオード
２４５ 端子
２４６ ｐチャネル型トランジスタ
２４７ ｎチャネル型トランジスタ
２４８ 抵抗
２４９ ダイオード
２５１ 端子
２５２ ｐチャネル型トランジスタ
２５３ ｎチャネル型トランジスタ
２５４ ダイオード
２６１ 端子
２６２ ｐチャネル型トランジスタ
２６３ 抵抗
２６４ ダイオード
２６５ 端子
２６６ ｐチャネル型トランジスタ
２６７ ｎチャネル型トランジスタ
２６８ 抵抗
２６９ ダイオード
２７１ 端子
２７２ ｐチャネル型トランジスタ
２７３ ｎチャネル型トランジスタ
２７４ ダイオード
３０１ 端子
３０２ ｐチャネル型トランジスタ
３０３ 抵抗
３０４ 端子
３０５ ｐチャネル型トランジスタ
３０６ ｎチャネル型トランジスタ
３０７ 抵抗
３０８ 抵抗
３０９ ダイオード
３１１ 端子
３１２ ｐチャネル型トランジスタ
３１３ ｎチャネル型トランジスタ
３１４ ダイオード
３１５ 抵抗
３２１ 端子
３２２ ｐチャネル型トランジスタ
３２３ 抵抗
３２４ 端子
３２５ ｐチャネル型トランジスタ
３２６ ｎチャネル型トランジスタ
３２７ 抵抗
３２８ 抵抗
３２９ ダイオード
３３１ 端子
３３２ ｐチャネル型トランジスタ
３３３ ｎチャネル型トランジスタ
３３４ ダイオード
３３５ 抵抗

Claims (2)

1. 検知回路及び誤差増幅回路を有する制御回路と、
   前記制御回路と電気的に接続される増幅回路と、
   前記増幅回路と電気的に接続される分圧回路と、
   前記分圧回路と電気的に接続されるバッファ回路と、を有し、
   前記検知回路は、第１の参照電圧発生回路、第２の参照電圧発生回路、及び入力信号調整回路を有し、
   前記第１の参照電圧発生回路及び前記第２の参照電圧発生回路は、それぞれ、バンドギャップリファレンスであり、
   前記増幅回路は出力電圧を出力し、
   前記分圧回路は、前記出力電圧を分圧した負電圧のフィードバック電圧を出力し、
   前記バッファ回路の第１入力端子には、前記フィードバック電圧が入力され、
   前記バッファ回路の第２入力端子は、前記バッファ回路の出力端子に電気的に接続され、
   前記バッファ回路の前記出力端子は、前記第２の参照電圧発生回路に電気的に接続され、
   前記入力信号調整回路は、前記第１の参照電圧発生回路からの第１出力電圧を前記誤差増幅回路の第１の入力端子に出力し、且つ前記第２の参照電圧発生回路からの出力電圧を第２出力電圧に変換して前記誤差増幅回路の第２の入力端子に出力し、
   前記誤差増幅回路は、前記第１出力電圧と前記第２出力電圧とが等しくなるように機能することを特徴とする電源回路。
2. 検知回路及び誤差増幅回路を有する制御回路と、
   前記制御回路と電気的に接続される増幅回路と、
   前記増幅回路と電気的に接続される分圧回路と、
   前記分圧回路と電気的に接続されるオペアンプと、を有し、
   前記検知回路は、第１の参照電圧発生回路、第２の参照電圧発生回路、及び入力信号調整回路を有し、
   前記第１の参照電圧発生回路及び前記第２の参照電圧発生回路は、それぞれ、バンドギャップリファレンスであり、
   前記増幅回路は出力電圧を出力し、
   前記分圧回路は、前記出力電圧を分圧した負電圧のフィードバック電圧を出力し、
   前記オペアンプの第１入力端子には、前記フィードバック電圧が入力され、
   前記オペアンプの第２入力端子は、前記オペアンプの出力端子に電気的に接続され、
   前記オペアンプの前記出力端子は、前記第２の参照電圧発生回路に電気的に接続され、
   前記入力信号調整回路は、前記第１の参照電圧発生回路からの第１出力電圧を前記誤差増幅回路の第１の入力端子に出力し、且つ前記第２の参照電圧発生回路からの出力電圧を第２出力電圧に変換して前記誤差増幅回路の第２の入力端子に出力し、
   前記誤差増幅回路は、前記第１出力電圧と前記第２出力電圧とが等しくなるように機能することを特徴とする電源回路。

Images