JP5336091B2 - 電源回路及び電子機器 - Google Patents

Description

本発明は、電源回路及び電子機器に関する。

入力電圧から目的レベルの出力電圧を生成するスイッチングレギュレータ等の電源回路では、出力電圧が供給される負荷に対する出力電流が、回路の短絡等によって過大なレベルまで上昇してしまう可能性がある。このように出力電流が上昇した状態、すなわち過電流の状態が続くと、電源回路や負荷の構成部品を破壊する恐れがある。そこで、電源回路には、過電流を検出すると出力電圧の生成動作を停止することにより、過電流状態を解消する過電流保護機能が実装されていることが多い（例えば、特許文献１）。
特開２００７−６６５１号公報

ところで、電源回路によって生成される出力電圧を用いて負荷を駆動する場合、負荷の起動時に出力電流が一時的に大きくなる状態、すなわち突入電流が発生することがある。例えば、ハードディスクドライブを駆動する場合であれば、ハードディスクを回転させるモータを起動する際に突入電流が発生する。

過電流保護機能を有する電源回路の場合、突入電流が過電流の検出レベルを超えている間、出力電圧の生成動作が停止されることとなる。そのため、突入電流によって出力電圧の生成動作が停止されている期間、出力電圧が目的レベルから低下してしまい、負荷を正常に駆動できなくなってしまう場合がある。

本発明は上記課題を鑑みてなされたものであり、突入電流による出力電圧の低下を抑制することを目的とする。

上記目的を達成するため、本発明の電源回路は、入力電圧から目的レベルの出力電圧を生成する電圧生成回路と、前記出力電圧を生成する際に出力される出力電流が基準レベルより大きい場合に、前記出力電流を停止すべく前記電圧生成回路を制御する過電流保護回路と、前記過電流保護回路によって前記出力電流が前記基準レベルより大きいことが検出されると、前記過電流保護回路が前記出力電流を停止すべく前記電圧生成回路を制御した後、前記過電流保護回路における前記基準レベルを第１レベルから前記第１レベルより高い第２レベルに、所定期間変更する基準レベル変更回路とを備える。

突入電流による出力電圧の低下を抑制することができる。

図１は、本発明の実施形態であるスイッチングレギュレータの構成を示す図である。スイッチングレギュレータ１０は、入力電圧Ｖinから、負荷に供給するための目的レベルの出力電圧Ｖoutを生成する電源回路であり、カーオーディオやステレオ装置等、様々な電子機器に組み込まれる。例えば、スイッチングレギュレータ１０は、ＵＳＢ（Universal Serial Bus）端子を有するカーオーディオに組み込まれ、ＵＳＢ端子を介して接続される携帯型ハードディスクオーディオプレーヤーの駆動電圧となる出力電圧Ｖoutを生成する。

スイッチングレギュレータ１０は、ＮチャネルＭＯＳＦＥＴ２０、ショットキバリアダイオード２２、エラーアンプ２４、基準電圧源２５、三角波生成回路２６、コンパレータ２８、電流センスアンプ３０、コンパレータ３２、基準レベル変更回路３４、及び抵抗Ｒisを含む集積回路と、コイルＬ、キャパシタＣout，Ｃph、抵抗Ｒ１，Ｒ２，Ｒphを含んで構成される。なお、ＮチャネルＭＯＳＦＥＴ２０やショットキバリアダイオード２２、抵抗Ｒisを集積回路の外部に設けることも可能である。

ＮチャネルＭＯＳＦＥＴ２０のドレインには、入力端子ＩＮに印加される入力電圧Ｖinが抵抗Ｒisを介して印加されている。ＮチャネルＭＯＳＦＥＴ２０のソースはショットキバリアダイオード２２のカソードと接続され、ショットキバリアダイオード２２のアノードは接地されている。そして、ＮチャネルＭＯＳＦＥＴ２０及びショットキバリアダイオード２２の接続点と出力端子ＯＵＴとが接続されている。出力端子ＯＵＴにはコイルＬの一端が接続され、コイルＬの他端にキャパシタＣoutが接続され、キャパシタＣoutから出力される電圧が出力電圧Ｖoutとなっている。ＮチャネルＭＯＳＦＥＴ２０がオンの状態においては、ＮチャネルＭＯＳＦＥＴ２０からコイルＬに向かって電流が流れることにより出力電圧Ｖoutが徐々に上昇する。ＮチャネルＭＯＳＦＥＴ２０がオンの状態からオフになると、コイルＬは電流を流し続けようとするため、ショットキバリアダイオード２２からコイルＬに向かって電流が流れ、出力電圧Ｖoutが徐々に下降する。したがって、スイッチングレギュレータ１０では、ＮチャネルＭＯＳＦＥＴ２０がオンとなる割合に応じて入力電圧Ｖinを降下させた出力電圧Ｖoutが生成されることとなる。

エラーアンプ２４の−入力端子には、出力電圧Ｖoutを抵抗Ｒ１，Ｒ２で分圧して得られる帰還電圧Ｖfbが端子ＦＢを介して印加されている。エラーアンプ２４の＋入力端子には、基準電圧源２５から出力される基準電圧Ｖrefが印加されている。そして、エラーアンプ２４は、帰還電圧Ｖfbと基準電圧Ｖrefとの誤差を増幅した電圧Ｖeを出力する。なお、スイッチングレギュレータ１０の帰還動作における位相補償用として、エラーアンプ２４の出力端子には、端子ＰＨを介してキャパシタＣph及び抵抗Ｒphが接続されている。

コンパレータ２８は、エラーアンプ２４から出力される電圧Ｖeと、三角波生成回路２６から出力される例えば鋸波状に所定周波数で変化する電圧Ｖoscとの比較結果を示す信号ＤＲＶを出力する。本実施形態では、電圧Ｖeが電圧Ｖoscより高い場合に信号ＤＲＶがＨレベルとなり、電圧Ｖeが電圧Ｖoscより低い場合に信号ＤＲＶがＬレベルとなる。

コンパレータ２８から出力される信号ＤＲＶは、ＡＮＤ回路３６でコンパレータ３２から出力される信号ＣＭＰと論理積をとられた後にＮチャネルＭＯＳＦＥＴ２０のゲートに入力される。したがって、コンパレータ３２から出力される信号ＣＭＰがＨレベルであるとすると、コンパレータ２８から出力される信号ＤＲＶがＨレベルの場合にＮチャネルＭＯＳＦＥＴ２０がオンとなり、信号ＤＲＶがＬレベルの場合にＮチャネルＭＯＳＦＥＴ２０がオフとなる。つまり、帰還電圧Ｖfbが基準電圧Ｖrefより低い場合、電圧Ｖeが上昇してコンパレータ２８から出力される信号ＤＲＶにおけるＨレベルの割合が高くなり、出力電圧Ｖoutが上昇する。また、帰還電圧Ｖfbが基準電圧Ｖrefより高い場合、電圧Ｖeが下降してコンパレータ２８から出力される信号ＤＲＶにおけるＬレベルの割合が高くなり、出力電圧Ｖoutが下降する。このように、スイッチングレギュレータ１０では、帰還電圧Ｖfbが電圧Ｖrefとなるように、ＮチャネルＭＯＳＦＥＴ２０がＰＷＭ（Pulse Width Modulation）制御される。なお、ＮチャネルＭＯＳＦＥＴ２０、ショットキバリアダイオード２２、エラーアンプ２４、基準電圧源２５、三角波生成回路２６、及びコンパレータ２８により構成される回路が本発明の電圧生成回路に相当する。ただし、ＮチャネルＭＯＳＦＥＴ２０やショットキバリアダイオード２２を集積回路の外部に設ける場合、集積回路の外部に設けられる部品を除いたものを電圧生成回路に相当する回路としてもよい。

電流センスアンプ３０は、出力電流Ｉoutの電流量に応じた検出電圧Ｖisを出力する。本実施形態では、電流センスアンプ３０は、抵抗Ｒis及びＮチャネルＭＯＳＦＥＴ２０の接続点の電圧を所定の増幅率で増幅して出力する。出力電流Ｉoutが増加するにつれて、抵抗Ｒisでの電圧降下量が大きくなり、抵抗Ｒis及びＮチャネルＭＯＳＦＥＴ２０の接続点の電圧が低くなっていき、検出電圧Ｖisも低くなっていく。なお、出力電流Ｉoutの電流量を検出するための抵抗Ｒisを設ける場所は、図１に例示した場所に限らず、ＮチャネルＭＯＳＦＥＴ２０及びショットキバリアダイオード２２の接続点と出力端子ＯＵＴとの間等、出力電流Ｉoutを検出可能な場所であればよい。また、抵抗Ｒisを設けずに、ＮチャネルＭＯＳＦＥＴ２０のオン抵抗による電圧降下量によって出力電流Ｉoutの電流量を検出することとしてもよい。また、出力端子ＯＵＴと接地電圧との間に抵抗及びキャパシタを接続し、出力電流Ｉoutに応じて変化するキャパシタの電圧によって出力電流Ｉoutの電流量を検出することとしてもよい。

コンパレータ３２（比較回路）は、電流センスアンプ３０から出力される検出電圧Ｖisと、基準レベル変更回路３４から出力される基準電圧Ｖirefとの比較結果を示す信号ＣＭＰを出力する。本実施形態では、出力電流Ｉoutの増加につれて検出電圧Ｖisが基準電圧Ｖirefより低くなると比較信号ＣＭＰがＬレベルとなる。つまり、出力電流Ｉoutが基準電圧Ｖirefに応じた基準レベルより大きい状態、すなわち過電流状態になると、信号ＣＭＰがＬレベルとなる。そして、信号ＣＭＰがＬレベルになると、ＡＮＤ回路３６（生成制御回路）から出力される信号はコンパレータ２８から出力される信号ＤＲＶにかかわらずＬレベルとなり、ＮチャネルＭＯＳＦＥＴ２０がオフとなって出力電流Ｉoutが停止するように制御される。

基準レベル変更回路３４は、コンパレータ３２から出力される信号ＣＭＰに応じて、過電流状態が検出されてから所定期間、過電流の検出レベルを高くするように基準電圧Ｖirefを制御する。

なお、抵抗Ｒis、電流センスアンプ３０、コンパレータ３２、基準レベル変更回路３４、及びＡＮＤ回路３６により構成される回路が本発明の過電流保護回路に相当する。ただし、抵抗Ｒis等を集積回路の外部に設ける場合、集積回路の外部に設けられた部品を除いたものを過電流保護回路に相当する回路としてもよい。

図２は、基準レベル変更回路３４の構成例を示す図である。基準レベル変更回路３４は、ＳＲフリップフロップ（ＳＲ−ＦＦ）４０、基準電圧源４２，４４、スイッチ４５、電流源４６、ＮチャネルＭＯＳＦＥＴ４８、コンパレータ５０、及び基準電圧源５２を含んで構成されている。

ＳＲ−ＦＦ４０のセット端子Ｓには、コンパレータ３２から出力される信号ＣＭＰが反転入力されている。また、ＳＲ−ＦＦ４０のリセット端子Ｒには、コンパレータ５０から出力される信号が入力されている。したがって、ＳＲ−ＦＦ４０の反転出力端子／Ｑから出力される信号／ＳＷは、信号ＣＭＰがＬレベルになるとＬレベルに変化し、コンパレータ５０から出力される信号がＨレベルになるとＨレベルに変化する。なお、初期状態において、ＳＲ−ＦＦ４０の反転出力端子／Ｑから出力される信号／ＳＷはＨレベルとなっている。

スイッチ４５（基準電圧制御回路）は、ＳＲ−ＦＦ４０の反転出力端子／Ｑから出力される信号／ＳＷがＨレベルの場合、基準電圧源４２から出力される電圧Ｖiref1を基準電圧Ｖirefとして出力し、信号／ＳＷがＬレベルの場合、基準電圧源４４から出力される電圧Ｖiref2を基準電圧Ｖiref2として出力する。電圧Ｖiref1（第１基準電圧）は、出力電流Ｉoutが例えば３Ａ（第１レベル）の場合の検出電圧Ｖisと等しい電圧であり、電圧Ｖiref2（第２基準電圧）は、出力電流Ｉoutが例えば６Ａ（第２レベル）の場合の検出電圧Ｖisと等しい電圧である。本実施形態では出力電流Ｉoutが増加するにつれて検出電圧Ｖisが低くなっていくため、電圧Ｖiref1より電圧Ｖiref2の方が低い電圧である。

電流源４６は定電流Ｉtmを生成する回路である。ＮチャネルＭＯＳＦＥＴ４８は、ドレインが電流源４６と接続され、ソースが接地され、ゲートにＳＲ−ＦＦ４０の反転出力端子／Ｑから出力される信号／ＳＷが入力されている。また、ＮチャネルＭＯＳＦＥＴ４８のドレインには、端子ＴＭを介してキャパシタＣtmが接続されている。したがって、信号／ＳＷがＨレベルの間はＮチャネルＭＯＳＦＥＴ４８がオンであるためキャパシタＣtmは放電された状態となるが、信号／ＳＷがＬレベルになると、ＮチャネルＭＯＳＦＥＴ４８がオフとなり、定電流ＩtmによってキャパシタＣtmが充電される。コンパレータ５０は、キャパシタＣtmの電圧と基準電圧源５２から出力される基準電圧Ｖtrefとの比較結果を出力する。本実施形態では、キャパシタＣtmの電圧が基準電圧Ｖtrefより低い場合はコンパレータ５０から出力される信号がＬレベルとなり、キャパシタＣtmの電圧が基準電圧Ｖtrefより高い場合はコンパレータ５０から出力される信号がＨレベルとなる。すなわち、コンパレータ５０から出力される信号は、信号ＣＭＰがＬレベルになってから所定期間が経過するとＨレベルに変化する。なお、電流源４６、ＮチャネルＭＯＳＦＥＴ４８、コンパレータ５０、及び基準電圧源５２により構成される回路が本発明のタイマ回路に相当する。

スイッチングレギュレータ１０の動作について説明する。図３は、出力電流Ｉout及び過電流の検出レベルＩthの変化の一例を示す図である。なお、基準電圧ＶirefがＶiref1である場合における過電流の検出レベルＩthが３Ａであり、基準電圧ＶirefがＶiref2である場合における過電流の検出レベルＩthが６Ａであることとする。

スイッチングレギュレータ１０が起動されると（時刻Ｔ０）、出力電圧Ｖoutが目的レベルとなるようにＮチャネルＭＯＳＦＥＴ２０のスイッチング動作が開始され、出力電流Ｉoutも上昇していく。このとき、ＳＲ−ＦＦ４０の反転出力端子／Ｑから出力される信号／ＳＷはＨレベルであり、基準レベル変更回路３４から出力される基準電圧ＶirefはＶiref1となっている。すなわち、過電流の検出レベルＩthは３Ａになっている。出力電圧Ｖoutが目的レベルに到達して安定した状態においては（時刻Ｔ１）、ＮチャネルＭＯＳＦＥＴ２０のスイッチングによる微小な変化はあるものの、出力電流Ｉoutは例えば１．５Ａ程度に維持されている。

その後、例えば、出力電圧Ｖoutが供給される携帯型ハードディスクオーディオプレーヤーが接続されると、ハードディスクを回転させるモータを起動する際に突入電流が発生する。この突入電流によって出力電流Ｉoutが過電流の検出レベルＩthである３Ａを超過すると（時刻Ｔ２）、コンパレータ３２から出力される信号ＣＭＰがＬレベルになり、ＮチャネルＭＯＳＦＥＴ２０は強制的にオフとなる。すなわち、過電流保護状態となる。しかし、コンパレータ３２から出力される信号ＣＭＰがＬレベルになると、ＳＲ−ＦＦ４０がセットされて信号／ＳＷがＬレベルになり、基準電圧ＶirefがＶiref2に切り替わり、過電流の検出レベルＩthは６Ａに上昇する。したがって、出力電流Ｉoutが６Ａを超えていない限り、コンパレータ３２から出力される信号ＣＭＰがＨレベルに戻り、スイッチング動作が再開される。なお、出力電流Ｉoutが６Ａを超えている場合は、過電流保護状態が継続される。

また、信号／ＳＷがＬレベルになると、ＮチャネルＭＯＳＦＥＴ４８がオフとなり、キャパシタＣtmの電圧が上昇していく。そして、キャパシタＣtmの電圧が基準電圧Ｖtrefを超えると、コンパレータ５０から出力される信号がＨレベルとなり、ＳＲ−ＦＦ４０がリセットされる。ＳＲ−ＦＦ４０がリセットされることによって信号／ＳＷがＨレベルになり、基準電圧Ｖirefは基準電圧源４２から出力される基準電圧Ｖiref1となり、過電流の検出レベルＩthは３Ａに戻る（時刻Ｔ３）。

すなわち、スイッチングレギュレータ１０では、過電流が検出されると、所定期間（例えばＴ２からＴ３までの間）、過電流の検出レベルが例えば３Ａから６Ａに高くなる。したがって、過電流の検出レベルの低い方を３Ａ、高い方を６Ａとすると、例えば５Ａ程度の突入電流が発生した場合においては、出力電流Ｉoutが最初に３Ａを超えた時に過電流保護状態になるものの、過電流の検出レベルが６Ａに変化することによって過電流保護が解除される。そのため、出力電圧Ｖoutの低下を抑制することができる。そして、突入電流は一時的なものであるため、所定期間経過後に過電流の検出レベルが３Ａに戻った際には突入電流がおさまって出力電流Ｉoutが３Ａより小さくなっている可能性が高く、過電流保護が解除された状態が継続される。

なお、スイッチングレギュレータ１０では、出力電流Ｉoutが増加するにつれて検出電圧Ｖisが低くなることとしたが、出力電流Ｉoutが増加するにつれて検出電圧Ｖisが高くなっていくように構成することも可能である。この場合、例えば、過電流が検出されてから所定期間、基準電圧Ｖirefが高くなるように基準レベル変更回路３４を構成し、検出電圧Ｖisをコンパレータ３２の−入力端子に印加し、基準電圧Ｖirefをコンパレータ３２の＋入力端子に印加すればよい。

また、基準電圧Ｖirefを変更するのではなく、電流センスアンプ３０の増幅率を変更することにより、過電流の検出レベルを変更することとしてもよい。この場合、抵抗Ｒis及び電流センスアンプ３０が本発明の電流検出回路に相当し、ＳＲ−ＦＦ４０、電流源４６、ＮチャネルＭＯＳＦＥＴ４８、コンパレータ５０、基準電圧源５２、及びＮチャネルＭＯＳＦＥＴ６０が本発明の基準レベル変更回路に相当する。

同様に、基準電圧Ｖirefを変更するのではなく、出力電流Ｉoutの電流量を検出するための抵抗の抵抗値を変更することにより、過電流の検出レベルを変更することとしてもよい。例えば、図４に示すように、抵抗Ｒisの代わりに抵抗Ｒis1，Ｒis2、及びＮチャネルＭＯＳＦＥＴ６０を設けた構成とすることもできる。図４に示す構成の場合、初期状態、すなわち信号ＳＲ−ＦＦ４０の出力端子Ｑから出力される信号ＳＷ（信号／ＳＷの逆極性の信号）がＬレベルの状態においてはＮチャネルＭＯＳＦＥＴ６０がオフとなり、抵抗Ｒis1，Ｒis2による電圧降下に応じた検出電圧Ｖisが出力される。一方、過電流が検出されて信号ＳＷがＨレベルになると、ＮチャネルＭＯＳＦＥＴ６０がオンになり、電圧降下量が小さくなる。したがって、基準電圧Ｖirefが一定であっても、電圧降下量を変化させることにより、過電流の検出レベルを変化させることができる。図４の構成においては、抵抗Ｒis1，Ｒis2及び電流センスアンプ３０が本発明の電流検出回路に相当し、ＳＲ−ＦＦ４０、電流源４６、ＮチャネルＭＯＳＦＥＴ４８、コンパレータ５０、基準電圧源５２、及びＮチャネルＭＯＳＦＥＴ６０が本発明の基準レベル変更回路に相当し、ＮチャネルＭＯＳＦＥＴ６０が本発明の検出電圧制御回路に相当する。

図５は、本発明の他の実施形態であるシリーズレギュレータの構成を示す図である。シリーズレギュレータ７０は、スイッチングレギュレータ１０と同様に、入力電圧Ｖccから、負荷に供給するための目的レベルの出力電圧Ｖoutを生成する電源回路であり、ＳＲ−ＦＦ４０、電流源４６、ＮチャネルＭＯＳＦＥＴ４８、コンパレータ５０、及び基準電圧源５２に加え、オペアンプ７１、基準電圧源７２、ＮＰＮトランジスタ７４，７６、抵抗Ｒis1，Ｒis2，Ｒ１，Ｒ２、ＮチャネルＭＯＳＦＥＴ７７、エラーアンプ７８、コンパレータ８０、及び基準電圧源８２を含んで構成されている。

オペアンプ７１は、出力電圧Ｖoutを抵抗Ｒ１，Ｒ２で分圧して得られる帰還電圧Ｖfbが、基準電圧源７２から出力される基準電圧Ｖrefと等しくなるようにＮＰＮトランジスタ７４を制御する。なお、オペアンプ７１、基準電圧源７２、及びＮＰＮトランジスタ７４により構成される回路が本発明の電圧生成回路に相当する。

ＮＰＮトランジスタ７６及び抵抗Ｒis1，Ｒis2は過電流保護回路を構成している。ＮＰＮトランジスタ７６のベース・エミッタ間電圧は、抵抗Ｒis1，Ｒis2により、出力電流Ｉoutに応じて高くなる。そして、ベース・エミッタ間電圧が所定の閾値電圧より高くなると、ＮＰＮトランジスタ７６がオンとなる。ＮＰＮトランジスタ７６がオンになると、ＮＰＮトランジスタ７４のベースに出力される電流がＮＰＮトランジスタ７６に吸い込まれ、ＮＰＮトランジスタ７４がオフとなり、出力電流Ｉoutが停止するように制御されることとなる。すなわち、出力電流Ｉoutが抵抗Ｒis1，Ｒis2の抵抗値に応じた過電流になると、過電流保護状態になる。なお、ＮチャネルＭＯＳＦＥＴ７７がオンになると、ＮＰＮトランジスタ７６のベース・エミッタ間の抵抗値が小さくなるため、過電流の検出レベルが高くなる。本実施形態では、ＮチャネルＭＯＳＦＥＴ７７がオフの状態では、過電流の検出レベルが３Ａ（第１レベル）になり、ＮチャネルＭＯＳＦＥＴ７７がオンの状態では、過電流の検出レベルが６Ａ（第２レベル）になることとする。

エラーアンプ７８は、ＮＰＮトランジスタ７６のベース・エミッタ間電圧を増幅して出力する。コンパレータ８０は、エラーアンプ７８から出力される電圧と、基準電圧源８２から出力される基準電圧Ｖirefとの比較結果を出力する。本実施形態においてコンパレータ８０から出力される信号は、エラーアンプ７８から出力される電圧が基準電圧Ｖirefより高い場合にＨレベルとなり、エラーアンプ７８から出力される電圧が基準電圧Ｖirefより低い場合にＬレベルとなる。なお、基準電圧Ｖirefは、ＮチャネルＭＯＳＦＥＴ７７がオフの状態において、出力電流Ｉoutが過電流であると検出されるレベル（第１レベル）の場合にエラーアンプ７８から出力される電圧である。すなわち、本実施形態においては、基準電圧Ｖirefは、ＮチャネルＭＯＳＦＥＴ７７がオフの状態において、出力電流Ｉoutが３Ａの場合にエラーアンプ７８から出力される電圧である。

シリーズレギュレータ７０の動作について説明する。シリーズレギュレータ７０が起動されると、出力電圧Ｖoutが目的レベルとなるようにオペアンプ７１が動作を開始する。このとき、ＳＲ−ＦＦ４０の出力端子Ｑから出力される信号ＳＷはＬレベルであるため、ＮチャネルＭＯＳＦＥＴ７７はオフとなっている。すなわち、過電流の検出レベルは３Ａになっている。

出力電圧Ｖoutが目的レベルに到達した後に例えば５Ａ程度の突入電流が発生し、出力電流Ｉoutが過電流の検出レベルである３Ａを超過すると、ＮＰＮトランジスタ７６がオンとなり、ＮＰＮトランジスタ７４は強制的にオフとなる。すなわち、過電流保護状態となる。このとき、コンパレータ８０から出力される信号がＨレベルに変化し、ＳＲ−ＦＦ４０がセットされて信号ＳＷがＨレベルになり、ＮチャネルＭＯＳＦＥＴ７７がオンになる。ＮチャネルＭＯＳＦＥＴ７７がオンになることによって過電流の検出レベルが３Ａから６Ａに変化するため、突入電流が６Ａより小さければ、過電流保護は解除されることになる。なお、出力電流Ｉoutが６Ａを超えている場合は、過電流保護状態が継続される。

また、ＳＲ−ＦＦ４０がセットされると信号／ＳＷがＬレベルとなってＮチャネルＭＯＳＦＥＴ４８がオフとなり、キャパシタＣtmの電圧が上昇していく。そして、キャパシタＣtmの電圧が基準電圧Ｖtrefを超えると、コンパレータ５０から出力される信号がＨレベルとなり、ＳＲ−ＦＦ４０がリセットされる。ＳＲ−ＦＦ４０がリセットされることによって信号ＳＷがＬレベルになり、ＮチャネルＭＯＳＦＥＴ７７がオフになって過電流の検出レベルが３Ａに戻る。

すなわち、シリーズレギュレータ７０では、スイッチングレギュレータ１０と同様に、過電流が検出されてから所定期間、過電流の検出レベルを高い状態にすることができる。これにより、突入電流による出力電圧Ｖoutの低下を抑制することができる。

以上、本実施形態について説明した。前述したように、過電流が検出されると過電流の検出レベルを所定期間高くすることにより、回路の短絡等による非常に大きな過電流に対する保護機能を有効としたまま、突入電流による出力電圧の低下を抑制することができる。また、出力電流が最初の低い検出レベルを超えない限り検出レベルが高くなることはないため、過電流が発生しない限りは低い検出レベルによる過電流保護がなされることになる。そのため、過電流の検出レベルを常に高いレベルに維持する場合と比較して、より安全な過電流保護を実現することができる。

このように過電流の検出レベルを所定期間変更する構成としては、例えば、基準レベル変更回路３４から出力される基準電圧Ｖirefを所定期間変更する構成により実現することができる。

より詳細には、図２に例示したように、過電流状態を検出してから所定期間が経過したことを検出するタイマ回路と、過電流状態が検出されると検出レベルを高くし、所定時間の経過が検出されると検出レベルを低くするよう基準電圧Ｖirefを切り替えるスイッチ４５を用いて構成することができる。

また、過電流の検出レベルを所定期間変更する他の構成としては、例えば、基準電圧Ｖirefは一定レベルとしたまま、検出電圧Ｖisの出力レベルを制御する構成により実現することができる。

より詳細には、例えば、電流センスアンプ３０の増幅率を変更したり、出力電流Ｉoutの電流量を検出するための抵抗の抵抗値を変更したりすることにより、過電流の検出レベルを変更することができる。

なお、上記実施形態は本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得ると共に、本発明にはその等価物も含まれる。

本発明の実施形態であるスイッチングレギュレータの構成を示す図である。 基準レベル変更回路の構成例を示す図である。 出力電流Ｉout及び過電流の検出レベルＩthの変化の一例を示す図である。 出力電流Ｉoutを検出するための抵抗の抵抗値を切り替える構成の一例を示す図である。 本発明の他の実施形態であるシリーズレギュレータの構成を示す図である。

符号の説明

１０ スイッチングレギュレータ
２０ ＮチャネルＭＯＳＦＥＴ
２２ ショットキバリアダイオード
２４ エラーアンプ
２５ 基準電圧源
２６ 三角波生成回路
２８ コンパレータ
３０ 電流センスアンプ
３２ コンパレータ
３４ 基準レベル変更回路
３６ ＡＮＤ回路
４０ ＳＲフリップフロップ
４２，４４ 基準電圧源
４６ 電流源
４８ ＮチャネルＭＯＳＦＥＴ
５０ コンパレータ
５２ 基準電圧源
６０ ＮチャネルＭＯＳＦＥＴ
７０ シリーズレギュレータ
７１ オペアンプ
７２ 基準電圧源
７４，７６ ＮＰＮトランジスタ
７７ ＮチャネルＭＯＳＦＥＴ
７８ エラーアンプ
８０ コンパレータ
８２ 基準電圧源

Claims (6)

1. 入力電圧から目的レベルの出力電圧を生成する電圧生成回路と、
   前記出力電圧を生成する際に発生する出力電流が基準レベルより大きい場合に、前記出力電流を停止すべく前記電圧生成回路を制御する過電流保護回路と、
   前記過電流保護回路によって前記出力電流が前記基準レベルより大きいことが検出されると、前記過電流保護回路が前記出力電流を停止すべく前記電圧生成回路を制御した後、前記過電流保護回路における前記基準レベルを第１レベルから前記第１レベルより高い第２レベルに、所定期間変更する基準レベル変更回路と、
   を備えることを特徴とする電源回路。
2. 請求項１に記載の電源回路であって、
   前記過電流保護回路は、
   前記出力電流に応じた電圧と前記基準レベルに応じた基準電圧との比較結果を出力する比較回路と、
   前記比較結果に基づいて、前記出力電流が前記基準レベルより大きい場合に前記出力電流を停止すべく前記電圧生成回路を制御する生成制御回路と、
   を含んで構成され、
   前記基準レベル変更回路は、
   前記比較結果に基づいて、前記出力電流が前記基準レベルより大きいことが検出されると、前記比較回路における前記基準電圧を、前記第１レベルに応じた第１基準電圧から前記第２レベルに応じた第２基準電圧に、前記所定期間変更すること、
   を特徴とする電源回路。
3. 請求項２に記載の電源回路であって、
   前記基準レベル変更回路は、
   前記比較結果に基づいて、前記出力電流が前記基準レベルより大きくなってから前記所定期間が経過したことを検出するタイマ回路と、
   前記比較結果に基づいて、前記出力電流が前記基準レベルより大きいことが検出されるまでは、前記比較回路における前記基準電圧を前記第１基準電圧とし、前記出力電流が前記基準レベルより大きいことが検出されると前記比較回路における前記基準電圧を前記第２基準電圧とし、前記タイマ回路によって前記所定期間が経過したことが検出されると前記比較回路における前記基準電圧を前記第１基準電圧とする基準電圧制御回路と、
   を含んで構成されることを特徴とする電源回路。
4. 請求項１に記載の電源回路であって、
   前記過電流保護回路は、
   前記出力電流に応じた検出電圧を出力する電流検出回路と、
   前記検出電圧と前記基準レベルに応じた基準電圧との比較結果を出力する比較回路と、
   前記比較結果に基づいて、前記出力電流が前記基準レベルより大きい場合に前記出力電流を停止すべく前記電圧生成回路を制御する生成制御回路と、
   を含んで構成され、
   前記基準レベル変更回路は、
   前記比較結果に基づいて、前記出力電流が前記基準レベルより大きいことが検出されると、前記出力電流が前記基準レベルより大きくなる際の前記出力電流のレベルを、所定期間前記第１レベルから前記第２レベルに変更すべく前記電流検出回路を制御すること、
   を特徴とする電源回路。
5. 請求項４に記載の電源回路であって、
   前記基準レベル変更回路は、
   前記比較結果に基づいて、前記出力電流が前記基準レベルより大きくなってから前記所定期間が経過したことを検出するタイマ回路と、
   前記比較結果に基づいて、前記出力電流が前記基準レベルより大きいことが検出されるまでは、前記出力電流が前記第１レベルより大きくなると前記出力電流が前記基準レベルより大きいことが検出されるよう前記電流検出回路を制御し、前記出力電流が前記基準レベルより大きいことが検出されると、前記出力電流が前記第２レベルより大きくなると前記出力電流が前記基準レベルより大きいことが検出されるよう前記電流検出回路を制御し、前記タイマ回路によって前記所定期間が経過したことが検出されると、前記出力電流が前記第１レベルより大きくなると前記出力電流が前記基準レベルより大きいことが検出されるよう前記電流検出回路を制御する検出電圧制御回路と、
   を含んで構成されることを特徴とする電源回路。
6. 入力電圧から目的レベルの出力電圧を生成する電圧生成回路と、
   前記出力電圧を生成する際に出力される出力電流が基準レベルより大きい場合に、前記出力電流を停止すべく前記電圧生成回路を制御する過電流保護回路と、
   前記過電流保護回路によって前記出力電流が前記基準レベルより大きいことが検出されると、前記過電流保護回路が前記出力電流を停止すべく前記電圧生成回路を制御した後、前記過電流保護回路における前記基準レベルを第１レベルから前記第１レベルより高い第２レベルに、所定期間変更する基準レベル変更回路と、
   を備えることを特徴とする電子機器。

Images