CN103176495A - 降压电源电路 - Google Patents

Abstract

本发明涉及降压电源电路。一种电源具有：第一和第二基准电压源；降压电压发生器，其包括提供有第一电压的晶体管，在晶体管和第二电压之间的电阻器串，和控制该晶体管并在电阻器串的节点之中的第一节点处输出电压的运算放大器；开关，其耦接到节点；比较电路，其将开关共同耦接的共同节点处的电压与第二基准电压源的电压比较；和校准控制电路，其根据比较结果选择任何开关以实施校准。在校准期间，所述校准控制电路将节点之中的第二节点耦接至运算放大器的非反相端，并将第一基准电压源耦接至运算放大器的反相端，校准之后，将共同节点耦接至非反相端，并且将第二基准电压源耦接至反向端。

Description

降压电源电路

技术领域

本实施例涉及降压电源电路。

背景技术

最近，为了获得半导体集成电路的更高集成度，所使用的MOS晶体管和其它元件已被小型化。通常，通过使MOS晶体管小型化，获得的低压元件具有降低的阈电压和栅压以及窄的MOS晶体管工作电压范围。所以，为了使半导体集成电路中的低压元件正常地运行，使用降压电源电路。降压电源电路的示例在日本专利申请早期公开No.2005-148942和日本专利申请早期公开No.H9-330135中给出。降压电源电路使外部电源电压下降以生成期望的降压电压，该降压电压被提供至内部集成电路，另外基于来自内部基准电压生成电路的基准电压来控制该降压电压。

然而，在基准电压生成电路的基准电压变化大的情况下，降压电压利用连接至该半导体集成电路的电压测试器等来校准并且校准数据被存储在校准电路的存储器中。所以，结果增加了制造成本。另一方面，在使用具有基准电压变化小的基准电压生成电路的情况中，因为基准电压的变化与基准电压生成电路的功耗通常是折中(trade-off)关系，所以基准电压生成电路的功耗增加。

发明内容

本发明的一个目的是提供低功耗且生成具有高精度的降压电压。

根据实施例的第一方面，一种降压电源电路具有：第一和第二基准电压源电路，他们生成规定的基准电压；第一降压电压生成电路，其包括源极被提供第一电压的晶体管，提供在晶体管与第二电压之间由多个电阻器串联而成的电阻器串，和控制所述晶体管的运算放大器，该第一降压电压生成电路在电阻器串中的多个电阻器连接节点之中的第一节点处生成第一降压输出电压；多个开关，分别地连接到多个电阻器连接节点；比较电路，其将由多个开关共同连接的共同节点的电压与第二基准电压源电路的输出电压比较，同时切换多个开关；以及校准控制电路，其根据比较电路的比较结果选择多个开关中的任何一个以实施校准，其中，在第一降压电压生成电路的校准操作期间，该校准控制电路将多个电阻器连接节点之中的第二节点连接至运算放大器的非反相(non-inverting)输入端，并且将第一基准电压源电路的输出连接至运算放大器的反相输入端；并且，在第一降压电压生成电路的校准之后，该校准控制电路将共同节点连接至运算放大器的非反相输入端，且将第二基准电压源电路的输出连接至运算放大器的反相输入端。

附图说明

图1图示了降压电源电压生成电路；

图2图示了第一实施例中的校准之前的降压电源电路；

图3图示了第一实施例中的校准之后的降压电源电路；

图4图示了第一实施例中的校准操作的流程；

图5图示了第一实施例中的基准电压源；

图6图示了第一实施例中的校准的基准电压源；

图7图示了第一实施例中的比较电路；

图8图示了第二实施例的降压电源电路；

图9图示了第三实施例的降压电源电路。

具体实施方式

在下文中，参考附图说明实施例。

图1图示了降压电源电压生成电路。图1的降压电压生成电路具有生成基准电压Vref的基准电压源1；运算放大器2；栅极连接至运算放大器2的输出的PMOS晶体管3；以及电阻器r1和r2。运算放大器2的反相输入端提供有基准电压Vref，而非反相输入端连接至电阻器r1与r2之间的节点n1；电压Vref′提供至本节点。

运算放大器2控制PMOS晶体管3的栅极电压，以使得反相输入端与非反相输入端的电压差(也就是，基准电压Vref与节点n1处的电压Vref′之间的电压差)消失，进而根据栅极电压改变PMOS晶体管3的漏极-源极电流。例如，当节点n1处的电压Vref′高于基准电压Vref时，运算放大器2增加PMOS晶体管3的栅极电压并减小漏极-源极电流，以降低节点n1的电压Vref′。相反地，当节点n1处的电压Vref′低于基准电压Vref时，运算放大器2降低PMOS晶体管3的栅极电压并增加漏极-源极电流，以提高节点n1处的电压Vref′。当节点n1处的电压Vref′变得等于基准电压Vref(下文称此时的状态为稳态)，PMOS晶体管3的栅极电压处于恒定值。并且，当输出电压VDD2根据连接至输出电压VDD2的电路域的电流消耗的变化而改变时，运算放大器2的输出电压基于上述操作改变。结果，节点n1处的电压Vref′等于基准电压Vref并且输出电压VDD2保持恒定电压的状态得到维护。

进一步地，连接PMOS晶体管3的漏极与电阻器r2的节点n2的输出电压VDD2是由电阻器r1和r2对节点n1处的电压Vref′的分压而决定的。例如，在稳态中，输出电压VDD2可以用Vref×(r1+r2)/r1来表达。

当使用低功耗的基准电压源1时，基准电压Vref的变化很大，并且输出电压VDD2也会出现变化。因此，当使用电压检测器等改变电阻r1与r2的电阻比时，输出电压VDD2被校准，结果增加制造成本。相反地，当使用具有基准电压Vref变化小的基准电压源时，功耗增加。接下来，将讨论具有低功耗且高精度地产生低压的电压源电路。

(第一实施例)

图2图示了第一实施例中校准之前的降压电源电路。图3图示了第一实施例中校准之后的降压电源电路。图4图示了第一实施例中的校准操作流程。

图2的降压电源电路具有：输出小变化的基准电压Vbias1但是具有高功耗的基准电压源101(第一基准电压源电路)；输出具有大变化的基准电压Vbias2但是具有低功耗的校准的基准电压源102(第二基准电压源电路)；降压电压生成电路103，其基于由基准电压源101或校准的基准电压源102提供的电压来生成降压电压VDD2；比较电路107，其在校准操作期间，比较从降压电压生成电路103输出的共同节点电压Vtap和基准电压Vbias2；以及校准控制电路108，其包括低压微元件且响应于比较电路107的比较结果来控制校准操作。此处，基准电压Vbias2的变化大是指：与由于输出基准电压Vbias1的基准电压源101的元件制造过程中的变化而出现的电压变化相比，由于校准的基准电压源102的元件制造过程中的变化而出现的电压变化较大；结果，相对于具有较小电压变化的基准电压Vbias1，基准电压Vbias2由Vbias1±α(其中α是变量)表达。

降压电压生成电路103具有N个串联的电阻器R1到Rn的电阻器串；PMOS晶体管105，其源极提供有外部电源电压VDD1，且漏极连接至电阻器串的节点Nn；运算放大器104，其反相输入端通过开关110提供有第一基准电压Vbias1或第二基准电压Vbias2，其非反相输入端通过开关111提供有由电阻器(Rn+Rn-1)和电阻器(R1+...+Rn-2)对节点Nn处的电压Vnn分压而获得的电压Vbias1′或共同节点处的电压Vtap，且其输出端连接至PMOS晶体管105的栅极。每个电阻器R1至Rn之间的节点处的电压都通过开关组106作为共同节点电压Vtap提供至比较电路107。

基准电压源101、校准的基准电压源102、比较电路107、和运算放大器104由外部电源电压VDD1供电。开关109提供在外部电源电压VDD1与基准电压源101之间，并且开关112提供在外部电源电压VDD1与比较电路107之间。

图2的降压电源电路使用具有低功耗的基准电压源，并以生成高精度地降压电压为目的。首先，高精度基准电压源101用于利用降压电压生成电路103生成高精度降压电压VDD2。这在下文被称作阶段1。接下来，以基准电压源101的基准电压Vbias1作为基准来执行校准的基准电压源102的校准，并且识别电阻器串中的多个电阻器之间的连接节点N中的电压等于校准的基准电压源102的基准电压Vbias2的节点。这在下文被称作阶段2。然后，运算放大器104的反相输入端被连接至校准的基准电压源102并被提供低精度基准电压Vbias2，而且，等于基准电压Vbias2的节点被连接至非反相输入端。结果，能够在维持运算放大器104的状态下切换至校准的基准电压源102。这在下文被称作阶段3。然后，开关109被关断并且基准电压源101的电流消耗停止。

这样，在校准操作之后的正常状态，降压电源电路可以使用具有低功耗的校准的基准电压源102来生成降压电压VDD2。另外，在阶段1至阶段3的操作中低降压电压VDD2被保持处于恒定值的事实使降压电压VDD2能作为电源电压供应到包括低压小型化元件的校准控制电路108。接下来，结合图4的流程图详细地解释阶段1至阶段3的降压电源电路的操作。

(阶段1)

在校准操作的开始，开关109连接端子a和b，外部电源电压VDD1被输入基准电压源101，并且基准电压Vbias1被生成。此外，开关110连接端子b和c，并且来自基准电压源101的基准电压Vbias1被输入到运算放大器104的反相输入端(图4中的S10)。另一方面，开关111连接端子b和C，并且电阻器Rn-1和Rn-2之间的节点Nn-2的电压Vbias1′被输入运算放大器104的非反相输入端。通过这些连接，运算放大器104控制晶体管105，并且使得节点Nn-2的电压Vbias1′等于施加于反相输入端的高精度基准电压Vbias1。结果，除了节点Nn-2以外的各节点处的电压高于或低于基准电压Vbias1。这些节点中每个节点处的电压都是高精度电压，并且节点处Nn的作为电源电压提供给负载电路113的降压电压VDD2也具有高精度。

因此在阶段1，通过使提供到运算放大器104的基准电压成为高精度基准电压Vbias1，降压电压生成电路103可以生成高精度降压电压VDD2。

(阶段2)

在阶段2，搜索电阻器串中生成等于或近似于具有大变化的基准电压Vbias2的节点。首先，响应于校准控制电路108的开关控制信号CNTRL1，开关112连接端子a和b，并且外部电源电压VDD1被提供至比较电路107。此外，响应于开关控制信号CNTRL2，开关组106接通连接至电阻器R1和R2之间的节点N1的开关SW1，并且节点N1处的电压作为共同节点电压Vtap被提供给比较电路107。

在此状态下，比较电路107比较共同节点电压Vtap和基准电压Vbias2。在此校准操作示例中，在电阻器串中节点之中，按照从最低电压的节点N1至最高电压的节点Nn的顺序搜索电压等于或近似于基准电压Vbias2的节点。也就是，首先判断节点N1处的电压(其与参考电压Vbias1的差值最大，并且其是最低电压)是否是Vbias2(图4中的S11)。此时，共同节点的电压Vtap表达为Vbias1×R1/(R1+...+Rn-2)，其通过对节点Nn-2处的节点电压Vbias1′(Vbias1)分压获得。作为比较(图4中的S12)的结果，当“共同节点电压Vtap小于基准电压Vbias2”时，输出H电平，当“共同节点电压Vtap大于等于基准电压Vbias2”时，L电平作为测定信号Vcomp被输出。

基于由比较电路107输出的测定信号Vcomp，校准控制电路108输出开关控制信号CNTRL 1至4以便控制开关组106和开关109至112的操作。

因为第一节点N1处的电压最低，测定信号Vcomp被设为H电平，也就是，“共同节点电压Vtap小于基准电压Vbias2”。作为对此的响应，校准控制电路108向开关组106输出开关控制信号CNTRL 2，并且在开关组106内的开关SW1断开之后，开关SW2被接通(图4中的S13)。

然后，节点N2处的电压(＝Vbias1×(R1+R2)/(R1+...+Rn-2))作为共同节点电压Vtap被提供到比较电路107，并与基准电压Vbias2相比较。作为比较结果(图4中的S12)，如果测定信号Vcomp还在H电平，也就是，“共同节点电压Vtap小于基准电压Vbias2”，开关控制信号CNTRL2再次从校准控制电路108输出，致使开关组106中的开关SW2被断开并且开关SW3被接通(图4中的S13)。

这样，开关的切换是以开关SW1、SW2...、SW(n-3)、SW(n-2)、SW(n-1)、SWn从低到高的顺序进行的。也就是说，开关被切换以至于共同节点电压Vtap与基准电压Vbias2之间的差值变小。开关的切换和共同节点电压Vtap与基准电压Vbias2的比较一直执行，直到测定信号Vcomp从H电平变为L电平，也就是，直到比较结果是“共同节点电压Vtap大于等于基准电压Vbias2”。也就是说，比较一直重复，直到找到电压等于或基本上等于基准电压Vbias2的节点。

即使在执行切换时，运算放大器104也控制晶体管105并且使节点Nn-2处的电压Vbias1′等于基准电压Vbias1，所以电阻器串的每一个节点的电压是不变的。因此降压电压VDD2也没有改变并被保持处于恒定值。

此处，假设作为开关切换(图4中的S13)的结果，连接至节点Nn-1的开关SW(n-1)被接通，则比较结果(图4中的S12)改变为“共同节点电压Vtap大于等于基准电压Vbias2”。也就是说，假定节点Nn-1和节点Nn-2之间存在电压等于基准电压Vbias2的位置。节点之间的电压差是由电阻器R1至Rn决定的，但是在第一实施例中，假定电阻器被设置为使节点Nn-1处的电压基本上等于基准电压Vbias2。所以，节点Nn-1处的电压表示为Vbias1×(R1+...+Rn-1)/(R1+...+Rn-2)≈Vbias2。

当比较结果从“共同节点电压Vtap小于基准电压Vbias2”改变为“共同节点电压Vtap大于等于基准电压Vbias2”时，从比较电路107输出的测定信号Vcomp从H电平变为L电平。

因此，在阶段2，开关组106中的开关被切换，每一个节点的电压被与低精度基准电压Vbias2相比较，由此电压等于基准电压Vbias2的节点被识别出。

(阶段3)

当测定信号Vcomp从H电平改变为L电平时，校准控制电路108输出开关控制信号CNTRL1、CNTRL3和CNTRL4以便根据如下所述控制开关。也就是说，根据开关控制信号CNTRL3，开关110和111分别地连接端子a和端子c(图4中的S14)。在阶段3中，没有用到基准电压源101和比较电路107，所以开关109被开关控制信号CNTRL4断开并且开关112被开关控制信号CNTRL1断开(图4中的S15)。结果，基准电压源101和比较电路107的功耗停止。

如图3所示，由于切换开关109和110至112，运算放大器104的反相输入端与校准基准电压源102连接，非反相输入端与节点Nn-1连接。也就是说，提供到降压电压生成电路103的基准电压从基准电压源101的基准电压Vbias1变为校准的基准电压源102的基准电压Vbias2，低精度基准电压Vbias2被提供至运算放大器104的反相输入端，并且在阶段2识别的节点Nn-1处的电压被提供到非反相输入端。在阶段2识别的节点Nn-1处的电压等于或近似于基准电压Vbias2。

结果，切换开关110和111之后，节点Nn-1处的电压被保持在基准电压Vbias2(

Vbias1×(R1+...+Rn-1)/(R1+...+Rn-2)。另外，切换开关110和111之后，每一个节点的电压没有改变，并且降压电压VDD2也被维持处于高精度值而没有改变。也就是说，在阶段3之后的正常操作状态下，即便当来自基准电压源102的具有大变化的基准电压Vbias2被提供至降压电压生成电路103，也能输出高精度降压电压VDD2。而且，基准电压源102的功耗低。

因此，通过如图2和图3所示的降压电源电路，可减少基准电压源的功耗且可生成高精度降压电压VDD2。此外，高精度降压电压VDD2平稳地在阶段1至阶段3中生成，所以，该降压电压VDD2还可被提供至包括低压元件的校准控制电路108。

在阶段2搜索电压等于基准电压Vbias2的节点的方法中，也可按照从开关SWn至开关SW1从高至低的顺序执行切换。另外，除了这种方法，二分搜索法可用于识别电压等于基准电压Vbias2的节点。

此外，在图2和图3中，输出降压电压VDD2的节点被作为节点Nn；但是其它节点也是可以的，并且根据负载电路113(降压电压VDD2被提供到负载电路113)的电源电压，节点N1至Nn中的任何一个可以输出降压电压VDD2。类似地，根据用于校准控制电路108的电压，节点N1至Nn中的任何一个可以提供电源电压至校准控制电路108。

另外，在图2中，节点Nn-2的电压被提供至运算放大器104的非反相输入端。然而，优选地，根据基准电压Vbias2的变化方向，节点Nn至节点N1中的一个节点被选择并被连接至运算放大器104的非反相输入端，尤其是，电压等于基准电压Vbias2的节点被识别出。

例如，正常地，相对于基准电压Vbias1，希望基准电压Vbias2中的变量α限制在预定的范围，因此，在阶段1中处于电阻器串的节点的中心的节点Nn/2被连接至运算放大器104的非反相输入端，并且在阶段2搜索电压等于基准电压Vbias2的节点。作为搜索的结果，例如当“节点Nn的电压小于基准电压Vbias2”时，节点中处于节点Nn/2以下的一个节点可被连接至运算放大器104的非反相输入端，并且可再次从阶段1开始执行。当“节点N1的电压大于基准电压Vbias2”时，节点中处于节点Nn/2上面的一个节点可被连接至运算放大器104的非反相输入端，并且可再次从阶段1开始执行。

接下来，利用图5至图7，说明图2和图3的基准电压源101、校准的基准电压源102和比较电路107的电路结构。

图5图示了第一实施例中的基准电压源。图5所示的基准电压源101是具有运算放大器OA501、电阻器R501至R503和双极晶体管Q501和Q502的带隙(band gap)电路。例如，双极晶体管Q501是单个单位晶体管，双极晶体管Q502具有n个并联的单位晶体管。电阻器R501和R502被设计为相等。在运算放大器OA501稳定的状态中，运算放大器OA501的反相输入端和非反相输入端的电压是相等的，所以相同的电流在两个电阻器中流动。结果，双极晶体管Q501和Q502也具有相同的电流，电流密度是1:1/n，并且双极晶体管Q501和Q502的正向电压Vbe出现电压差ΔVbe(Vbe(Q501)-Vbe(Q502)＝ΔVbe)。该电压差ΔVbe被施加到电阻器R503。也就是说，电阻器R502和R503中的电流I1是ΔVbe/R503。所以，基准电压Vbias1是R502两端的电压或R502×I1＝ΔVbe×R502/R503和双极晶体管Q501的发射极-极基pn结的正向电压Vbe(Q501)(在运算放大器OA501的非反相输入端的电压)的总和。

此外，双极晶体管的pn结的正向电压Vbe(Q501)具有负温度依赖性，所以电压随着温度的上升而下降，但是，以不同电流密度偏置的两个双极晶体管的pn结正向电压的差值ΔVbe具有正温度依赖性，其随着温度的升高而增大。结果，通过相加这些而获得的基准电压Vbias1的值并不取决于温度，并且已知基准电压Vbias1大约是1.2V(1200mV)，这等于硅的带隙电压。

另外，如Behzad Razavi等人的“Design of Analog CMOS IntegratedCircuits：Applications”，Maruzen publ.，pp.468-473所述，为了提高带隙电路中的基准电压Vbias1的精度，双极晶体管Q502中的单位晶体管的数量N是大的。单位晶体管提供期望的功能而消耗的电流的下限是由设备规格决定的，因此通过使用大量n个单位晶体管，双极晶体管Q502总的电流消耗会变大。所以，电阻器R501至R503中流过的电流变大，因此带隙电路的电流消耗总体上也是大大。

因此，基准电压源101产生高精度电压Vbias1，但是功耗也很高。

图6图示了第一实施例中校准的基准电压源。在图6中，图示了两个校准的基准电压源102。

图6A中的校准的基准电压源102具有电流源I601，电流源生成PTAT(与绝对温度成正例)电流，其电流值与温度成比例上升；多晶硅电阻器R601，其电阻值是常量并且不随温度改变；和双极晶体管Q601。双极晶体管Q601的正向电压Vbe具有负温度依赖性，所以电压随着温度上升而下降。另一方面，电流源I601的电流具有正温度依赖性，其随温度上升而上升，因此，电阻器R601两端的电压具有正温度特性，随温度上升而上升。所以，作为双极晶体管Q601的正向电压Vbe和电阻器R601两端的电压的总和的基准电压Vbias2不依赖于温度。然而，双极晶体管Q601和电阻器R601的特性的绝对值依赖于各个元件的制造变化而变化。所以，基准电压Vbias2的值也随制造变化而变化。

图6B中的校准的基准电压源102具有电流源I602，电流源I602可产生独立于温度的恒定电流；扩散电阻器R602，其电阻值随温度成比例上升；和双极晶体管Q602。双极晶体管Q602的正向电压Vbe具有负温度依赖性，随温度上升而下降。所以，作为双极晶体管Q602的正向电压Vbe和电阻器R602两端的电压的总和的基准电压Vbias2不依赖于温度。然而，同样在类似于图6A的图6B中，由于双极晶体管Q602和电阻器R602的制造变化，基准电压Vbias2也发生变化。

另外，图6A和6B中的电流源I601和I602的电流具有最小电流值，所以双极晶体管Q601和Q602以及电阻器R601和R602满足其规格，因此，与基准电压源101相比，校准的基准电压源102的电流消耗较小。

如上述解释，在校准的基准电压源102中，功耗小，但是基准电压Vbias2的变化大。

图7图示了第一实施例中的比较电路。图7中的比较电路107提供有外部电源电压VDD1并具有电流源I701、PMOS晶体管T701至T703和NMOS晶体管T704至T708。

NMOS晶体管T706至T708形成电流镜电路，并且NMOS晶体管T706至T708的漏极电流是相等的。PMOS晶体管T701和T702形成电流镜电路，并且PMOS晶体管T701和T702中的漏极电流是相等的。并且，NMOS晶体管T704和T705的源极是共同连接的，并且基准电压Vbias2和共同节点电压Vtap被施加于其各自的栅极；连接至PMOS晶体管T703的栅极的节点N701的电压电平根据基准电压Vbias2和共同节点电压Vtap之间的差值改变。也就是说，PMOS晶体管T701和T702以及NMOS晶体管T704和T705形成将基准电压Vbias2和共同节点电压Vtap作为输入电压的差动电路。

当基准电压Vbias2大于共同节点电压Vtap时，节点N701处的电压电平比较低，PMOS晶体管T703被接通，并且测定信号Vcomp处于H电平。当共同节点电压Vtap大于等于基准电压Vbias2时，节点N701处的电压电平高，PMOS晶体管T703被关断，并且测定信号Vcomp处于L电平。如图2所示，基于测定信号Vcomp，校准控制电路108输出开关控制信号CNTRL1至CNTRL4。

在上文中，第一实施例的降压电源电路首先输出具有小变化Vbias1的基准电压，但是向运算放大器104提供来自基准电压源101的具有大功率消耗的基准电压，并生成高精度的降压电压VDD2。此外，在保持电阻器串中每一个节点的电压并比较每一个节点的电压和具有大变化的基准电压Vbias2的同时，电压等于基准电压Vbias2的节点被识别出。然后，提供至运算放大器104的基准电压从具有高功耗的基准电压源101的高精度基准电压Vbias1被切换至具有低功耗的校准的基准电压源102的低精度基准电压Vbias2。另外，通过将电压等于基准电压Vbias2的节点连接至运算放大器104，可在切换之后保持电阻器串中的每一个节点的电压。结果，可以减少基准电压源的功耗并生成高精度的降压电压VDD2。此外，降压电压VDD2在阶段1至阶段3中保持恒定，所以降压电压VDD2还可被提供到包括低压元件的校准控制电路108。

(第二实施例)

图8图示了第二实施例的降压电源电路。与图2和图3的降压电源电路阶段比，图8的降压电源电路还具有另外一个降压电压生成电路120(第二降压电压生成电路)；降压电压生成电路120的降压电压VDD2作为电源电压提供至校准控制电路108和负载电路113。降压电压生成电路120假定为图1的降压电压生成电路。

在第二实施例中，通过与第一实施例中的阶段1至阶段3类似的校准操作，高精度降压电压(节点Nn处的电压)由降压电压生成电路103(第一降压电压生成电路)生成。生成的降压电压被用作基准电压Vref，并且降压电压生成电路120另外生成降压电压VDD2。另外，第一实施例中生成的降压电压(节点Nn的电压)被提供至降压电压生成电路120，而不是负载电路113。下面，解释图8的降压电源电路的阶段1至阶段3的操作中与第一实施例不同的地方。

(阶段1)

首先，运算放大器104的反相输入端被连接至高精度基准电压源101，非反相输入端被连接至节点Nn-2，降压电压生成电路103生成节点Nn处的电压，也就是，高精度降压电压Vref。并且，降压电压生成电路120将该降压电压Vref作为基准电压以便从外部电源电压VDD1生成降压电压VDD2。此时，在降压电压生成电路120中，高精度降压电压Vref对应于图1的基准电压Vref，并且节点n1处的电压Vref等于降压电压Vref。所以，降压电压生成电路120中，电阻器串的节点n1和n2的电压具有高精度并且节点n2处的降压电压VDD2也具有高精度。因此在阶段1，高精度基准电压源101被用于生成降压电压VDD2。

(阶段2)

接下来，类似于第一实施例中的阶段2，搜索降压电压生成电路103的电阻器串中电压等于基准电压Vbias2的节点。此外，在搜索期间，降压电压Vref保持恒定且处于高精度。结果，降压电压生成电路120的电阻器串的每一个节点处的电压也保持恒定和高精度，所以降压电压VDD2也保持恒定和高精度值。

(阶段3)

在完成对电阻器串中电压等于基准电压Vbias2的节点的搜索之后，类似于第一实施例中的阶段3，降压电压生成电路103的基准电压从高精度基准电压源101的基准电压Vbias1切换到具有低功耗且低精度的校准的基准电压源102的基准电压Vbias2。即便切换执行之后，降压电压Vref还是维持恒定和高精度值，所以降压电压VDD2也维持恒定和高度值。

因此，在该第二实施例中，具有基准电压源101和降压电压生成电路103的电路组，以及具有校准基准电压源102和降压电压生成电路103的电路组可视为基准电压源以便生成降压电压VDD2。具体地，在阶段1至2，具有基准电压源101和降压电压生成电路103的电路组可视为输出具有小变化且高功耗的降压电压Vref的基准电压源。此外，在阶段3，具有校准的基准电压源102和降压电压生成电路103的电路组可视为输出具有小变化且低功耗的降压电压Vref的基准电压源。

因此，在第二实施例中，具有基准电压源101和降压电压生成电路103的电路组，以及具有校准的基准电压源102和降压电压生成电路103的电路组用作基准电压源以便使用降压电压生成电路120生成用于负载电路113的电力供应。并且，通过如图8所示的降压电源电路，可减少具有校准的基准电压源102和降压电压生成电路103作为基准电压源的电路组的功耗并且生成高精度降压电压VDD2。降压电压生成电路120的电阻器串中的每一个节点的电压从阶段1至阶段3保持高精度恒定，所以，平稳地生成高精度降压电压VDD2。结果，降压电压VDD2可提供至包括低压元件的校准控制电路108。

类似于第一实施例，阶段2中搜索电阻器串中的电压等于基准电压Vbias2的节点的方法中，也可按从开关SWn至开关SW1从高至低的顺序切换，或可以使用二分搜索法。

另外，类似于第一实施例，电阻器串中输出降压电压Vref的节点可以是节点N1至Nn中的任何节点。

另外，类似于第一实施例，电阻器串中连接至运算放大器104的非反相输入端的节点可以是节点Nn至N1中的任何一个节点。

(第三实施例)图9图示了第三实施例的降压电源电路。与第一实施例不同，共同节点电压Vtap作为电源电压提供至包括低压元件的校准控制电路108。当降压电压生成电路103的电阻器串中的每一个节点的电压在校准控制电路108容许的电源电压范围内时，可采用第三实施例。图9的降压电源电路还可执行类似于第一实施例的阶段1至阶段3的操作以便平稳地生成具有基准电压源的低功耗的高精度降压电压VDD2。

Claims (12)

1.一种降压电源电路，其包括：

第一和第二基准电压源电路，被配置为生成规定的基准电压；

第一降压电压生成电路，包括：源极被提供第一电压的晶体管，提供在所述晶体管与第二电压之间由多个电阻器串联连接而成的电阻器串，和控制所述晶体管的运算放大器，所述第一降压电压生成电路在所述电阻器串中的多个电阻器耦接节点之中的第一节点处生成第一降压输出电压；

多个开关，分别地耦接到所述多个电阻器连接节点；

比较电路，被配置为将由所述多个开关共同连接的共同节点的电压与所述第二基准电压源电路的输出电压比较，同时所述多个开关被切换；和

校准控制电路，被配置为根据所述比较电路的比较结果选择所述多个开关中的任何一个以实施校准，其中，

在所述第一降压电压生成电路的校准操作期间，所述校准控制电路将所述多个电阻器耦接节点之中的第二节点连接至所述运算放大器的非反相输入端，将所述第一基准电压源电路的输出连接至所述运算放大器的反相输入端；并且，

在所述第一降压电压生成电路的校准之后，所述校准控制电路将所述共同节点连接至所述运算放大器的非反相输入端，并且将所述第二基准电压源电路的输出连接至所述运算放大器的反相输入端。

2.根据权利要求1所述的降压电源电路，其中，

所述第一基准电压源电路输出第一基准电压，并且

所述第二基准电压源电路输出具有比所述第一基准电压的变化大的变化的第二基准电压。

3.根据权利要求1所述的降压电源电路，还包括第二降压电压生成电路，该第二降压电压生成电路被配置为使用所述第一降压输出电压作为基准电压并从外部电源电压生成第二降压输出电压。

4.根据权利要求1所述的降压电源电路，其中，所述校准控制电路根据所述比较电路的结果选择开关，以使得所述共同节点电压与所述第二基准电压之间的差值变小。

5.根据权利要求2所述的降压电源电路，其中，所述校准控制电路根据所述比较电路的结果选择开关，以使得所述共同节点电压与所述第二基准电压之间的差值变小。

6.根据权利要求3所述的降压电源电路，其中，所述校准控制电路根据所述比较电路的结果选择开关，以使得所述共同节点电压与所述第二基准电压之间的差值变小。

7.根据权利要求1所述的降压电源电路，其中，所述校准控制电路被提供所述多个电阻器耦接节点之中的第三节点的电源电压。

8.根据权利要求2所述的降压电源电路，其中，所述校准控制电路被提供所述多个电阻器耦接节点之中的第三节点的电源电压。

9.根据权利要求3所述的降压电源电路，其中，所述校准控制电路被提供所述第二降压输出电压。

10.根据权利要求4所述的降压电源电路，其中，当具有所述比较电路的结果的测定信号从第一逻辑电平改变为第二逻辑电平时，所述校准控制电路输出第一控制信号；

所述降压电源电路还包括：第一切换电路，该第一切换电路响应于所述第一控制信号将所述运算放大器的反相输入端的连接从所述第一基准电压源电路切换至所述第二基准电压源电路；和

第二切换电路，该第二切换电路响应于所述第一控制信号将所述运算放大器的非反相输入端的连接从所述第二节点切换至所述共同节点。

11.根据权利要求5所述的降压电源电路，其中，所述第三节点是所述第一节点。

12.根据权利要求1所述的降压电源电路，其中，所述第一基准电压源电路被提供外部电源电压，并且在所述第一降压电压生成电路的校准完成之后，所述外部电源电压被断开。

Images