CN111290459A - 电压基准源电路 - Google Patents

Abstract

本发明公开了一种电压基准源电路，包括：第一基准源电路单元，用于产生一个第一参考电压；第二基准源电路单元，用于产生一个输出电压可调的第二参考电压；电压比较器，用于比较第一参考电压和第二参考电压的大小，第一基准源电路单元的输出端与电压比较器的正输入端相连，第二基准源电路单元的输出端与电压比较器的负输入端相连，控制电路单元，电压比较器的输出端与控制电路单元的输入端相连，控制电路单元的第一输出端与第一基准源电路单元的使能控制信号端相连，控制电路单元的第二输出端与第二基准源电路单元的输入控制信号端相连。通过上述设计，实现了一种低功耗高精度基准源电路。

Description

电压基准源电路

技术领域

本发明涉及集成电路技术领域，特别涉及一种电压基准源电路以及一种电压基准源电路的自调节方法。

背景技术

电压基准电路是所有电子系统中必不可少的一部分，在物联网和大多数无线通讯领域中，由于都是电池供电或者自供能，系统对于功耗的要求非常高，开发出低功耗的模块已经迫在眉睫。传统基准源电路使用双极性晶体管来提供基准电压，温度系数低，精度高，但是功耗高。近年来，为了降低功耗，多采用工作在亚阈值区的场效应管来替代双极性晶体管。而场效应管的阈值电压随工艺的影响较大，精度差，温度系数高。

因此，研制出一种低功耗高精度的电压基准电路具有重要意义。

发明内容

本公开实施例提供了一种电压基准源电路以及一种电压基准源电路的自调节方法。为了对披露的实施例的一些方面有一个基本的理解，下面给出了简单的概括。该概括部分不是泛泛评述，也不是要确定关键/重要组成元素或描绘这些实施例的保护范围。其唯一目的是用简单的形式呈现一些概念，以此作为后面的详细说明的序言。

在一些可选地实施例中，一种电压基准源电路，包括：

第一基准源电路单元，用于产生一个第一参考电压；

第二基准源电路单元，用于产生一个输出电压可调的第二参考电压；

电压比较器，用于比较第一参考电压和第二参考电压的大小，第一基准源电路单元的输出端与电压比较器的正输入端相连，第二基准源电路单元的输出端与电压比较器的负输入端相连；

控制电路单元，电压比较器的输出端与控制电路单元的输入端相连，控制电路单元的第一输出端与第一基准源电路单元的使能控制信号端相连，控制电路单元的第二输出端与第二基准源电路单元的输入控制信号端相连，所述控制电路单元根据所述电压比较器的输出来调节所述第二参考电压和第一基准源电路单元的使能信号。

进一步地，所述第一基准源电路单元，包括：

NMOS晶体管、第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管、第一电阻、第二电阻、第三电阻、第四电阻，第一双极结型晶体管、第二双极结型晶体管以及运算放大器。

进一步地，第一基准源电路单元的连接关系，包括：

NMOS晶体管的源极接电源电压VDD，NMOS晶体管的栅极接使能控制信号端，第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管的源极接NMOS晶体管的漏极，第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管的栅极全部接在运算放大器的输出端，第一PMOS晶体管的漏极、运算放大器的正输入端和第一电阻、第二电阻的一端接在一起，第一电阻的另一端接地，第二电阻的另一端接第二双极结型晶体管的发射极，第二双极结型晶体管的基极和集电极接地，第二PMOS晶体管的漏极、运算放大器的负输入端和第三电阻的一端、第一双极结型晶体管的发射极接在一起，第三电阻的另一端接地，第一双极结型晶体管的集电极和基极接地，第三PMOS晶体管的漏极和第四电阻的一端接到第一参考电压输出端，第四电阻的另一端接地。

进一步地，所述第二基准源电路单元，包括：

低阈值NMOS晶体管、中阈值NMOS晶体管、高阈值NMOS晶体管以及开关NMOS晶体管。

进一步地，第二基准源电路单元的连接关系，包括：

低阈值NMOS晶体管的漏极接电源电压VDD，低阈值NMOS晶体管的栅极接地，中阈值NMOS晶体管的栅极、漏极接低阈值NMOS晶体管的源极，高阈值NMOS晶体管的栅极接到中阈值NMOS晶体管的栅极，高阈值NMOS晶体管的漏极和中阈值NMOS晶体管的源极接第二参考电压的输出端，开关NMOS晶体管的漏极分别接高阈值NMOS晶体管的源极，开关NMOS晶体管的栅极分别接输入端，开关NMOS晶体管的源极接地。

在一些可选地实施例中，一种根据权利要求1-5任意一项所述的电压基准源电路的自调节方法，包括：

打开第一基准源电路；

电压比较器判断所述第一参考电压和所述第二参考电压的大小；

当所述第一参考电压与所述第二参考电压不相等时，调整所述第二参考电压，当所述第一参考电压与所述第二参考电压相等时，则关闭第一基准源电路；

当第一基准源电路的关闭时间达到预设时间后，重复执行上述步骤。

进一步地，还包括：

当第一参考电压大于第二参考电压的最大调节值时，第二参考电压调节到最大值；

当第一参考电压小于第二参考电压的最小调节值时，第二参考电压调节到最小值。本公开实施例提供的技术方案可以包括以下有益效果：

本发明结合第一基准源电路、第二基准源电路、比较器以及控制电路，实现了一种低功耗高精度基准源电路，与传统的电压基准源电路相比，本发明提供的电压基准源电路不仅具有较高的精度，而且功耗低。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本发明。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。

图1是根据一示例性实施例示出的一种电压基准源电路的示意图；

图2是根据一示例性实施例示出的一种第一基准源电路的示意图；

图3是根据一示例性实施例示出的一种第二基准源电路的示意图；

图4是根据一示例性实施例示出的一种逻辑控制时序图；

图5是根据一示例性实施例示出的一种逻辑控制时序图；

图6是根据一示例性实施例示出的一种电压基准源电路的自调节方法的流程示意图。

具体实施方式

为了能够更加详尽地了解本公开实施例的特点与技术内容，下面结合附图对本公开实施例的实现进行详细阐述，所附附图仅供参考说明之用，并非用来限定本公开实施例。在以下的技术描述中，为方便解释起见，通过多个细节以提供对所披露实施例的充分理解。然而，在没有这些细节的情况下，一个或一个以上实施例仍然可以实施。在其它情况下，为简化附图，熟知的结构和装置可以简化展示。

实施例一：

本公开实施例提供了一种电压基准源电路，图1是根据一示例性实施例示出的一种电压基准源电路的示意图。

如图1所示，一种电压基准源电路，包括：

第一基准源电路单元，用于产生一个温度系数低，精度高的第一参考电压V1；

第二基准源电路单元，用于产生一个输出电压可调的第二参考电压Vref；

电压比较器，用于比较第一参考电压V1和第二参考电压Vref的大小；

控制电路单元，用于根据电压比较器的输出来调节第二参考电压Vref和第一基准源电路单元的使能信号。

其中，第一基准源电路为一个高功耗高精度的基准源电路，第二基准源电路为一个低功耗低精度的基准源电路。

如图1所示，第一基准源电路单元的电压输出端与电压比较器的正输入端相连，第二基准源电路单元的输出端与电压比较器的负输入端相连，电压比较器的输出端与控制电路单元的dir输入端相连，控制电路单元的第一输出端switch与第一基准源电路单元的使能控制信号端en相连，控制电路单元的第二输出端s<7：0>,与第二基准源电路单元的输入控制信号端S7-S0相连。

通过上述设计，实现了一种低功耗高精度基准源电路，与传统的电压基准源电路相比，本发明提供的电压基准源电路不仅具有较高的精度，而且功耗低。

图2是根据一示例性实施例示出的一种第一基准源电路的示意图；

如图2所示，一种第一基准源电路，包括：

NMOS晶体管MN0、第一PMOS晶体管MP1、第二PMOS晶体管MP2、第三PMOS晶体管MP3、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4，第一双极结型晶体管Q1、第二双极结型晶体管Q2以及运算放大器。

进一步地，第一基准源电路单元的连接关系，包括：

NMOS晶体管MN0的源极接电源电压VDD，NMOS晶体管MN0的栅极接使能控制信号端en，第一PMOS晶体管MP1、第二PMOS晶体管MP2、第三PMOS晶体管MP3的源极接NMOS晶体管MN0的漏极，第一PMOS晶体管MP1、第二PMOS晶体管MP2、第三PMOS晶体管MP3的栅极全部接在运算放大器的输出端，第一PMOS晶体管的漏极、运算放大器的正输入端和第一电阻R1、第二电阻R2的一端接在一起，第一电阻R1的另一端接地，第二电阻R2的另一端接第二双极结型晶体管Q2的发射极，第二双极结型晶体管Q2的基极和集电极接地，第二PMOS晶体管MP2的漏极、运算放大器的负输入端和第三电阻R3的一端、第一双极结型晶体管Q1的发射极接在一起，第三电阻R3的另一端接地，第一双极结型晶体管Q1的集电极和基极接地，第三PMOS晶体管MP3的漏极和第四电阻R4的一端接到第一参考电压V1输出端，第四电阻R4的另一端接地。

图3是根据一示例性实施例示出的一种第二基准源电路的示意图；

如图3所示，一种第二基准源电路，包括：

低阈值NMOS晶体管MN1、中阈值NMOS晶体管MN2、高阈值NMOS晶体管MN3-MN10,以及开关NMOS晶体管MS0-MS7。

进一步地，第二基准源电路单元的连接关系，包括：

低阈值NMOS晶体管MN1的漏极接电源电压VDD，低阈值NMOS晶体管MN1的栅极接地，中阈值NMOS晶体管MN2的栅极、漏极接低阈值NMOS晶体管MN1的源极，高阈值NMOS晶体管MN3-MN10的栅极接到中阈值NMOS晶体管MN2的栅极，高阈值NMOS晶体管MN3-MN10的漏极和中阈值NMOS晶体管MN2的源极接第二参考电压Vref的输出端，开关NMOS晶体管MS0-MS7的漏极分别接高阈值NMOS晶体管MN3-MN10的源极，开关NMOS晶体管MS0-MS7的栅极分别接输入端S7-S0，开关NMOS晶体管MS0-MS7的源极接地。

通过上述设计，得到第一基准源电路和第二基准源电路，采用第一基准源电路和低功耗低精度输出电压可调的第二基准源电路，结合控制电路，实现了低功耗高精度基准源电路。

图4是根据一示例性实施例示出的一种逻辑控制时序图；

如图4所示，虚线表示第一参考电压V1，实线表示第二参考电压Vref，第一参考电压V1在第二参考电压Vref的可调范围之内，因此，图5表示第一参考电压V1在第二参考电压Vref的可调范围之内的逻辑控制时序图，当第二参考电压Vref大于第一参考电压V1时，电压比较器输出0，控制电路的S<7:0>输出端减1；当第二参考电压Vref小于第一参考电压V1时，电压比较器输出1，控制电路的S<7:0>输出端加1；当第二参考电压Vref接近第一参考电压V1的时候，第二参考电压Vref会在第一参考电压V1附近上下波动，进而导致电压比较器的输出在0和1之间跳动，当电压比较器的输出端dir出现第二个上升沿的时候，即第二参考电压Vref在第一参考电压V1附近波动两次的时候，将控制电路的输出端switch置为0，即关闭第一基准源电路。

图5是根据一示例性实施例示出的一种逻辑控制时序图。

如图5所示，虚线表示第一参考电压V1，实线表示第二参考电压Vref，第一参考电压V1大于第二参考电压Vref的可调整的最大值，即第一参考电压V1不在第二参考电压Vref的可调整范围内，图6表示第一参考电压V1不在第二参考电压Vref的可调整范围内的逻辑控制时序图，当第二参考电压Vref小于第一参考电压V1时，即第一参考电压V1和第二参考电压Vref通过电压比较器后的输出dir为1时，控制电路的输出端S<7:0>加一，由于第一参考电压V1大于第二参考电压Vref的调节最大值，第二参考电压Vref无论如何都调节不到第一参考电压V1的值，这种情况下，保持第二参考电压Vref的最大值即可，第一参考电压V1小于第二参考电压Vref的最小值的控制电路调整时序图与此类似，通过控制控制电路的输出端S<7:0>，将第二参考电压Vref保持在最小值即可。

实施例二：

本公开实施例提供了一种电压基准源电路的自调节方法。

图6是根据一示例性实施例示出的一种电压基准源电路的自调节方法的流程示意图；

如图6所示，一种电压基准源电路的自调节方法，包括：

S601打开第一基准源电路；

打开第一基准源电路后，第一基准源电路输出第一参考电压，同时第二基准源电路输出第二参考电压。

S602判断第一参考电压是否等于第二参考电压，当第一参考电压等于第二参考电压时，执行步骤S604，关闭第一基准源电路，当第一参考电压不等于第二参考电压时，执行步骤S603，调整第二参考电压；

电压比较器接收第一参考电压和第二参考电压，并比较第一参考电压和第二参考电压的大小，当第一参考电压等于第二参考电压时，通过控制电路的输出端switch置为0，即关闭第一基准源电路。

S603调整第二参考电压；

当第一参考电压不等于第二参考电压时，调整第二参考电压，使其相等。

S604关闭第一基准源电路；

S605等待关闭时间达到预设周期时，重复执行步骤S601打开第一基准源电路。

进一步地，还包括：

当第一参考电压大于第二参考电压的最大调节值时，第二参考电压调节到最大值；

当第一参考电压小于第二参考电压的最小调节值时，第二参考电压调节到最小值。

以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (7)

1.一种电压基准源电路，其特征在于，包括：

第一基准源电路单元，用于产生一个第一参考电压；

第二基准源电路单元，用于产生一个输出电压可调的第二参考电压；

电压比较器，用于比较第一参考电压和第二参考电压的大小，第一基准源电路单元的输出端与电压比较器的正输入端相连，第二基准源电路单元的输出端与电压比较器的负输入端相连；

控制电路单元，电压比较器的输出端与控制电路单元的输入端相连，控制电路单元的第一输出端与第一基准源电路单元的使能控制信号端相连，控制电路单元的第二输出端与第二基准源电路单元的输入控制信号端相连，所述控制电路单元根据所述电压比较器的输出来调节所述第二参考电压和第一基准源电路单元的使能信号。

2.根据权利要求1所述的方法，其特征在于，所述第一基准源电路单元，包括：

NMOS晶体管、第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管、第一电阻、第二电阻、第三电阻、第四电阻，第一双极结型晶体管、第二双极结型晶体管以及运算放大器。

3.根据权利要求2所述的方法，其特征在于，第一基准源电路单元的连接关系，包括：

NMOS晶体管的源极接电源电压VDD，NMOS晶体管的栅极接使能控制信号端，第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管的源极接NMOS晶体管的漏极，第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管的栅极全部接在运算放大器的输出端，第一PMOS晶体管的漏极、运算放大器的正输入端和第一电阻、第二电阻的一端接在一起，第一电阻的另一端接地，第二电阻的另一端接第二双极结型晶体管的发射极，第二双极结型晶体管的基极和集电极接地，第二PMOS晶体管的漏极、运算放大器的负输入端和第三电阻的一端、第一双极结型晶体管的发射极接在一起，第三电阻的另一端接地，第一双极结型晶体管的集电极和基极接地，第三PMOS晶体管的漏极和第四电阻的一端接到第一参考电压输出端，第四电阻的另一端接地。

4.根据权利要求1所述的方法，其特征在于，所述第二基准源电路单元，包括：

低阈值NMOS晶体管、中阈值NMOS晶体管、高阈值NMOS晶体管以及开关NMOS晶体管。

5.根据权利要求4所述的方法，其特征在于，第二基准源电路单元的连接关系，包括：

低阈值NMOS晶体管的漏极接电源电压VDD，低阈值NMOS晶体管的栅极接地，中阈值NMOS晶体管的栅极、漏极接低阈值NMOS晶体管的源极，高阈值NMOS晶体管的栅极接到中阈值NMOS晶体管的栅极，高阈值NMOS晶体管的漏极和中阈值NMOS晶体管的源极接第二参考电压的输出端，开关NMOS晶体管的漏极分别接高阈值NMOS晶体管的源极，开关NMOS晶体管的栅极分别接输入端，开关NMOS晶体管的源极接地。

6.一种根据权利要求1-5任意一项所述的电压基准源电路的自调节方法，其特征在于，包括：

打开第一基准源电路；

电压比较器判断所述第一参考电压和所述第二参考电压的大小；

当所述第一参考电压与所述第二参考电压不相等时，调整所述第二参考电压，当所述第一参考电压与所述第二参考电压相等时，则关闭第一基准源电路；

当第一基准源电路的关闭时间达到预设时间后，重复执行上述步骤。

7.根据权利要求6所述的方法，其特征在于，还包括：

当第一参考电压大于第二参考电压的最大调节值时，第二参考电压调节到最大值；

当第一参考电压小于第二参考电压的最小调节值时，第二参考电压调节到最小值。

Images