CN115913195A - 一种低功耗上、下电复位装置 - Google Patents

一种低功耗上、下电复位装置 Download PDF

Info

Publication number
CN115913195A
CN115913195A CN202211631116.6A CN202211631116A CN115913195A CN 115913195 A CN115913195 A CN 115913195A CN 202211631116 A CN202211631116 A CN 202211631116A CN 115913195 A CN115913195 A CN 115913195A
Authority
CN
China
Prior art keywords
power
tube
circuit
electrically connected
nmso
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211631116.6A
Other languages
English (en)
Inventor
李春生
周玉洁
王大永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Aisinochip Electronic Technology Co ltd
Original Assignee
Shanghai Aisinochip Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Aisinochip Electronic Technology Co ltd filed Critical Shanghai Aisinochip Electronic Technology Co ltd
Priority to CN202211631116.6A priority Critical patent/CN115913195A/zh
Publication of CN115913195A publication Critical patent/CN115913195A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Electronic Switches (AREA)

Abstract

本发明公开了一种低功耗上、下电复位装置，包括：偏置电路、迟滞比较器和输出电路；偏置电路的输入端与外部的启动电路电连接，偏置电路输出端与迟滞比较器的一端电连接，用于受控于外部的启动电路接收外部的上电电源的电信号，并产生正温度电压VPTAT和负温度电压VCTAT；迟滞比较器用于接收正温度电压VPTAT和负温度电压VCTAT，生成上电复位信号和下电复位信号；输出电路用于接收上电复位信号和下电复位信号经延时、整形后输出。本发明利用正温度特性电压和负温度特性电压比较，产生随温度无关的上电和下电复位信号，不受温度影响，不易产生复位阈值偏差，抗干扰性能高。同时，通过减小偏置电流，得到低功耗复位电路，降低整体的功耗，降低使用成本。

Description

一种低功耗上、下电复位装置
技术领域
本发明属于集成电路技术领域，尤其涉及一种低功耗上、下电复位装置。
背景技术
在集成电路领域，需要持续监控电源电压，当电源电压超过一定阈值，给出上电信号，反之，当电源电压低于一定阈值，给出下电信号。
在电池供电系统，降低电路功耗尤为重要，复位电路作为持续工作的电路，需要尽可能降低其功耗，同时，复位电路阈值随温度变化要小。
现有技术中的复位电路通常由分压单元、电压检测单元和输出整形单元组成，如说明书附图图1所示，分压单元由电阻R1和R2组成，电压检测单元由PM1和NM1组成。该复位电路工作原理：VCC刚开始上电时，v1电压比较低，并且低于反相器INV1的翻转阈值，那么v2是高电平，经过反相器INV2，输出复位信号RST_B为低电平。随着VCC电压升高，v1高于INV1的翻转阈值，v2为低电平，经过反相器INV2，输出复位信号RST_B为高电平。
然而，上述现有技术中复位电路的功耗受电阻值大小限制，功耗通常比较高，而且INV1翻转阈值容易受到温度和工艺的影响，造成复位阈值偏差。因此，低功耗集成电路应用中，无法使用图1的复位电路。需要设计一种新型复位电路，产生不随温度变化的复位信号。
发明内容
本发明的技术目的是提供一种低功耗上、下电复位装置，以解决功耗高、容易产生复位阈值偏差的技术问题。
为解决上述问题，本发明的技术方案为：
一种低功耗上、下电复位装置，包括：
偏置电路、迟滞比较器和输出电路；
偏置电路的输入端与外部的启动电路电连接，偏置电路输出端与迟滞比较器的一端电连接，用于受控于外部的启动电路接收外部的上电电源的电信号，并产生正温度电压VPTAT和负温度电压VCTAT；
迟滞比较器用于接收正温度电压VPTAT和负温度电压VCTAT，生成上电复位信号和下电复位信号；
输出电路用于接收上电复位信号和下电复位信号经延时、整形后输出。
具体地，偏置电路包括第一PMOS管、第二PMOS管、第三PMOS管、第一NMSO管、第二NMSO管、第三NMSO管和电阻；
第一PMOS管、第二PMOS管与第三PMOS管并联设置，构成PMOS管组；
第一NMSO管、第二NMSO管与第三NMSO管并联设置，构成NMOS管组；
电阻分别与PMOS管组和NMOS管组并联设置，用于降低偏置电路功耗。
其中，第一PMOS管、第二PMOS管与第三PMOS管的漏极均与外部的上电电源电连接；
第一PMOS管的源极与外部的启动电路电连接，第一PMOS管的栅极与第二PMOS管的栅极电连接；
第二PMOS管的栅极和源极均与迟滞比较器的第一输入端电连接；
第三PMOS管的栅极与第一输入端电连接，第三PMOS管的源极与迟滞比较器的第二输入端电连接。
具体地，第一NMSO管、第二NMSO管和第三NMSO管的源极均接地，其中，第二NMSO管的源极经电阻接地；
第一NMSO管的漏极和栅极均与外部的启动电路电连接，且与第二NMSO管的栅极电连接，第二NMSO管的漏极与第一输入端电连接；
第三NMSO管的漏极和栅极均与第二输入端电连接。
具体地，偏置电路所产生的电流I的计算公式为
I＝ΔVGS/R
其中，ΔVGS为正温度特性，R为电阻的阻值，电流I为PTAT特性的电流。
具体地，正温度电压VPTAT的计算公式为
Figure BDA0004005809650000021
负温度电压VCTAT的计算公式为
Figure BDA0004005809650000031
其中，VTHP3为负温度特性，I为正温度特性，u为负温度特性，
Figure BDA0004005809650000032
为第三PMOS管的参数，
Figure BDA0004005809650000033
为第三NMOS管的参数。
其中，输出电路包括依次电连接的延迟子电路和输出整形单元；
延迟子电路用于接收上电复位信号和下电复位信号加以延时；
输出整形单元用于对延时后的上电复位信号和下电复位信号整形后输出。
本发明由于采用以上技术方案，使其与现有技术相比具有以下的优点和积极效果：
本发明利用正温度特性电压和负温度特性电压比较，产生随温度无关的上电和下电复位信号，不受温度影响，不易产生复位阈值偏差，抗干扰性能高。同时，通过减小偏置电流，得到低功耗复位电路，降低整体的功耗，降低使用成本。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。
图1为传统复位电路；
图2为本发明的一种实施例的低功耗上、下电复位装置。
附图标记说明
100：偏置电路；101：迟滞比较器；102：延迟子电路；103：输出整形单元；P1：第一PMOS管；P2：第二PMOS管；P3：第三PMOS管；N1：第一NMOS管；N2：第二NMOS管；N3：第三NMOS管；R：电阻。
具体实施方式
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对照附图说明本发明的具体实施方式。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，并获得其他的实施方式。
为使图面简洁，各图中只示意性地表示出了与本发明相关的部分，它们并不代表其作为产品的实际结构。另外，以使图面简洁便于理解，在有些图中具有相同结构或功能的部件，仅示意性地绘示了其中的一个，或仅标出了其中的一个。在本文中，“一个”不仅表示“仅此一个”，也可以表示“多于一个”的情形。
以下结合附图和具体实施例对本发明提出的一种低功耗上、下电复位装置作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。
实施例
参看图2，本实施例提供了一种低功耗上、下电复位装置，自左向右依次为偏置电路100、迟滞比较器101和输出电路。本实施例主要通过减小偏置电路100功耗从而有效地减小本实施例的整体功耗，迟滞比较器101的偏置电流来自偏置电路100，偏置电路100可以抵消复位电压随温度变化，经过输出电路得到上电、下电复位信号。
偏置电路100的输入端与外部的启动电路电连接，偏置电路100输出端与迟滞比较器101的输入端电连接。偏置电路100受控于外部的启动电路接收外部的上电电源VCC的电信号，从而生成正温度电压VPTAT和负温度电压VCTAT。具体地，偏置电路100包括PMOS管组、NMOS管组和电阻R，PMOS管组又包括并联设置的第一PMOS管P1、第二PMOS管P2和第三PMOS管P3，NMOS管组同样包括并联设置的第一NMOS管N1、第二NMOS管N2与第三NMOS管N3。如图2所示，电阻R还分别与PMOS管组和NMOS管组并联设置，可通过增大电阻R的阻值，降低偏置电路100功耗。
其原理如下，具体地，偏置电路100所产生的电流I的计算公式为
I＝ΔVGS/R
其中，ΔVGS为正温度特性，ΔVGS＝VGSn1-VGSn2，VGSn1为第一NMOS管N1的栅极电压，VGSn2为第二NMOS管N2的栅极电压，R为电阻R的阻值，电流I为PTAT特性的电流。
参看图2，在本实施例中，PMOS管组中的第一PMOS管P1、第二PMOS管P2与第三PMOS管P3的漏极均与上电电源电连接，NMOS管组中的第一NMOS管N1、第二NMOS管N2和第三NMOS管N3的源极均接地。此外，自左向右看，启动电路接入偏置电路100后分为两路，其中一路与第一PMOS管P1的源极电连接，另一路则分别与第一NMOS管N1的漏极和栅极电连接。第一PMOS管P1的栅极与第二PMOS管P2的栅极电连接，第二PMOS管P2的栅极和源极连接在一起，且共同与迟滞比较器101的第一输入端电连接。第三PMOS管P3的栅极同样与第一输入端电连接，第三PMOS管P3的源极与迟滞比较器101的第二输入端电连接。另外，启动电路还与第二NMOS管N2的栅极电连接，第二NMOS管N2的漏极与第一输入端电连接，第二NMOS管N2的源极经电阻R接地。第三NMOS管N3的漏极和栅极则均与第二输入端电连接。
在本实施例中，正温度电压VPTAT通过第二PMOS产生，正温度电压VPTAT的计算公式为
Figure BDA0004005809650000051
其中，VTHP3为负温度特性,表示第三PMOS管P3的阈值电压，I为正温度特性，表示PTAT特性的电流，u为负温度特性，表示迁移率，
Figure BDA0004005809650000052
为第三PMOS管P3的参数。由公式可知，VPTAT随VCC呈一次线性关系。
同时，负温度电压VCTAT的计算公式为
Figure BDA0004005809650000053
其中，VTHP3为负温度特性，I为正温度特性，u为负温度特性，
Figure BDA0004005809650000054
为第三NMOS管N3的参数。
后续地，由迟滞比较器101分别接收正温度电压VPTAT和负温度电压VCTAT，通过比较基准电压和采样电压，抵消复位电压随温度变化，进而生成上电复位信号和下电复位信号。再经延迟子电路102和输出整形单元103加以延时和信号整形后输出。
根据上述公式可知，本实施例中，由于VPTAT随VCC是一次线性关系，上电过程，VPTAT随VCC升高而增加，而VCTAT是固定电压，因此，VPTAT和VCTAT在VCC上电过程会有交点，通过迟滞比较器101得到上电复位信号。反之，VCC下电产生下电复位信号。
上面结合附图对本发明的实施方式作了详细说明，但是本发明并不限于上述实施方式。即使对本发明作出各种变化，倘若这些变化属于本发明权利要求及其等同技术的范围之内，则仍落入在本发明的保护范围之中。

Claims (7)

1.一种低功耗上、下电复位装置，其特征在于，包括：
偏置电路、迟滞比较器和输出电路；
所述偏置电路的输入端与外部的启动电路电连接，所述偏置电路输出端与所述迟滞比较器的一端电连接，用于受控于外部的启动电路接收外部的上电电源的电信号，并产生正温度电压VPTAT和负温度电压VCTAT；
所述迟滞比较器用于接收所述正温度电压VPTAT和所述负温度电压VCTAT，生成上电复位信号和下电复位信号；
所述输出电路用于接收所述上电复位信号和所述下电复位信号经延时、整形后输出。
2.根据权利要求1所述的低功耗上、下电复位装置，其特征在于，所述偏置电路包括第一PMOS管、第二PMOS管、第三PMOS管、第一NMSO管、第二NMSO管、第三NMSO管和电阻；
所述第一PMOS管、所述第二PMOS管与所述第三PMOS管并联设置，构成PMOS管组；
所述第一NMSO管、所述第二NMSO管与所述第三NMSO管并联设置，构成NMOS管组；
所述电阻分别与所述PMOS管组和所述NMOS管组并联设置，用于降低所述偏置电路功耗。
3.根据权利要求1所述的低功耗上、下电复位装置，其特征在于，
所述第一PMOS管、所述第二PMOS管与所述第三PMOS管的漏极均与外部的上电电源电连接；
所述第一PMOS管的源极与外部的启动电路电连接，所述第一PMOS管的栅极与所述第二PMOS管的栅极电连接；
所述第二PMOS管的栅极和源极均与所述迟滞比较器的第一输入端电连接；
所述第三PMOS管的栅极与所述第一输入端电连接，所述第三PMOS管的源极与所述迟滞比较器的第二输入端电连接。
4.根据权利要求3所述的低功耗上、下电复位装置，其特征在于，所述第一NMSO管、所述第二NMSO管和所述第三NMSO管的源极均接地，其中，所述第二NMSO管的源极经所述电阻接地；
所述第一NMSO管的漏极和栅极均与外部的启动电路电连接，且与所述第二NMSO管的栅极电连接，所述第二NMSO管的漏极与所述第一输入端电连接；
所述第三NMSO管的漏极和栅极均与所述第二输入端电连接。
5.根据权利要求4任意一项所述的低功耗上、下电复位装置，其特征在于，
所述偏置电路所产生的电流I的计算公式为
I＝ΔVGS/R
其中，ΔVGS为正温度特性，R为所述电阻的阻值，电流I为PTAT特性的电流。
6.根据权利要求5所述的低功耗上、下电复位装置，其特征在于，所述正温度电压VPTAT的计算公式为
Figure FDA0004005809640000021
所述负温度电压VCTAT的计算公式为
Figure FDA0004005809640000022
其中，VTHP3为负温度特性，I为正温度特性，u为负温度特性，
Figure FDA0004005809640000023
为所述第三PMOS管的参数，
Figure FDA0004005809640000024
为所述第三NMOS管的参数。
7.根据权利要求1所述的低功耗上、下电复位装置，其特征在于，所述输出电路包括依次电连接的延迟子电路和输出整形单元；
所述延迟子电路用于接收所述上电复位信号和所述下电复位信号加以延时；
所述输出整形单元用于对延时后的所述上电复位信号和所述下电复位信号整形后输出。
CN202211631116.6A 2022-12-19 2022-12-19 一种低功耗上、下电复位装置 Pending CN115913195A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211631116.6A CN115913195A (zh) 2022-12-19 2022-12-19 一种低功耗上、下电复位装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211631116.6A CN115913195A (zh) 2022-12-19 2022-12-19 一种低功耗上、下电复位装置

Publications (1)

Publication Number Publication Date
CN115913195A true CN115913195A (zh) 2023-04-04

Family

ID=86483196

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211631116.6A Pending CN115913195A (zh) 2022-12-19 2022-12-19 一种低功耗上、下电复位装置

Country Status (1)

Country Link
CN (1) CN115913195A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116346103A (zh) * 2023-05-23 2023-06-27 成都市易冲半导体有限公司 检测电源信号的复位电路及电路复位系统

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116346103A (zh) * 2023-05-23 2023-06-27 成都市易冲半导体有限公司 检测电源信号的复位电路及电路复位系统

Similar Documents

Publication Publication Date Title
CN104113211B (zh) 一种应用于能量获取系统的低功耗迟滞电压检测电路
CN109470911B (zh) 低功耗电压检测电路
EP3462274B1 (en) Semiconductor devices for sensing voltages
CN110837267B (zh) 一种高可靠性上电复位电路
CN112527042A (zh) 衬底偏压产生电路
CN111443753B (zh) 一种带软启动的耗尽管基准电路
CN115913195A (zh) 一种低功耗上、下电复位装置
CN106961266B (zh) 电源开启重置电路
CN216721293U (zh) 上电复位电路及集成电路
TW201409216A (zh) 電源啟動重置電路
CN117650483B (zh) 一种高边开关的过温检测电路和开关电源
CN114356017B (zh) Ldo模块及其电压产生电路
CN111277249A (zh) 一种低功耗张驰振荡器电路
CN112798919B (zh) 基于fgd nmos管的电源低电压监测电路
CN116054797A (zh) 一种带电压回差的低功耗复位电路
CN111141948B (zh) 一种掉电检测电路
CN114430266A (zh) 一种防止电源电压影响关断时延的电路
CN107196606B (zh) 一种振荡器
CN114942346A (zh) 供应电压检测电路与使用其的电路系统
CN210201804U (zh) 一种上电复位电路
CN112650351A (zh) 一种亚阈值电压基准电路
CN221174790U (zh) 电源电压检测电路、供电装置以及电子设备
CN111193475A (zh) 一种高精度低功耗的振荡器
CN110545096A (zh) 一种快速启动电路
CN116722853B (zh) 一种适用于低电压低功耗应用下的上电复位电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination