JP3543493B2 - 電子回路の動作特性補正装置 - Google Patents
電子回路の動作特性補正装置 Download PDFInfo
- Publication number
- JP3543493B2 JP3543493B2 JP14618796A JP14618796A JP3543493B2 JP 3543493 B2 JP3543493 B2 JP 3543493B2 JP 14618796 A JP14618796 A JP 14618796A JP 14618796 A JP14618796 A JP 14618796A JP 3543493 B2 JP3543493 B2 JP 3543493B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- electronic circuit
- power supply
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/44—Modifications of instruments for temperature compensation
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Logic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電子回路を構成する回路素子のばらつきの影響を受けることなく、電子回路を常に所定の動作特性にて動作させることのできる電子回路の動作特性補正装置に関する。
【０００２】
【従来の技術】
従来より、例えば、入力信号を所定の増幅率にて増幅する増幅回路や、入力電圧を所定電圧に変換して出力する定電圧回路等、種々の電子回路が知られているが、こうした電子回路では、回路素子のばらつきにより動作特性がばらついてしまうといったことがある。
【０００３】
このため従来では、こうした回路素子のばらつきによる電子回路の動作特性のばらつきを補正するために、電子回路の製造後に、所定の検査工程にて動作特性をチェックし、所望の動作特性が得られない場合には、予め電子回路に設けておいた可変抵抗器等の調整用回路素子の回路定数を調整することにより、電子回路の動作特性を所定特性に調整するようにしていた。
【０００４】
【発明が解決しようとする課題】
しかし、最近では、電子回路の小型化のために、電子回路を集積化して、１チップの集積回路（ＩＣ）として製造・出荷することが多く、このような集積回路において上記のような調整作業を行うのは極めて面倒であった。
【０００５】
例えば、マイクロコンピュータ等の電子装置に電源供給を行う電源回路を集積回路にて構成する場合、その電源回路にて生成される電源電圧のばらつきを防止するために、従来では、電源回路を組み込んだＩＣ基板の製造後、これを樹脂モールドしてチップ部品とする前に、電源回路を動作させてその出力電圧を検出し、その検出電圧が所定範囲内に入るように、電源回路を構成する抵抗器等の回路素子の特性を、レーザトリミング，ヒューズトリミング等の手法で調整するようにしていた。しかし、このような調整作業は非常に煩わしく、また調整作業を間違うと、樹脂モールド後の出荷前の検査工程で不良品となり、たとえ電源回路自体は正常動作していても廃棄しなければならないため、歩留まりも悪いといった問題があった。
【０００６】
また、こうした電源回路等の電子回路は、それを構成する回路素子の温度特性の影響を受けることから、上記のような調整作業によって電子回路の動作特性を調整しても、使用温度が変化すると良好な動作特性が得られなくなることもあった。
【０００７】
本発明は、こうした問題に鑑みなされたものであり、ＩＣ内に組み込まれる電子回路の動作特性を、面倒な調整作業を行うことなく所定特性に設定可能な電子回路の動作特性補正装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
かかる目的を達成するためになされた請求項１に記載の電子回路の動作特性補正装置においては、集積回路（ＩＣ）内に電子回路の動作特性を調整可能な調整回路が組み込まれ、電子回路の動作時には、制御手段が、記憶手段から、電子回路の動作特性を所定特性にするために予め設定された調整回路の駆動データを読み出し、その読み出した駆動データに応じて調整回路を駆動することにより、電子回路の動作特性を所定特性に制御する。
【０００９】
このため、本発明の電子回路の動作特性補正装置によれば、例えば、集積回路製造後の検査工程時等に、電子回路の動作特性が所定特性になるように調整回路を駆動して、そのときの駆動データを記憶手段に格納しておけば、その後電子回路が動作する度に、その動作特性が所定特性となるように制御されることになる。
【００１０】
従って、従来のように、電子回路の動作特性の検査工程時に、その動作特性が所定特性となるように、電子回路を構成する回路素子の特性を、レーザトリミング等にて調整する必要はなく、電子回路の動作特性調整のための調整作業を簡単にすることができる。また記憶手段に記憶した駆動データが誤っていても、例えばＩＣの出荷前の検査工程等で電子回路の動作を確認し、駆動データの誤りがあれば、記憶手段に格納した駆動データを書き換えるようにすれば、正常動作し得るＩＣを出荷でき、ＩＣ製造時の歩留まりを向上することができる。
また、本発明の電子回路の動作特性補正装置は、電子回路の温度を検出する温度センサを備え、制御手段が、その温度センサにより検出された温度と、記憶手段に記憶された駆動データ設定時の温度データとに基づき、調整回路の駆動データを補正し、その補正後の駆動データにより調整回路を駆動することにより、電子回路の動作特性の温度ドリフトを防止するようにされている。
このため、本発明によれば、電子回路を構成する回路素子のばらつきによって生じる電子回路の動作特性のばらつきを補正できるだけでなく、電子回路の動作温度の変化によって生じる電子回路の動作特性の温度ドリフトを防止でき、電子回路の動作特性をより良好に安定化させることができる。またこのように本発明によれば電子回路の温度ドリフトを防止できるため、自動車に搭載された電子回路等、動作温度が周囲環境に応じて大きく変化する電子回路に適用すれば、その効果をより発揮できることになる。
ところで、温度センサにて検出された温度によって駆動データを補正する場合、駆動データ設定時の温度が一定であれば、温度センサからの検出信号だけを用いて、駆動データを、そのときの電子回路の温度に対応した値に補正することができるが、駆動データ設定時の温度が異なる場合には、駆動データを電子回路の温度に対応して補正することができなくなる。これは、駆動データを温度補正するには、その設定時の温度からの温度変化量を知る必要があるためである。
しかし、本発明では、記憶手段に、駆動データに加えて、駆動データ設定時に温度センサにて検出された温度データを記憶しておき、制御手段において、駆動データを温度補正する際には、温度センサにて検出された現在の温度と、記憶手段に記憶された駆動データ設定時の温度データとに基づき、駆動データを補正するようにしているので、駆動データ設定時の温度が異なる場合であっても、駆動データを電子回路の温度に対応して補正することができる。
【００１１】
次に、請求項２に記載の電子回路の動作特性補正装置は、異なるしきい値電圧差を用いた演算増幅器と、抵抗分圧回路と、抵抗分圧回路の両端に直流電源電圧を印加する電圧印加用スイッチング素子とを備え、演算増幅器にて、抵抗分圧回路の分圧点電圧が演算増幅器のしきい値電圧差となるようにスイッチング素子を制御することにより、抵抗分圧回路の両端に、しきい値電圧差を抵抗分圧回路の分圧比に応じた増幅率にて増幅した直流定電圧を発生させる、定電圧回路の出力電圧を所定電圧に調整するための装置であり、調整回路は、定電圧回路において増幅率を決定する抵抗分圧回路の分圧点を切り換える複数のスイッチング素子からなり、制御手段は、複数のスイッチング素子のうちの一つを記憶手段に記憶された駆動データに従いオンして、抵抗分圧回路の分圧比を設定することにより、定電圧回路が発生する直流定電圧を所定電圧に制御する。
【００１２】
即ち、定電圧回路は、一般に、マイクロコンピュータ等の電子装置に電源供給を行う電源回路として使用されるが、その出力電圧が回路素子のばらつき等によって変動すると、電源供給を受ける電子装置の動作がばらついてしまうことから、常に一定電圧を生成できるようにする必要がある。
【００１３】
一方、定電圧回路をＣＰＵ等と共に集積回路にて構成する場合、集積回路は、製造のし易さ等からＭＯＳ型ＩＣとされることが考えられ、この場合の定電圧回路には、反転入力端子及び非反転入力端子にしきい値電圧の異なるＭＯＳ型ＦＥＴを接続した演算増幅器（オペアンプ）を利用し、このしきい値電圧の差電圧を基準電圧として定電圧を生成する定電圧回路を利用することが考えられる。
【００１４】
しかし、この定電圧回路のように、演算増幅器の各入力部のしきい値電圧の差電圧を、抵抗分圧回路の分圧比に応じて増幅することにより、定電圧を生成する場合、演算増幅器における各入力部のしきい値電圧の差電圧にばらつきがあると、生成した定電圧には、その差電圧のばらつきを抵抗分圧回路の分圧比にて増幅した大きなばらつきが生じることになる。
【００１５】
そこで、本発明では、このような定電圧回路において、演算増幅器のしきい値電圧がばらついても、生成した直流定電圧は常に所定電圧となるように、定電圧回路において増幅率を決定する抵抗分圧回路の分圧点を切り換えるようにしているのである。
【００１６】
従って、本発明によれば、簡単な調整作業にて、集積回路にて構成される定電圧回路の出力電圧を一定電圧に制御することが可能になり、この定電圧回路から電源供給を受けるマイクロコンピュータ等の電子装置を一定電圧にて動作させることができ、その動作精度を向上できる。
【００１７】
なお、このように定電圧回路を集積回路にて構成する場合、その集積回路内にＣＰＵ等からなる制御回路を一緒に組み込めば、電源回路を内蔵した１チップの電子制御装置を構成することもでき、しかも本発明によれば、定電圧回路からの出力電圧を簡単な調整作業で一定にすることができるので、常に安定して動作可能な電子制御装置を提供できる。
【００１８】
またこのように、定電圧回路と、定電圧回路から電源供給を受けて動作する制御回路とを集積回路内に組み込んだ場合であっても、定電圧回路を単体で集積回路にて構成した場合であっても、請求項３に記載のように、直流定電圧の出力及び調整回路駆動用の端子を設けておけば、集積回路を樹脂等でモールドしてチップ部品として形成した後でも、直流定電圧をモニタしながら電圧調整を行うことができるようになる。またこの場合、定電圧回路と定電圧回路から電源供給を受ける制御回路とを一緒に組み込んだ集積回路であっても、直流定電圧出力用の端子を利用すれば、必要に応じて外部装置に電源供給を行うことができるようになる。
【００２１】
また次に請求項４に記載の電子回路の動作特性補正装置においては、温度補償のために使用される温度センサが、ゲート・ドレイン間を接続した複数のＭＯＳ型ＦＥＴのドレインとソースとを順に接続することにより構成されたＭＯＳ型ＦＥＴの直列回路を備え、この直列回路に電流制限用の回路素子を介して直流電流を印加することにより、直列回路の両端に各ＭＯＳ型ＦＥＴのしきい値電圧を加算した電圧を発生させ、この電圧を電子回路の温度を表す検出信号として出力するように構成される。
【００２２】
このため、本発明によれば、サーミスタ等のセンサ素子を使用することなく温度センサを構成でき、電子回路と共に集積回路内に組み込むことも容易である。また特に本発明では、温度センサをＭＯＳ型ＦＥＴにて構成していることから、請求項２に記載のような定電圧回路を組み込んだＭＯＳ型ＩＣに適用する際には、そのＩＣ基板上に温度センサを形成でき、極めて有利である。
【００２５】
一方、請求項５に記載の電子回路の動作特性補正装置は、請求項１〜請求項４に記載の装置に、動作モード切換手段，動作特性変更手段及びデータ格納手段を設けたものであり、外部から動作モードの切換指令を入力すれば、動作モード切換手段が、当該装置の動作モードを、制御手段が調整回路を駆動して電子回路の動作特性を所定特性に制御する通常モードから、駆動データを記憶手段に書き込む調整モードに切り換える。
【００２６】
そして、動作モード切換手段が装置の動作モードを調整モードに切り換えると、動作特性変更手段が、調整回路を所定の調整用データにて駆動して電子回路の動作特性を変化させ、更に、この状態で駆動データの記憶指令を入力すれば、データ格納手段が、そのとき動作特性変更手段が調整回路の駆動に使用している調整用データを駆動データとして記憶手段に格納すると共に、温度センサからの検出信号を温度データとして記憶手段に格納する。
【００２７】
従って、本発明によれば、駆動データ及びその駆動データ設定時の温度データを記憶手段に記憶させる設定作業を極めて簡単に行なうことができるようになる。つまり、本発明によれば、動作モードの切換指令を入力すれば、動作特性変更手段により電子回路の動作特性が順次変更されるが、このとき、例えば、電子回路や調整回路を組み込んだ集積回路に、電子回路の動作特性測定用の計測器（例えば電子回路が定電圧回路であればその出力電圧を測定する電圧計）を接続しておけば、電子回路の動作特性の変化を確認できる。そして、電子回路の所望の動作特性を確認できた時点で駆動データの記憶指令を入力すれば、そのとき調整回路を駆動している調整用データが駆動データとして記憶手段に自動で格納されると共に、温度センサからの検出信号が温度データとして記憶手段に自動で格納される。従って、本発明によれば、記憶手段に記憶させる駆動データを設定して、駆動データと温度データとを記憶手段に格納する設定作業を容易に行なうことができる。
【００２８】
また、こうした設定作業は、計測器による計測結果を自動で解析して電子回路の動作特性が所定特性になった時点で駆動データの記憶指令を発する駆動データ設定用の調整装置を使用すれば、駆動データの設定作業を自動化することも可能である。
【００３２】
【発明の実施の形態】
以下に本発明の実施例を図面と共に説明する。
図１は本発明が適用された実施例の半導体集積回路の構成を表わすブロック図である。なお、本実施例の半導体集積回路２は、自動車において、車速センサ又はエンジン回転数センサからの検出信号に応じてメータ駆動用の交差コイルを通電制御することにより、スピードメータ又はタコメータを、車速又はエンジン回転数の対応した位置に制御する、メータ駆動用の電子制御装置である。
【００３３】
図１に示す如く、本実施例の半導体集積回路２は、マイクロコンピュータを構成するコンピュータブロック４と、半導体集積回路２への電源投入後に内部の電源電圧ＶDD2 がコンピュータブロック４が正常動作可能なパワーオンリセット電圧ＶPON に達するまでパワーオンリセット信号を出力し、電源電圧ＶDD2 がパワーオンリセット電圧ＶPON に達すると、パワーオンリセット信号の出力を停止して、コンピュータブロック４に動作用のマシンクロックを供給することにより、コンピュータブロック４を起動させるパワーオンリセット回路６と、パワーオンリセット回路６にマシンクロック生成用の発振信号を出力する発振器８と、外部から入力されるメータ駆動用の電源電圧ＶDD1 から内部回路駆動用の電源電圧ＶDD2 （定電圧）を生成する電源回路１０と、半導体集積回路２の温度を検出する温度センサ１２と、温度センサ１２からの検出信号及び外部入力端子Ｔ１，Ｔ２を介して入力されるアナログ信号のうちの一つをコンピュータブロック４からの指令に従い選択するマルチプレクサ１４と、マルチプレクサ１４にて選択されたアナログ信号をデジタルデータに変換してコンピュータブロック４に入力するＡ／Ｄ変換器１６とを備え、これら各部をＣＭＯＳのＩＣ基板上に形成し、更にこれを樹脂等にてモールドすることにより、１チップの電子部品として構成される。
【００３４】
コンピュータブロック４は、ＣＰＵ２０と、ＲＯＭにより構成されたプログラムメモリ２２と、ＲＡＭにより構成されたデータメモリ２４と、Ｉ／Ｏブロック２６（入出力ポート）と、これら各部を接続するデータバス，アドレスバス，コントロールバス等からなるバスライン２８とを備えている。そして、このバスライン２８には、電源回路１０，マルチプレクサ１４及びＡ／Ｄ変換器１６も接続されている。
【００３５】
またＩ／Ｏブロック２６には、半導体集積回路２に車速センサ等からの検出信号を入力したり、半導体集積回路２からメータ駆動用の外部の駆動回路に制御信号を出力したりするために、各種信号の入出力端子が接続されるが、本実施例では、これら入出力端子の一つとして、外部のＥＥＰＲＯＭ３０に、電源回路１０の動作特性を所定特性に制御して電源回路１０から常時一定の電源電圧ＶDD2 を出力させるための駆動データ等を格納すると共に、必要に応じてそのデータを読み出すためのデータ入出力の端子Ｔａ、及び電源回路１０の動作特性を検査して最適な駆動データを設定するための指令信号を入力するための端子Ｔｂが備えられている。
【００３６】
なお、ＥＥＰＲＯＭ３０は、本発明の記憶手段に相当し、電源回路１０は、動作特性の補正対象となる本発明の電子回路に相当する。また、電源回路１０の電源電圧ＶDD2 の出力ラインには、電源電圧検出用の端子Ｔｃが接続され、この端子Ｔｃを介して、半導体集積回路２内の電源電圧ＶDD2 を外部から計測できるようにされている。
【００３７】
次に、電源回路１０は、図２に示す如く、演算増幅器（オペアンプ）３２と、６個の抵抗器Ｒ１〜Ｒ６を直列に接続すると共に、抵抗器Ｒ６側の一端を半導体集積回路２のグランドライン（ＧＮＤ）に接地した抵抗分圧回路３４と、外部からの電源電圧ＶDD1 （例えば６Ｖ）の入力ラインにソースが接続され、抵抗分圧回路３４の抵抗器Ｒ１側の一端にドレインが接続されたＰチャネル（以下、ＰＣＨと記載する）のＭＯＳ−ＦＥＴ３６と、抵抗分圧回路３４を構成する抵抗器Ｒ１〜Ｒ６の夫々の接続点（５箇所）とオペアンプ３２の非反転入力端子（＋）との間に設けられたアナログスイッチＳＷ１〜ＳＷ５とを備えている。
【００３８】
そして、オペアンプ３２の反転入力端子（−）は、半導体集積回路２のＧＮＤに接地され、オペアンプ３２の出力端子は、ＦＥＴ３６のゲートに接続されている。また、オペアンプ３２内にて、非反転入力端子（＋）及び反転入力端子（−）に夫々接続された入力部のＭＯＳ−ＦＥＴ３２ａ，３２ｂは、非反転入力端子（＋）側のしきい値電圧が反転入力端子（−）側のしきい値電圧よりも所定電圧（例えば１．０Ｖ）だけ高くなるように構成されている。
【００３９】
なお、アナログスイッチＳＷ１〜ＳＷ５は、半導体集積回路２への電源投入時（つまり電源電圧ＶDD1 の立ち上がり時）にアナログスイッチＳＷ３のみがオンする初期状態となり、その後、後述の制御処理によってオン状態となるアナログスイッチが切り換えられる。
【００４０】
このように構成された電源回路１０においては、例えば５個のアナログスイッチＳＷ１〜ＳＷ５の内のアナログスイッチＳＷ３がオン状態であれば、アナログスイッチＳＷ３を介してオペアンプ３２の非反転入力端子に接続された抵抗器Ｒ３と抵抗器Ｒ４との間の分圧点電圧が、オペアンプ３２の各入力部のしきい値電圧の差電圧にて決定される基準電圧となるように、ＦＥＴ３６のゲート電圧が制御される。つまり、分圧点電圧が基準電圧よりも大きければ、オペアンプ３２の出力がHighレベルとなって、ＦＥＴ３６がオフされ、分圧点電圧が基準電圧以下になれば、オペアンプ３２の出力がLow レベルとなって、ＦＥＴ３６がオンされる。
【００４１】
この結果、オペアンプ３２及びＦＥＴ３６により、抵抗分圧回路３４に流れる電流が、抵抗器Ｒ４〜Ｒ６の両端電圧が基準電圧となるように制御されることになり、内部の電源電圧ＶDD2 （例えば５Ｖ）の出力点となる抵抗分圧回路３４とＦＥＴ３６のドレインとの接続点には、オン状態となっているアナログスイッチが接続された抵抗分圧回路３４の分圧点での分圧比に応じて基準電圧を所定値倍した電圧が発生する。例えば、アナログスイッチＳＷ３がオン状態であれば、アナログスイッチＳＷ３が接続された抵抗器Ｒ３と抵抗器Ｒ４との接続点での分圧比に応じて、基準電圧を｛（Ｒ１＋Ｒ２＋Ｒ３＋Ｒ４＋Ｒ５＋Ｒ６）／（Ｒ４＋Ｒ５＋Ｒ６）｝倍した電圧が電源電圧ＶDD2 として生成される。
【００４２】
ここで、本実施例では、抵抗分圧回路３４を構成する抵抗器Ｒ１〜Ｒ６の接続点に夫々アナログスイッチＳＷ１〜ＳＷ５を設けて、オペアンプ３２の非反転入力端子（＋）に分圧電圧を入力する抵抗分圧回路３４の分圧点を変更できるようにされているが、これは、ＣＭＯＳプロセスにおいて、ＦＥＴのしきい値電圧を正確に設定するのは困難であり、本実施例のように、オペアンプ３２の各入力部のしきい値電圧の差電圧を基準電圧として電源電圧ＶDD2 を生成する際には、基準電圧のばらつきにより、電源電圧ＶDD2 が大きく変動してしまうためである。
【００４３】
つまり、本実施例の電源回路１０において、電源電圧ＶDD2 は、オペアンプ３２の各入力部のしきい値電圧の差電圧を抵抗分圧回路３４の分圧比にて決定される増幅率にて増幅することにより生成されることから、基準電圧がばらつくと、電源電圧ＶDD2 が大きく変動して、半導体集積回路２を構成する各部を正常動作させることができなくなる虞がある。そこで本実施例では、電源回路１０において基準電圧の増幅率を決定する抵抗分圧回路３４を、６個の抵抗器Ｒ１〜Ｒ６の直列回路にて構成し、この直列回路の各抵抗器Ｒ１〜Ｒ６の接続点に、調整回路としてのアナログスイッチＳＷ１〜ＳＷ５を夫々設けて、抵抗分圧回路３４による分圧点を５段階に切換可能とし、基準電圧のばらつきに伴う電源電圧ＶDD2 の変動を、増幅率の変化によって吸収できるようにしているのである。
【００４４】
そして、こうした増幅率の切り換えのために、電源回路１０には、半導体集積回路２への電源（電源電圧ＶDD1 ）投入後にＣＰＵ２０にて実行される後述の制御処理によって、ＥＥＰＲＯＭ３０に格納された駆動データが書き込まれる制御レジスタ３８と、制御レジスタ３８に書き込まれた駆動データに応じて、上記５個のアナログスイッチＳＷ１〜ＳＷ５の内のいずれか一つをオン状態にするための駆動信号（Highレベル）を出力するデコーダ４０と、半導体集積回路２への電源投入後、制御レジスタ３８に駆動データが書き込まれるまでの間、アナログスイッチＳＷ３をオン状態にし、制御レジスタ３８に駆動データが書き込まれると、その駆動データに応じてオン状態にするアナログスイッチを切り換える、駆動回路４２とが備えられている。
【００４５】
駆動回路４２は、半導体集積回路２への電源投入後に、電源回路１０において電源電圧ＶDD2 が生成され、この電源電圧ＶDD2 によりパワーオンリセット回路６が動作してＣＰＵ２が起動するまでの間は、制御レジスタ３８の値が不定になるので、半導体集積回路２への電源投入直後から制御レジスタ３８の値が確定するまで、アナログスイッチＳＷ３が必ずオン状態となるように駆動して、電源回路１０にて電源電圧ＶDD2 を生成できるようにするためのものであり、図３に示す如く、電源投入直後にアナログスイッチＳＷ３をオン状態にするための駆動回路４２ａと、電源投入直後に他のアナログスイッチＳＷ１，ＳＷ２，ＳＷ４，及びＳＷ５を夫々オフ状態にするための駆動回路４２ｂとから構成されている。
【００４６】
アナログスイッチＳＷ３の駆動回路４２ａは、図３（ａ）に示すように、電源電圧ＶDD1 にて動作するＶDD1 系のロジック回路と、電源回路１０にて生成される電源電圧ＶDD2 にて動作するＶDD2 系のロジック回路とから構成されている。そして、ＶDD2 系のロジック回路は、パワーオンリセット回路６から出力されるパワーオンリセット信号を反転する否定回路ＮＯＴ１と、否定回路ＮＯＴ１の出力をＧＮＤに接地する抵抗器Ｒと、デコーダ４０から出力されるアナログスイッチＳＷ３の駆動信号（アナログスイッチＳＷ３をオンする際にHighレベルとなる）を反転する否定回路ＮＯＴ２とから構成され、ＶDD1 系のロジック回路は、否定回路ＮＯＴ１の出力をＶDD1 系の電圧にレベルシフトするレベルシフタＬＳ１と、入力端子がＧＮＤに接地された否定回路ＮＯＴ３と、この否定回路ＮＯＴ３の出力とレベルシフタＬＳ１の出力とを受けて動作するナンド回路ＮＡＮＤ１と、ナンド回路ＮＡＮＤ１の出力を反転する否定回路ＮＯＴ４と、否定回路ＮＯＴ２からの出力をＶDD1 系の電圧にレベルシフトするレベルシフタＬＳ２と、レベルシフタＬＳ２の出力と否定回路ＮＯＴ４の出力とを受けて動作するナンド回路ＮＡＮＤ２とから構成されている。
【００４７】
なお、アナログスイッチＳＷ３は、ＰＣＨのＭＯＳ−ＦＥＴとＮチャネル（以下、ＮＣＨと記載する）のＭＯＳ−ＦＥＴとからなり、ＰＣＨのＦＥＴのゲートには、ナンド回路ＮＡＮＤ２の出力が否定回路ＮＯＴ５にて反転されて入力され、ＮＣＨのＦＥＴのゲートには、ナンド回路ＮＡＮＤ２の出力がそのまま入力される。従って、アナログスイッチＳＷ３は、ナンド回路ＮＡＮＤ２の出力がHighレベルであるときにオン状態となり、ナンド回路ＮＡＮＤ２の出力がLow レベルであるときにオフ状態となる。また、本実施例では、上記各ロジック回路もＣＭＯＳのＩＣ基板上に形成されることから、アナログスイッチＳＷ３を含む各回路素子は、約１．２Ｖ程度のしきい値電圧ＶT 以上で動作可能になる。
【００４８】
このように構成された駆動回路４２ａでは、電源投入後、電源電圧ＶDD2 がしきい値電圧ＶT に達するまでは、パワーオンリセット回路６が動作しないことから、否定回路ＮＯＴ１の出力が不確定になるが、その出力は抵抗器Ｒを介してＧＮＤに接地されることから、ナンド回路ＮＡＮＤ１の一方の入力端は必ずＧＮＤレベル（０Ｖ）となる。そして、電源電圧ＶDD1がナンド回路ＮＡＮＤ１のしきい値電圧ＶT に達しておれば、ナンド回路ＮＡＮＤ１の出力は、必ずHighレベルとなる。またこの出力（Highレベル）は、否定回路ＮＯＴを介してナンド回路ＮＡＮＤ２の一方に入力されることから、ナンド回路ＮＡＮＤ１の出力も、必ずHighレベルとなり、アナログスイッチＳＷ３がオン状態になる。
【００４９】
次に電源電圧ＶDD2 がしきい値電圧ＶT 以上になると、パワーオンリセット回路６が動作して、その後、電源電圧ＶDD2 がパワーオンリセット電圧ＶPON に達するまでの間、パワーオンリセット回路６からはパワーオンリセット信号（Highレベル）が出力される。この結果、電源電圧ＶDD2 の立上がり時に、電源電圧ＶDD2 が、しきい値電圧ＶT からパワーオンリセット電圧ＶPON までの電圧範囲内にあるときは、否定回路ＮＯＴ１からの出力がLow レベルとなり、この状態でも、電源投入直後と同様、ナンド回路ＮＡＮＤ１及びナンド回路ＮＡＮＤ２の出力が必ずHighレベルとなって、アナログスイッチＳＷ３がオン状態になる。
【００５０】
また次に、電源電圧ＶDD2 がパワーオンリセット電圧ＶPON に達して、パワーオンリセット回路６からのパワーオンリセット信号の出力が停止されると、否定回路ＮＯＴ１からの出力はLow レベルからHighレベルに反転する。そして、このときには否定回路ＮＯＴ３の出力もHighレベルとなっているため、ナンド回路ＮＡＮＤ１の２つの入力端子には、夫々Highレベルの信号が入力されることになり、その出力はLow レベルとなる。従って、このとき、ナンド回路ＮＡＮＤ２の一方の入力端子には、否定回路ＮＯＴ４を介してHighレベルの信号が入力されることになる。
【００５１】
一方、ナンド回路ＮＡＮＤ２の他方の入力端子には、否定回路ＮＯＴ２により反転されたデコーダ４０からの駆動信号がレベルシフタＬＳ２を介して入力されることから、アナログスイッチＳＷ３をオンするために、デコーダ４０からの駆動信号がHighレベルとなっている場合には、ナンド回路ＮＡＮＤ２の他方の入力端子はLow レベルとなり、その出力がHighレベルとなって、アナログスイッチＳＷ３がオン状態となる。また逆に、アナログスイッチＳＷ３をオフするために、デコーダ４０からの駆動信号がLow レベルとなっている場合には、ナンド回路ＮＡＮＤ２の他方の入力端子はHighレベルとなることから、その出力はLow レベルとなり、アナログスイッチＳＷ３がオフ状態となる。
【００５２】
このように、アナログスイッチＳＷ３の駆動回路４２ａは、半導体集積回路２への電源投入後、電源電圧ＶDD2 がコンピュータブロック４が動作を開始するパワーオンリセット電圧ＶPON に達するまでの間は、ナンド回路ＮＡＮＤ２からアナログスイッチＳＷ３への出力信号をHighレベルに保持して、アナログスイッチＳＷ３を強制的にオン状態に制御し、電源電圧ＶDD2 がパワーオンリセット電圧ＶPON に達して、コンピュータブロック４が動作を開始すると、デコーダ４０から入力されるアナログスイッチＳＷ３の駆動信号に応じて、ナンド回路ＮＡＮＤ２からアナログスイッチＳＷ３への出力信号をHighレベル又はLow レベルに切り換え、アナログスイッチＳＷ３を、コンピュータブロック４から制御レジスタ３８に書き込まれた駆動データに対応した状態に制御する。
【００５３】
次に、アナログスイッチＳＷ１，ＳＷ２，ＳＷ４，ＳＷ５の駆動回路４２ｂは、図３（ｂ）に示すように、アナログスイッチＳＷ３の駆動回路４２ａと略同様に構成されており、駆動回路４２ａと異なる点は、デコーダ４０から各アナログスイッチＳＷ１，ＳＷ２，ＳＷ４，ＳＷ５に対して出力される駆動信号を反転する否定回路ＮＯＴ２を除去して、駆動信号をレベルシフタＬＳ２に直接入力するように構成した点と、ナンド回路ＮＡＮＤ２の出力を、各アナログスイッチを構成するＰＣＨのＭＯＳ−ＦＥＴのゲートには、そのまま入力し、ＮＣＨのＭＯＳ−ＦＥＴのゲートには、否定回路ＮＯＴ６にて反転して入力するように構成した点との２点である。
【００５４】
そして、このように構成された駆動回路４２ｂでは、電源投入後、電源電圧ＶDD2 がパワーオンリセット電圧ＶPON に達するまでの間は、駆動回路４２ａと同様、ナンド回路ＮＡＮＤ１及びナンド回路ＮＡＮＤ２の出力が必ずHighレベルとなることから、アナログスイッチＳＷ１，ＳＷ２，ＳＷ４，ＳＷ５は、必ずオフ状態となる。
【００５５】
一方、電源電圧ＶDD2 がパワーオンリセット電圧ＶPON に達した場合には、駆動回路４２ａと同様、ナンド回路ＮＡＮＤ１の出力はLow レベルとなり、ナンド回路ＮＡＮＤ２の一方の入力端子には、否定回路ＮＯＴ４を介してHighレベルの信号が入力されることになるが、ナンド回路ＮＡＮＤ２の他方の入力端子には、デコーダ４０からの駆動信号がレベルシフタＬＳ２を介して入力されることから、アナログスイッチＳＷ３をオンするために、デコーダ４０からの駆動信号がHighレベルとなっている場合には、ナンド回路ＮＡＮＤ２の他方の入力端子はHighレベルとなり、その出力がLow レベルとなって、各アナログスイッチはオン状態となる。また逆に、アナログスイッチＳＷ３をオフするために、デコーダ４０からの駆動信号がLow レベルとなっている場合には、ナンド回路ＮＡＮＤ２の他方の入力端子はLow レベルとなることから、その出力はHighレベルとなり、各アナログスイッチはオフ状態となる。
【００５６】
このように、アナログスイッチＳＷ１，ＳＷ２，ＳＷ４，ＳＷ５の駆動回路４２ｂは、半導体集積回路２への電源投入後、電源電圧ＶDD2 がコンピュータブロック４が動作を開始するパワーオンリセット電圧ＶPON に達するまでの間は、各アナログスイッチを強制的にオフ状態に制御し、電源電圧ＶDD2 がパワーオンリセット電圧ＶPON に達して、コンピュータブロック４が動作を開始すると、デコーダ４０から入力される駆動信号に応じて、各アナログスイッチをオン・オフする。
【００５７】
なお、ＣＰＵ２０は、パワーオンリセット信号の入力停止に伴う初期化処理により電源回路１０の制御レジスタ３８に、アナログスイッチＳＷ３をオン状態にする初期駆動データを書き込み、その後、後述する制御処理にてＥＥＰＲＯＭ３０に格納された駆動データを制御レジスタ３８に書き込む。また、デコーダ４０は、制御レジスタ３８内の駆動データが書き換えられると、書き換え後の駆動データに応じてオフ状態からオン状態に切り換えるアナログスイッチに対する駆動信号（Highレベル）の出力を開始し、その後、書き換え後の駆動データに応じてオン状態からオフ状態に切り換えるアナログスイッチに対する駆動信号（Highレベル）を出力する。ここで、オペアンプ３２の入力が不定になると、電源回路１０の制御が不能となるため、アナログスイッチＳＷ１〜ＳＷ５が全てオフ状態となることのないように、一定時間、書き換えられる前にオンさせていたスイッチも同時にオンさせることで、アナログスイッチＳＷ１〜ＳＷ５のオン・オフ状態を切り換える。
次に、温度センサ１２は、図４（ａ）に示す如く、ゲート・ドレイン間を接続したＰＣＨのＭＯＳ−ＦＥＴ５１，５２，５３，５４を備え、これら４個のＦＥＴ５１〜５４のドレインとソースとを順に接続すると共に、最下段のＦＥＴ５４のドレインをＧＮＤに接地した、ＭＯＳ−ＦＥＴの直列回路５５から構成される。そして、この直列回路５５の最上段のＦＥＴ５１のソースには、ソースに電源電圧ＶDD2 が印加され、ゲートがＧＮＤに接地された、ＰＣＨのＭＯＳ−ＦＥＴ５６のドレインが接続されている。そして温度センサ１２は、ＦＥＴ５１とＦＥＴ５６との接続点電圧を、半導体集積回路２の温度を表わす検出電圧として、マルチプレクサ１４に出力する。
【００５８】
このように構成された温度センサ１２は、ＦＥＴ５６が直列回路５５に微小電流を流す定電流源として機能し、直列回路５５を構成する４個のＦＥＴ５１〜５４がしきい値電圧ＶT でオンするダイオードとして機能することになり、その等価回路は、図４（ｂ）に示すようになる。
【００５９】
この結果、マルチプレクサ１４に出力される検出電圧は、ＦＥＴ５１〜５４のしきい値電圧ＶT を加算した電圧となり、ＦＥＴ５１〜５４のしきい値電圧ＶT は温度によって変化するため、この検出信号をＡ／Ｄ変換器１６を介してコンピュータブロック４に入力すれば、コンピュータブロック４側にて、半導体集積回路２の温度を検知できるようになる。
【００６０】
つまり、ＭＯＳ型ＦＥＴのしきい値電圧は、これを形成するＩＣ基板（ウエハ）の製造工程によって、ロット間はもちろん、同一基板内でもばらつきが大きいが、温度特性は、半導体物理的性質により一定であるため、例えば、室温で検出電圧を測定して、その値を初期値としてＥＥＰＲＯＭ３０に書き込んでおき、半導体集積回路２の実際の使用時には、温度センサ１２からの検出信号とＥＥＰＲＯＭ３０内の初期値との電圧差を求め、その電圧差を、検出電圧の温度特性（数ｍＶ／℃）にて除算すれば、室温からの温度変化量を求めることができ。
【００６１】
次に、上記のように構成された本実施例の半導体集積回路２において、ＥＥＰＲＯＭ３０への駆動データ等を格納するために実行される初期設定処理、及び半導体集積回路２の使用時にＥＥＰＲＯＭ３０に格納された駆動データ等を用いて電源回路１０の出力特性を補正するために実行される制御処理について、図５及び図６に示すフローチャートに沿って説明する。
【００６２】
初期設定処理は、端子Ｔｂから半導体集積回路２の動作モードを通常モードから調整モードに切り換えるモード切換指令を入力した際に、ＣＰＵ２０がプログラムメモリ２２から当該処理を実行するための制御プログラムを読み込むことによって実行される処理である。
【００６３】
図５に示す如く、この処理が開始されると、Ｓ１１０（Ｓ：ステップを表わす）にて、駆動データの初期値（アナログスイッチＳＷ３をオンするための駆動データ）を電源回路１０の制御レジスタ３８に出力し、電源回路１０内のアナログスイッチＳＷ３をオンさせる。そして続くＳ１２０では、端子Ｔｂから駆動データの記憶指令が入力されたか否かを判断し、記憶指令が入力されていなければ、続くＳ１３０にて、制御レジスタ３８への駆動データ書き込み後に所定時間経過したか否かを判断し、所定時間経過していなければ、再度Ｓ１２０に移行する、といった手順で、制御レジスタ３８に駆動データを書き込み、アナログスイッチＳＷ３をオンさせてから、所定時間経過するまで、端子Ｔｂから駆動データの記憶指令が入力されるのを待つ。
【００６４】
そして、所定時間経過する間に駆動データの記憶指令が入力されず、Ｓ１３０にて所定時間経過したと判断されると、Ｓ１４０に移行して、制御レジスタ３８内の駆動データを、まだオンしていない残りのアナログスイッチの一つをオンするための駆動データに変更する。また駆動データ変更後は、再度Ｓ１２０に移行し、上記Ｓ１２０及びＳ１３０の処理により、駆動データ変更後に所定時間経過する間に端子Ｔｂから駆動データの記憶指令が入力されるのを待ち、所定時間経過する間に記憶指令が入力されなければ、Ｓ１４０にて、制御レジスタ内の駆動データを、まだオンしていない残りのアナログスイッチの一つをオンするための駆動データに変更する。
【００６５】
つまり、上記Ｓ１１０〜Ｓ１４０では、電源回路１０に設けられた電源電圧ＶDD2 切換用の５個のアナログスイッチＳＷ１〜ＳＷ５の内、オン状態にするアナログスイッチを、予め設定された調整用データに従って、基準となるアナログスイッチＳＷ３から所定時間毎に所定順序（例えばＳＷ１→ＳＷ２→ＳＷ４→ＳＷ１→ＳＷ５）で切り換え、オンするアナログスイッチを切り換える度に、端子Ｔｂに駆動データの記憶指令が入力されたか否かを判断するのである。
【００６６】
そして、端子Ｔｂに駆動データの記憶指令が入力され、Ｓ１２０にてその旨が検出されると、Ｓ１５０に移行して、そのとき制御レジスタ３８に書き込まれている駆動データの値をＥＥＰＲＯＭ３０に書き込む。
また、続くＳ１６０では、マルチプレクサ１４を温度センサ１２からの検出電圧を選択するように設定して、Ａ／Ｄ変換器１６に温度センサ１２からの検出電圧をＡ／Ｄ変換させ、そのＡ／Ｄ変換後のデジタルデータ（つまり検出電圧）を読み込む。そして、続くＳ１７０では、この読み込んだ検出電圧を、駆動データ設定時の半導体集積回路２の温度を表わす基準温度データとして、ＥＥＰＲＯＭ３０に書き込み、当該処理を終了する。
【００６７】
このように、本実施例の半導体集積回路２では、端子Ｔｂから動作モードを調整モードに切り換えるモード切換指令を入力すれば、初期設定処理が実行されて、電源回路１０においてオン状態となるアナログスイッチが順に切り換えられ、所望のタイミングで端子Ｔｂから駆動データの記憶指令を入力すれば、そのときオン状態となっているアナログスイッチをオンするための駆動データと、現在の半導体集積回路２の温度を表わす温度データとが、ＥＥＰＲＯＭ３０に格納される。
【００６８】
従って、端子Ｔｂからモード切換指令を入力して、上記初期設定処理を実行させる際には、電源電圧検出用の端子Ｔｃに電圧計を接続して電源電圧ＶDD2 を外部から確認できるようにし、電源電圧ＶDD2 が所望の電圧範囲内になった時点で、端子Ｔｂから駆動データの記憶指令を入力すれば、ＥＥＰＲＯＭ３０に、現在の温度条件下で最適な電源電圧ＶDD2 となるように電源回路１０を動作させるための駆動データと温度データとがＥＥＰＲＯＭ３０に格納されることになる。
【００６９】
なお、本実施例では、端子Ｔｂに入力されたモード切換指令に従い上記初期設定処理を開始するＣＰＵ２０の処理動作が本発明の動作モード切換手段に相当し、上記Ｓ１１０〜Ｓ１４０の処理が本発明の動作特性変更手段に相当し、上記Ｓ１５０〜Ｓ１７０の処理が本発明のデータ格納手段に相当する。
【００７０】
次にＥＥＰＲＯＭ３０に格納された駆動データを用いて電源回路１０の出力特性を補正するための制御処理は、半導体集積回路２への電源投入後、ＣＰＵ２０が本来実行すべき処理（本実施例ではメータ駆動のためのメータ制御処理）と共に繰返し実行される。
【００７１】
即ち、半導体集積回路２に電源が投入されて、電源電圧ＶDD2 が、コンピュータブロック４が正常動作可能なパワーオンリセット電圧ＶPON に達すると、パワーオンリセット回路６からのパワーオンリセット信号の出力が停止されて、ＣＰＵ２０が起動し、通常モードの制御処理を開始する。そして、この制御処理では、まずＳ２００にて、電源回路１０の制御レジスタ３８に駆動データの初期値を書き込んでアナログスイッチＳＷ３のオン状態を保持させる処理を含む初期化処理を実行する。
【００７２】
次にＳ２１０にて、温度センサ１２からの検出電圧を上記Ｓ１６０と同様の手順で読み込み、続くＳ２２０にて、ＥＥＰＲＯＭ３０から駆動データ及び駆動データ設定時の温度データを読み込む。そして、続くＳ２３０では、Ｓ２１０にて読み込んだ半導体集積回路２の現在の温度を表わす温度データ（ＤTH1 ）と、Ｓ２３０にて読み込んだ駆動データ設定時の温度データ（ＤTHO ）との差（ＤTH1 −ＤTHO ）を、予め設定されている温度センサ１２の検出電圧の温度特性（ＸｍＶ／℃）にて除算することにより、ＥＥＰＲＯＭ３０内の駆動データ設定時から温度変化量△Ｔ｛＝（ＤTH1 −ＤTHO ）／Ｘ｝）を算出する。
【００７３】
また次に、続くＳ２４０では、この算出した温度変化量△Ｔと、ＥＥＰＲＯＭ３０から読み込んだ駆動データとに基づき、駆動データを現在の温度に対応した値に補正する。つまり、オペアンプ３２の各入力部のしきい値電圧の差電圧は、温度が上昇すれば小さくなり、温度が低下すれば大きくなることから、温度変化に伴う差電圧の変化によって電源電圧ＶDD2 が変化することのないようにする。例えば、ＥＥＰＲＯＭ３０に格納された駆動データがアナログスイッチＳＷ３をオンするための駆動データであるとき、温度変化量△Ｔが所定値以上で、半導体集積回路２の温度が駆動データ設定時の温度よりも上昇しているときには、電源電圧ＶDD2 が低下することになるので、温度変化量△Ｔに応じて、駆動データをアナログスイッチＳＷ４或はＳＷ５をオン状態にするデータに補正する。なお、Ｓ２４０において、温度変化量△Ｔが小さければ駆動データを補正せず、ＥＥＰＲＯＭ３０に格納された駆動データをそのまま補正後の駆動データとして設定するのはいうまでもない。
【００７４】
こうして、駆動データの補正がなされると、今度はＳ２５０に移行して、電源回路１０の制御レジスタ３８に、補正後の駆動データを書き込む。この結果、電源回路１０では、略一定の電源電圧ＶDD2 が生成されることになり、半導体集積回路２は安定して動作することになる。
【００７５】
また、電源回路１０の制御レジスタ３８に駆動データを書き込んだ後は、メータ駆動のための制御処理（Ｓ２６０）が実行されるが、この制御処理実行時には、周期的にＳ２１０〜Ｓ２５０の処理が実行される。このため、半導体集積回路２の起動後、半導体集積回路２自体の発熱或は周囲温度の変化によって、半導体集積回路２の温度が変化しても、その温度変化に対応して駆動データが変更されることになり、電源回路１０からは常に安定した電源電圧ＶDD2 が出力される。なお、本実施例においては、上記Ｓ２１０〜Ｓ２５０の処理が、本発明の制御手段に相当する。
【００７６】
以上説明したように、本実施例の半導体集積回路２によれば、電源回路１０に、基準電圧の増幅率を変化させるアナログスイッチＳＷ１〜ＳＷ５を設け、このうち、オン状態とするアナログスイッチを、ＥＥＰＲＯＭ３０に格納した駆動データと温度データとに基づき設定した駆動データに従い切り換えることにより、電源回路１０にて生成される電源電圧ＶDD2 を所望電圧に制御するようにされている。このため、半導体集積回路２の製造時に、オペアンプ３２の入力部のＦＥＴ３２ａ，３２ｂのしきい値電圧を所定値に設定できなくても、従来のように、抵抗分圧回路３４を構成する抵抗器の抵抗値をレーザトリミング等で調整する必要はなく、簡単な調整作業で、電源回路１０にて生成される電源電圧ＶDD2 を所定電圧に設定できる。また、特に本実施例では、駆動データ設定時の温度データを記憶しておき、その温度データと半導体集積回路２の動作時に検出した温度データとから駆動データを補正するようにしているので、電源電圧ＶDD2 の温度ドリフトをも防止できる。
【００７７】
また、本実施例の半導体集積回路２には、電源電圧ＶDD2 を外部から測定可能な端子Ｔｃと、コンピュータブロック４の動作モードを調整モードに切り換えて上述の初期設定処理を実行させるための端子Ｔｂとが備えられているため、半導体集積回路２をＩＣ基板に組付けた状態のチップ単体では勿論のこと、このチップを樹脂等でモールドした後でも、電源電圧の調整作業（つまり駆動データの設定作業）を行なうことができる。従って、本実施例の半導体集積回路２は、自動車に組付けた後であっても、電源電圧ＶDD2 の調整を行なうことができる。
【００７８】
また更に、本実施例では、電源電圧ＶDD2 の温度ドリフト防止のために、半導体集積回路２に形成した温度センサ１２を利用するため、一般に温度センサとして使用されているサーミスタ等を外部に設ける必要はなく、本実施例の半導体集積回路２が使用されるメータシステムにおける装置構成を簡素化し、小型化を図ることができる。また、メータシステムでは、温度変化によってメータ指示値が変化することがあるが、このメータ指示値の温度補正のためにも、半導体集積回路２に形成した温度センサ１２を利用することができる。
【００７９】
以上、本発明の一実施例について説明したが、本発明は上記実施例に限定されるものではなく、種々の態様をとることができる。
例えば、上記実施例では、駆動データ等を記憶する記憶手段としてＥＥＰＲＯＭを使用するようにしたが、記憶手段としては、不揮発性メモリであればどのようなものでも使用できる。但し、記憶手段に読み出し専用のメモリを使用した場合には、駆動データ等の書き込みに専用の書き込み装置が必要となるため、上記実施例のように、製造後の集積回路を回路基板等に組付けた後で調整作業を行ない、ＥＥＰＲＯＭに駆動データを書き込む、といったことはできなくなる。
【００８０】
また、上記実施例では、電源回路１０における基準電圧の増幅率を５段階に調整できるように構成したが、抵抗分圧回路３４を構成する抵抗器及びその抵抗器の接続点に設けるアナログスイッチの個数は適宜設定すればよく、例えばその更に増加して調整の分解能を高くすれば、電源電圧ＶDD2 の制御精度をより向上することができる。
【００８１】
また上記実施例では、入力部のしきい値電圧が異なるオペアンプを使用し、そのしきい値電圧の電圧差を基準電圧として定電圧を生成する電源回路の動作特性を補正するものについて説明したが、例えば入力部に同じしきい値電圧を持つオペアンプを利用し、反転入力端子（−）にツェナーダイオード等を用いて基準電圧を印加することにより定電圧を生成する電源回路、或は所定周波数の入力信号を増幅して出力する増幅回路等であっても、本発明を適用することにより、その動作特性を所定特性に制御することができる。
【００８２】
また、上記実施例では、電源回路における基準電圧の増幅率を調整するために、抵抗器を直列接続した抵抗分圧回路を利用したが、この抵抗分圧回路には必ずしも抵抗器を使用する必要はなく、例えばＦＥＴのゲートを中間電位で固定することにより、ＦＥＴを抵抗体として用いるようにしてもよい。
【００８３】
一方、上記実施例では、温度センサを、ＰＣＨのＦＥＴを４段接続した直列回路にて構成したが、ＦＥＴの接続段は、検出電圧として必要な電圧値及びＦＥＴのしきい値電圧に応じて適宜設定すればよい。また、上記実施例のように温度センサを集積回路内に形成する場合、直列回路を構成するＦＥＴには、ＮＣＨのＦＥＴを使用することもできる。また更に、上記実施例では、ＦＥＴの直列回路に直流電流を流すために、その最上段にゲートを接地したＰＣＨのＦＥＴ５６を設け、これを定電流源として動作させたが、例えば、このＦＥＴ５６の変わりに、電流制限用の抵抗器を設けてもよい。
【００８４】
また次に、上記実施例では、ＥＥＰＲＯＭはデータ入出力用の端子Ｔａを介して半導体集積回路２に直接接続されており、ＥＥＰＲＯＭへのデータの書き込み及びＥＥＰＲＯＭからのデータの読み出しは、この状態で行なうものとして説明したが、ＥＥＰＲＯＭ等の不揮発性メモリへのデータの書き込み及び読み出しは、例えばＵＡＲＴ等のシリアルＩ／Ｆを介して、データ通信により行なうようにしてもよい。また車載後、車内ＬＡＮ等によりデータを通信し、不揮発性メモリへのデータの書き込み及び読み出しを行なうようにしてもよい。
【００８５】
そしてこのようにすれば、記憶手段としての不揮発性メモリを、電子回路の動作特性補正のためのデータの格納以外にも利用することができる。例えば、上記実施例のように半導体集積回路を、自動車のメータシステムに使用する場合には、オド・メータ値を記憶させたり、スピードメータ用交差コイル及びタコメータ用交差コイルのインピーダンス補正のためのデータを記憶させる不揮発性メモリと共用させることができ、メータシステムの小型化及びコストダウンを図ることができる。
【図面の簡単な説明】
【図１】実施例の半導体集積回路の構成を表わすブロック図である。
【図２】半導体集積回路において電源電圧を生成する電源回路の構成を表わす概略構成図である。
【図３】電源回路内のアナログスイッチを駆動する駆動回路の構成を表わす電気回路図である。
【図４】半導体集積回路に組み込まれる温度センサの構成及びその等価回路を表わす説明図である。
【図５】調整モード設定時にＣＰＵにて実行される初期設定処理を表わすフローチャートである。
【図６】電源投入後にＣＰＵにて実行される通常時の制御処理を表わすフローチャートである。
【符号の説明】
２…半導体集積回路 ４…コンピュータブロック
６…パワーオンリセット回路 １０…電源回路 １２…温度センサ
１４…マルチプレクサ １６…Ａ／Ｄ変換器 ２０…半導体集積回路、２２…プログラムメモリ ２４…データメモリ ２６…Ｉ／Ｏブロック
３２…オペアンプ ３４…抵抗分圧回路 ３８…制御レジスタ
４０…デコーダ ４２（４２ａ，４２ｂ）…駆動回路
ＳＷ１〜ＳＷ５…アナログスイッチ
【発明の属する技術分野】
本発明は、電子回路を構成する回路素子のばらつきの影響を受けることなく、電子回路を常に所定の動作特性にて動作させることのできる電子回路の動作特性補正装置に関する。
【０００２】
【従来の技術】
従来より、例えば、入力信号を所定の増幅率にて増幅する増幅回路や、入力電圧を所定電圧に変換して出力する定電圧回路等、種々の電子回路が知られているが、こうした電子回路では、回路素子のばらつきにより動作特性がばらついてしまうといったことがある。
【０００３】
このため従来では、こうした回路素子のばらつきによる電子回路の動作特性のばらつきを補正するために、電子回路の製造後に、所定の検査工程にて動作特性をチェックし、所望の動作特性が得られない場合には、予め電子回路に設けておいた可変抵抗器等の調整用回路素子の回路定数を調整することにより、電子回路の動作特性を所定特性に調整するようにしていた。
【０００４】
【発明が解決しようとする課題】
しかし、最近では、電子回路の小型化のために、電子回路を集積化して、１チップの集積回路（ＩＣ）として製造・出荷することが多く、このような集積回路において上記のような調整作業を行うのは極めて面倒であった。
【０００５】
例えば、マイクロコンピュータ等の電子装置に電源供給を行う電源回路を集積回路にて構成する場合、その電源回路にて生成される電源電圧のばらつきを防止するために、従来では、電源回路を組み込んだＩＣ基板の製造後、これを樹脂モールドしてチップ部品とする前に、電源回路を動作させてその出力電圧を検出し、その検出電圧が所定範囲内に入るように、電源回路を構成する抵抗器等の回路素子の特性を、レーザトリミング，ヒューズトリミング等の手法で調整するようにしていた。しかし、このような調整作業は非常に煩わしく、また調整作業を間違うと、樹脂モールド後の出荷前の検査工程で不良品となり、たとえ電源回路自体は正常動作していても廃棄しなければならないため、歩留まりも悪いといった問題があった。
【０００６】
また、こうした電源回路等の電子回路は、それを構成する回路素子の温度特性の影響を受けることから、上記のような調整作業によって電子回路の動作特性を調整しても、使用温度が変化すると良好な動作特性が得られなくなることもあった。
【０００７】
本発明は、こうした問題に鑑みなされたものであり、ＩＣ内に組み込まれる電子回路の動作特性を、面倒な調整作業を行うことなく所定特性に設定可能な電子回路の動作特性補正装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
かかる目的を達成するためになされた請求項１に記載の電子回路の動作特性補正装置においては、集積回路（ＩＣ）内に電子回路の動作特性を調整可能な調整回路が組み込まれ、電子回路の動作時には、制御手段が、記憶手段から、電子回路の動作特性を所定特性にするために予め設定された調整回路の駆動データを読み出し、その読み出した駆動データに応じて調整回路を駆動することにより、電子回路の動作特性を所定特性に制御する。
【０００９】
このため、本発明の電子回路の動作特性補正装置によれば、例えば、集積回路製造後の検査工程時等に、電子回路の動作特性が所定特性になるように調整回路を駆動して、そのときの駆動データを記憶手段に格納しておけば、その後電子回路が動作する度に、その動作特性が所定特性となるように制御されることになる。
【００１０】
従って、従来のように、電子回路の動作特性の検査工程時に、その動作特性が所定特性となるように、電子回路を構成する回路素子の特性を、レーザトリミング等にて調整する必要はなく、電子回路の動作特性調整のための調整作業を簡単にすることができる。また記憶手段に記憶した駆動データが誤っていても、例えばＩＣの出荷前の検査工程等で電子回路の動作を確認し、駆動データの誤りがあれば、記憶手段に格納した駆動データを書き換えるようにすれば、正常動作し得るＩＣを出荷でき、ＩＣ製造時の歩留まりを向上することができる。
また、本発明の電子回路の動作特性補正装置は、電子回路の温度を検出する温度センサを備え、制御手段が、その温度センサにより検出された温度と、記憶手段に記憶された駆動データ設定時の温度データとに基づき、調整回路の駆動データを補正し、その補正後の駆動データにより調整回路を駆動することにより、電子回路の動作特性の温度ドリフトを防止するようにされている。
このため、本発明によれば、電子回路を構成する回路素子のばらつきによって生じる電子回路の動作特性のばらつきを補正できるだけでなく、電子回路の動作温度の変化によって生じる電子回路の動作特性の温度ドリフトを防止でき、電子回路の動作特性をより良好に安定化させることができる。またこのように本発明によれば電子回路の温度ドリフトを防止できるため、自動車に搭載された電子回路等、動作温度が周囲環境に応じて大きく変化する電子回路に適用すれば、その効果をより発揮できることになる。
ところで、温度センサにて検出された温度によって駆動データを補正する場合、駆動データ設定時の温度が一定であれば、温度センサからの検出信号だけを用いて、駆動データを、そのときの電子回路の温度に対応した値に補正することができるが、駆動データ設定時の温度が異なる場合には、駆動データを電子回路の温度に対応して補正することができなくなる。これは、駆動データを温度補正するには、その設定時の温度からの温度変化量を知る必要があるためである。
しかし、本発明では、記憶手段に、駆動データに加えて、駆動データ設定時に温度センサにて検出された温度データを記憶しておき、制御手段において、駆動データを温度補正する際には、温度センサにて検出された現在の温度と、記憶手段に記憶された駆動データ設定時の温度データとに基づき、駆動データを補正するようにしているので、駆動データ設定時の温度が異なる場合であっても、駆動データを電子回路の温度に対応して補正することができる。
【００１１】
次に、請求項２に記載の電子回路の動作特性補正装置は、異なるしきい値電圧差を用いた演算増幅器と、抵抗分圧回路と、抵抗分圧回路の両端に直流電源電圧を印加する電圧印加用スイッチング素子とを備え、演算増幅器にて、抵抗分圧回路の分圧点電圧が演算増幅器のしきい値電圧差となるようにスイッチング素子を制御することにより、抵抗分圧回路の両端に、しきい値電圧差を抵抗分圧回路の分圧比に応じた増幅率にて増幅した直流定電圧を発生させる、定電圧回路の出力電圧を所定電圧に調整するための装置であり、調整回路は、定電圧回路において増幅率を決定する抵抗分圧回路の分圧点を切り換える複数のスイッチング素子からなり、制御手段は、複数のスイッチング素子のうちの一つを記憶手段に記憶された駆動データに従いオンして、抵抗分圧回路の分圧比を設定することにより、定電圧回路が発生する直流定電圧を所定電圧に制御する。
【００１２】
即ち、定電圧回路は、一般に、マイクロコンピュータ等の電子装置に電源供給を行う電源回路として使用されるが、その出力電圧が回路素子のばらつき等によって変動すると、電源供給を受ける電子装置の動作がばらついてしまうことから、常に一定電圧を生成できるようにする必要がある。
【００１３】
一方、定電圧回路をＣＰＵ等と共に集積回路にて構成する場合、集積回路は、製造のし易さ等からＭＯＳ型ＩＣとされることが考えられ、この場合の定電圧回路には、反転入力端子及び非反転入力端子にしきい値電圧の異なるＭＯＳ型ＦＥＴを接続した演算増幅器（オペアンプ）を利用し、このしきい値電圧の差電圧を基準電圧として定電圧を生成する定電圧回路を利用することが考えられる。
【００１４】
しかし、この定電圧回路のように、演算増幅器の各入力部のしきい値電圧の差電圧を、抵抗分圧回路の分圧比に応じて増幅することにより、定電圧を生成する場合、演算増幅器における各入力部のしきい値電圧の差電圧にばらつきがあると、生成した定電圧には、その差電圧のばらつきを抵抗分圧回路の分圧比にて増幅した大きなばらつきが生じることになる。
【００１５】
そこで、本発明では、このような定電圧回路において、演算増幅器のしきい値電圧がばらついても、生成した直流定電圧は常に所定電圧となるように、定電圧回路において増幅率を決定する抵抗分圧回路の分圧点を切り換えるようにしているのである。
【００１６】
従って、本発明によれば、簡単な調整作業にて、集積回路にて構成される定電圧回路の出力電圧を一定電圧に制御することが可能になり、この定電圧回路から電源供給を受けるマイクロコンピュータ等の電子装置を一定電圧にて動作させることができ、その動作精度を向上できる。
【００１７】
なお、このように定電圧回路を集積回路にて構成する場合、その集積回路内にＣＰＵ等からなる制御回路を一緒に組み込めば、電源回路を内蔵した１チップの電子制御装置を構成することもでき、しかも本発明によれば、定電圧回路からの出力電圧を簡単な調整作業で一定にすることができるので、常に安定して動作可能な電子制御装置を提供できる。
【００１８】
またこのように、定電圧回路と、定電圧回路から電源供給を受けて動作する制御回路とを集積回路内に組み込んだ場合であっても、定電圧回路を単体で集積回路にて構成した場合であっても、請求項３に記載のように、直流定電圧の出力及び調整回路駆動用の端子を設けておけば、集積回路を樹脂等でモールドしてチップ部品として形成した後でも、直流定電圧をモニタしながら電圧調整を行うことができるようになる。またこの場合、定電圧回路と定電圧回路から電源供給を受ける制御回路とを一緒に組み込んだ集積回路であっても、直流定電圧出力用の端子を利用すれば、必要に応じて外部装置に電源供給を行うことができるようになる。
【００２１】
また次に請求項４に記載の電子回路の動作特性補正装置においては、温度補償のために使用される温度センサが、ゲート・ドレイン間を接続した複数のＭＯＳ型ＦＥＴのドレインとソースとを順に接続することにより構成されたＭＯＳ型ＦＥＴの直列回路を備え、この直列回路に電流制限用の回路素子を介して直流電流を印加することにより、直列回路の両端に各ＭＯＳ型ＦＥＴのしきい値電圧を加算した電圧を発生させ、この電圧を電子回路の温度を表す検出信号として出力するように構成される。
【００２２】
このため、本発明によれば、サーミスタ等のセンサ素子を使用することなく温度センサを構成でき、電子回路と共に集積回路内に組み込むことも容易である。また特に本発明では、温度センサをＭＯＳ型ＦＥＴにて構成していることから、請求項２に記載のような定電圧回路を組み込んだＭＯＳ型ＩＣに適用する際には、そのＩＣ基板上に温度センサを形成でき、極めて有利である。
【００２５】
一方、請求項５に記載の電子回路の動作特性補正装置は、請求項１〜請求項４に記載の装置に、動作モード切換手段，動作特性変更手段及びデータ格納手段を設けたものであり、外部から動作モードの切換指令を入力すれば、動作モード切換手段が、当該装置の動作モードを、制御手段が調整回路を駆動して電子回路の動作特性を所定特性に制御する通常モードから、駆動データを記憶手段に書き込む調整モードに切り換える。
【００２６】
そして、動作モード切換手段が装置の動作モードを調整モードに切り換えると、動作特性変更手段が、調整回路を所定の調整用データにて駆動して電子回路の動作特性を変化させ、更に、この状態で駆動データの記憶指令を入力すれば、データ格納手段が、そのとき動作特性変更手段が調整回路の駆動に使用している調整用データを駆動データとして記憶手段に格納すると共に、温度センサからの検出信号を温度データとして記憶手段に格納する。
【００２７】
従って、本発明によれば、駆動データ及びその駆動データ設定時の温度データを記憶手段に記憶させる設定作業を極めて簡単に行なうことができるようになる。つまり、本発明によれば、動作モードの切換指令を入力すれば、動作特性変更手段により電子回路の動作特性が順次変更されるが、このとき、例えば、電子回路や調整回路を組み込んだ集積回路に、電子回路の動作特性測定用の計測器（例えば電子回路が定電圧回路であればその出力電圧を測定する電圧計）を接続しておけば、電子回路の動作特性の変化を確認できる。そして、電子回路の所望の動作特性を確認できた時点で駆動データの記憶指令を入力すれば、そのとき調整回路を駆動している調整用データが駆動データとして記憶手段に自動で格納されると共に、温度センサからの検出信号が温度データとして記憶手段に自動で格納される。従って、本発明によれば、記憶手段に記憶させる駆動データを設定して、駆動データと温度データとを記憶手段に格納する設定作業を容易に行なうことができる。
【００２８】
また、こうした設定作業は、計測器による計測結果を自動で解析して電子回路の動作特性が所定特性になった時点で駆動データの記憶指令を発する駆動データ設定用の調整装置を使用すれば、駆動データの設定作業を自動化することも可能である。
【００３２】
【発明の実施の形態】
以下に本発明の実施例を図面と共に説明する。
図１は本発明が適用された実施例の半導体集積回路の構成を表わすブロック図である。なお、本実施例の半導体集積回路２は、自動車において、車速センサ又はエンジン回転数センサからの検出信号に応じてメータ駆動用の交差コイルを通電制御することにより、スピードメータ又はタコメータを、車速又はエンジン回転数の対応した位置に制御する、メータ駆動用の電子制御装置である。
【００３３】
図１に示す如く、本実施例の半導体集積回路２は、マイクロコンピュータを構成するコンピュータブロック４と、半導体集積回路２への電源投入後に内部の電源電圧ＶDD2 がコンピュータブロック４が正常動作可能なパワーオンリセット電圧ＶPON に達するまでパワーオンリセット信号を出力し、電源電圧ＶDD2 がパワーオンリセット電圧ＶPON に達すると、パワーオンリセット信号の出力を停止して、コンピュータブロック４に動作用のマシンクロックを供給することにより、コンピュータブロック４を起動させるパワーオンリセット回路６と、パワーオンリセット回路６にマシンクロック生成用の発振信号を出力する発振器８と、外部から入力されるメータ駆動用の電源電圧ＶDD1 から内部回路駆動用の電源電圧ＶDD2 （定電圧）を生成する電源回路１０と、半導体集積回路２の温度を検出する温度センサ１２と、温度センサ１２からの検出信号及び外部入力端子Ｔ１，Ｔ２を介して入力されるアナログ信号のうちの一つをコンピュータブロック４からの指令に従い選択するマルチプレクサ１４と、マルチプレクサ１４にて選択されたアナログ信号をデジタルデータに変換してコンピュータブロック４に入力するＡ／Ｄ変換器１６とを備え、これら各部をＣＭＯＳのＩＣ基板上に形成し、更にこれを樹脂等にてモールドすることにより、１チップの電子部品として構成される。
【００３４】
コンピュータブロック４は、ＣＰＵ２０と、ＲＯＭにより構成されたプログラムメモリ２２と、ＲＡＭにより構成されたデータメモリ２４と、Ｉ／Ｏブロック２６（入出力ポート）と、これら各部を接続するデータバス，アドレスバス，コントロールバス等からなるバスライン２８とを備えている。そして、このバスライン２８には、電源回路１０，マルチプレクサ１４及びＡ／Ｄ変換器１６も接続されている。
【００３５】
またＩ／Ｏブロック２６には、半導体集積回路２に車速センサ等からの検出信号を入力したり、半導体集積回路２からメータ駆動用の外部の駆動回路に制御信号を出力したりするために、各種信号の入出力端子が接続されるが、本実施例では、これら入出力端子の一つとして、外部のＥＥＰＲＯＭ３０に、電源回路１０の動作特性を所定特性に制御して電源回路１０から常時一定の電源電圧ＶDD2 を出力させるための駆動データ等を格納すると共に、必要に応じてそのデータを読み出すためのデータ入出力の端子Ｔａ、及び電源回路１０の動作特性を検査して最適な駆動データを設定するための指令信号を入力するための端子Ｔｂが備えられている。
【００３６】
なお、ＥＥＰＲＯＭ３０は、本発明の記憶手段に相当し、電源回路１０は、動作特性の補正対象となる本発明の電子回路に相当する。また、電源回路１０の電源電圧ＶDD2 の出力ラインには、電源電圧検出用の端子Ｔｃが接続され、この端子Ｔｃを介して、半導体集積回路２内の電源電圧ＶDD2 を外部から計測できるようにされている。
【００３７】
次に、電源回路１０は、図２に示す如く、演算増幅器（オペアンプ）３２と、６個の抵抗器Ｒ１〜Ｒ６を直列に接続すると共に、抵抗器Ｒ６側の一端を半導体集積回路２のグランドライン（ＧＮＤ）に接地した抵抗分圧回路３４と、外部からの電源電圧ＶDD1 （例えば６Ｖ）の入力ラインにソースが接続され、抵抗分圧回路３４の抵抗器Ｒ１側の一端にドレインが接続されたＰチャネル（以下、ＰＣＨと記載する）のＭＯＳ−ＦＥＴ３６と、抵抗分圧回路３４を構成する抵抗器Ｒ１〜Ｒ６の夫々の接続点（５箇所）とオペアンプ３２の非反転入力端子（＋）との間に設けられたアナログスイッチＳＷ１〜ＳＷ５とを備えている。
【００３８】
そして、オペアンプ３２の反転入力端子（−）は、半導体集積回路２のＧＮＤに接地され、オペアンプ３２の出力端子は、ＦＥＴ３６のゲートに接続されている。また、オペアンプ３２内にて、非反転入力端子（＋）及び反転入力端子（−）に夫々接続された入力部のＭＯＳ−ＦＥＴ３２ａ，３２ｂは、非反転入力端子（＋）側のしきい値電圧が反転入力端子（−）側のしきい値電圧よりも所定電圧（例えば１．０Ｖ）だけ高くなるように構成されている。
【００３９】
なお、アナログスイッチＳＷ１〜ＳＷ５は、半導体集積回路２への電源投入時（つまり電源電圧ＶDD1 の立ち上がり時）にアナログスイッチＳＷ３のみがオンする初期状態となり、その後、後述の制御処理によってオン状態となるアナログスイッチが切り換えられる。
【００４０】
このように構成された電源回路１０においては、例えば５個のアナログスイッチＳＷ１〜ＳＷ５の内のアナログスイッチＳＷ３がオン状態であれば、アナログスイッチＳＷ３を介してオペアンプ３２の非反転入力端子に接続された抵抗器Ｒ３と抵抗器Ｒ４との間の分圧点電圧が、オペアンプ３２の各入力部のしきい値電圧の差電圧にて決定される基準電圧となるように、ＦＥＴ３６のゲート電圧が制御される。つまり、分圧点電圧が基準電圧よりも大きければ、オペアンプ３２の出力がHighレベルとなって、ＦＥＴ３６がオフされ、分圧点電圧が基準電圧以下になれば、オペアンプ３２の出力がLow レベルとなって、ＦＥＴ３６がオンされる。
【００４１】
この結果、オペアンプ３２及びＦＥＴ３６により、抵抗分圧回路３４に流れる電流が、抵抗器Ｒ４〜Ｒ６の両端電圧が基準電圧となるように制御されることになり、内部の電源電圧ＶDD2 （例えば５Ｖ）の出力点となる抵抗分圧回路３４とＦＥＴ３６のドレインとの接続点には、オン状態となっているアナログスイッチが接続された抵抗分圧回路３４の分圧点での分圧比に応じて基準電圧を所定値倍した電圧が発生する。例えば、アナログスイッチＳＷ３がオン状態であれば、アナログスイッチＳＷ３が接続された抵抗器Ｒ３と抵抗器Ｒ４との接続点での分圧比に応じて、基準電圧を｛（Ｒ１＋Ｒ２＋Ｒ３＋Ｒ４＋Ｒ５＋Ｒ６）／（Ｒ４＋Ｒ５＋Ｒ６）｝倍した電圧が電源電圧ＶDD2 として生成される。
【００４２】
ここで、本実施例では、抵抗分圧回路３４を構成する抵抗器Ｒ１〜Ｒ６の接続点に夫々アナログスイッチＳＷ１〜ＳＷ５を設けて、オペアンプ３２の非反転入力端子（＋）に分圧電圧を入力する抵抗分圧回路３４の分圧点を変更できるようにされているが、これは、ＣＭＯＳプロセスにおいて、ＦＥＴのしきい値電圧を正確に設定するのは困難であり、本実施例のように、オペアンプ３２の各入力部のしきい値電圧の差電圧を基準電圧として電源電圧ＶDD2 を生成する際には、基準電圧のばらつきにより、電源電圧ＶDD2 が大きく変動してしまうためである。
【００４３】
つまり、本実施例の電源回路１０において、電源電圧ＶDD2 は、オペアンプ３２の各入力部のしきい値電圧の差電圧を抵抗分圧回路３４の分圧比にて決定される増幅率にて増幅することにより生成されることから、基準電圧がばらつくと、電源電圧ＶDD2 が大きく変動して、半導体集積回路２を構成する各部を正常動作させることができなくなる虞がある。そこで本実施例では、電源回路１０において基準電圧の増幅率を決定する抵抗分圧回路３４を、６個の抵抗器Ｒ１〜Ｒ６の直列回路にて構成し、この直列回路の各抵抗器Ｒ１〜Ｒ６の接続点に、調整回路としてのアナログスイッチＳＷ１〜ＳＷ５を夫々設けて、抵抗分圧回路３４による分圧点を５段階に切換可能とし、基準電圧のばらつきに伴う電源電圧ＶDD2 の変動を、増幅率の変化によって吸収できるようにしているのである。
【００４４】
そして、こうした増幅率の切り換えのために、電源回路１０には、半導体集積回路２への電源（電源電圧ＶDD1 ）投入後にＣＰＵ２０にて実行される後述の制御処理によって、ＥＥＰＲＯＭ３０に格納された駆動データが書き込まれる制御レジスタ３８と、制御レジスタ３８に書き込まれた駆動データに応じて、上記５個のアナログスイッチＳＷ１〜ＳＷ５の内のいずれか一つをオン状態にするための駆動信号（Highレベル）を出力するデコーダ４０と、半導体集積回路２への電源投入後、制御レジスタ３８に駆動データが書き込まれるまでの間、アナログスイッチＳＷ３をオン状態にし、制御レジスタ３８に駆動データが書き込まれると、その駆動データに応じてオン状態にするアナログスイッチを切り換える、駆動回路４２とが備えられている。
【００４５】
駆動回路４２は、半導体集積回路２への電源投入後に、電源回路１０において電源電圧ＶDD2 が生成され、この電源電圧ＶDD2 によりパワーオンリセット回路６が動作してＣＰＵ２が起動するまでの間は、制御レジスタ３８の値が不定になるので、半導体集積回路２への電源投入直後から制御レジスタ３８の値が確定するまで、アナログスイッチＳＷ３が必ずオン状態となるように駆動して、電源回路１０にて電源電圧ＶDD2 を生成できるようにするためのものであり、図３に示す如く、電源投入直後にアナログスイッチＳＷ３をオン状態にするための駆動回路４２ａと、電源投入直後に他のアナログスイッチＳＷ１，ＳＷ２，ＳＷ４，及びＳＷ５を夫々オフ状態にするための駆動回路４２ｂとから構成されている。
【００４６】
アナログスイッチＳＷ３の駆動回路４２ａは、図３（ａ）に示すように、電源電圧ＶDD1 にて動作するＶDD1 系のロジック回路と、電源回路１０にて生成される電源電圧ＶDD2 にて動作するＶDD2 系のロジック回路とから構成されている。そして、ＶDD2 系のロジック回路は、パワーオンリセット回路６から出力されるパワーオンリセット信号を反転する否定回路ＮＯＴ１と、否定回路ＮＯＴ１の出力をＧＮＤに接地する抵抗器Ｒと、デコーダ４０から出力されるアナログスイッチＳＷ３の駆動信号（アナログスイッチＳＷ３をオンする際にHighレベルとなる）を反転する否定回路ＮＯＴ２とから構成され、ＶDD1 系のロジック回路は、否定回路ＮＯＴ１の出力をＶDD1 系の電圧にレベルシフトするレベルシフタＬＳ１と、入力端子がＧＮＤに接地された否定回路ＮＯＴ３と、この否定回路ＮＯＴ３の出力とレベルシフタＬＳ１の出力とを受けて動作するナンド回路ＮＡＮＤ１と、ナンド回路ＮＡＮＤ１の出力を反転する否定回路ＮＯＴ４と、否定回路ＮＯＴ２からの出力をＶDD1 系の電圧にレベルシフトするレベルシフタＬＳ２と、レベルシフタＬＳ２の出力と否定回路ＮＯＴ４の出力とを受けて動作するナンド回路ＮＡＮＤ２とから構成されている。
【００４７】
なお、アナログスイッチＳＷ３は、ＰＣＨのＭＯＳ−ＦＥＴとＮチャネル（以下、ＮＣＨと記載する）のＭＯＳ−ＦＥＴとからなり、ＰＣＨのＦＥＴのゲートには、ナンド回路ＮＡＮＤ２の出力が否定回路ＮＯＴ５にて反転されて入力され、ＮＣＨのＦＥＴのゲートには、ナンド回路ＮＡＮＤ２の出力がそのまま入力される。従って、アナログスイッチＳＷ３は、ナンド回路ＮＡＮＤ２の出力がHighレベルであるときにオン状態となり、ナンド回路ＮＡＮＤ２の出力がLow レベルであるときにオフ状態となる。また、本実施例では、上記各ロジック回路もＣＭＯＳのＩＣ基板上に形成されることから、アナログスイッチＳＷ３を含む各回路素子は、約１．２Ｖ程度のしきい値電圧ＶT 以上で動作可能になる。
【００４８】
このように構成された駆動回路４２ａでは、電源投入後、電源電圧ＶDD2 がしきい値電圧ＶT に達するまでは、パワーオンリセット回路６が動作しないことから、否定回路ＮＯＴ１の出力が不確定になるが、その出力は抵抗器Ｒを介してＧＮＤに接地されることから、ナンド回路ＮＡＮＤ１の一方の入力端は必ずＧＮＤレベル（０Ｖ）となる。そして、電源電圧ＶDD1がナンド回路ＮＡＮＤ１のしきい値電圧ＶT に達しておれば、ナンド回路ＮＡＮＤ１の出力は、必ずHighレベルとなる。またこの出力（Highレベル）は、否定回路ＮＯＴを介してナンド回路ＮＡＮＤ２の一方に入力されることから、ナンド回路ＮＡＮＤ１の出力も、必ずHighレベルとなり、アナログスイッチＳＷ３がオン状態になる。
【００４９】
次に電源電圧ＶDD2 がしきい値電圧ＶT 以上になると、パワーオンリセット回路６が動作して、その後、電源電圧ＶDD2 がパワーオンリセット電圧ＶPON に達するまでの間、パワーオンリセット回路６からはパワーオンリセット信号（Highレベル）が出力される。この結果、電源電圧ＶDD2 の立上がり時に、電源電圧ＶDD2 が、しきい値電圧ＶT からパワーオンリセット電圧ＶPON までの電圧範囲内にあるときは、否定回路ＮＯＴ１からの出力がLow レベルとなり、この状態でも、電源投入直後と同様、ナンド回路ＮＡＮＤ１及びナンド回路ＮＡＮＤ２の出力が必ずHighレベルとなって、アナログスイッチＳＷ３がオン状態になる。
【００５０】
また次に、電源電圧ＶDD2 がパワーオンリセット電圧ＶPON に達して、パワーオンリセット回路６からのパワーオンリセット信号の出力が停止されると、否定回路ＮＯＴ１からの出力はLow レベルからHighレベルに反転する。そして、このときには否定回路ＮＯＴ３の出力もHighレベルとなっているため、ナンド回路ＮＡＮＤ１の２つの入力端子には、夫々Highレベルの信号が入力されることになり、その出力はLow レベルとなる。従って、このとき、ナンド回路ＮＡＮＤ２の一方の入力端子には、否定回路ＮＯＴ４を介してHighレベルの信号が入力されることになる。
【００５１】
一方、ナンド回路ＮＡＮＤ２の他方の入力端子には、否定回路ＮＯＴ２により反転されたデコーダ４０からの駆動信号がレベルシフタＬＳ２を介して入力されることから、アナログスイッチＳＷ３をオンするために、デコーダ４０からの駆動信号がHighレベルとなっている場合には、ナンド回路ＮＡＮＤ２の他方の入力端子はLow レベルとなり、その出力がHighレベルとなって、アナログスイッチＳＷ３がオン状態となる。また逆に、アナログスイッチＳＷ３をオフするために、デコーダ４０からの駆動信号がLow レベルとなっている場合には、ナンド回路ＮＡＮＤ２の他方の入力端子はHighレベルとなることから、その出力はLow レベルとなり、アナログスイッチＳＷ３がオフ状態となる。
【００５２】
このように、アナログスイッチＳＷ３の駆動回路４２ａは、半導体集積回路２への電源投入後、電源電圧ＶDD2 がコンピュータブロック４が動作を開始するパワーオンリセット電圧ＶPON に達するまでの間は、ナンド回路ＮＡＮＤ２からアナログスイッチＳＷ３への出力信号をHighレベルに保持して、アナログスイッチＳＷ３を強制的にオン状態に制御し、電源電圧ＶDD2 がパワーオンリセット電圧ＶPON に達して、コンピュータブロック４が動作を開始すると、デコーダ４０から入力されるアナログスイッチＳＷ３の駆動信号に応じて、ナンド回路ＮＡＮＤ２からアナログスイッチＳＷ３への出力信号をHighレベル又はLow レベルに切り換え、アナログスイッチＳＷ３を、コンピュータブロック４から制御レジスタ３８に書き込まれた駆動データに対応した状態に制御する。
【００５３】
次に、アナログスイッチＳＷ１，ＳＷ２，ＳＷ４，ＳＷ５の駆動回路４２ｂは、図３（ｂ）に示すように、アナログスイッチＳＷ３の駆動回路４２ａと略同様に構成されており、駆動回路４２ａと異なる点は、デコーダ４０から各アナログスイッチＳＷ１，ＳＷ２，ＳＷ４，ＳＷ５に対して出力される駆動信号を反転する否定回路ＮＯＴ２を除去して、駆動信号をレベルシフタＬＳ２に直接入力するように構成した点と、ナンド回路ＮＡＮＤ２の出力を、各アナログスイッチを構成するＰＣＨのＭＯＳ−ＦＥＴのゲートには、そのまま入力し、ＮＣＨのＭＯＳ−ＦＥＴのゲートには、否定回路ＮＯＴ６にて反転して入力するように構成した点との２点である。
【００５４】
そして、このように構成された駆動回路４２ｂでは、電源投入後、電源電圧ＶDD2 がパワーオンリセット電圧ＶPON に達するまでの間は、駆動回路４２ａと同様、ナンド回路ＮＡＮＤ１及びナンド回路ＮＡＮＤ２の出力が必ずHighレベルとなることから、アナログスイッチＳＷ１，ＳＷ２，ＳＷ４，ＳＷ５は、必ずオフ状態となる。
【００５５】
一方、電源電圧ＶDD2 がパワーオンリセット電圧ＶPON に達した場合には、駆動回路４２ａと同様、ナンド回路ＮＡＮＤ１の出力はLow レベルとなり、ナンド回路ＮＡＮＤ２の一方の入力端子には、否定回路ＮＯＴ４を介してHighレベルの信号が入力されることになるが、ナンド回路ＮＡＮＤ２の他方の入力端子には、デコーダ４０からの駆動信号がレベルシフタＬＳ２を介して入力されることから、アナログスイッチＳＷ３をオンするために、デコーダ４０からの駆動信号がHighレベルとなっている場合には、ナンド回路ＮＡＮＤ２の他方の入力端子はHighレベルとなり、その出力がLow レベルとなって、各アナログスイッチはオン状態となる。また逆に、アナログスイッチＳＷ３をオフするために、デコーダ４０からの駆動信号がLow レベルとなっている場合には、ナンド回路ＮＡＮＤ２の他方の入力端子はLow レベルとなることから、その出力はHighレベルとなり、各アナログスイッチはオフ状態となる。
【００５６】
このように、アナログスイッチＳＷ１，ＳＷ２，ＳＷ４，ＳＷ５の駆動回路４２ｂは、半導体集積回路２への電源投入後、電源電圧ＶDD2 がコンピュータブロック４が動作を開始するパワーオンリセット電圧ＶPON に達するまでの間は、各アナログスイッチを強制的にオフ状態に制御し、電源電圧ＶDD2 がパワーオンリセット電圧ＶPON に達して、コンピュータブロック４が動作を開始すると、デコーダ４０から入力される駆動信号に応じて、各アナログスイッチをオン・オフする。
【００５７】
なお、ＣＰＵ２０は、パワーオンリセット信号の入力停止に伴う初期化処理により電源回路１０の制御レジスタ３８に、アナログスイッチＳＷ３をオン状態にする初期駆動データを書き込み、その後、後述する制御処理にてＥＥＰＲＯＭ３０に格納された駆動データを制御レジスタ３８に書き込む。また、デコーダ４０は、制御レジスタ３８内の駆動データが書き換えられると、書き換え後の駆動データに応じてオフ状態からオン状態に切り換えるアナログスイッチに対する駆動信号（Highレベル）の出力を開始し、その後、書き換え後の駆動データに応じてオン状態からオフ状態に切り換えるアナログスイッチに対する駆動信号（Highレベル）を出力する。ここで、オペアンプ３２の入力が不定になると、電源回路１０の制御が不能となるため、アナログスイッチＳＷ１〜ＳＷ５が全てオフ状態となることのないように、一定時間、書き換えられる前にオンさせていたスイッチも同時にオンさせることで、アナログスイッチＳＷ１〜ＳＷ５のオン・オフ状態を切り換える。
次に、温度センサ１２は、図４（ａ）に示す如く、ゲート・ドレイン間を接続したＰＣＨのＭＯＳ−ＦＥＴ５１，５２，５３，５４を備え、これら４個のＦＥＴ５１〜５４のドレインとソースとを順に接続すると共に、最下段のＦＥＴ５４のドレインをＧＮＤに接地した、ＭＯＳ−ＦＥＴの直列回路５５から構成される。そして、この直列回路５５の最上段のＦＥＴ５１のソースには、ソースに電源電圧ＶDD2 が印加され、ゲートがＧＮＤに接地された、ＰＣＨのＭＯＳ−ＦＥＴ５６のドレインが接続されている。そして温度センサ１２は、ＦＥＴ５１とＦＥＴ５６との接続点電圧を、半導体集積回路２の温度を表わす検出電圧として、マルチプレクサ１４に出力する。
【００５８】
このように構成された温度センサ１２は、ＦＥＴ５６が直列回路５５に微小電流を流す定電流源として機能し、直列回路５５を構成する４個のＦＥＴ５１〜５４がしきい値電圧ＶT でオンするダイオードとして機能することになり、その等価回路は、図４（ｂ）に示すようになる。
【００５９】
この結果、マルチプレクサ１４に出力される検出電圧は、ＦＥＴ５１〜５４のしきい値電圧ＶT を加算した電圧となり、ＦＥＴ５１〜５４のしきい値電圧ＶT は温度によって変化するため、この検出信号をＡ／Ｄ変換器１６を介してコンピュータブロック４に入力すれば、コンピュータブロック４側にて、半導体集積回路２の温度を検知できるようになる。
【００６０】
つまり、ＭＯＳ型ＦＥＴのしきい値電圧は、これを形成するＩＣ基板（ウエハ）の製造工程によって、ロット間はもちろん、同一基板内でもばらつきが大きいが、温度特性は、半導体物理的性質により一定であるため、例えば、室温で検出電圧を測定して、その値を初期値としてＥＥＰＲＯＭ３０に書き込んでおき、半導体集積回路２の実際の使用時には、温度センサ１２からの検出信号とＥＥＰＲＯＭ３０内の初期値との電圧差を求め、その電圧差を、検出電圧の温度特性（数ｍＶ／℃）にて除算すれば、室温からの温度変化量を求めることができ。
【００６１】
次に、上記のように構成された本実施例の半導体集積回路２において、ＥＥＰＲＯＭ３０への駆動データ等を格納するために実行される初期設定処理、及び半導体集積回路２の使用時にＥＥＰＲＯＭ３０に格納された駆動データ等を用いて電源回路１０の出力特性を補正するために実行される制御処理について、図５及び図６に示すフローチャートに沿って説明する。
【００６２】
初期設定処理は、端子Ｔｂから半導体集積回路２の動作モードを通常モードから調整モードに切り換えるモード切換指令を入力した際に、ＣＰＵ２０がプログラムメモリ２２から当該処理を実行するための制御プログラムを読み込むことによって実行される処理である。
【００６３】
図５に示す如く、この処理が開始されると、Ｓ１１０（Ｓ：ステップを表わす）にて、駆動データの初期値（アナログスイッチＳＷ３をオンするための駆動データ）を電源回路１０の制御レジスタ３８に出力し、電源回路１０内のアナログスイッチＳＷ３をオンさせる。そして続くＳ１２０では、端子Ｔｂから駆動データの記憶指令が入力されたか否かを判断し、記憶指令が入力されていなければ、続くＳ１３０にて、制御レジスタ３８への駆動データ書き込み後に所定時間経過したか否かを判断し、所定時間経過していなければ、再度Ｓ１２０に移行する、といった手順で、制御レジスタ３８に駆動データを書き込み、アナログスイッチＳＷ３をオンさせてから、所定時間経過するまで、端子Ｔｂから駆動データの記憶指令が入力されるのを待つ。
【００６４】
そして、所定時間経過する間に駆動データの記憶指令が入力されず、Ｓ１３０にて所定時間経過したと判断されると、Ｓ１４０に移行して、制御レジスタ３８内の駆動データを、まだオンしていない残りのアナログスイッチの一つをオンするための駆動データに変更する。また駆動データ変更後は、再度Ｓ１２０に移行し、上記Ｓ１２０及びＳ１３０の処理により、駆動データ変更後に所定時間経過する間に端子Ｔｂから駆動データの記憶指令が入力されるのを待ち、所定時間経過する間に記憶指令が入力されなければ、Ｓ１４０にて、制御レジスタ内の駆動データを、まだオンしていない残りのアナログスイッチの一つをオンするための駆動データに変更する。
【００６５】
つまり、上記Ｓ１１０〜Ｓ１４０では、電源回路１０に設けられた電源電圧ＶDD2 切換用の５個のアナログスイッチＳＷ１〜ＳＷ５の内、オン状態にするアナログスイッチを、予め設定された調整用データに従って、基準となるアナログスイッチＳＷ３から所定時間毎に所定順序（例えばＳＷ１→ＳＷ２→ＳＷ４→ＳＷ１→ＳＷ５）で切り換え、オンするアナログスイッチを切り換える度に、端子Ｔｂに駆動データの記憶指令が入力されたか否かを判断するのである。
【００６６】
そして、端子Ｔｂに駆動データの記憶指令が入力され、Ｓ１２０にてその旨が検出されると、Ｓ１５０に移行して、そのとき制御レジスタ３８に書き込まれている駆動データの値をＥＥＰＲＯＭ３０に書き込む。
また、続くＳ１６０では、マルチプレクサ１４を温度センサ１２からの検出電圧を選択するように設定して、Ａ／Ｄ変換器１６に温度センサ１２からの検出電圧をＡ／Ｄ変換させ、そのＡ／Ｄ変換後のデジタルデータ（つまり検出電圧）を読み込む。そして、続くＳ１７０では、この読み込んだ検出電圧を、駆動データ設定時の半導体集積回路２の温度を表わす基準温度データとして、ＥＥＰＲＯＭ３０に書き込み、当該処理を終了する。
【００６７】
このように、本実施例の半導体集積回路２では、端子Ｔｂから動作モードを調整モードに切り換えるモード切換指令を入力すれば、初期設定処理が実行されて、電源回路１０においてオン状態となるアナログスイッチが順に切り換えられ、所望のタイミングで端子Ｔｂから駆動データの記憶指令を入力すれば、そのときオン状態となっているアナログスイッチをオンするための駆動データと、現在の半導体集積回路２の温度を表わす温度データとが、ＥＥＰＲＯＭ３０に格納される。
【００６８】
従って、端子Ｔｂからモード切換指令を入力して、上記初期設定処理を実行させる際には、電源電圧検出用の端子Ｔｃに電圧計を接続して電源電圧ＶDD2 を外部から確認できるようにし、電源電圧ＶDD2 が所望の電圧範囲内になった時点で、端子Ｔｂから駆動データの記憶指令を入力すれば、ＥＥＰＲＯＭ３０に、現在の温度条件下で最適な電源電圧ＶDD2 となるように電源回路１０を動作させるための駆動データと温度データとがＥＥＰＲＯＭ３０に格納されることになる。
【００６９】
なお、本実施例では、端子Ｔｂに入力されたモード切換指令に従い上記初期設定処理を開始するＣＰＵ２０の処理動作が本発明の動作モード切換手段に相当し、上記Ｓ１１０〜Ｓ１４０の処理が本発明の動作特性変更手段に相当し、上記Ｓ１５０〜Ｓ１７０の処理が本発明のデータ格納手段に相当する。
【００７０】
次にＥＥＰＲＯＭ３０に格納された駆動データを用いて電源回路１０の出力特性を補正するための制御処理は、半導体集積回路２への電源投入後、ＣＰＵ２０が本来実行すべき処理（本実施例ではメータ駆動のためのメータ制御処理）と共に繰返し実行される。
【００７１】
即ち、半導体集積回路２に電源が投入されて、電源電圧ＶDD2 が、コンピュータブロック４が正常動作可能なパワーオンリセット電圧ＶPON に達すると、パワーオンリセット回路６からのパワーオンリセット信号の出力が停止されて、ＣＰＵ２０が起動し、通常モードの制御処理を開始する。そして、この制御処理では、まずＳ２００にて、電源回路１０の制御レジスタ３８に駆動データの初期値を書き込んでアナログスイッチＳＷ３のオン状態を保持させる処理を含む初期化処理を実行する。
【００７２】
次にＳ２１０にて、温度センサ１２からの検出電圧を上記Ｓ１６０と同様の手順で読み込み、続くＳ２２０にて、ＥＥＰＲＯＭ３０から駆動データ及び駆動データ設定時の温度データを読み込む。そして、続くＳ２３０では、Ｓ２１０にて読み込んだ半導体集積回路２の現在の温度を表わす温度データ（ＤTH1 ）と、Ｓ２３０にて読み込んだ駆動データ設定時の温度データ（ＤTHO ）との差（ＤTH1 −ＤTHO ）を、予め設定されている温度センサ１２の検出電圧の温度特性（ＸｍＶ／℃）にて除算することにより、ＥＥＰＲＯＭ３０内の駆動データ設定時から温度変化量△Ｔ｛＝（ＤTH1 −ＤTHO ）／Ｘ｝）を算出する。
【００７３】
また次に、続くＳ２４０では、この算出した温度変化量△Ｔと、ＥＥＰＲＯＭ３０から読み込んだ駆動データとに基づき、駆動データを現在の温度に対応した値に補正する。つまり、オペアンプ３２の各入力部のしきい値電圧の差電圧は、温度が上昇すれば小さくなり、温度が低下すれば大きくなることから、温度変化に伴う差電圧の変化によって電源電圧ＶDD2 が変化することのないようにする。例えば、ＥＥＰＲＯＭ３０に格納された駆動データがアナログスイッチＳＷ３をオンするための駆動データであるとき、温度変化量△Ｔが所定値以上で、半導体集積回路２の温度が駆動データ設定時の温度よりも上昇しているときには、電源電圧ＶDD2 が低下することになるので、温度変化量△Ｔに応じて、駆動データをアナログスイッチＳＷ４或はＳＷ５をオン状態にするデータに補正する。なお、Ｓ２４０において、温度変化量△Ｔが小さければ駆動データを補正せず、ＥＥＰＲＯＭ３０に格納された駆動データをそのまま補正後の駆動データとして設定するのはいうまでもない。
【００７４】
こうして、駆動データの補正がなされると、今度はＳ２５０に移行して、電源回路１０の制御レジスタ３８に、補正後の駆動データを書き込む。この結果、電源回路１０では、略一定の電源電圧ＶDD2 が生成されることになり、半導体集積回路２は安定して動作することになる。
【００７５】
また、電源回路１０の制御レジスタ３８に駆動データを書き込んだ後は、メータ駆動のための制御処理（Ｓ２６０）が実行されるが、この制御処理実行時には、周期的にＳ２１０〜Ｓ２５０の処理が実行される。このため、半導体集積回路２の起動後、半導体集積回路２自体の発熱或は周囲温度の変化によって、半導体集積回路２の温度が変化しても、その温度変化に対応して駆動データが変更されることになり、電源回路１０からは常に安定した電源電圧ＶDD2 が出力される。なお、本実施例においては、上記Ｓ２１０〜Ｓ２５０の処理が、本発明の制御手段に相当する。
【００７６】
以上説明したように、本実施例の半導体集積回路２によれば、電源回路１０に、基準電圧の増幅率を変化させるアナログスイッチＳＷ１〜ＳＷ５を設け、このうち、オン状態とするアナログスイッチを、ＥＥＰＲＯＭ３０に格納した駆動データと温度データとに基づき設定した駆動データに従い切り換えることにより、電源回路１０にて生成される電源電圧ＶDD2 を所望電圧に制御するようにされている。このため、半導体集積回路２の製造時に、オペアンプ３２の入力部のＦＥＴ３２ａ，３２ｂのしきい値電圧を所定値に設定できなくても、従来のように、抵抗分圧回路３４を構成する抵抗器の抵抗値をレーザトリミング等で調整する必要はなく、簡単な調整作業で、電源回路１０にて生成される電源電圧ＶDD2 を所定電圧に設定できる。また、特に本実施例では、駆動データ設定時の温度データを記憶しておき、その温度データと半導体集積回路２の動作時に検出した温度データとから駆動データを補正するようにしているので、電源電圧ＶDD2 の温度ドリフトをも防止できる。
【００７７】
また、本実施例の半導体集積回路２には、電源電圧ＶDD2 を外部から測定可能な端子Ｔｃと、コンピュータブロック４の動作モードを調整モードに切り換えて上述の初期設定処理を実行させるための端子Ｔｂとが備えられているため、半導体集積回路２をＩＣ基板に組付けた状態のチップ単体では勿論のこと、このチップを樹脂等でモールドした後でも、電源電圧の調整作業（つまり駆動データの設定作業）を行なうことができる。従って、本実施例の半導体集積回路２は、自動車に組付けた後であっても、電源電圧ＶDD2 の調整を行なうことができる。
【００７８】
また更に、本実施例では、電源電圧ＶDD2 の温度ドリフト防止のために、半導体集積回路２に形成した温度センサ１２を利用するため、一般に温度センサとして使用されているサーミスタ等を外部に設ける必要はなく、本実施例の半導体集積回路２が使用されるメータシステムにおける装置構成を簡素化し、小型化を図ることができる。また、メータシステムでは、温度変化によってメータ指示値が変化することがあるが、このメータ指示値の温度補正のためにも、半導体集積回路２に形成した温度センサ１２を利用することができる。
【００７９】
以上、本発明の一実施例について説明したが、本発明は上記実施例に限定されるものではなく、種々の態様をとることができる。
例えば、上記実施例では、駆動データ等を記憶する記憶手段としてＥＥＰＲＯＭを使用するようにしたが、記憶手段としては、不揮発性メモリであればどのようなものでも使用できる。但し、記憶手段に読み出し専用のメモリを使用した場合には、駆動データ等の書き込みに専用の書き込み装置が必要となるため、上記実施例のように、製造後の集積回路を回路基板等に組付けた後で調整作業を行ない、ＥＥＰＲＯＭに駆動データを書き込む、といったことはできなくなる。
【００８０】
また、上記実施例では、電源回路１０における基準電圧の増幅率を５段階に調整できるように構成したが、抵抗分圧回路３４を構成する抵抗器及びその抵抗器の接続点に設けるアナログスイッチの個数は適宜設定すればよく、例えばその更に増加して調整の分解能を高くすれば、電源電圧ＶDD2 の制御精度をより向上することができる。
【００８１】
また上記実施例では、入力部のしきい値電圧が異なるオペアンプを使用し、そのしきい値電圧の電圧差を基準電圧として定電圧を生成する電源回路の動作特性を補正するものについて説明したが、例えば入力部に同じしきい値電圧を持つオペアンプを利用し、反転入力端子（−）にツェナーダイオード等を用いて基準電圧を印加することにより定電圧を生成する電源回路、或は所定周波数の入力信号を増幅して出力する増幅回路等であっても、本発明を適用することにより、その動作特性を所定特性に制御することができる。
【００８２】
また、上記実施例では、電源回路における基準電圧の増幅率を調整するために、抵抗器を直列接続した抵抗分圧回路を利用したが、この抵抗分圧回路には必ずしも抵抗器を使用する必要はなく、例えばＦＥＴのゲートを中間電位で固定することにより、ＦＥＴを抵抗体として用いるようにしてもよい。
【００８３】
一方、上記実施例では、温度センサを、ＰＣＨのＦＥＴを４段接続した直列回路にて構成したが、ＦＥＴの接続段は、検出電圧として必要な電圧値及びＦＥＴのしきい値電圧に応じて適宜設定すればよい。また、上記実施例のように温度センサを集積回路内に形成する場合、直列回路を構成するＦＥＴには、ＮＣＨのＦＥＴを使用することもできる。また更に、上記実施例では、ＦＥＴの直列回路に直流電流を流すために、その最上段にゲートを接地したＰＣＨのＦＥＴ５６を設け、これを定電流源として動作させたが、例えば、このＦＥＴ５６の変わりに、電流制限用の抵抗器を設けてもよい。
【００８４】
また次に、上記実施例では、ＥＥＰＲＯＭはデータ入出力用の端子Ｔａを介して半導体集積回路２に直接接続されており、ＥＥＰＲＯＭへのデータの書き込み及びＥＥＰＲＯＭからのデータの読み出しは、この状態で行なうものとして説明したが、ＥＥＰＲＯＭ等の不揮発性メモリへのデータの書き込み及び読み出しは、例えばＵＡＲＴ等のシリアルＩ／Ｆを介して、データ通信により行なうようにしてもよい。また車載後、車内ＬＡＮ等によりデータを通信し、不揮発性メモリへのデータの書き込み及び読み出しを行なうようにしてもよい。
【００８５】
そしてこのようにすれば、記憶手段としての不揮発性メモリを、電子回路の動作特性補正のためのデータの格納以外にも利用することができる。例えば、上記実施例のように半導体集積回路を、自動車のメータシステムに使用する場合には、オド・メータ値を記憶させたり、スピードメータ用交差コイル及びタコメータ用交差コイルのインピーダンス補正のためのデータを記憶させる不揮発性メモリと共用させることができ、メータシステムの小型化及びコストダウンを図ることができる。
【図面の簡単な説明】
【図１】実施例の半導体集積回路の構成を表わすブロック図である。
【図２】半導体集積回路において電源電圧を生成する電源回路の構成を表わす概略構成図である。
【図３】電源回路内のアナログスイッチを駆動する駆動回路の構成を表わす電気回路図である。
【図４】半導体集積回路に組み込まれる温度センサの構成及びその等価回路を表わす説明図である。
【図５】調整モード設定時にＣＰＵにて実行される初期設定処理を表わすフローチャートである。
【図６】電源投入後にＣＰＵにて実行される通常時の制御処理を表わすフローチャートである。
【符号の説明】
２…半導体集積回路 ４…コンピュータブロック
６…パワーオンリセット回路 １０…電源回路 １２…温度センサ
１４…マルチプレクサ １６…Ａ／Ｄ変換器 ２０…半導体集積回路、２２…プログラムメモリ ２４…データメモリ ２６…Ｉ／Ｏブロック
３２…オペアンプ ３４…抵抗分圧回路 ３８…制御レジスタ
４０…デコーダ ４２（４２ａ，４２ｂ）…駆動回路
ＳＷ１〜ＳＷ５…アナログスイッチ
Claims (5)
- 電子回路の動作特性を補正する動作特性補正装置であって、
集積回路内に組み込まれた、前記電子回路の動作特性を調整可能な調整回路と、
前記電子回路の温度を検出する温度センサと、
前記電子回路の動作特性を所定特性にするために予め設定された前記調整回路の駆動データと、該駆動データ設定時に前記温度センサにて検出された温度データとを記憶する記憶手段と、
前記電子回路の動作時に、前記記憶手段から駆動データを読み出し、該駆動データを、前記温度センサにて検出された温度と、前記記憶手段に記憶された温度データとに基づき補正し、該補正後の駆動データに応じて前記調整回路を駆動することにより、前記電子回路の動作特性を所定特性に制御する制御手段と、
を備えたことを特徴とする電子回路の動作特性補正装置。 - 前記電子回路は、異なるしきい値電圧差を用いた演算増幅器と、抵抗分圧回路と、該抵抗分圧回路の両端に直流電源電圧を印加する電圧印加用スイッチング素子とを備え、前記演算増幅器にて、該抵抗分圧回路の分圧点電圧が前記演算増幅器のしきい値電圧差となるように前記スイッチング素子を制御することにより、前記抵抗分圧回路の両端に、該差電圧を前記抵抗分圧回路の分圧比に応じた増幅率にて増幅した直流定電圧を発生させる定電圧回路であり、
前記調整回路は、該定電圧回路において前記増幅率を決定する前記抵抗分圧回路の分圧点を切り換える複数のスイッチング素子からなり、
前記制御手段は、該複数のスイッチング素子のうちの一つを前記駆動データに従いオンして前記抵抗分圧回路の分圧比を設定することにより、前記定電圧回路が発生する直流定電圧を所定電圧に制御することを特徴とする請求項１に記載の電子回路の動作特性補正装置。 - 前記定電圧回路が組み込まれた集積回路は、前記直流定電圧の出力及び調整回路駆動用の端子を有することを特徴とする請求項２に記載の電子回路の動作特性補正装置。
- 前記温度センサは、
ゲート・ドレイン間を接続した複数のＭＯＳ型ＦＥＴのドレインとソースとを順に接続することにより構成されたＭＯＳ型ＦＥＴの直列回路を備え、
該直列回路に電流制限用の回路素子を介して直流電流を流すことにより、前記直列回路の両端に各ＭＯＳ型ＦＥＴのしきい値電圧を加算した電圧を発生させ、該電圧を前記電子回路の温度を表す検出信号として出力することを特徴とする請求項１〜請求項３の何れかに記載の電子回路の動作特性補正装置。 - 請求項１〜請求項４の何れかに記載の電子回路の動作特性補正装置において、
外部からの指令に従い、当該装置の動作モードを、前記制御手段が前記調整回路を駆動して前記電子回路の動作特性を所定特性に制御する通常モードから、前記駆動データを前記記憶手段に書き込む調整モードに切り換える動作モード切換手段と、
該動作モード切換手段にて当該装置の動作モードが調整モードに切り換えられると、前記調整回路を所定の調整用データにて駆動して前記電子回路の動作特性を変化させる動作特性変更手段と、
該動作特性変更手段が前記電子回路の動作特性を変化させているとき、外部から駆動データの記憶指令が入力されると、そのとき前記動作特性変更手段が前記調整回路の駆動に使用している調整用データを駆動データとして前記記憶手段に格納すると共に、前記温度センサからの検出信号を温度データとして前記記憶手段に格納するデータ格納手段と、
を備えたことを特徴とする電子回路の動作特性補正装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14618796A JP3543493B2 (ja) | 1996-06-07 | 1996-06-07 | 電子回路の動作特性補正装置 |
| US08/870,732 US6131073A (en) | 1996-06-07 | 1997-06-06 | Electronic circuit with an operating characteristic correcting function |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14618796A JP3543493B2 (ja) | 1996-06-07 | 1996-06-07 | 電子回路の動作特性補正装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09330135A JPH09330135A (ja) | 1997-12-22 |
| JP3543493B2 true JP3543493B2 (ja) | 2004-07-14 |
Family
ID=15402110
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14618796A Expired - Fee Related JP3543493B2 (ja) | 1996-06-07 | 1996-06-07 | 電子回路の動作特性補正装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6131073A (ja) |
| JP (1) | JP3543493B2 (ja) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6513103B1 (en) * | 1997-10-10 | 2003-01-28 | Rambus Inc. | Method and apparatus for adjusting the performance of a synchronous memory system |
| US6429796B1 (en) * | 1999-07-16 | 2002-08-06 | Advanced Testing Technologies Inc. | Method and device for spectrally pure, programmable signal generation |
| JP2001326327A (ja) | 2000-05-12 | 2001-11-22 | Mitsubishi Electric Corp | 半導体集積回路 |
| US7006943B1 (en) * | 2000-09-12 | 2006-02-28 | Advanced Micro Devices, Inc. | Method and apparatus for using an on-board temperature sensor on an integrated circuit |
| JP4663094B2 (ja) * | 2000-10-13 | 2011-03-30 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP4543582B2 (ja) * | 2001-06-07 | 2010-09-15 | 株式会社デンソー | 回路装置及び回路装置の調整データ設定方法 |
| US6853259B2 (en) * | 2001-08-15 | 2005-02-08 | Gallitzin Allegheny Llc | Ring oscillator dynamic adjustments for auto calibration |
| JP3851791B2 (ja) | 2001-09-04 | 2006-11-29 | 株式会社東芝 | 半導体集積回路 |
| US6853938B2 (en) * | 2002-04-15 | 2005-02-08 | Micron Technology, Inc. | Calibration of memory circuits |
| JP2003318264A (ja) | 2002-04-19 | 2003-11-07 | Rohm Co Ltd | 出力特性可変型半導体集積回路装置 |
| US20040004994A1 (en) * | 2002-07-03 | 2004-01-08 | Dolly Wu | Temperature sensing read-out system for an integrated circuit |
| US7227383B2 (en) | 2004-02-19 | 2007-06-05 | Mosaid Delaware, Inc. | Low leakage and data retention circuitry |
| JP4665452B2 (ja) * | 2004-08-03 | 2011-04-06 | 富士電機システムズ株式会社 | 温度検知回路、および温度検知回路を備えたパワー半導体装置 |
| JP4680256B2 (ja) * | 2005-04-28 | 2011-05-11 | 株式会社日立超エル・エス・アイ・システムズ | Ｉｃタグ |
| JP3985002B2 (ja) * | 2005-07-15 | 2007-10-03 | 三菱電機株式会社 | 車載電子制御装置 |
| JP4108695B2 (ja) * | 2005-07-15 | 2008-06-25 | 三菱電機株式会社 | 車載電子制御装置 |
| JP5374808B2 (ja) * | 2006-06-13 | 2013-12-25 | ソニー株式会社 | 可変受動デバイス及びこれを用いた半導体装置 |
| JP4920487B2 (ja) * | 2007-05-07 | 2012-04-18 | 有限会社 Ｆａｍｃｏ | 基準電圧生成装置 |
| JP5487880B2 (ja) * | 2009-10-26 | 2014-05-14 | セイコーエプソン株式会社 | レギュレーター、集積回路装置及び電子機器 |
| US8600642B2 (en) * | 2010-12-23 | 2013-12-03 | General Electric Company | Hub unit for a high temperature electronic monitoring system |
| DE102011076838A1 (de) * | 2011-05-31 | 2012-12-06 | Endress + Hauser Flowtec Ag | Meßgerät-Elektronik für ein Meßgerät-Gerät sowie damit gebildetes Meßgerät-Gerät |
| JP5867065B2 (ja) | 2011-12-22 | 2016-02-24 | 株式会社ソシオネクスト | 降圧型電源回路 |
| KR101443854B1 (ko) * | 2014-02-27 | 2014-09-23 | 연세대학교 산학협력단 | 스위칭 소자 모델링 구조 및 이를 이용한 emtp 시뮬레이션 방법 |
| JP6638340B2 (ja) * | 2015-11-12 | 2020-01-29 | セイコーエプソン株式会社 | 回路装置、発振器、電子機器及び移動体 |
| US11923017B2 (en) * | 2019-07-02 | 2024-03-05 | Rohm Co., Ltd. | Non-volatile storage device |
| CN115098173B (zh) * | 2022-06-17 | 2024-04-26 | 电子科技大学 | 一种基于双核amp架构的敌我识别信号高速识别的方法 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54126484A (en) * | 1978-03-25 | 1979-10-01 | Oki Electric Ind Co Ltd | Electronically adjustable potentiometer |
| US5365768A (en) * | 1989-07-20 | 1994-11-22 | Hitachi, Ltd. | Sensor |
| JPH03152425A (ja) * | 1989-11-08 | 1991-06-28 | Kubota Corp | ホイストスケールの計重値補正装置 |
| JPH04318698A (ja) * | 1991-04-17 | 1992-11-10 | Yokogawa Electric Corp | センサ信号入力装置 |
| JPH06281477A (ja) * | 1993-03-25 | 1994-10-07 | Shimadzu Corp | 連続分析装置 |
| US5848355A (en) * | 1993-07-07 | 1998-12-08 | Motorola, Inc. | Frequency synthesizer correction using a temperature responsive divisor control |
| JP3502423B2 (ja) * | 1993-10-08 | 2004-03-02 | リーダー電子株式会社 | 信号処理回路補正装置 |
| DE4497995T1 (de) * | 1993-10-22 | 1995-11-23 | Toyo Communication Equip | Vorrichtung und Verfahren zur Frequenzmessung |
| JP3962099B2 (ja) * | 1994-05-27 | 2007-08-22 | ローム株式会社 | 高周波タグおよびこれを利用した情報交換システム |
| US5479096A (en) * | 1994-08-08 | 1995-12-26 | Lucas Industries, Inc. | Analog sensing system with digital temperature and measurement gain and offset correction |
| US5659884A (en) * | 1995-02-10 | 1997-08-19 | Matsushita Communication Industrial Corp. Of America | System with automatic compensation for aging and temperature of a crystal oscillator |
| JPH08288741A (ja) * | 1995-04-14 | 1996-11-01 | Matsushita Electric Ind Co Ltd | 水晶発振装置とその調整方法 |
| JPH0918234A (ja) * | 1995-04-27 | 1997-01-17 | Seiko Epson Corp | 温度補償圧電発振器 |
| US5764541A (en) * | 1995-12-22 | 1998-06-09 | Hermann Finance Corporation Ltd. | Microprocessor controlled sensor signal conditioning circuit |
| US5777524A (en) * | 1997-07-29 | 1998-07-07 | Motorola, Inc. | Temperature compensation circuit for a crystal oscillator and associated circuitry |
| US5731742A (en) * | 1996-12-17 | 1998-03-24 | Motorola Inc. | External component programming for crystal oscillator temperature compensation |
| US5760656A (en) * | 1996-12-17 | 1998-06-02 | Motorola Inc. | Temperature compensation circuit for a crystal oscillator and associated circuitry |
| IL120119A0 (en) * | 1997-01-31 | 1997-04-15 | Binder Yehuda | Method and system for calibrating a crystal oscillator |
| US5848383A (en) * | 1997-05-06 | 1998-12-08 | Integrated Sensor Solutions | System and method for precision compensation for the nonlinear offset and sensitivity variation of a sensor with temperature |
-
1996
- 1996-06-07 JP JP14618796A patent/JP3543493B2/ja not_active Expired - Fee Related
-
1997
- 1997-06-06 US US08/870,732 patent/US6131073A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6131073A (en) | 2000-10-10 |
| JPH09330135A (ja) | 1997-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3543493B2 (ja) | 電子回路の動作特性補正装置 | |
| US6469573B2 (en) | Semiconductor integrated circuit | |
| US6006169A (en) | Method and apparatus for trimming an integrated circuit | |
| CN101256099B (zh) | 校准管芯上温度传感器的系统 | |
| JP2007172766A (ja) | 半導体リーク電流検出器とリーク電流測定方法および電圧トリミング機能付半導体リーク電流検出器とリファレンス電圧トリミング方法およびこれらの半導体集積回路 | |
| US6567763B1 (en) | Analog temperature measurement apparatus and method | |
| JP3783016B2 (ja) | 較正方法及びシステム | |
| US20080043508A1 (en) | Method for Programming one-time Programmable Memory of Integrated Circuit | |
| US6694282B2 (en) | Method and device for determining an operating temperature of a semiconductor component | |
| JP5573781B2 (ja) | Ｃｒ発振回路およびその周波数補正方法 | |
| US11430535B2 (en) | Semiconductor device and test method thereof | |
| JPH06288290A (ja) | エンジン制御装置及びこれに用いる空気流量計 | |
| JP2000150799A (ja) | 半導体集積回路装置 | |
| WO1999007069A1 (en) | System for compensating for temperature induced delay variation in an integrated circuit | |
| US20140375130A1 (en) | Circuit, Use, and Method for Operating a Circuit | |
| US11984169B2 (en) | Piecewise linear and trimmable temperature sensor | |
| JP2005086108A (ja) | 半導体集積回路 | |
| JP3773089B2 (ja) | 定電圧発生回路および不揮発性メモリ並びに半導体集積回路 | |
| US7802141B2 (en) | Semiconductor device having one-chip microcomputer and over-voltage application testing method | |
| JP2000215698A (ja) | 半導体集積回路装置のテスト回路 | |
| JPH10260082A (ja) | 温度センサ及びその調整方法 | |
| JP2006105870A (ja) | 温度センサおよび温度センサの補正方法 | |
| US11711069B2 (en) | Semiconductor integrated circuit | |
| CN114097036A (zh) | 半导体装置、otp读出电路以及otp电路 | |
| JP2019134280A (ja) | Ｃｒ発振回路、半導体集積回路およびリモコン装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031222 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040316 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040329 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110416 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120416 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120416 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140416 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |