JPH09330135A - 電子回路の動作特性補正装置 - Google Patents
電子回路の動作特性補正装置Info
- Publication number
- JPH09330135A JPH09330135A JP8146187A JP14618796A JPH09330135A JP H09330135 A JPH09330135 A JP H09330135A JP 8146187 A JP8146187 A JP 8146187A JP 14618796 A JP14618796 A JP 14618796A JP H09330135 A JPH09330135 A JP H09330135A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- electronic circuit
- data
- drive data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/44—Modifications of instruments for temperature compensation
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Logic Circuits (AREA)
Abstract
性を、面倒な調整作業を行うことなく所定特性に制御可
能な動作特性補正装置を提供する。 【解決手段】 正負の信号入力部に設けられたFETが
異なるしきい値電圧に設定されたオペアンプ32を備
え、そのしきい値電圧の差電圧を抵抗分圧回路34の分
圧比に応じた増幅率にて増幅することにより電源電圧V
DD2 を生成する電源回路を、CPU等からなるコンピュ
ータブロックと共にCMOSのIC基板上に形成した半
導体集積回路において、電源回路に、分圧抵抗回路34
の分圧比を変更するためのアナログスイッチSW1〜S
W5を設け、SW1〜SW5の内のいずれをオン状態に
するかを、制御レジスタに格納された駆動データに応じ
て切り換えることにより、電源電圧VDD2 を一定にす
る。駆動データは、外部のEEPROMに格納されてお
り、電源投入後にコンピュータブロック側での制御処理
により、制御レジスタ38に書き込まれる。
Description
る回路素子のばらつきの影響を受けることなく、電子回
路を常に所定の動作特性にて動作させることのできる電
子回路の動作特性補正装置に関する。
幅率にて増幅する増幅回路や、入力電圧を所定電圧に変
換して出力する定電圧回路等、種々の電子回路が知られ
ているが、こうした電子回路では、回路素子のばらつき
により動作特性がばらついてしまうといったことがあ
る。
らつきによる電子回路の動作特性のばらつきを補正する
ために、電子回路の製造後に、所定の検査工程にて動作
特性をチェックし、所望の動作特性が得られない場合に
は、予め電子回路に設けておいた可変抵抗器等の調整用
回路素子の回路定数を調整することにより、電子回路の
動作特性を所定特性に調整するようにしていた。
子回路の小型化のために、電子回路を集積化して、1チ
ップの集積回路(IC)として製造・出荷することが多
く、このような集積回路において上記のような調整作業
を行うのは極めて面倒であった。
置に電源供給を行う電源回路を集積回路にて構成する場
合、その電源回路にて生成される電源電圧のばらつきを
防止するために、従来では、電源回路を組み込んだIC
基板の製造後、これを樹脂モールドしてチップ部品とす
る前に、電源回路を動作させてその出力電圧を検出し、
その検出電圧が所定範囲内に入るように、電源回路を構
成する抵抗器等の回路素子の特性を、レーザトリミン
グ,ヒューズトリミング等の手法で調整するようにして
いた。しかし、このような調整作業は非常に煩わしく、
また調整作業を間違うと、樹脂モールド後の出荷前の検
査工程で不良品となり、たとえ電源回路自体は正常動作
していても廃棄しなければならないため、歩留まりも悪
いといった問題があった。
それを構成する回路素子の温度特性の影響を受けること
から、上記のような調整作業によって電子回路の動作特
性を調整しても、使用温度が変化すると良好な動作特性
が得られなくなることもあった。
のであり、IC内に組み込まれる電子回路の動作特性
を、面倒な調整作業を行うことなく所定特性に設定可能
な電子回路の動作特性補正装置を提供することを目的と
する。
めになされた請求項1に記載の電子回路の動作特性補正
装置においては、集積回路(IC)内に電子回路の動作
特性を調整可能な調整回路が組み込まれ、電子回路の動
作時には、制御手段が、記憶手段から、電子回路の動作
特性を所定特性にするために予め設定された調整回路の
駆動データを読み出し、その読み出した駆動データに応
じて調整回路を駆動することにより、電子回路の動作特
性を所定特性に制御する。
正装置によれば、例えば、集積回路製造後の検査工程時
等に、電子回路の動作特性が所定特性になるように調整
回路を駆動して、そのときの駆動データを記憶手段に格
納しておけば、その後電子回路が動作する度に、その動
作特性が所定特性となるように制御されることになる。
性の検査工程時に、その動作特性が所定特性となるよう
に、電子回路を構成する回路素子の特性を、レーザトリ
ミング等にて調整する必要はなく、電子回路の動作特性
調整のための調整作業を簡単にすることができる。また
記憶手段に記憶した駆動データが誤っていても、例えば
ICの出荷前の検査工程等で電子回路の動作を確認し、
駆動データの誤りがあれば、記憶手段に格納した駆動デ
ータを書き換えるようにすれば、正常動作し得るICを
出荷でき、IC製造時の歩留まりを向上することができ
る。
性補正装置は、異なるしきい値電圧差を用いた演算増幅
器と、抵抗分圧回路と、抵抗分圧回路の両端に直流電源
電圧を印加する電圧印加用スイッチング素子とを備え、
演算増幅器にて、抵抗分圧回路の分圧点電圧が演算増幅
器のしきい値電圧差となるようにスイッチング素子を制
御することにより、抵抗分圧回路の両端に、しきい値電
圧差を抵抗分圧回路の分圧比に応じた増幅率にて増幅し
た直流定電圧を発生させる、定電圧回路の出力電圧を所
定電圧に調整するための装置であり、調整回路は、定電
圧回路において増幅率を決定する抵抗分圧回路の分圧点
を切り換える複数のスイッチング素子からなり、制御手
段は、複数のスイッチング素子のうちの一つを記憶手段
に記憶された駆動データに従いオンして、抵抗分圧回路
の分圧比を設定することにより、定電圧回路が発生する
直流定電圧を所定電圧に制御する。
ンピュータ等の電子装置に電源供給を行う電源回路とし
て使用されるが、その出力電圧が回路素子のばらつき等
によって変動すると、電源供給を受ける電子装置の動作
がばらついてしまうことから、常に一定電圧を生成でき
るようにする必要がある。
路にて構成する場合、集積回路は、製造のし易さ等から
MOS型ICとされることが考えられ、この場合の定電
圧回路には、反転入力端子及び非反転入力端子にしきい
値電圧の異なるMOS型FETを接続した演算増幅器
(オペアンプ)を利用し、このしきい値電圧の差電圧を
基準電圧として定電圧を生成する定電圧回路を利用する
ことが考えられる。
幅器の各入力部のしきい値電圧の差電圧を、抵抗分圧回
路の分圧比に応じて増幅することにより、定電圧を生成
する場合、演算増幅器における各入力部のしきい値電圧
の差電圧にばらつきがあると、生成した定電圧には、そ
の差電圧のばらつきを抵抗分圧回路の分圧比にて増幅し
た大きなばらつきが生じることになる。
路において、演算増幅器のしきい値電圧がばらついて
も、生成した直流定電圧は常に所定電圧となるように、
定電圧回路において増幅率を決定する抵抗分圧回路の分
圧点を切り換えるようにしているのである。
にて、集積回路にて構成される定電圧回路の出力電圧を
一定電圧に制御することが可能になり、この定電圧回路
から電源供給を受けるマイクロコンピュータ等の電子装
置を一定電圧にて動作させることができ、その動作精度
を向上できる。
て構成する場合、その集積回路内にCPU等からなる制
御回路を一緒に組み込めば、電源回路を内蔵した1チッ
プの電子制御装置を構成することもでき、しかも本発明
によれば、定電圧回路からの出力電圧を簡単な調整作業
で一定にすることができるので、常に安定して動作可能
な電子制御装置を提供できる。
路から電源供給を受けて動作する制御回路とを集積回路
内に組み込んだ場合であっても、定電圧回路を単体で集
積回路にて構成した場合であっても、請求項3に記載の
ように、直流定電圧の出力及び調整回路駆動用の端子を
設けておけば、集積回路を樹脂等でモールドしてチップ
部品として形成した後でも、直流定電圧をモニタしなが
ら電圧調整を行うことができるようになる。またこの場
合、定電圧回路と定電圧回路から電源供給を受ける制御
回路とを一緒に組み込んだ集積回路であっても、直流定
電圧出力用の端子を利用すれば、必要に応じて外部装置
に電源供給を行うことができるようになる。
性補正装置は、前記請求項1〜請求項3いずれか記載の
装置に、電子回路の温度を検出する温度センサを設け、
制御手段にて、その温度センサにより検出された温度に
基づき記憶手段に記憶された駆動データを補正し、その
補正後の駆動データにより調整回路を駆動することによ
り、電子回路の動作特性の温度ドリフトを防止するよう
にされている。
求項3に記載の装置のように、電子回路を構成する回路
素子のばらつきによって生じる電子回路の動作特性のば
らつきを補正できるだけでなく、電子回路の動作温度の
変化によって生じる電子回路の動作特性の温度ドリフト
を防止でき、電子回路の動作特性をより良好に安定化さ
せることができる。またこのように本発明によれば電子
回路の温度ドリフトを防止できるため、自動車に搭載さ
れた電子回路等、動作温度が周囲環境に応じて大きく変
化する電子回路に適用すれば、その効果をより発揮でき
ることになる。
特性補正装置においては、請求項4に記載の装置におい
て温度補償のために使用される温度センサが、ゲート・
ドレイン間を接続した複数のMOS型FETのドレイン
とソースとを順に接続することにより構成されたMOS
型FETの直列回路を備え、この直列回路に電流制限用
の回路素子を介して直流電流を印加することにより、直
列回路の両端に各MOS型FETのしきい値電圧を加算
した電圧を発生させ、この電圧を電子回路の温度を表す
検出信号として出力するように構成される。
のセンサ素子を使用することなく温度センサを構成で
き、電子回路と共に集積回路内に組み込むことも容易で
ある。また特に本発明では、温度センサをMOS型FE
Tにて構成していることから、請求項2に記載のような
定電圧回路を組み込んだMOS型ICに適用する際に
は、そのIC基板上に温度センサを形成でき、極めて有
利である。
た温度によって駆動データを補正する場合、駆動データ
設定時の温度が一定であれば、温度センサからの検出信
号を用いて、駆動データを、そのときの電子回路の温度
に対応した値に補正することができるが、駆動データ設
定時の温度が異なる場合には、駆動データを電子回路の
温度に対応して補正することができなくなる。これは、
駆動データを温度補正するには、その設定時の温度から
の温度変化量を知る必要があるためである。
設定できない場合には、請求項6に記載のように、記憶
手段に、駆動データに加えて、駆動データ設定時に温度
センサにて検出された温度データを記憶しておき、制御
手段において、駆動データを温度補正する際には、温度
センサにて検出された現在の温度と、記憶手段に記憶さ
れた駆動データ設定時の温度データとに基づき、駆動デ
ータを補正するようにすることが望ましい。
性補正装置は、請求項1〜請求項5に記載の装置に、動
作モード切換手段,動作特性変更手段及びデータ格納手
段を設けたものであり、外部から動作モードの切換指令
を入力すれば、動作モード切換手段が、当該装置の動作
モードを、制御手段が調整回路を駆動して電子回路の動
作特性を所定特性に制御する通常モードから、駆動デー
タを記憶手段に書き込む調整モードに切り換える。
モードを調整モードに切り換えると、動作特性変更手段
が、調整回路を所定の調整用データにて駆動して電子回
路の動作特性を変化させ、更に、この状態で駆動データ
の記憶指令を入力すれば、データ格納手段が、そのとき
動作特性変更手段が調整回路の駆動に使用している調整
用データを駆動データとして記憶手段に格納する。
する駆動データの設定作業を極めて簡単に行なうことが
できるようになる。つまり、本発明によれば、動作モー
ドの切換指令を入力すれば、動作特性変更手段により電
子回路の動作特性が順次変更されるが、このとき、例え
ば、電子回路や調整回路を組み込んだ集積回路に、電子
回路の動作特性測定用の計測器(例えば電子回路が定電
圧回路であればその出力電圧を測定する電圧計)を接続
しておけば、電子回路の動作特性の変化を確認できる。
そして、電子回路の所望の動作特性を確認できた時点で
駆動データの記憶指令を入力すれば、そのとき調整回路
を駆動している調整用データが駆動データとして記憶手
段に自動で格納される。従って、本発明によれば、記憶
手段に記憶させる駆動データを設定する設定作業を容易
に行なうことができる。
計測結果を自動で解析して電子回路の動作特性が所定特
性になった時点で駆動データの記憶指令を発する駆動デ
ータ設定用の調整装置を使用すれば、駆動データの設定
作業を自動化することも可能である。
性補正装置は、請求項6に記載の装置に、動作モード切
換手段,動作特性変更手段及びデータ格納手段を設けた
ものであり、上記請求項7に記載の装置と同様、外部か
ら動作モードの切換指令を入力すれば、動作モード切換
手段が、当該装置の動作モードを、制御手段が調整回路
を駆動して電子回路の動作特性を所定特性に制御する通
常モードから、駆動データを記憶手段に書き込む調整モ
ードに切り換える。
モードを調整モードに切り換えると、動作特性変更手段
が、調整回路を所定の調整用データにて駆動して電子回
路の動作特性を変化させ、更に、この状態で駆動データ
の記憶指令を入力すれば、データ格納手段が、そのとき
動作特性変更手段が調整回路の駆動に使用している調整
用データを駆動データとして記憶手段に格納すると共
に、温度センサからの検出信号を温度データとして記憶
手段に格納する。
特性の温度ドリフトを防止し得る装置において、駆動デ
ータ及びその駆動データ設定時の温度データを記憶手段
に記憶させる設定作業を容易に行なうことができ、また
こうした設定作業を自動化することも可能になる。
に説明する。図1は本発明が適用された実施例の半導体
集積回路の構成を表わすブロック図である。なお、本実
施例の半導体集積回路2は、自動車において、車速セン
サ又はエンジン回転数センサからの検出信号に応じてメ
ータ駆動用の交差コイルを通電制御することにより、ス
ピードメータ又はタコメータを、車速又はエンジン回転
数の対応した位置に制御する、メータ駆動用の電子制御
装置である。
路2は、マイクロコンピュータを構成するコンピュータ
ブロック4と、半導体集積回路2への電源投入後に内部
の電源電圧VDD2 がコンピュータブロック4が正常動作
可能なパワーオンリセット電圧VPON に達するまでパワ
ーオンリセット信号を出力し、電源電圧VDD2 がパワー
オンリセット電圧VPON に達すると、パワーオンリセッ
ト信号の出力を停止して、コンピュータブロック4に動
作用のマシンクロックを供給することにより、コンピュ
ータブロック4を起動させるパワーオンリセット回路6
と、パワーオンリセット回路6にマシンクロック生成用
の発振信号を出力する発振器8と、外部から入力される
メータ駆動用の電源電圧VDD1 から内部回路駆動用の電
源電圧VDD2 (定電圧)を生成する電源回路10と、半
導体集積回路2の温度を検出する温度センサ12と、温
度センサ12からの検出信号及び外部入力端子T1,T
2を介して入力されるアナログ信号のうちの一つをコン
ピュータブロック4からの指令に従い選択するマルチプ
レクサ14と、マルチプレクサ14にて選択されたアナ
ログ信号をデジタルデータに変換してコンピュータブロ
ック4に入力するA/D変換器16とを備え、これら各
部をCMOSのIC基板上に形成し、更にこれを樹脂等
にてモールドすることにより、1チップの電子部品とし
て構成される。
と、ROMにより構成されたプログラムメモリ22と、
RAMにより構成されたデータメモリ24と、I/Oブ
ロック26(入出力ポート)と、これら各部を接続する
データバス,アドレスバス,コントロールバス等からな
るバスライン28とを備えている。そして、このバスラ
イン28には、電源回路10,マルチプレクサ14及び
A/D変換器16も接続されている。
回路2に車速センサ等からの検出信号を入力したり、半
導体集積回路2からメータ駆動用の外部の駆動回路に制
御信号を出力したりするために、各種信号の入出力端子
が接続されるが、本実施例では、これら入出力端子の一
つとして、外部のEEPROM30に、電源回路10の
動作特性を所定特性に制御して電源回路10から常時一
定の電源電圧VDD2 を出力させるための駆動データ等を
格納すると共に、必要に応じてそのデータを読み出すた
めのデータ入出力の端子Ta、及び電源回路10の動作
特性を検査して最適な駆動データを設定するための指令
信号を入力するための端子Tbが備えられている。
手段に相当し、電源回路10は、動作特性の補正対象と
なる本発明の電子回路に相当する。また、電源回路10
の電源電圧VDD2 の出力ラインには、電源電圧検出用の
端子Tcが接続され、この端子Tcを介して、半導体集
積回路2内の電源電圧VDD2 を外部から計測できるよう
にされている。
演算増幅器(オペアンプ)32と、6個の抵抗器R1〜
R6を直列に接続すると共に、抵抗器R6側の一端を半
導体集積回路2のグランドライン(GND)に接地した
抵抗分圧回路34と、外部からの電源電圧VDD1 (例え
ば6V)の入力ラインにソースが接続され、抵抗分圧回
路34の抵抗器R1側の一端にドレインが接続されたP
チャネル(以下、PCHと記載する)のMOS−FET
36と、抵抗分圧回路34を構成する抵抗器R1〜R6
の夫々の接続点(5箇所)とオペアンプ32の非反転入
力端子(+)との間に設けられたアナログスイッチSW
1〜SW5とを備えている。
(−)は、半導体集積回路2のGNDに接地され、オペ
アンプ32の出力端子は、FET36のゲートに接続さ
れている。また、オペアンプ32内にて、非反転入力端
子(+)及び反転入力端子(−)に夫々接続された入力
部のMOS−FET32a,32bは、非反転入力端子
(+)側のしきい値電圧が反転入力端子(−)側のしき
い値電圧よりも所定電圧(例えば1.0V)だけ高くな
るように構成されている。
は、半導体集積回路2への電源投入時(つまり電源電圧
VDD1 の立ち上がり時)にアナログスイッチSW3のみ
がオンする初期状態となり、その後、後述の制御処理に
よってオン状態となるアナログスイッチが切り換えられ
る。
ては、例えば5個のアナログスイッチSW1〜SW5の
内のアナログスイッチSW3がオン状態であれば、アナ
ログスイッチSW3を介してオペアンプ32の非反転入
力端子に接続された抵抗器R3と抵抗器R4との間の分
圧点電圧が、オペアンプ32の各入力部のしきい値電圧
の差電圧にて決定される基準電圧となるように、FET
36のゲート電圧が制御される。つまり、分圧点電圧が
基準電圧よりも大きければ、オペアンプ32の出力がHi
ghレベルとなって、FET36がオフされ、分圧点電圧
が基準電圧以下になれば、オペアンプ32の出力がLow
レベルとなって、FET36がオンされる。
により、抵抗分圧回路34に流れる電流が、抵抗器R4
〜R6の両端電圧が基準電圧となるように制御されるこ
とになり、内部の電源電圧VDD2 (例えば5V)の出力
点となる抵抗分圧回路34とFET36のドレインとの
接続点には、オン状態となっているアナログスイッチが
接続された抵抗分圧回路34の分圧点での分圧比に応じ
て基準電圧を所定値倍した電圧が発生する。例えば、ア
ナログスイッチSW3がオン状態であれば、アナログス
イッチSW3が接続された抵抗器R3と抵抗器R4との
接続点での分圧比に応じて、基準電圧を{(R1+R2
+R3+R4+R5+R6)/(R4+R5+R6)}
倍した電圧が電源電圧VDD2 として生成される。
を構成する抵抗器R1〜R6の接続点に夫々アナログス
イッチSW1〜SW5を設けて、オペアンプ32の非反
転入力端子(+)に分圧電圧を入力する抵抗分圧回路3
4の分圧点を変更できるようにされているが、これは、
CMOSプロセスにおいて、FETのしきい値電圧を正
確に設定するのは困難であり、本実施例のように、オペ
アンプ32の各入力部のしきい値電圧の差電圧を基準電
圧として電源電圧VDD2 を生成する際には、基準電圧の
ばらつきにより、電源電圧VDD2 が大きく変動してしま
うためである。
て、電源電圧VDD2 は、オペアンプ32の各入力部のし
きい値電圧の差電圧を抵抗分圧回路34の分圧比にて決
定される増幅率にて増幅することにより生成されること
から、基準電圧がばらつくと、電源電圧VDD2 が大きく
変動して、半導体集積回路2を構成する各部を正常動作
させることができなくなる虞がある。そこで本実施例で
は、電源回路10において基準電圧の増幅率を決定する
抵抗分圧回路34を、6個の抵抗器R1〜R6の直列回
路にて構成し、この直列回路の各抵抗器R1〜R6の接
続点に、調整回路としてのアナログスイッチSW1〜S
W5を夫々設けて、抵抗分圧回路34による分圧点を5
段階に切換可能とし、基準電圧のばらつきに伴う電源電
圧VDD2 の変動を、増幅率の変化によって吸収できるよ
うにしているのである。
に、電源回路10には、半導体集積回路2への電源(電
源電圧VDD1 )投入後にCPU20にて実行される後述
の制御処理によって、EEPROM30に格納された駆
動データが書き込まれる制御レジスタ38と、制御レジ
スタ38に書き込まれた駆動データに応じて、上記5個
のアナログスイッチSW1〜SW5の内のいずれか一つ
をオン状態にするための駆動信号(Highレベル)を出力
するデコーダ40と、半導体集積回路2への電源投入
後、制御レジスタ38に駆動データが書き込まれるまで
の間、アナログスイッチSW3をオン状態にし、制御レ
ジスタ38に駆動データが書き込まれると、その駆動デ
ータに応じてオン状態にするアナログスイッチを切り換
える、駆動回路42とが備えられている。
源投入後に、電源回路10において電源電圧VDD2 が生
成され、この電源電圧VDD2 によりパワーオンリセット
回路6が動作してCPU2が起動するまでの間は、制御
レジスタ38の値が不定になるので、半導体集積回路2
への電源投入直後から制御レジスタ38の値が確定する
まで、アナログスイッチSW3が必ずオン状態となるよ
うに駆動して、電源回路10にて電源電圧VDD2 を生成
できるようにするためのものであり、図3に示す如く、
電源投入直後にアナログスイッチSW3をオン状態にす
るための駆動回路42aと、電源投入直後に他のアナロ
グスイッチSW1,SW2,SW4,及びSW5を夫々
オフ状態にするための駆動回路42bとから構成されて
いる。
は、図3(a)に示すように、電源電圧VDD1 にて動作
するVDD1 系のロジック回路と、電源回路10にて生成
される電源電圧VDD2 にて動作するVDD2 系のロジック
回路とから構成されている。そして、VDD2 系のロジッ
ク回路は、パワーオンリセット回路6から出力されるパ
ワーオンリセット信号を反転する否定回路NOT1と、
否定回路NOT1の出力をGNDに接地する抵抗器R
と、デコーダ40から出力されるアナログスイッチSW
3の駆動信号(アナログスイッチSW3をオンする際に
Highレベルとなる)を反転する否定回路NOT2とから
構成され、VDD1 系のロジック回路は、否定回路NOT
1の出力をVDD1 系の電圧にレベルシフトするレベルシ
フタLS1と、入力端子がGNDに接地された否定回路
NOT3と、この否定回路NOT3の出力とレベルシフ
タLS1の出力とを受けて動作するナンド回路NAND
1と、ナンド回路NAND1の出力を反転する否定回路
NOT4と、否定回路NOT2からの出力をVDD1 系の
電圧にレベルシフトするレベルシフタLS2と、レベル
シフタLS2の出力と否定回路NOT4の出力とを受け
て動作するナンド回路NAND2とから構成されてい
る。
のMOS−FETとNチャネル(以下、NCHと記載す
る)のMOS−FETとからなり、PCHのFETのゲ
ートには、ナンド回路NAND2の出力が否定回路NO
T5にて反転されて入力され、NCHのFETのゲート
には、ナンド回路NAND2の出力がそのまま入力され
る。従って、アナログスイッチSW3は、ナンド回路N
AND2の出力がHighレベルであるときにオン状態とな
り、ナンド回路NAND2の出力がLow レベルであると
きにオフ状態となる。また、本実施例では、上記各ロジ
ック回路もCMOSのIC基板上に形成されることか
ら、アナログスイッチSW3を含む各回路素子は、約
1.2V程度のしきい値電圧VT 以上で動作可能にな
る。
は、電源投入後、電源電圧VDD2 がしきい値電圧VT に
達するまでは、パワーオンリセット回路6が動作しない
ことから、否定回路NOT1の出力が不確定になるが、
その出力は抵抗器Rを介してGNDに接地されることか
ら、ナンド回路NAND1の一方の入力端は必ずGND
レベル(0V)となる。そして、電源電圧VDD1がナン
ド回路NAND1のしきい値電圧VT に達しておれば、
ナンド回路NAND1の出力は、必ずHighレベルとな
る。またこの出力(Highレベル)は、否定回路NOTを
介してナンド回路NAND2の一方に入力されることか
ら、ナンド回路NAND1の出力も、必ずHighレベルと
なり、アナログスイッチSW3がオン状態になる。
上になると、パワーオンリセット回路6が動作して、そ
の後、電源電圧VDD2 がパワーオンリセット電圧VPON
に達するまでの間、パワーオンリセット回路6からはパ
ワーオンリセット信号(Highレベル)が出力される。こ
の結果、電源電圧VDD2 の立上がり時に、電源電圧VDD
2 が、しきい値電圧VT からパワーオンリセット電圧V
PON までの電圧範囲内にあるときは、否定回路NOT1
からの出力がLow レベルとなり、この状態でも、電源投
入直後と同様、ナンド回路NAND1及びナンド回路N
AND2の出力が必ずHighレベルとなって、アナログス
イッチSW3がオン状態になる。
セット電圧VPON に達して、パワーオンリセット回路6
からのパワーオンリセット信号の出力が停止されると、
否定回路NOT1からの出力はLow レベルからHighレベ
ルに反転する。そして、このときには否定回路NOT3
の出力もHighレベルとなっているため、ナンド回路NA
ND1の2つの入力端子には、夫々Highレベルの信号が
入力されることになり、その出力はLow レベルとなる。
従って、このとき、ナンド回路NAND2の一方の入力
端子には、否定回路NOT4を介してHighレベルの信号
が入力されることになる。
端子には、否定回路NOT2により反転されたデコーダ
40からの駆動信号がレベルシフタLS2を介して入力
されることから、アナログスイッチSW3をオンするた
めに、デコーダ40からの駆動信号がHighレベルとなっ
ている場合には、ナンド回路NAND2の他方の入力端
子はLow レベルとなり、その出力がHighレベルとなっ
て、アナログスイッチSW3がオン状態となる。また逆
に、アナログスイッチSW3をオフするために、デコー
ダ40からの駆動信号がLow レベルとなっている場合に
は、ナンド回路NAND2の他方の入力端子はHighレベ
ルとなることから、その出力はLow レベルとなり、アナ
ログスイッチSW3がオフ状態となる。
動回路42aは、半導体集積回路2への電源投入後、電
源電圧VDD2 がコンピュータブロック4が動作を開始す
るパワーオンリセット電圧VPON に達するまでの間は、
ナンド回路NAND2からアナログスイッチSW3への
出力信号をHighレベルに保持して、アナログスイッチS
W3を強制的にオン状態に制御し、電源電圧VDD2 がパ
ワーオンリセット電圧VPON に達して、コンピュータブ
ロック4が動作を開始すると、デコーダ40から入力さ
れるアナログスイッチSW3の駆動信号に応じて、ナン
ド回路NAND2からアナログスイッチSW3への出力
信号をHighレベル又はLow レベルに切り換え、アナログ
スイッチSW3を、コンピュータブロック4から制御レ
ジスタ38に書き込まれた駆動データに対応した状態に
制御する。
SW4,SW5の駆動回路42bは、図3(b)に示す
ように、アナログスイッチSW3の駆動回路42aと略
同様に構成されており、駆動回路42aと異なる点は、
デコーダ40から各アナログスイッチSW1,SW2,
SW4,SW5に対して出力される駆動信号を反転する
否定回路NOT2を除去して、駆動信号をレベルシフタ
LS2に直接入力するように構成した点と、ナンド回路
NAND2の出力を、各アナログスイッチを構成するP
CHのMOS−FETのゲートには、そのまま入力し、
NCHのMOS−FETのゲートには、否定回路NOT
6にて反転して入力するように構成した点との2点であ
る。
2bでは、電源投入後、電源電圧VDD2 がパワーオンリ
セット電圧VPON に達するまでの間は、駆動回路42a
と同様、ナンド回路NAND1及びナンド回路NAND
2の出力が必ずHighレベルとなることから、アナログス
イッチSW1,SW2,SW4,SW5は、必ずオフ状
態となる。
ト電圧VPON に達した場合には、駆動回路42aと同
様、ナンド回路NAND1の出力はLow レベルとなり、
ナンド回路NAND2の一方の入力端子には、否定回路
NOT4を介してHighレベルの信号が入力されることに
なるが、ナンド回路NAND2の他方の入力端子には、
デコーダ40からの駆動信号がレベルシフタLS2を介
して入力されることから、アナログスイッチSW3をオ
ンするために、デコーダ40からの駆動信号がHighレベ
ルとなっている場合には、ナンド回路NAND2の他方
の入力端子はHighレベルとなり、その出力がLow レベル
となって、各アナログスイッチはオン状態となる。また
逆に、アナログスイッチSW3をオフするために、デコ
ーダ40からの駆動信号がLow レベルとなっている場合
には、ナンド回路NAND2の他方の入力端子はLow レ
ベルとなることから、その出力はHighレベルとなり、各
アナログスイッチはオフ状態となる。
W2,SW4,SW5の駆動回路42bは、半導体集積
回路2への電源投入後、電源電圧VDD2 がコンピュータ
ブロック4が動作を開始するパワーオンリセット電圧V
PON に達するまでの間は、各アナログスイッチを強制的
にオフ状態に制御し、電源電圧VDD2 がパワーオンリセ
ット電圧VPON に達して、コンピュータブロック4が動
作を開始すると、デコーダ40から入力される駆動信号
に応じて、各アナログスイッチをオン・オフする。
信号の入力停止に伴う初期化処理により電源回路10の
制御レジスタ38に、アナログスイッチSW3をオン状
態にする初期駆動データを書き込み、その後、後述する
制御処理にてEEPROM30に格納された駆動データ
を制御レジスタ38に書き込む。また、デコーダ40
は、制御レジスタ38内の駆動データが書き換えられる
と、書き換え後の駆動データに応じてオフ状態からオン
状態に切り換えるアナログスイッチに対する駆動信号
(Highレベル)の出力を開始し、その後、書き換え後の
駆動データに応じてオン状態からオフ状態に切り換える
アナログスイッチに対する駆動信号(Highレベル)を出
力する。ここで、オペアンプ32の入力が不定になる
と、電源回路10の制御が不能となるため、アナログス
イッチSW1〜SW5が全てオフ状態となることのない
ように、一定時間、書き換えられる前にオンさせていた
スイッチも同時にオンさせることで、アナログスイッチ
SW1〜SW5のオン・オフ状態を切り換える。次に、
温度センサ12は、図4(a)に示す如く、ゲート・ド
レイン間を接続したPCHのMOS−FET51,5
2,53,54を備え、これら4個のFET51〜54
のドレインとソースとを順に接続すると共に、最下段の
FET54のドレインをGNDに接地した、MOS−F
ETの直列回路55から構成される。そして、この直列
回路55の最上段のFET51のソースには、ソースに
電源電圧VDD2 が印加され、ゲートがGNDに接地され
た、PCHのMOS−FET56のドレインが接続され
ている。そして温度センサ12は、FET51とFET
56との接続点電圧を、半導体集積回路2の温度を表わ
す検出電圧として、マルチプレクサ14に出力する。
FET56が直列回路55に微小電流を流す定電流源と
して機能し、直列回路55を構成する4個のFET51
〜54がしきい値電圧VT でオンするダイオードとして
機能することになり、その等価回路は、図4(b)に示
すようになる。
る検出電圧は、FET51〜54のしきい値電圧VT を
加算した電圧となり、FET51〜54のしきい値電圧
VTは温度によって変化するため、この検出信号をA/
D変換器16を介してコンピュータブロック4に入力す
れば、コンピュータブロック4側にて、半導体集積回路
2の温度を検知できるようになる。
は、これを形成するIC基板(ウエハ)の製造工程によ
って、ロット間はもちろん、同一基板内でもばらつきが
大きいが、温度特性は、半導体物理的性質により一定で
あるため、例えば、室温で検出電圧を測定して、その値
を初期値としてEEPROM30に書き込んでおき、半
導体集積回路2の実際の使用時には、温度センサ12か
らの検出信号とEEPROM30内の初期値との電圧差
を求め、その電圧差を、検出電圧の温度特性(数mV/
℃)にて除算すれば、室温からの温度変化量を求めるこ
とができ。
半導体集積回路2において、EEPROM30への駆動
データ等を格納するために実行される初期設定処理、及
び半導体集積回路2の使用時にEEPROM30に格納
された駆動データ等を用いて電源回路10の出力特性を
補正するために実行される制御処理について、図5及び
図6に示すフローチャートに沿って説明する。
回路2の動作モードを通常モードから調整モードに切り
換えるモード切換指令を入力した際に、CPU20がプ
ログラムメモリ22から当該処理を実行するための制御
プログラムを読み込むことによって実行される処理であ
る。
と、S110(S:ステップを表わす)にて、駆動デー
タの初期値(アナログスイッチSW3をオンするための
駆動データ)を電源回路10の制御レジスタ38に出力
し、電源回路10内のアナログスイッチSW3をオンさ
せる。そして続くS120では、端子Tbから駆動デー
タの記憶指令が入力されたか否かを判断し、記憶指令が
入力されていなければ、続くS130にて、制御レジス
タ38への駆動データ書き込み後に所定時間経過したか
否かを判断し、所定時間経過していなければ、再度S1
20に移行する、といった手順で、制御レジスタ38に
駆動データを書き込み、アナログスイッチSW3をオン
させてから、所定時間経過するまで、端子Tbから駆動
データの記憶指令が入力されるのを待つ。
の記憶指令が入力されず、S130にて所定時間経過し
たと判断されると、S140に移行して、制御レジスタ
38内の駆動データを、まだオンしていない残りのアナ
ログスイッチの一つをオンするための駆動データに変更
する。また駆動データ変更後は、再度S120に移行
し、上記S120及びS130の処理により、駆動デー
タ変更後に所定時間経過する間に端子Tbから駆動デー
タの記憶指令が入力されるのを待ち、所定時間経過する
間に記憶指令が入力されなければ、S140にて、制御
レジスタ内の駆動データを、まだオンしていない残りの
アナログスイッチの一つをオンするための駆動データに
変更する。
源回路10に設けられた電源電圧VDD2 切換用の5個の
アナログスイッチSW1〜SW5の内、オン状態にする
アナログスイッチを、予め設定された調整用データに従
って、基準となるアナログスイッチSW3から所定時間
毎に所定順序(例えばSW1→SW2→SW4→SW1
→SW5)で切り換え、オンするアナログスイッチを切
り換える度に、端子Tbに駆動データの記憶指令が入力
されたか否かを判断するのである。
が入力され、S120にてその旨が検出されると、S1
50に移行して、そのとき制御レジスタ38に書き込ま
れている駆動データの値をEEPROM30に書き込
む。また、続くS160では、マルチプレクサ14を温
度センサ12からの検出電圧を選択するように設定し
て、A/D変換器16に温度センサ12からの検出電圧
をA/D変換させ、そのA/D変換後のデジタルデータ
(つまり検出電圧)を読み込む。そして、続くS170
では、この読み込んだ検出電圧を、駆動データ設定時の
半導体集積回路2の温度を表わす基準温度データとし
て、EEPROM30に書き込み、当該処理を終了す
る。
では、端子Tbから動作モードを調整モードに切り換え
るモード切換指令を入力すれば、初期設定処理が実行さ
れて、電源回路10においてオン状態となるアナログス
イッチが順に切り換えられ、所望のタイミングで端子T
bから駆動データの記憶指令を入力すれば、そのときオ
ン状態となっているアナログスイッチをオンするための
駆動データと、現在の半導体集積回路2の温度を表わす
温度データとが、EEPROM30に格納される。
力して、上記初期設定処理を実行させる際には、電源電
圧検出用の端子Tcに電圧計を接続して電源電圧VDD2
を外部から確認できるようにし、電源電圧VDD2 が所望
の電圧範囲内になった時点で、端子Tbから駆動データ
の記憶指令を入力すれば、EEPROM30に、現在の
温度条件下で最適な電源電圧VDD2 となるように電源回
路10を動作させるための駆動データと温度データとが
EEPROM30に格納されることになる。
たモード切換指令に従い上記初期設定処理を開始するC
PU20の処理動作が本発明の動作モード切換手段に相
当し、上記S110〜S140の処理が本発明の動作特
性変更手段に相当し、上記S150〜S170の処理が
本発明のデータ格納手段に相当する。
ータを用いて電源回路10の出力特性を補正するための
制御処理は、半導体集積回路2への電源投入後、CPU
20が本来実行すべき処理(本実施例ではメータ駆動の
ためのメータ制御処理)と共に繰返し実行される。
て、電源電圧VDD2 が、コンピュータブロック4が正常
動作可能なパワーオンリセット電圧VPON に達すると、
パワーオンリセット回路6からのパワーオンリセット信
号の出力が停止されて、CPU20が起動し、通常モー
ドの制御処理を開始する。そして、この制御処理では、
まずS200にて、電源回路10の制御レジスタ38に
駆動データの初期値を書き込んでアナログスイッチSW
3のオン状態を保持させる処理を含む初期化処理を実行
する。
検出電圧を上記S160と同様の手順で読み込み、続く
S220にて、EEPROM30から駆動データ及び駆
動データ設定時の温度データを読み込む。そして、続く
S230では、S210にて読み込んだ半導体集積回路
2の現在の温度を表わす温度データ(DTH1 )と、S2
30にて読み込んだ駆動データ設定時の温度データ(D
THO )との差(DTH1−DTHO )を、予め設定されてい
る温度センサ12の検出電圧の温度特性(XmV/℃)
にて除算することにより、EEPROM30内の駆動デ
ータ設定時から温度変化量△T{=(DTH1 −DTHO )
/X})を算出する。
た温度変化量△Tと、EEPROM30から読み込んだ
駆動データとに基づき、駆動データを現在の温度に対応
した値に補正する。つまり、オペアンプ32の各入力部
のしきい値電圧の差電圧は、温度が上昇すれば小さくな
り、温度が低下すれば大きくなることから、温度変化に
伴う差電圧の変化によって電源電圧VDD2 が変化するこ
とのないようにする。例えば、EEPROM30に格納
された駆動データがアナログスイッチSW3をオンする
ための駆動データであるとき、温度変化量△Tが所定値
以上で、半導体集積回路2の温度が駆動データ設定時の
温度よりも上昇しているときには、電源電圧VDD2 が低
下することになるので、温度変化量△Tに応じて、駆動
データをアナログスイッチSW4或はSW5をオン状態
にするデータに補正する。なお、S240において、温
度変化量△Tが小さければ駆動データを補正せず、EE
PROM30に格納された駆動データをそのまま補正後
の駆動データとして設定するのはいうまでもない。
と、今度はS250に移行して、電源回路10の制御レ
ジスタ38に、補正後の駆動データを書き込む。この結
果、電源回路10では、略一定の電源電圧VDD2 が生成
されることになり、半導体集積回路2は安定して動作す
ることになる。
駆動データを書き込んだ後は、メータ駆動のための制御
処理(S260)が実行されるが、この制御処理実行時
には、周期的にS210〜S250の処理が実行され
る。このため、半導体集積回路2の起動後、半導体集積
回路2自体の発熱或は周囲温度の変化によって、半導体
集積回路2の温度が変化しても、その温度変化に対応し
て駆動データが変更されることになり、電源回路10か
らは常に安定した電源電圧VDD2 が出力される。なお、
本実施例においては、上記S210〜S250の処理
が、本発明の制御手段に相当する。
積回路2によれば、電源回路10に、基準電圧の増幅率
を変化させるアナログスイッチSW1〜SW5を設け、
このうち、オン状態とするアナログスイッチを、EEP
ROM30に格納した駆動データと温度データとに基づ
き設定した駆動データに従い切り換えることにより、電
源回路10にて生成される電源電圧VDD2 を所望電圧に
制御するようにされている。このため、半導体集積回路
2の製造時に、オペアンプ32の入力部のFET32
a,32bのしきい値電圧を所定値に設定できなくて
も、従来のように、抵抗分圧回路34を構成する抵抗器
の抵抗値をレーザトリミング等で調整する必要はなく、
簡単な調整作業で、電源回路10にて生成される電源電
圧VDD2 を所定電圧に設定できる。また、特に本実施例
では、駆動データ設定時の温度データを記憶しておき、
その温度データと半導体集積回路2の動作時に検出した
温度データとから駆動データを補正するようにしている
ので、電源電圧VDD2 の温度ドリフトをも防止できる。
電源電圧VDD2 を外部から測定可能な端子Tcと、コン
ピュータブロック4の動作モードを調整モードに切り換
えて上述の初期設定処理を実行させるための端子Tbと
が備えられているため、半導体集積回路2をIC基板に
組付けた状態のチップ単体では勿論のこと、このチップ
を樹脂等でモールドした後でも、電源電圧の調整作業
(つまり駆動データの設定作業)を行なうことができ
る。従って、本実施例の半導体集積回路2は、自動車に
組付けた後であっても、電源電圧VDD2 の調整を行なう
ことができる。
の温度ドリフト防止のために、半導体集積回路2に形成
した温度センサ12を利用するため、一般に温度センサ
として使用されているサーミスタ等を外部に設ける必要
はなく、本実施例の半導体集積回路2が使用されるメー
タシステムにおける装置構成を簡素化し、小型化を図る
ことができる。また、メータシステムでは、温度変化に
よってメータ指示値が変化することがあるが、このメー
タ指示値の温度補正のためにも、半導体集積回路2に形
成した温度センサ12を利用することができる。
が、本発明は上記実施例に限定されるものではなく、種
々の態様をとることができる。例えば、上記実施例で
は、駆動データ等を記憶する記憶手段としてEEPRO
Mを使用するようにしたが、記憶手段としては、不揮発
性メモリであればどのようなものでも使用できる。但
し、記憶手段に読み出し専用のメモリを使用した場合に
は、駆動データ等の書き込みに専用の書き込み装置が必
要となるため、上記実施例のように、製造後の集積回路
を回路基板等に組付けた後で調整作業を行ない、EEP
ROMに駆動データを書き込む、といったことはできな
くなる。
ける基準電圧の増幅率を5段階に調整できるように構成
したが、抵抗分圧回路34を構成する抵抗器及びその抵
抗器の接続点に設けるアナログスイッチの個数は適宜設
定すればよく、例えばその更に増加して調整の分解能を
高くすれば、電源電圧VDD2 の制御精度をより向上する
ことができる。
圧が異なるオペアンプを使用し、そのしきい値電圧の電
圧差を基準電圧として定電圧を生成する電源回路の動作
特性を補正するものについて説明したが、例えば入力部
に同じしきい値電圧を持つオペアンプを利用し、反転入
力端子(−)にツェナーダイオード等を用いて基準電圧
を印加することにより定電圧を生成する電源回路、或は
所定周波数の入力信号を増幅して出力する増幅回路等で
あっても、本発明を適用することにより、その動作特性
を所定特性に制御することができる。
基準電圧の増幅率を調整するために、抵抗器を直列接続
した抵抗分圧回路を利用したが、この抵抗分圧回路には
必ずしも抵抗器を使用する必要はなく、例えばFETの
ゲートを中間電位で固定することにより、FETを抵抗
体として用いるようにしてもよい。
CHのFETを4段接続した直列回路にて構成したが、
FETの接続段は、検出電圧として必要な電圧値及びF
ETのしきい値電圧に応じて適宜設定すればよい。ま
た、上記実施例のように温度センサを集積回路内に形成
する場合、直列回路を構成するFETには、NCHのF
ETを使用することもできる。また更に、上記実施例で
は、FETの直列回路に直流電流を流すために、その最
上段にゲートを接地したPCHのFET56を設け、こ
れを定電流源として動作させたが、例えば、このFET
56の変わりに、電流制限用の抵抗器を設けてもよい。
はデータ入出力用の端子Taを介して半導体集積回路2
に直接接続されており、EEPROMへのデータの書き
込み及びEEPROMからのデータの読み出しは、この
状態で行なうものとして説明したが、EEPROM等の
不揮発性メモリへのデータの書き込み及び読み出しは、
例えばUART等のシリアルI/Fを介して、データ通
信により行なうようにしてもよい。また車載後、車内L
AN等によりデータを通信し、不揮発性メモリへのデー
タの書き込み及び読み出しを行なうようにしてもよい。
の不揮発性メモリを、電子回路の動作特性補正のための
データの格納以外にも利用することができる。例えば、
上記実施例のように半導体集積回路を、自動車のメータ
システムに使用する場合には、オド・メータ値を記憶さ
せたり、スピードメータ用交差コイル及びタコメータ用
交差コイルのインピーダンス補正のためのデータを記憶
させる不揮発性メモリと共用させることができ、メータ
システムの小型化及びコストダウンを図ることができ
る。
ック図である。
電源回路の構成を表わす概略構成図である。
動回路の構成を表わす電気回路図である。
構成及びその等価回路を表わす説明図である。
期設定処理を表わすフローチャートである。
制御処理を表わすフローチャートである。
2…温度センサ 14…マルチプレクサ 16…A/D変換器 20
…半導体集積回路、22…プログラムメモリ 24…
データメモリ 26…I/Oブロック 32…オペアンプ 34…抵抗分圧回路 38…制
御レジスタ 40…デコーダ 42(42a,42b)…駆動回路 SW1〜SW5…アナログスイッチ
Claims (8)
- 【請求項1】 電子回路の動作特性を補正する動作特性
補正装置であって、 集積回路内に組み込まれた、前記電子回路の動作特性を
調整可能な調整回路と、 前記電子回路の動作特性を所定特性にするために予め設
定された前記調整回路の駆動データを記憶する記憶手段
と、 前記電子回路の動作時に、前記記憶手段から駆動データ
を読み出し、該駆動データに応じて前記調整回路を駆動
して、前記電子回路の動作特性を所定特性に制御する制
御手段と、 を備えたことを特徴とする電子回路の動作特性補正装
置。 - 【請求項2】 前記電子回路は、異なるしきい値電圧差
を用いた演算増幅器と、抵抗分圧回路と、該抵抗分圧回
路の両端に直流電源電圧を印加する電圧印加用スイッチ
ング素子とを備え、前記演算増幅器にて、該抵抗分圧回
路の分圧点電圧が前記演算増幅器のしきい値電圧差とな
るように前記スイッチング素子を制御することにより、
前記抵抗分圧回路の両端に、該差電圧を前記抵抗分圧回
路の分圧比に応じた増幅率にて増幅した直流定電圧を発
生させる定電圧回路であり、 前記調整回路は、該定電圧回路において前記増幅率を決
定する前記抵抗分圧回路の分圧点を切り換える複数のス
イッチング素子からなり、 前記制御手段は、該複数のスイッチング素子のうちの一
つを前記駆動データに従いオンして前記抵抗分圧回路の
分圧比を設定することにより、前記定電圧回路が発生す
る直流定電圧を所定電圧に制御することを特徴とする請
求項1に記載の電子回路の動作特性補正装置。 - 【請求項3】 前記定電圧回路が組み込まれた集積回路
は、前記直流定電圧の出力及び調整回路駆動用の端子を
有することを特徴とする請求項2に記載の電子回路の動
作特性補正装置。 - 【請求項4】 前記電子回路の温度を検出する温度セン
サを備え、 前記制御手段を、前記温度センサにて検出された温度に
基づき前記駆動データを補正し、該補正後の駆動データ
に応じて前記調整回路を駆動することにより、前記電子
回路の動作特性の温度ドリフトを防止可能に構成してな
ることを特徴とする請求項1〜請求項3いずれか記載の
電子回路の動作特性補正装置。 - 【請求項5】 前記温度センサは、 ゲート・ドレイン間を接続した複数のMOS型FETの
ドレインとソースとを順に接続することにより構成され
たMOS型FETの直列回路を備え、 該直列回路に電流制限用の回路素子を介して直流電流を
流すことにより、前記直列回路の両端に各MOS型FE
Tのしきい値電圧を加算した電圧を発生させ、該電圧を
前記電子回路の温度を表す検出信号として出力すること
を特徴とする請求項4に記載の電子回路の動作特性補正
装置。 - 【請求項6】 前記記憶手段には、前記駆動データに加
えて、該駆動データ設定時に前記温度センサにて検出さ
れた温度データが記憶され、 前記制御手段は、前記温度センサにて検出された温度と
前記記憶手段に記憶された温度データとに基づき、前記
駆動データを補正することを特徴とする請求項4又は請
求項5に記載の電子回路の動作特性補正装置。 - 【請求項7】 請求項1〜請求項5いずれか記載の電子
回路の動作特性補正装置において、 外部からの指令に従い、当該装置の動作モードを、前記
制御手段が前記調整回路を駆動して前記電子回路の動作
特性を所定特性に制御する通常モードから、前記駆動デ
ータを前記記憶手段に書き込む調整モードに切り換える
動作モード切換手段と、 該動作モード切換手段にて当該装置の動作モードが調整
モードに切り換えられると、前記調整回路を所定の調整
用データにて駆動して前記電子回路の動作特性を変化さ
せる動作特性変更手段と、 該動作特性変更手段が前記電子回路の動作特性を変化さ
せているとき、外部から駆動データの記憶指令が入力さ
れると、そのとき前記動作特性変更手段が前記調整回路
の駆動に使用している調整用データを駆動データとして
前記記憶手段に格納するデータ格納手段と、 を備えたことを特徴とする電子回路の動作特性補正装
置。 - 【請求項8】 請求項6に記載の電子回路の動作特性補
正装置において、 外部からの指令に従い、当該装置の動作モードを、前記
制御手段が前記調整回路を駆動して前記電子回路の動作
特性を所定特性に制御する通常モードから、前記駆動デ
ータを前記記憶手段に書き込む調整モードに切り換える
動作モード切換手段と、 該動作モード切換手段にて当該装置の動作モードが調整
モードに切り換えられると、前記調整回路を所定の調整
用データにて駆動して前記電子回路の動作特性を変化さ
せる動作特性変更手段と、 該動作特性変更手段が前記電子回路の動作特性を変化さ
せているとき、外部から駆動データの記憶指令が入力さ
れると、そのとき前記動作特性変更手段が前記調整回路
の駆動に使用している調整用データを駆動データとして
前記記憶手段に格納すると共に、前記温度センサからの
検出信号を温度データとして前記記憶手段に格納するデ
ータ格納手段と、 を備えたことを特徴とする電子回路の動作特性補正装
置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14618796A JP3543493B2 (ja) | 1996-06-07 | 1996-06-07 | 電子回路の動作特性補正装置 |
US08/870,732 US6131073A (en) | 1996-06-07 | 1997-06-06 | Electronic circuit with an operating characteristic correcting function |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14618796A JP3543493B2 (ja) | 1996-06-07 | 1996-06-07 | 電子回路の動作特性補正装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09330135A true JPH09330135A (ja) | 1997-12-22 |
JP3543493B2 JP3543493B2 (ja) | 2004-07-14 |
Family
ID=15402110
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14618796A Expired - Fee Related JP3543493B2 (ja) | 1996-06-07 | 1996-06-07 | 電子回路の動作特性補正装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6131073A (ja) |
JP (1) | JP3543493B2 (ja) |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002366238A (ja) * | 2001-06-07 | 2002-12-20 | Denso Corp | 回路装置及び回路装置の調整データ設定方法 |
US6601177B1 (en) | 2000-05-12 | 2003-07-29 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit |
US6703955B2 (en) | 2002-04-19 | 2004-03-09 | Rohm Co., Ltd. | Variable-output-characteristic semiconductor integrated circuit device |
US6744305B2 (en) | 2001-09-04 | 2004-06-01 | Kabushiki Kaisha Toshiba | Power supply circuit having value of output voltage adjusted |
JP2006047039A (ja) * | 2004-08-03 | 2006-02-16 | Fuji Electric Device Technology Co Ltd | 温度検知回路、および温度検知回路を備えたパワー半導体装置 |
WO2006117866A1 (ja) * | 2005-04-28 | 2006-11-09 | Hitachi Ulsi Systems Co., Ltd. | Icタグ |
JP2007335492A (ja) * | 2006-06-13 | 2007-12-27 | Sony Corp | 可変受動デバイス及びこれを用いた半導体装置 |
JP2008276702A (ja) * | 2007-05-07 | 2008-11-13 | Famco:Kk | 基準電圧生成装置 |
JP2011090637A (ja) * | 2009-10-26 | 2011-05-06 | Seiko Epson Corp | レギュレーター、集積回路装置及び電子機器 |
KR101443854B1 (ko) * | 2014-02-27 | 2014-09-23 | 연세대학교 산학협력단 | 스위칭 소자 모델링 구조 및 이를 이용한 emtp 시뮬레이션 방법 |
US8890503B2 (en) | 2011-12-22 | 2014-11-18 | Fujitsu Semiconductor Limited | Step-down power supply circuit |
US9350349B2 (en) | 2004-02-19 | 2016-05-24 | Conversant Intellectual Property Management Inc. | Low leakage and data retention circuitry |
CN115098173A (zh) * | 2022-06-17 | 2022-09-23 | 电子科技大学 | 一种基于双核amp架构的敌我识别信号高速识别的方法 |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6513103B1 (en) * | 1997-10-10 | 2003-01-28 | Rambus Inc. | Method and apparatus for adjusting the performance of a synchronous memory system |
AU6349900A (en) * | 1999-07-16 | 2001-02-05 | Advanced Testing Technologies, Inc. | Method and device for spectrally pure, programmable signal generation |
US7006943B1 (en) * | 2000-09-12 | 2006-02-28 | Advanced Micro Devices, Inc. | Method and apparatus for using an on-board temperature sensor on an integrated circuit |
JP4663094B2 (ja) * | 2000-10-13 | 2011-03-30 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US6853259B2 (en) * | 2001-08-15 | 2005-02-08 | Gallitzin Allegheny Llc | Ring oscillator dynamic adjustments for auto calibration |
US6853938B2 (en) * | 2002-04-15 | 2005-02-08 | Micron Technology, Inc. | Calibration of memory circuits |
US20040004994A1 (en) * | 2002-07-03 | 2004-01-08 | Dolly Wu | Temperature sensing read-out system for an integrated circuit |
JP3985002B2 (ja) * | 2005-07-15 | 2007-10-03 | 三菱電機株式会社 | 車載電子制御装置 |
JP4108695B2 (ja) * | 2005-07-15 | 2008-06-25 | 三菱電機株式会社 | 車載電子制御装置 |
US8600642B2 (en) * | 2010-12-23 | 2013-12-03 | General Electric Company | Hub unit for a high temperature electronic monitoring system |
DE102011076838A1 (de) * | 2011-05-31 | 2012-12-06 | Endress + Hauser Flowtec Ag | Meßgerät-Elektronik für ein Meßgerät-Gerät sowie damit gebildetes Meßgerät-Gerät |
JP6638340B2 (ja) * | 2015-11-12 | 2020-01-29 | セイコーエプソン株式会社 | 回路装置、発振器、電子機器及び移動体 |
WO2021002176A1 (ja) * | 2019-07-02 | 2021-01-07 | ローム株式会社 | 不揮発性記憶装置 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54126484A (en) * | 1978-03-25 | 1979-10-01 | Oki Electric Ind Co Ltd | Electronically adjustable potentiometer |
US5365768A (en) * | 1989-07-20 | 1994-11-22 | Hitachi, Ltd. | Sensor |
JPH03152425A (ja) * | 1989-11-08 | 1991-06-28 | Kubota Corp | ホイストスケールの計重値補正装置 |
JPH04318698A (ja) * | 1991-04-17 | 1992-11-10 | Yokogawa Electric Corp | センサ信号入力装置 |
JPH06281477A (ja) * | 1993-03-25 | 1994-10-07 | Shimadzu Corp | 連続分析装置 |
US5848355A (en) * | 1993-07-07 | 1998-12-08 | Motorola, Inc. | Frequency synthesizer correction using a temperature responsive divisor control |
JP3502423B2 (ja) * | 1993-10-08 | 2004-03-02 | リーダー電子株式会社 | 信号処理回路補正装置 |
WO1995011456A1 (fr) * | 1993-10-22 | 1995-04-27 | Toyo Communication Equipment Co., Ltd. | Compteur de frequences et procede de comptage de frequences |
JP3962099B2 (ja) * | 1994-05-27 | 2007-08-22 | ローム株式会社 | 高周波タグおよびこれを利用した情報交換システム |
US5479096A (en) * | 1994-08-08 | 1995-12-26 | Lucas Industries, Inc. | Analog sensing system with digital temperature and measurement gain and offset correction |
US5659884A (en) * | 1995-02-10 | 1997-08-19 | Matsushita Communication Industrial Corp. Of America | System with automatic compensation for aging and temperature of a crystal oscillator |
JPH08288741A (ja) * | 1995-04-14 | 1996-11-01 | Matsushita Electric Ind Co Ltd | 水晶発振装置とその調整方法 |
JPH0918234A (ja) * | 1995-04-27 | 1997-01-17 | Seiko Epson Corp | 温度補償圧電発振器 |
US5764541A (en) * | 1995-12-22 | 1998-06-09 | Hermann Finance Corporation Ltd. | Microprocessor controlled sensor signal conditioning circuit |
US5777524A (en) * | 1997-07-29 | 1998-07-07 | Motorola, Inc. | Temperature compensation circuit for a crystal oscillator and associated circuitry |
US5731742A (en) * | 1996-12-17 | 1998-03-24 | Motorola Inc. | External component programming for crystal oscillator temperature compensation |
US5760656A (en) * | 1996-12-17 | 1998-06-02 | Motorola Inc. | Temperature compensation circuit for a crystal oscillator and associated circuitry |
IL120119A0 (en) * | 1997-01-31 | 1997-04-15 | Binder Yehuda | Method and system for calibrating a crystal oscillator |
US5848383A (en) * | 1997-05-06 | 1998-12-08 | Integrated Sensor Solutions | System and method for precision compensation for the nonlinear offset and sensitivity variation of a sensor with temperature |
-
1996
- 1996-06-07 JP JP14618796A patent/JP3543493B2/ja not_active Expired - Fee Related
-
1997
- 1997-06-06 US US08/870,732 patent/US6131073A/en not_active Expired - Lifetime
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6601177B1 (en) | 2000-05-12 | 2003-07-29 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit |
JP2002366238A (ja) * | 2001-06-07 | 2002-12-20 | Denso Corp | 回路装置及び回路装置の調整データ設定方法 |
JP4543582B2 (ja) * | 2001-06-07 | 2010-09-15 | 株式会社デンソー | 回路装置及び回路装置の調整データ設定方法 |
US6744305B2 (en) | 2001-09-04 | 2004-06-01 | Kabushiki Kaisha Toshiba | Power supply circuit having value of output voltage adjusted |
US6703955B2 (en) | 2002-04-19 | 2004-03-09 | Rohm Co., Ltd. | Variable-output-characteristic semiconductor integrated circuit device |
US9350349B2 (en) | 2004-02-19 | 2016-05-24 | Conversant Intellectual Property Management Inc. | Low leakage and data retention circuitry |
JP2006047039A (ja) * | 2004-08-03 | 2006-02-16 | Fuji Electric Device Technology Co Ltd | 温度検知回路、および温度検知回路を備えたパワー半導体装置 |
JP4665452B2 (ja) * | 2004-08-03 | 2011-04-06 | 富士電機システムズ株式会社 | 温度検知回路、および温度検知回路を備えたパワー半導体装置 |
JPWO2006117866A1 (ja) * | 2005-04-28 | 2008-12-18 | 株式会社日立超エル・エス・アイ・システムズ | Icタグ |
JP4680256B2 (ja) * | 2005-04-28 | 2011-05-11 | 株式会社日立超エル・エス・アイ・システムズ | Icタグ |
WO2006117866A1 (ja) * | 2005-04-28 | 2006-11-09 | Hitachi Ulsi Systems Co., Ltd. | Icタグ |
JP2007335492A (ja) * | 2006-06-13 | 2007-12-27 | Sony Corp | 可変受動デバイス及びこれを用いた半導体装置 |
JP2008276702A (ja) * | 2007-05-07 | 2008-11-13 | Famco:Kk | 基準電圧生成装置 |
JP2011090637A (ja) * | 2009-10-26 | 2011-05-06 | Seiko Epson Corp | レギュレーター、集積回路装置及び電子機器 |
US8890503B2 (en) | 2011-12-22 | 2014-11-18 | Fujitsu Semiconductor Limited | Step-down power supply circuit |
KR101443854B1 (ko) * | 2014-02-27 | 2014-09-23 | 연세대학교 산학협력단 | 스위칭 소자 모델링 구조 및 이를 이용한 emtp 시뮬레이션 방법 |
CN115098173A (zh) * | 2022-06-17 | 2022-09-23 | 电子科技大学 | 一种基于双核amp架构的敌我识别信号高速识别的方法 |
CN115098173B (zh) * | 2022-06-17 | 2024-04-26 | 电子科技大学 | 一种基于双核amp架构的敌我识别信号高速识别的方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3543493B2 (ja) | 2004-07-14 |
US6131073A (en) | 2000-10-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3543493B2 (ja) | 電子回路の動作特性補正装置 | |
US6469573B2 (en) | Semiconductor integrated circuit | |
US7250825B2 (en) | Method and apparatus for calibration of a low frequency oscillator in a processor based system | |
US6108246A (en) | Semiconductor memory device | |
CN112825005B (zh) | 电压产生电路以及使用该电压产生电路的半导体装置 | |
KR20020018954A (ko) | 반도체장치, 마이크로컴퓨터 및 플래시메모리 | |
US7459983B2 (en) | Temperature detecting semiconductor device | |
US7440306B2 (en) | Method for programming one-time programmable memory of integrated circuit | |
CN101256099B (zh) | 校准管芯上温度传感器的系统 | |
JP2007172766A (ja) | 半導体リーク電流検出器とリーク電流測定方法および電圧トリミング機能付半導体リーク電流検出器とリファレンス電圧トリミング方法およびこれらの半導体集積回路 | |
JP2003121268A (ja) | 半導体装置 | |
JP2849356B2 (ja) | 半導体チップのバーンイン電圧感知回路 | |
TWI535193B (zh) | 具有校正功能之驅動裝置及其應用之無線充電驅動系統 | |
JP5573781B2 (ja) | Cr発振回路およびその周波数補正方法 | |
US9385583B2 (en) | Circuit and method for operating a circuit | |
JP2000150799A (ja) | 半導体集積回路装置 | |
JP4859709B2 (ja) | 電圧制御回路 | |
JP3931615B2 (ja) | 半導体記憶装置の昇圧電圧生成回路および昇圧電圧生成方法ならびに半導体記憶装置 | |
KR100338478B1 (ko) | 반도체 집적회로 장치의 테스트 회로 | |
US7802141B2 (en) | Semiconductor device having one-chip microcomputer and over-voltage application testing method | |
JPH11148878A (ja) | 圧力センサのドリフト低減回路及びリセット方式 | |
JP2001109530A (ja) | 定電圧発生回路および不揮発性メモリ並びに半導体集積回路 | |
CN114097036A (zh) | 半导体装置、otp读出电路以及otp电路 | |
JPH10260082A (ja) | 温度センサ及びその調整方法 | |
JP2019134280A (ja) | Cr発振回路、半導体集積回路およびリモコン装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031222 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040316 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040329 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110416 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120416 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120416 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140416 Year of fee payment: 10 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |