本発明の可変受動デバイスでは、前記受動素子特性値は、インダクタンス、キャパシタンス、レジスタンスの少なくとも何れか1つである。前記複数の受動素子は、インダクタ、キャパシタ、レジスタの少なくとも何れか1種類を含み、インダクタンス、キャパシタンス、レジスタンスの少なくとも何れか1つの値(受動素子特性値)を可変とすることができる。
また、前記複数の受動素子が積層して形成されている構成とするのがよい。前記複数の受動素子を積層する構成とするので、小さな面積で可変受動素子を形成することができ、半導体装置の小型化、低コスト化を図ることができる。
また、前記スイッチ素子が前記複数の受動素子の下方に形成されている構成とするのがよい。前記スイッチ素子と前記複数の受動素子の下方に前記スイッチ素子を形成するので、半導体装置の小型化、低コスト化を図ることができる。
また、前記複数の受動素子がスパイラル状コイルによって構成されたインダクタ素子である構成とするのがよい。インダクタンス素子をスパイラル状コイルによって構成し、複数のスパイラル状コイルを、大きな面積を必要とせずに、積層して形成することによって、小型でしかもインダクタンスの可変幅の大きな可変インダクタ素子を提供することができる。これを用いることによって、実装部品の数を低減することができ、大きなインダクタンスが必要とされる高周波回路を回路要素としてもつ半導体装置の小型化、低コスト化が可能となる。
また、前記各スパイラル状コイルには同じ方向に電流が流される構成とするのがよい。前記各スパイラル状コイルには同じ方向に電流が流されるので、前記各スパイラル状コイルで発生される磁束は相互に打ち消されないので、可変インダクタ素子は小さな面積で形成され、大きなインダクタンスを与え、大きな可変幅を実現することができる。
また、信号の周波数に応じて前記スイッチ素子が制御されて、前記所望の受動素子が選択され、インダクタンスが可変とされる構成とするのがよい。例えば、無線通信機器において、送信信号、受信信号の周波数に応じてそれぞれ、前記スイッチ素子が制御され、送信信号、受信信号の信号処理を行う各系統の高周波回路に必要とされるインダクタ素子が選択される。信号の周波数毎の各系統の高周波回路で使用される受動素子は共有され、各系統に応じて受動素子が選択使用されるので、高周波回路が複数必要とされる場合、電子機器の小型化、低コスト化を可能とする可変受動デバイスを提供することができる。
また、前記受動素子がキャパシタ素子である構成とするのがよい。上記したインダクタンス素子の共有と同じようにして、キャパシタ素子を使用する構成とすることができ、共振回路等の高周波回路を複数必要とする場合、電子機器の小型化、低コスト化に貢献する。
また、前記基板が半導体基板であり、この半導体基板に前記スイッチ素子が組み込まれている構成とするのがよい。同一の半導体基板に前記複数の受動素子及び前記スイッチ素子を組み込む構成とするので、ウエハレベルプロセスによる一連のプロセスによって可変受動デバイスを効率よく安価に製造することができる。
本発明の半導体装置では、可変受動デバイスが組み込まれた携帯電話である構成とするのがよい。可変受動デバイスを携帯電話の構成部品として組み込むことによって、複数の周波数を用いて送信、受信を行う携帯電話において、フィルタ処理を行い周波数の分離を行う高周波回路を、実装部品の数の低減によって、小型で低コストに作製することができる。
以下、図面を参照しながら本発明よる実施の形態について詳細に説明する。なお、各図面では、実施の形態に係る可変受動デバイスのみを示しており、同じ半導体基板には半導体装置を構成するアナログ回路やディジタル回路が形成されているが、これらの回路は省略している。
以下の説明では、可変受動デバイスの代表例として、インダクタンスを可変とする可変インダクタの機能をもった可変受動デバイスを例にとって説明する。
多くの種類の高周波回路では信号の周波数又は周波数帯毎に多数のインダクタを実装する必要があるが、本発明の実施の形態では、周波数又は周波数帯毎に必要であったインダクタを共用する構成として、スイッチ回路によって周波数又は周波数帯毎に必要なインダクタを選択して使用する構成とする。スイッチ回路のスイッチはMMIC(Microwave Monolithic IC)スイッチ等を使用する。インダクタンスの可変幅を考慮して、インダクタ、スイッチ回路の設計を行い、制御信号電圧によるスイッチのオンオフの真理値表によって、インダクタンスを変化させる構成とする。
スイッチ回路によって選択されたインダクタを直列又は並列接続することによって、インダクタンスを可変としコントロールすることができる。インダクタンスの可変幅は、シミュレーション計算に基づいて予め設計段階で調整することができる。
インダクタは高誘電膜の中に形成することによってQ値が上昇する。また、インダクタを形成する導体を流れる電流方向での断面積が大きくすればQ値を大きくすることができる。
可変インダクタを構成するインダクタ素子は、代表的には、スパイラルコイルによって構成される。可変インダクタは、積層された複数のスパイラルコイルと、これらスパイラルコイルが接続されるスイッチ回路から構成される。複数のスパイラルコイルの下部に形成されたMMICスイッチ回路によって、スパイラルコイルを選択し直列又は並列接続することで、インダクタンスを可変とすることができる。
複数のスパイラルコイルは半導体基板上に形成されたスイッチ回路の上方に配置される。スイッチ回路の上方、例えば、直上に複数のスパイラルコイルを形成することによって、チップ面積を低減することができる。複数のスパイラルコイルは半導体基板の上部に配置される基板の内部に形成してもよい。
スイッチ回路によって選択されたスパイラルコイルの直列又は並列接続によって、インダクタンスを可変とすることができるが、例えば、信号の周波数又は周波数帯毎にスイッチ回路のスイッチを切り換えることによって、信号の周波数又は周波数帯に対応してインダクタンスを可変とすることができる。接続されるスパイラルコイルの選択は、信号の周波数又は周波数帯に対応してスイッチ回路に入力された制御信号によって真理値表に従って行われ、所望のインダクタンスを選択することができる。
可変インダクタのインダクタンスの可変幅は、複数のスパイラルコイルに関し、各スパイラルコイルの径の大きさ(巻き数)、太さ、スパイラルコイルの径の大きさ(巻き数)の比等の条件を変更することによって、シミュレーション計算に基づいてインダクタンスを推定し、予め設計段階で調整することができる。従って、可変幅の範囲にあるインダクタンスの所望の複数の値を生成するために、直列又は並列接続すべきスパイラルコイルとして、どのような条件(例えば、巻き数、導体太さ、導体長さ等の条件。)をもつコイルを形成しておく必要があるかを、予めシミュレーション計算に基づいて設計しておくことによって、所望の機能をもった可変インダクタを形成することができる。
また、スパイラルコイルの積層構造によって、各スパイラルコイル間の結合係数を積層間で最大にできる配線構造として、各スパイラルコイルを流れる電流方向が同じとなるようにすることで、各スパイラルコイルで発生される磁束の方向を揃えて、インダクタンスを大きくすることができ、Q値を向上させることができる。即ち、各スパイラルコイルにおいて同じ周回方向に電流が流れ、スイッチ回路から各スパイラルコイルへ同じ方向から電流が流れるように、各スパイラルコイルからスイッチ回路へ同じ方向から電流が流れるように、スイッチ回路のイン方向とアウト方向の向きを揃えるようにする。
なお、複数のスパイラルコイルを用いた可変インダクタの構成において、各スパイラルコイルを、キャパシタに置き換えた構成とすることによって、キャパシタンスを可変とする可変キャパシタとして機能する可変受動デバイスを構成することができる。可変キャパシタとして機能する可変受動デバイス、可変インダクタとして機能する可変受動デバイスを用いることによって、予め形成された複数のスパイラルコイル及びキャパシタから所望のものを選択し、直列又は並列接続することによって、所望の共振周波数をもったLC回路を形成することができる。
以下、可変インダクタとして機能する可変受動デバイスの構成を詳細に説明する。
図1は、本発明の実施の形態における、可変受動デバイスの構成例を説明する図であり、図1(A)は平面図、図1(B)はW−W部の断面図、図1(C)は可変受動素子の要素を示す図である。
図1(A)に示す構成例では、可変受動デバイスは、第1層受動素子1a、第2層受動素子1b、第3層受動素子1cの3層からなり、絶縁層4bの内部に形成された受動素子層と、各層の受動素子が接続されるスイッチ回路2から構成され、シリコン基板3上に形成されている。第1層受動素子1a、第2層受動素子1b、第3層受動素子1cの各層の受動素子はそれぞれ、第1層受動素子用配線導体9a、第2層受動素子用配線導体9b、第3層受動素子用配線導体9cによって、絶縁層4aによって分離された、各層の受動素子に対する、スイッチ回路2の入出力端子(パッド)に接続されている。
スイッチ回路2には、各層の受動素子に対する入力端子のそれぞれがスイッチ素子を介して接続される入力端子(外部回路から電流が入力される。)と、各層の受動素子に対する出力端子のそれぞれがスイッチ素子を介して接続される出力端子(外部回路へ電流が出力される。)と、制御信号入力端子とが設けられており、更に、スイッチ素子は、必要に応じて、各層の受動素子に対する入力端子の間、各層の受動素子に対する出力端子の間、各層の受動素子に対する入力端子と出力端子との間に配置される。なお、スイッチ素子として、例えば、FET(電界効果型トランジスタ)素子、ダイオード素子等が使用される。
スイッチ回路2に入力された制御信号に基づいて、スイッチ回路2を構成する複数のスイッチ素子によって、第1層受動素子1a、第2層受動素子1b、第3層受動素子1cから、所望の受動素子を選択すること、選択された複数の受動素子を直列又は並列に接続することの少なくとも一方が実行される。この結果、複数のスイッチ素子によって、所望の受動素子特性値を生成するために各層の受動素子による電流経路が設定される。
スイッチ回路2の電流出力端子(外部回路へ電流が出力される出力端子)及び電流入力端子(外部回路から電流が入力される入力端子)は、それぞれ、スイッチ素子によって選択された各層の受動素子が接続され使用される外部回路(図示せず。)に接続される。
図1(B)に示す断面図中の矢印は、第1層受動素子用配線導体9a、第2層受動素子用配線導体9b、第3層受動素子用配線導体9cの各配線導体を流れる電流方向、即ち、スイッチ回路2から各層の受動素子へ電流が入力するIN方向、各層の受動素子からスイッチ回路2へ電流が入力するOUT方向、を示している。図1(B)に示すように、各配線導体を、各層の受動素子の間に配置せず、各層の受動素子の横方向に配置することによって、3層からなる受動素子層の薄型化を図っている。なお、各配線導体は、アルミニウム配線、銅配線等の基板配線材料が使用される。
なお、図1に示す例では、第1層受動素子1a、第2層受動素子1b、第3層受動素子1cを層状に形成して、これらの下方にスイッチ回路2を配置しているが、他の配置も可能である。面積が増大するが、第1層受動素子1a、第2層受動素子1b、第3層受動素子1cを同一平面となるように形成し、これらの下方又は横方向にスイッチ回路2を配置することもできる。
図1(C)に示すように、可変受動素子の要素として、各種の巻き数、長さをもったスパイラルインダクタを代表例とするインダクタ、各種の面積、間隔をもって形成された2枚の電極間に各種の誘電体を配置したキャパシタ、各種の面積、間隔をもって形成された2枚の電極間を各種の抵抗体で繋いだレジスタがある。インダクタはミアンダコイル等の他の種類のコイルによってもよい。また、レジスタとして半導体抵抗素子を用いてもよい。
キャパシタ素子の誘電体層は、熱硬化性樹脂に高誘電率フィラーを分散させた誘電体材料を用いて形成することができる。高誘電率フィラーとして、例えば、チタン酸塩、ジルコン酸塩、誘電体セラミック組成物を使用することができる。レジスタ素子の抵抗層は、熱硬化性樹脂に導電フィラーを分散させた抵抗材料を用いて形成することができる。導電フィラーとして、例えば、カーボンフィラー、銅、銀、ニッケル、クロム等の金属フィラーを用いることができる。熱硬化性樹脂として、耐熱性、電気絶縁性の点からエポキシ樹脂を使用するのが好ましい。
図1では、3層の受動素子層を例示しているが、受動素子層は3層に限定されず、2層でもよいし、4層以上でもよい。
次に、第1層受動素子1a、第2層受動素子1b、第3層受動素子1cによる可変受動デバイスの構成例について説明する。
(1)第1層受動素子1a、第2層受動素子1b、第3層受動素子1cを、スパイラルコイルによって構成されるインダクタとすることができる。第1層受動素子1a、第2層受動素子1b、第3層受動素子1cの各層にそれぞれ、複数のスパイラルコイルを形成してもよい。スパイラルコイルの代わりにミアンダコイルを使用することもできる。また、第1層受動素子1a、第2層受動素子1b、第3層受動素子1cの3層に限らず、受動素子層を4層以上としてもよい。
(2)第1層受動素子1a、第2層受動素子1b、第3層受動素子1cを、キャパシタとすることができる。第1層受動素子1a、第2層受動素子1b、第3層受動素子1cの各層にそれぞれ、複数のキャパシタを形成してもよい。また、第1層受動素子1a、第2層受動素子1b、第3層受動素子1cの3層に限らず、4以上の多層とすることができる。
(3)第1層受動素子1a、第2層受動素子1b、第3層受動素子1cを、レジスタとすることができる。第1層受動素子1a、第2層受動素子1b、第3層受動素子1cの各層にそれぞれ、複数のレジスタを形成してもよい。また、第1層受動素子1a、第2層受動素子1b、第3層受動素子1cの3層に限らず、受動素子層を4層以上としてもよい。
(4)第1層受動素子1a、第2層受動素子1b、第3層受動素子1cを、互いに異なる種類の受動素子として、インダクタ、キャパシタ、レジスタから構成された各層をそれぞれ受動素子層1a、1b、1cに対応させる。但し、どの層にどの種類の受動素子を対応させるかは任意である。各層には複数の受動素子を形成することもできる。また、第1層受動素子1a、第2層受動素子1b、第3層受動素子1cの各層を複数層設けて、受動素子層を4層以上としてもよい。
(5)複数のインダクタとこれらが接続されたスイッチ回路による可変インダクタ、複数のキャパシタとこれらが接続されたスイッチ回路による可変キャパシタ、複数のレジスタとこれらが接続されたスイッチ回路による可変レジスタを、任意に組み合わせて集積化して、可変受動デバイスとすることができる。この可変受動デバイスでは、受動素子を直列又は並列接続することができる。
(6)単数又は複数のインダクタ、単数又は複数のキャパシタ、単数又は複数のレジスタが、任意に組み合わされて形成された層を複数積層して形成された受動素子と、これら各層における受動素子が接続されたスイッチ回路とをシリコン基板に形成して、スイッチ回路によって、インダクタ、キャパシタ、レジスタを選択して、直列又は並列接続することができ、可変受動デバイスとすることができる。
なお、受動素子の中でも、大きな値をもつインダクタを得るために、スパイラルコイルがよく用いられるが、スパイラルコイルによって大きな可変幅をもつように可変インダクタを、面積を増大させることなく構成するためには、少なくとも2層以上にスパイラルコイルを積層することによって構成すればよい。より可変幅の大きな可変インダクタを構成するためには、単数又は複数のスパイラルコイルが形成された層を複数積層すればよい。
また、可変受動デバイスの構成としてインダクタを含む場合、例えば、第1層受動素子1a、第2層受動素子1b、第3層受動素子1cがインダクタを含む場合、図1(B)に示すように、スイッチ回路2からの電流は、同じ方向から、第1層受動素子1a、第2層受動素子1b、第3層受動素子1cの各周回導体部分(スパイラル状、ミアンダ状等に形成され、周回する導体部分が平面状をなす部分をいう。)に流れ、スイッチ回路2の面に略平行なこれらの周回導体部分を同じ周回方向に流され、これらの周回導体部分からスイッチ回路2に戻る電流(リターン電流)の方向をスイッチ回路2の面に直交させるようにして、リターン電流による磁束とスイッチ回路2を流れる電流による磁束との磁気結合をできるだけ少なくなるようにする。
また、第1層受動素子1a、第2層受動素子1b、第3層受動素子1cは、無機又は有機材料から構成される基板に形成することもできる。第1層受動素子1a、第2層受動素子1b、第3層受動素子1cが形成された無機又は有機材料の基板は、バンプ電極によってスイッチ回路2に電気的に接続され垂直方向に積層される。
次に、受動素子の具体例としてインダクタをとって詳細に説明する。
図2は、本発明の実施の形態における、可変インダクタとして機能する可変受動素子の構成例を説明する図であり、図2(A)はスイッチ回路を示す平面図、図2(B)はスパイラルコイルとスイッチ回路の接続例を示す断面図である。
本実施の形態の構成例では、図1に示す第1層受動素子1a、第2層受動素子1b、第3層受動素子1cはそれぞれ、第1層スパイラルコイル(L1)10、第2層スパイラルコイル(L2)20、第3層スパイラルコイル(L3)30によるインダクタである。
図2に示す構成例では、可変インダクタは、絶縁層7の内部に形成された3層のインダクタ層と、各層のインダクタをなすスパイラルコイルが接続されるスイッチ回路18から構成され、シリコン基板19上に形成されている。
第1層スパイラルコイル(L1)10の電流入力端、電流出力端は配線導体によってそれぞれ、スイッチ回路18の入力端14−1、出力端16−1に接続され、第2層スパイラルコイル(L2)20の電流入力端、電流出力端は配線導体によってそれぞれ、スイッチ回路18の入力端14−2、出力端16−2に接続され、第3層スパイラルコイル(L3)30の電流入力端、電流出力端は配線導体によってそれぞれ、スイッチ回路18の入力端14−3、出力端16−2に接続されている。各層のスパイラルコイルに対する入出力端子(パッド)は絶縁層17によって分離されている。
スイッチ回路18には、外部回路(図示せず。)から電流が入力される入力端子(IN)と、外部回路へ電流が出力される出力端子(OUT)とが設けられている。
第1層スパイラルコイル(L1)10の電流入力端が接続される入力端(P1in)14−1、第2層スパイラルコイル(L2)20の電流入力端が接続される入力端(P2in)14−2、第3層スパイラルコイル(L3)30の電流入力端が接続される入力端(P3in)14−3がそれぞれ、スイッチ(SW1、SW2、SW3)12−1、12−2、12−3を介して、入力端子(IN)に接続される。
第1層スパイラルコイル(L1)10の電流出力端が接続される出力端(P1out)16−1、第2層スパイラルコイル(L2)20の電流出力端が接続される出力端(P2out)16−2、第3層スパイラルコイル(L3)30の電流出力端が接続される出力端(P3out)16−3がそれぞれ、スイッチ(SW4、SW5、SW6)12−4、12−5、12−6を介して、出力端子(OUT)接続される。
また、スイッチ回路18には、入力端(P2in)14−2と出力端(P1out)16−1との間にスイッチ(SW7)12−7が、入力端(P3in)14−3と出力端(P2out)16−2との間にスイッチ(SW8)12−8が、入力端(P2in)14−2と入力端(P3in)14−3との間にスイッチ(SW9)12−9が、それぞれ設けられている。
また、スイッチ回路18には、スイッチ(SW1〜SW9)12−1〜12−9のオンオンオフの制御を行いスイッチ回路18のモードを指定するための、制御信号入力端子(CTLA、CTLB、CTLC)が設けられている。
なお、スイッチ回路18には、必要に応じて、入力端14−1、14−2、14−3の間、出力端16−1、16−2、16−3の間、入力端14−1、14−2、14−3と出力端16−1、16−2、16−3との間に設けられ、制御信号入力端子(CTLA、CTLB、CTLC)からの入力によって、スイッチ回路18のモードを指定することができる。
制御信号入力端子(CTLA、CTLB、CTLC)から入力された制御信号に基づいて、スイッチ(SW1〜SW9)12−1〜12−9のオンオフが制御され、第1層スパイラルコイル(L1)10、第2層スパイラルコイル(L2)20、第3層スパイラルコイル(L3)30から、所望のスパイラルコイルの接続を選択すること、選択された複数のスパイラルコイルを直列又は並列に接続することの少なくとも一方が実行される。この結果、複数のスイッチによって、所望のインダクタンス(受動素子特性値)を生成するために各層のスパイラルコイルによる電流経路が設定される。
スイッチ回路18の電流出力端子(OUT:外部回路(図示せず。)へ電流が出力される出力端子)及び電流入力端子(IN:外部回路から電流が入力される入力端子)は、それぞれ、スイッチ(SW1〜SW9)12−1〜12−9のオンオフによって選択されたスパイラルコイルが接続され使用される外部回路に接続される。
図2(A)及び図2(B)に示す矢印は、第1層スパイラルコイル(L1)10、第2層スパイラルコイル(L2)20、第3層スパイラルコイル(L3)30、配線導体を流れる電流方向を示している。第1層スパイラルコイル(L1)10、第2層スパイラルコイル(L2)20、第3層スパイラルコイル(L3)30では、同方向に電流が流れている。
図2(B)に示すように、各層のスパイラルコイルは、2層の導体層から構成され、スパイラルコイルへの電流の入力(IN)方向、スパイラルコイルからの電流の出力(OUT)方向は、共にスパイラルコイルの周回導体部分の横方向である。配線導体を、各層のスパイラルコイルの間に配置せず、各層のスパイラルコイルの横方向に配置することによって、3層からなるスパイラルコイル層の薄型化を図っている。
図2(B)に示すように、スイッチ回路18からの電流は、同じ下方の方向から、3層の各スパイラルコイルの周回導体部分に流れ、スイッチ回路18の面に略平行なこれら周回導体部分を同じ周回方向に流され、これら周回導体部分からスイッチ回路18に戻る電流(リターン電流)の方向をスイッチ回路2の面に直交させて同じ上方の方向から流れるようにして、リターン電流による磁束とスイッチ回路2を流れる電流による磁束との磁気結合を抑制している。
なお、スパイラルコイルに限定されず、ミアンダコイル等の他の種類のコイルを使用することもでき、3層に限らず4層以上としてもよい。
また、上記の3層の各層にそれぞれ、複数のスパイラルコイルを形成し、3層に限らず4層以上としてもよい。単数又は複数のスパイラルコイルが形成された層を複数積層することによって、より可変幅の大きな可変インダクタを構成することができる。
図3は、本実施の形態における、スイッチ回路のスイッチのオンオフ例を説明する図であり、図3(A)はスイッチ回路の3モードと真理値表の例を説明する図、図3(B)はスイッチ回路のスイッチのオンオフによるスパイラルコイルの接続例を説明する図である。
先述したように、制御信号入力端子(CTLA、CTLB、CTLC)から入力された制御信号(L(低)レベル信号又はH(高)レベル信号)に基づいて、スイッチ(SW1〜SW9)12−1〜12−9のオンオフが制御される。
図3(A)に示す、スイッチ回路の3モードの例は、携帯電話における送信フィルタ(TX)、受信フィルタ(RX)における周波数を2GHz、1.7GHz、800MHzとするモードである。回路−1は、スイッチ(SW1〜SW9)12−1〜12−9のうち、SW1及びSW4がオンとされ他はオフとされた回路であり、インダクタンス2nHを生成するための回路である。回路−2は、SW1、SW5、SW7がオンとされ他はオフとされた回路であり、インダクタンス4nHを生成するための回路である。回路−3は、SW1、SW6、SW7、SW8がオンとされ他はオフとされた回路であり、インダクタンス10nHを生成するための回路である。回路−1、回路−2、回路−3については、図4、図5、図6で説明する。
図3(A)から明らかなように、回路−1、回路−2、回路−3においては、第1層スパイラルコイル(L1)10が共用される構成であり、回路−2、路−3においては、第2層スパイラルコイル(L2)20が共用される構成となっている。
図3(A)に示す、インダクタンス2nHを生成するための回路−1、インダクタンス4nHを生成するための回路−2、インダクタンス10nHを生成するための回路−3の各回路を実現するための、第1層スパイラルコイル(L1)10、第2層スパイラルコイル(L2)20、第3層スパイラルコイル(L3)30の構成を、以下に、例示する。
第1層スパイラルコイル(L1)10は、Alもしくは銅配線をコイル導体とする巻き数5回のコイルであり、コイル導体の厚さ1μm、コイル導体の幅10μm、周回するコイル導体の間隔10μm、外径1000μmである。第2層スパイラルコイル(L2)20は、Alもしくは銅配線をコイル導体とする巻き数5回のコイルであり、コイル導体の厚さ1μm、コイル導体の幅10μm、周回するコイル導体の間隔10μm、外径1000μmである。第3層スパイラルコイル(L3)30は、Alもしくは銅配線をコイル導体とする巻き数5回のコイルであり、コイル導体の厚さ1μm、コイル導体の幅10μm、周回するコイル導体の間隔10μm、外径1000μmである。
第1〜第3層スパイラルコイルは絶縁層Si3N4(例えば、厚さ9μm)中に積層され形成される。
図3(B)に示すように、図3(A)に示すモード以外による、インダクタンスの生成が、回路−a〜回路−n等によって可能であり、インダクタンスの可変幅を大きくできるようにしている。なお、図3(B)では、簡単のために、第1層スパイラルコイル(L1)10をL1、第2層スパイラルコイル(L2)20をL2、第3層スパイラルコイル(L3)30をL3によって示し、スパイラルコイルへの電流入力方向をIN、スパイラルコイルからの電流出力方向をOUTによって示している。図3(B)に示すように、例示したスパイラルコイルL1、L2、L3の各周回導体部分を流れる電流方向は同じ方向である。
図3(B)には、回路−a〜回路−nにおけるスパイラルコイルL1、L2、L3の接続の態様と、オンとされるスイッチ(SW)のみが明示されている(オフとされるスイッチは図示せず。)。
回路−a、回路−bはそれぞれ、スパイラルコイルL1、L2のみよってインダクタンスを生成する回路である。
回路−c、回路−d、回路−eはそれぞれ、スパイラルコイルL1、L2、L3のなかから選択された2つのコイルの直列接続によってインダクタンスを生成する回路である。
回路−f〜回路−hはそれぞれ、スパイラルコイルL1、L2、L3のなかから選択された2つのコイルの並列接続によってインダクタンスを生成する回路である。回路−iは、スパイラルコイルL1、L2、L3の3つのコイルの並列接続によってインダクタンスを生成する回路である。回路−j〜回路−l(エル)はそれぞれ、スパイラルコイルL1、L2、L3のなかから選択された2つのコイルの直列接続と、残る1つのスパイラルコイルとを並列接続することによって、インダクタンスを生成する回路である。回路−m、回路−nはそれぞれ、スパイラルコイルL1、L2、L3のなかから選択された2つのコイルの並列接続と、残る1つのスパイラルコイルとを直列接続することによって、インダクタンスを生成する回路である。
図4は、本実施の形態における、スイッチ回路の接続例−1を説明する図であり、図4(A)は回路−1(図3を参照。)を示す図、図4(B)は接続されたスパイラルコイルを示す図である。
図5は、本実施の形態における、スイッチ回路の接続例−2を説明する図であり、図5(A)は回路−2(図3を参照。)を示す図、図5(B)は接続されたスパイラルコイルを示す図である。
図6は、本実施の形態における、スイッチ回路の接続例−3を説明する図であり、図6(A)は回路−3(図3を参照。)を示す図、図6(B)は接続されたスパイラルコイルを示す図である。
図4に示すように、回路−1は、SW1及びSW4がオンとされ他はオフとされ、第1層スパイラルコイル(L1)10によって、インダクタンス2nHを生成するための回路を構成している。
図5に示すように、回路−2は、SW1、SW5、SW7がオンとされ他はオフとされ、第1層スパイラルコイル(L1)10と第2層スパイラルコイル(L2)20との直列接続によって、インダクタンス4nHを生成するための回路を構成している。
図6に示すように、回路−3は、SW1、SW6、SW7、SW8がオンとされ他はオフとされ、第1層スパイラルコイル(L1)10、第2層スパイラルコイル(L2)20、第3層スパイラルコイル(L3)30の直列接続によって、インダクタンス10nHを生成するための回路を構成している。
図7は、本実施の形態における、可変インダクタの構成例を説明する図であり、図7(A)は斜視図、図7(B)はスパイラルコイルとスイッチ回路との接続を示すZ−Z部の部分断面図、図7(C)はスパイラルコイルの変形例を示す斜視図、図7(D)はスパイラルコイルの接続状態を示す図、図7(E)はスパイラルコイル導体のxy面への投影図である。
図7(A)に示すように、第1層スパイラルコイル(L1)10、第2層スパイラルコイル(L2)20、第3層スパイラルコイル(L3)30が、それらの周回導体部分を電流が同方向で流れるように、3層に積層されて形成され、各層のスパイラルコイルの電流入力端、電流出力端はそれぞれ、Z方向に形成された垂直な配線導体によって、図7(B)に示すように、スイッチ回路18の入力端14−1、14−2、14−3、スイッチ回路18の出力端16−1、16−2、16−3に接続されている。
各層のスパイラルコイルはそれぞれ、その電流入力端を含む第1層及び電流出力端を含む第2層とから形成され、上記の垂直な配線導体に接続されている。即ち、各層のスパイラルコイルの周回導体部分の横方向(y方向)から電流の入出力が行われる構成として、薄型で3層を積層するようにしている。そして、先述のリターン電流の方向をスイッチ回路18の面に直交させて、リターン電流による磁束とスイッチ回路18を流れる電流による磁束との磁気結合を抑制している。
図7(C)に示すように、2つのスパイラルコイルを周回導体部分の中心部で接続して、2つのスパイラルコイルの周回導体部分を流れる電流の方向を同じ方向としたスパイラルコイル5を、図7(A)に示す第1層スパイラルコイル(L1)10、第2層スパイラルコイル(L2)20、第3層スパイラルコイル(L3)30の少なくとも1つ以上の代わりに、使用することもでき、大きなインダクタンスを生成させることができる。
図7(D)に示す図は、図7(A)に示す可変インダクタの構成を簡略化して示す図であり、第1層スパイラルコイル(L1)10、第2層スパイラルコイル(L2)20、第3層スパイラルコイル(L3)30の各周回導体部の断面、これら各周回導体部に繋がる導体線路の接続位置、これら導体線路に電流が入力される入力(IN)位置、これら導体線路から電流が出力される出力(OUT)位置を示す簡略図である。
図7(E)は、図7(A)に示す第1層スパイラルコイル(L1)10、第2層スパイラルコイル(L2)20、第3層スパイラルコイル(L3)30の各周回導体部分、及び、各周回導体部分が上記の垂直な配線導体に接続される位置までの導体線路の、xy面への投影図である。図7(E)に示すように、第1層スパイラルコイル(L1)10、第2層スパイラルコイル(L2)20、第3層スパイラルコイル(L3)30はそれぞれ、巻き数2.75回であるが、外形は互いに異なり、異なる長さをもっている。
図8は、本実施の形態における、可変インダクタの他の構成例を説明する図であり、図8(A)及び図8(C)は斜視図、図8(B)及び図8(D)はスパイラルコイルの接続状態を示す簡略図である。
図8(A)に示す構成例と、図7に示す構成例との相違点について、以下、説明する。
3層を構成する各スパイラルコイルの周回導体部分の中心部から出力電流を流し、xy面に垂直な、即ち、スイッチ回路18の面に垂直な、配線導体によって、スイッチ回路18の出力端16−1、16−2、16−3と各中心部とを接続している。図8(A)に示す構成例では、スイッチ回路18に平行な横行する配線導体を、可能な限り形成しないようにして、先述のリターン電流の方向をスイッチ回路18の面に直交させて、リターン電流による磁束とスイッチ回路18を流れる電流による磁束との磁気結合を抑制している。
図8(C)に示す構成例では、図8(A)における、各周回導体部分の中心部とスイッチ回路18の出力端16−1、16−2、16−3とを接続する垂直な配線導体を、出力端16−1、16−2、16−3に直結するのではなく、垂直(Z)方向で、一端、横(y)方向に横行させてから、出力端16−1、16−2、16−3に接続している。図8(C)に示す構成例では、スイッチ回路18に平行な横行する配線導体の形成長さを極力短くして、スイッチ回路18の入力端14−1、14−2、14−3及び出力端16−1、16−2、16−3の形成位置の自由度を確保しようとしている。
図7(D)と同様の簡略図として、図8(A)、図8(C)に示す可変インダクタの構成をそれぞれ、図8(B)、図8(D)に示す。図7(D)、図8(B)、図8(D)の比較から、3層の各スパイラルコイルへ電流を入力させるための配線導体が同じ構成で形成され、各スパイラルコイルからの電流を出力させるための配線導体が異なる構成によって形成されていることが、明らかに理解することができる。
次に、スパイラルコイルの接続とインダクタンスの関係について説明する。
図9は、本実施の形態における、スパイラルコイルの接続例とインダクタンス(計算値)を説明する図であり、図9(A)は1層のスパイラルコイルの構成の斜視図、図9(C)は2層のスパイラルコイルの構成の斜視図、図9(E)は3層のスパイラルコイル(その1)の構成の斜視図、図9(B)、図9(D)、図9(F)はスパイラルコイルの接続状態を示す図である。
図10は、本実施の形態における、スパイラルコイルの接続例とインダクタンス(計算値)を説明する図であり、図10(A)は3層のスパイラルコイル(その2)の構成の斜視図、図10(C)は3層のスパイラルコイル(その3)の構成の斜視図、図10(B)及び図10(D)はスパイラルコイルの接続状態を示す図である。
図11は、本実施の形態における、スパイラルコイルの接続例とインダクタンス(計算値)を説明する図であり、図11(A)は3層のスパイラルコイル(その4)の構成の斜視図、図11(B)はスパイラルコイルの接続状態を示す図、図11(C)はスパイラルコイル導体のxy面への投影図である。
以下の説明では、巻き数を4回(図9、図10、図11では簡略のため巻き数2.75回のコイルを図示している。)、銅配線をコイル導体、コイル導体の厚さを1μm、コイル導体の幅を10μm、周回するコイル導体の間隔を10μm、外径を1000μmとするスパイラルコイルを、以下では、同じ条件をもつ基本コイルと呼び、各層の基本コイルは絶縁層中に配置され、各層の基本コイルの電流入力端及び電流出力端を、図7に示すように同方向の近接する位置に配置するものとして、絶縁層の比誘電率、比透磁率、銅の導電率(電気伝導度)を入力して、図9、図10、図11に示す、基本コイルの接続方法について、インダクタンスをシミュレーションによって計算した。インダクタンスの計算は、有限要素法による3次元電磁界シミュレータ(アンソフト社のQ3D Ver6を利用した。)を用いて行った結果である。インダクタンスは周波数0.1GHzにおける値とした。
図9(A)に示すスパイラルコイルは1層の基本コイル(以下、1層コイルという。)を示し、電流は、矢印で示すように、基本コイル(L1)10の外周部から周回導体部に流れ込み、中心部から流れ出ていく。インダクタンスの計算値は114nHであった。
図9(B)に示す図は、図9(A)に示す1層の基本コイルの接続状態の構成を簡略化して示す図であり、基本コイル(L1)10の周回導体部の断面、この周回導体部に繋がる導体線路の接続位置、導体線路に電流が入力される入力(IN)位置、導体線路から電流が出力される出力(OUT)位置を示す簡略図である。
図9(C)は、2つの基本コイルを、第1層の基本コイル(L1)10の周回導体部分を流れる電流方向と、第2層の基本コイル(L2)20の周回導体部分を流れる電流方向とが逆方向となるように、2層積層して接続したコイル(以下、2層コイルという。)を示す。
図9(C)に示すように、下方から、第1層の基本ルコイル(L1)10、第2層の基本コイル(L2)20の順に積層され、電流は、矢印で示すように、第2層の基本コイル(L2)20の外周部から周回導体部に流れ込み、中心部から流れ出ていき、第1層の基本コイル(L1)10の中心部から周回導体部に流れ込み、外周部から流れ出ていく。この2層コイルのインダクタンスの計算値は20nHであった。周回導体部分を流れる電流方向が第1層と第2層で異なるため、磁束が打ち消され小さなインダクタンスとなっている。
図9(D)に示す図は、図9(C)に示す2層のスパイラルコイルにおける接続状態の構成を簡略化して示す図であり、第1層の基本コイル(L1)10、第2層の基本コイル(L2)20の各周回導体部の断面、これら2つの周回導体部を繋げる導体線路の各周回導体部での接続位置、導体線路に電流が入力される入力(IN)位置、導体線路から電流が出力される出力(OUT)位置を示す簡略図である。
図9(E)は、3つの基本コイルを、第3層の基本コイル(L3)30の周回導体部分を流れる電流方向と、第2層の基本コイル(L2)20の周回導体部分を流れる電流方向とが逆方向となるように、第2層の基本コイル(L2)20の周回導体部分を流れる電流方向と、第1層の基本コイル(L1)10の周回導体部分を流れる電流方向とが同方向となるように、3層積層して接続したコイル(以下、3層(その1)コイルという。)を示す。
図9(E)に示すように、下方から、第1層の基本ルコイル(L1)10、第2層の基本コイル(L2)20、第3層の基本コイル(L3)30の順に積層され、電流は、矢印で示すように、第3層の基本コイル(L3)30の外周部から周回導体部に流れ込み、中心部から流れ出ていき、第2層の基本コイル(L2)20の中心部から周回導体部に流れ込み、外周部から流れ出ていき、第1層の基本コイル(L1)10の中心部から周回導体部に流れ込み、外周部から流れ出ていく。この3層コイルのインダクタンスの計算値は110nHであった。周回導体部分を流れる電流方向は、第1層と第2層で異なるため磁束が打ち消され、第2層と第3層で同じであるため磁束が打ち消されず、図9(A)に示す1層コイルと同程度のインダクタンスとなっている。
図9(F)に示す図は、図9(E)に示す3層のスパイラルコイルにおける接続状態の構成を簡略化して示す図であり、第1層の基本コイル(L1)10、第2層の基本コイル(L2)20、第3層の基本コイル(L3)30の各周回導体部の断面、これら3つの周回導体部を繋げる導体線路の各周回導体部での接続位置、導体線路に電流が入力される入力(IN)位置、導体線路から電流が出力される出力(OUT)位置を示す簡略図である。
図10(A)は、図7に示す構成の可変インダクタの構成と同じであり、3つの基本コイルを、第1層の基本コイル(L1)10、第2層の基本コイル(L2)20、第3層の基本コイル(L3)30の各周回導体部分を流れる電流方向が同方向となるように、3層積層して接続したコイル(以下、3層(その2)コイルという。)を示す。
図10(A)に示すように、下方から、第1層の基本ルコイル(L1)10、第2層の基本コイル(L2)20、第3層の基本コイル(L3)30の順に積層され、電流は、矢印で示すように、第3層の基本コイル(L3)30の外周部から周回導体部に流れ込み、中心部から流れ出ていき、第2層の基本コイル(L2)20の外周部から周回導体部に流れ込み、中心部から流れ出ていき、第1層の基本コイル(L1)10の外周部から周回導体部に流れ込み、中心部から流れ出ていく。この3層コイルのインダクタンスの計算値は725nHであり、図9(A)に示す1層コイルの6.5倍であった。周回導体部分を流れる電流方向が第1層、第2層、第3層で同じであるため、磁束が打ち消されることがないので、大きなインダクタンスとなっている。
図10(C)は、3つの基本コイルを、第1層の基本コイル(L1)10、第2層の基本コイル(L2)20、第3層の基本コイル(L3)30の各周回導体部分を流れる電流方向が交互に異なるように、3層積層して接続したコイル(以下、3層(その3)コイルという。)を示す。
図10(C)に示すように、下方から、第1層の基本ルコイル(L1)10、第2層の基本コイル(L2)20、第3層の基本コイル(L3)30の順に積層され、電流は、矢印で示すように、第3層の基本コイル(L3)30の外周部から周回導体部に流れ込み、中心部から流れ出ていき、第2層の基本コイル(L2)20の中心部から周回導体部に流れ込み、外周部から流れ出ていき、第1層の基本コイル(L1)10の外周部から周回導体部に流れ込み、中心部から流れ出ていく。この3層コイルのインダクタンスの計算値は、図9(E)に示す3層(その1)コイルよりも大きな182nHであった。この理由は、同じ向きに電流が流れることによりコイル相互間の結合係数が上昇したことによるものと考えられる。
図9(F)に示す簡略図と同様にして示した、図10(A)、図10(C)に示す3層のスパイラルコイルにおける接続状態の構成を簡略化して示す、図10(B)、図10(D)の比較から、3層の各スパイラルコイルへ電流を入力させるための配線導体の構成、各スパイラルコイルからの電流を出力させるための配線導体の構成の相違を、明らかに理解することができる。
図11(A)に示すスパイラルコイルの接続例は、図10(A)に示す3層(その2)コイルにおけるスパイラルコイルの接続例と類似するが、各層の基本コイルの電流入力端及び電流出力端の配置する位置が異なる。図11(A)に示す構成では、各層の基本コイルの電流入力端及び電流出力端を、図10(A)、図10(B)に示すように同方向の近接する位置に配置するのではなく、互いに120°異なる方向の位置に配置する(以下、3層(その4)コイルという。)。
即ち、図11(A)において、第1層の基本コイル(L1)10の電流入力端及び電流出力端は120°の方向に、第2層の基本コイル(L2)20の電流入力端及び電流出力端は240°の方向に、第3層の基本コイル(L)30の電流入力端及び電流出力端は0°の方向に、それぞれ位置する。
図11(B)に示す図は、図11(A)に示す3層のスパイラルコイルにおける接続状態の構成を簡略化して示す図であり、第1層の基本コイル(L1)10、第2層の基本コイル(L2)20、第3層の基本コイル(L3)30の各周回導体部(円板状として斜視図で示す。)、これら3つの周回導体部を繋げる導体線路の各周回導体部での接続位置、導体線路に電流が入力される入力(IN)位置、導体線路から電流が出力される出力(OUT)位置を示す簡略図である。
図11(A)、図11(B)に示すように、下方から、第1層の基本ルコイル(L1)10、第2層の基本コイル(L2)20、第3層の基本コイル(L3)30の順に積層され、3つの基本コイルが接続される。基本コイルの電流入力端及び電流出力端は、各層に対応してそれぞれ、120°異なった方向の位置に配置される。
第3層の基本ルコイル(L3)30の外周部の端から周回導体部に電流が流れ込み、中心部から流れ出ていき、次に、第2層の基本コイル(L2)20の外周部の端(第3層の基本コイル(L3)30の電流入力端及び電流出力端が配置された方向と240°離れた方向の位置に配置されている。)から周回導体部に電流が流れ込み、中心部から流れ出ていき、次に、第1層の基本コイル(L1)10の外周部の端(第3層の基本コイル(L3)30及び第2層の基本コイル(L2)20の電流入力端及び電流出力端が配置された方向とそれぞれ120°離れた方向の位置に配置されている。)から周回導体部に電流が流れ込み、中心部から流れ出ていく。
図11(C)のコイル導体の投影図に示すように、第3層の基本コイル(L3)30の電流出力端と第2層の基本コイル(L2)20の電流入力端は、導体37によって接続され、第2層の基本コイル(L2)20の電流出力端と第1層の基本コイル(L1)10の電流入力端は、導体39によって接続される。
図11(A)に示す3層(その4)コイルのインダクタンスの計算値は、図10(A)に示す3層(その2)コイルよりも小さいが、637nHであり、図9(A)に示す1層コイルの5.6倍であった。各層の基本コイルの周回導体部分を流れる電流方向が同方向である場合でも、各層の基本コイルの電流入力端及び電流出力端の位置を異ならせると、インダクタンスは異なる値となっている。この理由は、基本コイル間を接続する導体37、39の間の相互誘導によるものと考えられる。
以上説明した図9、図10、図11に示した例では、各層のスパイラルコイルを同じ条件をもつ基本コイルとしたが、各層のスパイラルコイルを異なる条件をもつ基本コイルを使用した場合にも、各層の基本コイルの電流入力端及び電流出力端の位置、各層の基本コイルの周回導体部分を流れる電流方向が同じ条件であれば、インダクタンスは同様な変化の傾向を示すものと想定される。
図12は、本実施の形態における、可変インダクタの構成例を説明する図であり、図12(A)はスパイラルコイルの形成領域での平面図であり、図12(B)はスパイラルコイルの形成領域での断面図である。図12は、図7に示す構成における、第1層スパイラルコイル(L1)10、第2層スパイラルコイル(L2)20、第3層スパイラルコイル(L3)30の構成の詳細を説明する図である。なお、図12(A)は、図7(E)に示すコイル導体の投影図の拡大図である。
図12(B)において、各層のスパイラルコイル10、20、30と、スイッチ回路18の入力端14−1、14−2、14−3、出力端16−1、16−2、16−3とを、絶縁層17によって分離されたパッドを介して、接続する垂直な配線導体の一部を明示するために、第1層スパイラルコイル(L1)10についてはX−X部の断面図、第2層スパイラルコイル(L2)20についてはZ−Z部の断面図、第3層スパイラルコイル(L3)30についてはY−Y部の断面図を示している。
第1層スパイラルコイル(L1)10の第1層パターン41は第1絶縁層71上に形成され、第1層スパイラルコイル(L1)10の第2層パターン42は第2絶縁層72上に形成され、第1層パターン41と第2層パターン42は、第2絶縁層72に形成された垂直方向の層間導電層によって接続されている。
第2層スパイラルコイル(L2)20の第1層パターン51は第3絶縁層73上に形成され、第2層スパイラルコイル(L2)20の第2層パターン52は第4絶縁層74上に形成され、第1層パターン51と第2層パターン52は、第4絶縁層74に形成された垂直方向の層間導電層によって接続されている。
第3層スパイラルコイル(L3)30の第1層パターン61は第5絶縁層75上に形成され、第3層スパイラルコイル(L3)30の第2層パターン62は第6絶縁層76上に形成され、第1層パターン61と第2層パターン62は、第6絶縁層76に形成された垂直方向の層間導電層によって接続されている。そして、第6絶縁層76上には第7絶縁層77が形成されている。
第1層スパイラルコイル(L1)10の第2層パターン42の電流入力端とスイッチ回路18の入力端14−1を接続する垂直な配線導体は、第1、第2絶縁層71、72に形成されており、スパイラルコイル(L1)10の第1層パターン41の電流出力端とスイッチ回路18の出力端16−1を接続する垂直な配線導体は、第2絶縁層72に形成されている。
第2層スパイラルコイル(L2)20の第2層パターン52の電流入力端とスイッチ回路18の入力端14−2を接続する垂直な配線導体は、第1〜第4絶縁層71〜74に形成され、第2層スパイラルコイル(L2)20の第1層パターン51電流出力端とスイッチ回路18の出力端16−2を接続する垂直な配線導体は、第1〜第3絶縁層71〜73に形成されている。
第3層スパイラルコイル(L3)30の第2層パターン62の電流入力端とスイッチ回路18の入力端14−3を接続する垂直な配線導体は、第1〜第6絶縁層71〜76に形成され、第3層スパイラルコイル(L3)30の第1層パターン61の電流出力端とスイッチ回路18の出力端16−3を接続する垂直な配線導体は、第1〜第5絶縁層71〜75に形成されている。
図12に示す例において、各層の厚さを例示すれば、第1〜第7絶縁層の各層の厚さは2μm、第1〜第3層スパイラルコイル(L1、L2、L3)の第1、第2層パターン41、42、51、52、61、62の各層の厚さは2μmである。
図12に示す例では、絶縁層17を酸化ケイ素(SiO2)で形成して、絶縁層71〜77を窒化シリコン(Si3N4)で形成している。なお、絶縁層71〜77を、エアロゾル・デポジション(AD)法を用いて形成したフェライト層、例えば、MnZnフェライト層、MgMnフェライト層、NiZnCuフェライト層等、とすることもできる。このAD法では、成膜速度が早く、安定な信頼性の高いフェライト層を形成することができ、AD法による成膜速度は、メッキやスパッタと比較して高速であり、10μm/min以上の高速な成膜レートである。導体をフェライト層に埋め込んだ閉磁路構造によって、導体の渦電流損失を減少させることができ電流の方向の乱れをおさえて磁界を整流する効果が得られる。また、絶縁層71〜77を、high−k材料(高誘電率材料)で形成することもできる。これによって、スパイラルコイル間の相互誘導が大きくなりQ値が上昇する効果が得られる。
図13は、本実施の形態における、可変インダクタの構成例を説明する図であり、図13(A)はスパイラルコイルの形成領域での平面図であり、図13(B)はZ−Z部の断面図(なお、先述の垂直な配線導体の一部を明示するために、第1層スパイラルコイルについてはX−X部の断面図、第3層スパイラルコイルについてはY−Y部の断面図を示す。)である。
図13に示す構成は、図12に示す構成において、窒化シリコン(Si3N4)で形成された絶縁層71〜77の一部をエッチングによって除去して、絶縁層のない空間81〜84を形成し、絶縁層のない空間81〜84を電気絶縁性の薄板78でフタをして機密性を保持する構成とし、その他の構成は図12の構成と同じである。これによって、コイル間の電磁的結合があがり配線の絶縁性を高める効果が得られる。また、絶縁層のない空間81〜84に、フェライトの微粒子を充填することもできる。これによって、コイル間の誘電効果があがりQ値向上する効果が得られる。
図14、図15は、本実施の形態における、可変インダクタの製造方法を説明するZ−Z部の断面図(スイッチ回路18が形成された形成領域であり、スパイラルコイルが形成される領域における断面を示す。)であり、先述の垂直な配線導体の一部を明示するために、第1層スパイラルコイル(L1)10についてはX−X部の断面図、第2層スパイラルコイル(L2)20についてはZ−ZY部の断面図、第3層スパイラルコイル(L3)30についてはY−Y部の断面図を示す。
図16は、本実施の形態における、スパイラルコイの導体パターン例を説明する図であり、図16(A)は第3層スパイラルコイル(L3)30の第2層パターン62の平面図、図16(B)は第3層スパイラルコイル(L3)30の第1層パターン61の平面図、図16(C)は第2層スパイラルコイル(L2)20の第2層パターン52の平面図、図16(D)は第2層スパイラルコイル(L2)20の第1層パターン51の平面図、図16(E)は第1層スパイラルコイル(L1)10の第2層パターン42の平面図、図16(F)は第1層スパイラルコイル(L1)10の第1層パターン41の平面図である。
以下、図7、図12に示す構成の可変インダクタの製造方法を、図14(A)〜図14(G)、図15(A)〜図15(E)に示す順に従って、図16を参照しながら説明する。
(S1)スイッチ回路18の形成(図14(A))。
シリコン基板19に、所定の機能をもった能動素子によって電子回路と共に、スイッチ回路18が形成され、スイッチ回路18のパッド85と絶縁層17が形成される。パッド85は、第1層スパイラルコイル(L1)10に対する入力端14−1、第2層スパイラルコイル(L2)20に対する入力端14−2、第3層スパイラルコイル(L3)30に対する入力端14−3、第1層スパイラルコイル(L1)10に対する出力端16−1、第2層スパイラルコイル(L2)20に対する出力端16−2、第3層スパイラルコイル(L3)30に対する出力端16−3に対応する6箇所の位置に形成される。
(S2)第1絶縁層71の形成、開口部の形成、層間導体層86の形成(図14(B))。
絶縁層17の上全面に第1絶縁層71が形成され、第1絶縁層71において、上記の6箇所のパッド85の位置に開口部が形成され、形成された6箇所の開口部に層間導体層86が形成され、パッド85に層間導体層86がそれぞれ接続するように形成される。
(S3)コイル(L1)の第1層パターン41の形成(図14(C))。
第1層スパイラルコイル(L1)10の第1層パターン41(図16(F)を参照。)が形成される。
(S4)第1絶縁層72の形成(図14(D))。
全面に第1絶縁層72が形成される。
(S5)開口部87の形成(図14(E))。
第1絶縁層72において、第1層スパイラルコイル(L1)10の第1層及び第2層パターンを接続する層間導体86を形成するための位置、第1層スパイラルコイル(L1)10に対する入力端14−1、第2層スパイラルコイル(L2)10に対する入力端14−2、第3層スパイラルコイル(L3)10に対する入力端14−3、第2層スパイラルコイル(L2)20に対する出力端16−2、第3層スパイラルコイル(L3)30に対する出力端16−3に対応する6箇所の位置に、開口部87が形成される。
(S6)層間導体層86の形成(図14(F))。
形成された6箇所の位置に形成された開口部87に、層間導体層86が形成される。
(S7)コイル(L1)の第2層パターン42の形成(図14(G))。
第1層スパイラルコイル(L1)10の第2層パターン42(図16(E)を参照。)が形成される。
(S8)第3絶縁層73の形成、開口部、層間導体層86の形成、コイル(L2)の第1層パターン51の形成(図15(A))。
第3絶縁層73が全面に形成され、第3絶縁層73において、第2層スパイラルコイル(L2)20に対する入力端14−2、第3層スパイラルコイル(L3)30に対する入力端14−3、第2層スパイラルコイル(L2)20に対する出力端16−2、第3層スパイラルコイル(L3)30に対する出力端16−3に対応する4箇所の位置に、開口部が形成される。次いで、4箇所の位置に形成された開口部に、層間導体層86が形成される。次いで、スパイラルコイル(L2)20の第1層パターン51(図16(D)を参照。)が形成される。
(S9)第4絶縁層74の形成、開口部、層間導体層86の形成、コイル(L2)の第2層パターン52の形成(図15(B))。
第4絶縁層74が全面に形成され、第4絶縁層74において、第2層スパイラルコイル(L2)20の第1層及び第2層パターンを接続する層間導体86を形成するための位置、第2層スパイラルコイル(L2)20に対する入力端14−2、第3層スパイラルコイル(L3)30に対する入力端14−3、第3層スパイラルコイル(L3)30に対する出力端16−3に対応する4箇所の位置に、開口部が形成される。次いで、4箇所の位置に形成された開口部に、層間導体層86が形成される。次いで、第2層スパイラルコイル(L2)20の第2層パターン52(図16(C)を参照。)が形成される。
(S10)第5絶縁層74の形成、開口部、層間導体層86の形成、コイル(L3)の第1層パターン61の形成(図15(C))。
第5絶縁層75が全面に形成され、第5絶縁層75において、第3層スパイラルコイル(L3)30に対する入力端14−3、第3層スパイラルコイル(L3)30に対する出力端16−3に対応する2箇所の位置に、開口部が形成される。次いで、2箇所の位置に形成された開口部に、層間導体層86が形成される。次いで、第3層スパイラルコイル(L3)30の第1層パターン61(図16(B)を参照。)が形成される。
(S11)第6絶縁層76の形成、開口部、層間導体層86の形成、コイル(L3)の第2層パターン62の形成(図15(D))。
第6絶縁層76が全面に形成され、第6絶縁層76において、第3層スパイラルコイル(L3)30の第1層及び第2層パターンを接続する層間導体86を形成するための位置、第3層スパイラルコイル(L3)30に対する入力端14−3に対応する2箇所の位置に、開口部が形成される。次いで、2箇所の位置に形成された開口部に、層間導体層86が形成される。次いで、第3層スパイラルコイル(L3)30の第2層パターン62(図16(A)を参照。)が形成される。
(S12)第7絶縁層77の形成(図15(E))。
第7絶縁層77の形成が行われた後の状態は、図12(B)に示す通りであるので、図15(E)では図示を省略している。
なお、絶縁層17を酸化ケイ素(SiO2)で形成して、絶縁層71〜77を窒化シリコン(Si3N4)で形成している。絶縁層71〜77の形成は、CVDによって窒化珪素Si3N4を形成する。絶縁層71〜77に形成する開口部87は、Si3N4をフッ酸液でエッチングして行い、エッチング速度は水温を調整して行う。
また、絶縁層71〜77を、エアロゾル・デポジション(AD)法を用いて形成したフェライト層とすることもでき、開口部87はエアロゾル・デポジションの実行時に金属マスクを用いて、フェライト層を成膜しない領域を保持し、この領域を開口部87とすることができる。
また、第1層〜第3層スパイラルコイル10、20、30の第1、第2層導体パターン41、42、51、52、61、62、層間導体層86を含む配線導体は、アルミニウム蒸着によって形成している。銅メッキによって配線導体を形成することもできる。
積層された複数のスパイラルコイルとこれらが接続されるスイッチ回路18から構成された可変インダクタを、WLP(ウエハレベルプロセス)技術を用いて、シリコンウエハに形成して、個片化して可変インダクタチップを製作することができる。スイッチ回路18を形成した後に、再配線層を利用して複数のスパイラルコイルを形成することができる。
また、能動素子による電子回路、及び、複数のスパイラルコイルとこれらが接続されるスイッチ回路18を、WLP技術を用いて、同一のシリコンウエハに形成することもでき、能動素子による電子回路と可変インダクタとがワンチップ化されたデバイスとすることもできる。能動素子による電子回路及びスイッチ回路18を形成した後に、再配線層を利用して複数のスパイラルコイルを形成することができる。
また、WLPにおいて、アルミニウム配線の代わりに、銅配線を使用することもでき、Q値を大きくすることができる。
図13に示す構成の可変インダクタを製造する場合には、上記した(S12)に続いて、絶縁層71〜77であるSi3N4の一部をエッチングによって除去して、絶縁層のない空間81〜84を形成し、絶縁層のない空間81〜84を電気絶縁性の薄板78で、電気絶縁性接着材を用いて、フタをして機密性を保持する。また、絶縁層のない空間81〜84に、フェライトの微粒子を充填した後に、薄板78で気密に保持するようにしてもよい。
図17は、可変インダクタの適用例を説明する平面図であり、図17(A)は受動素子を各回路毎に接続する従来の構成を示す平面図、図17(B)は、本実施の形態における、受動素子の集積化を説明する平面図、図17(C)は、本実施の形態における、集積化した受動素子を複数の高周波回路で共有する構成を示す平面図である。
図17(A)に示すように、従来の携帯電話においては、送信、受信の周波数f1、f2、f3の各周波数に対する送信フィルタ(TX)、送信フィルタ(RX)毎に、受動素子(インダクタ)を配置していたため、インダクタ素子の数が多く、大きな実装面積を必要としていた。送信、受信の周波数f1、f2、f3は、例えば、800MHz、1.7GHz、2GHzである。
図17(B)に示すように、本実施の形態では、送信、受信の周波数f1、f2、f3の各周波数に対する、送信フィルタ(TX)、送信フィルタ(RX)で必要とされる受動素子(インダクタ、キャパシタ、レジスタ)を1チップに集積化したIPD(Integrated Passive Device)88を形成する。IPD88には、先に説明した複数のスパイラルコイルとこれらが接続されたスイッチ回路による可変インダクタが形成される。この可変インダクタは、例えば、図3(A)に示す3モードに対応する送信フィルタ(TX)、送信フィルタ(RX)で必要とされるインダクタンスを生成するための回路−1、回路−2、回路−3によって形成される。
図17(C)に示すように、このIPD88を、送信、受信の周波数f1、f2、f3の各周波数に対する送信フィルタ(TX)、送信フィルタ(RX)で共用する構成として、送信、受信の周波数f1、f2、f3毎にインダクタンスを可変コントロールする。これによって、使用する受動素子(インダクタ、キャパシタ、レジスタ)の数、及び、実装面積を低減し、低コスト化を図ることができ、携帯電話デバイスの軽量化、薄型化が可能となる。
複数のインダクタとこれらが接続されたスイッチ回路による可変インダクタ、複数のキャパシタとこれらが接続されたスイッチ回路による可変キャパシタ、複数のレジスタとこれらが接続されたスイッチ回路による可変レジスタを任意に組み合わせて集積化して、IPD88を、可変受動デバイスとすることができる。
可変受動デバイスを使用することによって、実装部品点数の少数化、集積化を図ることができ、携帯電話デバイスの薄型化、小型化、軽量化、低コスト化の実現が可能となる。
以上の説明において使用した各層のスパイラルコイルの巻き数は、図の簡略化のために、図1〜図6においては4.5回、図7から図13においては2.75回としたが、各層のスパイラルコイルの巻き数、長さ、外径、積層するスパイラルコイルの数等の条件は、単なる例示であって、インダクタンスの可変幅を考慮して任意にこれらの条件を設定し得ることはいうまでもない。
また、以上の説明では、可変受動デバイスの代表例として、インダクタンスを可変とする可変インダクタを例にとって説明したが、以上の説明において、スパイラルコイルの構成を、キャパシタ、レジスタに置き換えることによってそれぞれ、キャパシタンスを可変とする可変キャパシタ、レジスタンスを可変とする可変レジスタとして機能する可変受動デバイスを構成できることは明らかである。
以上、本発明を実施の形態について説明したが、本発明は、上述の実施の形態に限定されるものではなく、本発明の技術的思想に基づく各種の変形が可能である。