JP7352992B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP7352992B2
JP7352992B2 JP2022522102A JP2022522102A JP7352992B2 JP 7352992 B2 JP7352992 B2 JP 7352992B2 JP 2022522102 A JP2022522102 A JP 2022522102A JP 2022522102 A JP2022522102 A JP 2022522102A JP 7352992 B2 JP7352992 B2 JP 7352992B2
Authority
JP
Japan
Prior art keywords
coil
receiving
transmitting
semiconductor device
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022522102A
Other languages
English (en)
Other versions
JPWO2021229642A1 (ja
Inventor
雅俊 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ultramemory Inc
Original Assignee
Ultramemory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ultramemory Inc filed Critical Ultramemory Inc
Publication of JPWO2021229642A1 publication Critical patent/JPWO2021229642A1/ja
Application granted granted Critical
Publication of JP7352992B2 publication Critical patent/JP7352992B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/105—Aspects related to pads, pins or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H01L2225/06531—Non-galvanic coupling, e.g. capacitive coupling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、半導体装置及びその製造方法に関する。
従来より、記憶装置としてＤＲＡＭ（Dynamic Random Access Memory）等の揮発性メモリ（ＲＡＭ）が知られている。ＤＲＡＭには、演算装置（以下、論理チップという）の高性能化やデータ量の増大に耐えうる大容量化が求められている。そこで、メモリ（メモリセルアレイ、メモリチップ）の微細化及びセルの平面的な増設による大容量化が図られてきた。一方で、微細化によるノイズへの脆弱性や、ダイ面積の増加等により、この種の大容量化は限界に達してきている。
そこで、昨今では、平面的なメモリを複数積層して３次元化（３Ｄ化）して大容量化を実現する技術が開発されている。例えば、積層されたメモリの通信にコイルを用いる半導体装置が提案されている（例えば、特許文献１及び２参照）。
特開２００９－２９５６９９号公報 特開２０１２－２０９７６９号公報
特許文献１では、３個のコイルを用いて１つの通信チャネルを形成している。積層された層ごとにコイルの役割を設定することで、双方向の通信をすることができる。一方、３個のコイルのうち、１個のコイルは常に使用されない。
また、特許文献２では、同心状に形成された１組の送信コイルと受信コイルとを２つ用意したチップを積層している。また、特許文献２では、１組のコイルのそれぞれに接続された送信機及び受信機が開示されている。２組のコイル間において、送信機と受信機と接続する経路を変更することにより、双方向の通信をすることができる。一方、２個のコイルを同心状に配置するためには、外側のコイルの径を大きくする必要がある。したがって、特許文献１及び特許文献２では、コイルの配置面積が大きくなる。そこで、コイルの配置面積を削減することができれば好適である。
本発明は、コイルの配置面積を削減することが可能な半導体装置及びその製造方法を提供することを目的とする。
本発明は、３以上の複数のチップが積層された半導体装置であって、前記複数のチップのそれぞれは、基板と、送信コイルと、前記送信コイルと前記基板の面内方向で重ならない領域に設けられる受信コイルと、を備え、前記送信コイルは、積層方向において他の前記チップの受信コイルと隣接するとともに重なる領域に配置され、前記受信コイルは、前記送信コイルとの間でデータ伝送可能に構成される半導体装置に関する。
また、前記受信コイルは、前記送信コイルと一対に２組以上設けられるのが好ましい。
また、前記送信コイルは、前記基板の所定位置に面内方向に沿って伸びる基準軸に対して前記受信コイルと相対する位置に設けられるのが好ましい。
また、前記基板は、厚さ方向の一方の面である表面と、厚さ方向の他方の面である裏面と、を備え、前記表面は、他の前記チップの前記基板の前記表面と隣接して積層され、前記裏面は、さらなる他の前記チップの前記基板の前記裏面と隣接して積層されるのが好ましい。
また、前記送信コイルは、前記基板の所定位置に面内方向に沿って伸び、且つ直交する２つの基準軸の交点に対して前記受信コイルと相対する位置に設けられるのが好ましい。
また、前記基板は、厚さ方向の一方の面である表面と、厚さ方向の他方の面である裏面と、を備え、前記表面は、他の前記チップの前記基板の前記裏面と隣接して積層され、前記裏面は、さらなる他の前記チップの前記基板の前記表面と隣接して積層されるのが好ましい。
また、前記送信コイルは、積層方向において、１以上の他の前記チップを挟んで、さらなる前記他のチップの前記受信コイルと隣接するのが好ましい。
また、前記チップは、前記送信コイルに接続され、前記送信コイルに送信データを伝送する送信回路と、前記受信コイルに接続され、前記受信コイルから受信データを受信する受信回路と、前記送信コイル及び前記送信回路の接続を切り替える送信側ドライバと、前記受信コイル及び前記受信回路の接続を切り替える受信側レシーバと、を備えるのが好ましい。
また、前記送信側ドライバは、積層方向に沿う前記送信データの送信方向に基づいて、前記送信コイル及び前記送信回路の接続を切り替え、前記受信側レシーバは、前記送信側ドライバの切り替えに応じて、前記受信コイル及び前記受信回路の接続を切り替えるのが好ましい。
また、前記送信コイルは、巻き数、線幅、線間幅、使用する配線の少なくともいずれかにおいて、前記受信コイルと異なるのが好ましい。
また、本発明は、上記半導体装置の製造方法であって、前記半導体装置は、ウェハ状態で積層された後に個片化される半導体装置の製造方法に関する。
本発明によれば、コイルの配置面積を削減することが可能な半導体装置及びその製造方法を提供することができる。
本発明の第１実施形態に係る半導体装置のチップの貼り合わせの概念を示す概略図である。 第１実施形態の半導体装置のチップにおけるコイルの位置関係を示す平面図である。 第１実施形態の半導体装置を示す断面図である。 第１実施形態の半導体装置におけるデータ伝送の流れを示す概略図である。 本発明の第２実施形態の半導体装置のチップにおけるコイルの位置関係を示す平面図である。 第２実施形態の半導体装置を示す断面図である。 第２実施形態の半導体装置におけるデータ伝送の流れを示す概略図である。 本発明の第３実施形態に係る半導体装置のチップにおけるコイルの位置関係を示す平面図である。 第３実施形態の半導体装置の断面図である。
以下、本発明の各実施形態に係る半導体装置１及びその製造方法について、図１から図９を参照して説明する。
まず、各実施形態に係る半導体装置１の概要について説明する。
半導体装置１は、例えば、ＤＲＡＭである。半導体装置１は、複数のチップ１０，１１，１２・・・を積層して構成される。半導体装置１は、チップ１０，１１，１２・・・間の通信をコイルによって実施する。以下の各実施形態に係る半導体装置１は、通信用のコイルの配置面積を削減することを図ったものである。
［第１実施形態］
次に、本発明の第１実施形態に係る半導体装置１及びその製造方法について、図１から図４を参照して説明する。
本実施形態に係る半導体装置１は、３以上の複数のチップ１０，１１，１２・・・が積層されて構成される。本実施形態において、半導体装置１は、８枚のチップ１０，１１，１２・・・、１７が積層される例で説明される。具体的には、半導体装置１は、矩形且つ板状のチップ１０，１１，１２・・・を８枚積層して構成される。また、半導体装置１は、ウェハ状態で積層された後に個片化されることで製造される。
チップ１０，１１，１２・・・は、いわゆるメモリチップである。チップ１０，１１，１２・・・は、図１及び図２に示すように、基板２０，２１，２２・・・と、送信コイル３０，３１，・・・と、受信コイル４０，４１，・・・と、送信回路５０，５１，・・・と、送信側ドライバ６０，６１，・・・と、受信回路７０，７１，・・・と、受信側レシーバ８０，８１，・・・と、を備える。なお、説明を簡略化するため、チップ同士を区別する必要が無い場合には、チップ１０を例に説明する。
基板２０は、例えば、図３に示すように、配線層３０１と、配線層３０１の厚さ方向に隣接するＳｉ基板部３０２と、を用いて構成される。基板２０は、例えば、矩形且つ板状に構成される。また、基板２０は、厚さ方向において、配線層３０１が露出する側を表面２０１、Ｓｉ基板部３０２が露出する側を裏面２０２として説明される。すなわち、基板２０は、厚さ方向の一方の面である表面２０１と、厚さ方向の他方の面である裏面２０２と、を備える。本実施形態において、積層される複数のチップ１０，１１，１２・・・において、それぞれの基板２０，２１，・・・は、図１及び図３に示すように、積層方向Ｄに沿って、表面２０１，２１１，・・・側及び裏面２０２，２１２，・・・側を互いに貼り合わせて構成される。例えば、チップ１１の表面２１１は、他のチップ１０の基板２０の表面２０１と隣接して積層される。また、チップ１１の裏面２１２は、さらなる他のチップ１２の基板２２の裏面２２２と隣接して積層される。
送信コイル３０は、配線層３０１に配置される。送信コイル３０は、軸方向を基板２０の積層方向Ｄ（厚さ方向）に向けて配置される。本実施形態において、送信コイル３０は、図２に示すように、３つのチャネル（ＣＨ０、ＣＨ１、ＣＨ２）に分けて配置され、チャネルごとに４つ配置される。また、送信コイル３０は、巻き数、線幅、線間幅、使用する配線の少なくともいずれかにおいて、受信コイル４０と異なる。
受信コイル４０は、配線層３０１に配置される。受信コイル４０は、軸方向を基板２０の厚さ方向に向けて配置される。すなわち、受信コイル４０は、送信コイル３０と軸方向を揃えて配置される。受信コイル４０は、送信コイル３０と、基板２０の面内方向で重ならない領域に設けられる。また、受信コイル４０は、同じ基板２０に配置される送信コイル３０との間でデータ伝送可能に構成される。本実施形態において、受信コイル４０は、送信コイル３０との間で電気的に接続されるとともに、接続を切り替え可能に構成される。また、本実施形態において、受信コイル４０は、送信コイル３０と一対に２組以上設けられる。具体的には、受信コイル４０は、図２に示すように、チャネルごとに、４組設けられる。
以上の送信コイル３０及び受信コイル４０によれば、送信コイル３０は、図２に示すように、基板２０の所定位置に面内方向に沿って伸びる基準軸Ａ１に対して、受信コイル４０に相対する位置に配置される。具体的には、送信コイル３０は、対となる受信コイル４０と線対称となる位置に配置される。また、送信コイル３０は、積層方向Ｄにおいて他のチップ１１の受信コイル４１と隣接するとともに、重なる領域に配置される。すなわち、受信コイル４０は、積層方向Ｄにおいて他のチップ１１の送信コイル３１と隣接するとともに、重なる領域に配置される。これにより、送信コイル３０は、他のチップ１１の受信コイル４１にデータ送信可能に構成される。また、受信コイル４０は、他のチップ１１の送信コイル３１からデータ受信可能に構成される。
送信回路５０は、送信コイル３０に送信データを伝送可能な回路である。送信回路５０は、送信コイル３０に接続される。具体的には、送信回路５０は、送信コイル３０との接続を切り替え可能に構成される。
送信側ドライバ６０は、例えば、入力側にスイッチング素子を持ったドライバである。送信側ドライバ６０は、送信コイル３０及び送信回路５０の接続を切り替える。すなわち、送信側ドライバ６０は、送信回路５０と送信コイル３０との接続、及び送信コイル３０と受信コイル４０との接続を切り替える。
受信回路７０は、受信コイル４０から受信データを受信可能な回路である。受信回路７０は、受信コイル４０に接続される。
受信側レシーバ８０は、例えば、出力側にスイッチング素子を持ったレシーバである。受信側レシーバ８０は、受信コイル４０及び受信回路７０の接続を切り替える。受信側レシーバ８０は、受信回路７０と受信コイル４０との接続、及び送信コイル３０と受信コイル４０との接続を切り替える。
以上の半導体装置１によれば、半導体装置１は、図３に示すように、積層方向Ｄにおいて、送信コイル３０，３１，・・・及び受信コイル４０，４１，・・・を交互に配置するように積層される。また、本実施形態において、半導体装置１は、積層方向Ｄ一方に向けてデータを伝送するチャネルと、積層方向Ｄ他方に向けてデータを伝送するチャネルとを有する。
送信側ドライバ６０，６１，・・・は、積層方向Ｄに沿う送信データの送信方向に基づいて、送信コイル３０，３１，・・・及び送信回路５０，５１，・・・の接続を切り替える。また、受信側レシーバ８０，８１，・・・は、送信側ドライバ６０，６１，・・・の切り替えに応じて、受信コイル４０，４１，・・・及び受信回路７０，７１，・・・の接続を切り替える。例えば、積層方向Ｄ一方に向けてデータを伝送するチャネルにおいて、データ伝送を開始するチップ１７では、送信側ドライバ６７は、送信回路５７及び送信コイル３７を接続する。本実施形態において、チップ１７における１つのチャネル（積層方向Ｄ一方に向けてデータを伝送するチャネル）の送信側ドライバ６７は、送信回路５７及び送信コイル３７を接続する。一方、データ伝送を終了（ストア）するチップ１０では、受信側レシーバ８０は、受信回路７０及び受信コイル４０を接続する。また、他のチップ１１，・・・，１６では、送信側ドライバ６１，・・・，６６及び受信側レシーバ８１，・・・，８６は、送信コイル３１，・・・，３６及び受信コイル４１，・・・，４６を接続する。これにより、図３に示すように、チップ１７は、データを送信する送信部として動作する。チップ１１からチップ１６は、データを転送するリピート部として動作する。チップ１０は、データを受信する受信部として動作する。
また、本実施形態において、チップ１０における他の１つのチャネル（積層方向Ｄ他方に向けてデータを伝送するチャネル）の送信側ドライバ６０は、送信回路５０及び送信コイル３０を接続する。チップ１７における同じ他の１つのチャネルの受信側レシーバ８７は、受信回路７７及び受信コイル４７を接続する。他のチップ１１，・・・，１６では、送信側ドライバ６１，・・・，６６及び受信側レシーバ８１，・・・，８６は、送信コイル３１，・・・，３６及び受信コイル４１，・・・，４６を接続する。
次に、データ伝送の流れについて説明する。
積層方向Ｄ一方へのデータ伝送において、チップ１７の送信回路５７から伝送されるデータは、図３に示すように、チップ１７の送信コイル３７からチップ１６の受信コイル４６に伝送される。次いで、チップ１６で受信されたデータは、チップ１６の受信コイル４６からチップ１６の送信コイル３６に伝送される。チップ１６の送信コイル３６は、チップ１５の受信コイル４５にデータを伝送する。チップ１５で受信されたデータは、チップ１５の受信コイル４５からチップ１５の送信コイル３５に伝送される。これがチップ１１まで繰り返される。チップ１０において、受信コイル４０は、チップ１１の送信コイル３１から伝送されたデータを受信する。チップ１０の受信コイル４０によって受信されたデータは、チップ１０の受信回路７０に伝送される。
積層方向Ｄ他方へのデータ伝送において、チップ１０の送信回路５０から伝送されるデータは、図３に示すように、チップ１０の送信コイル３０からチップ１１の受信コイル４１に伝送される。次いで、チップ１１で受信されたデータは、チップ１１の受信コイル４１からチップ１１の送信コイル３１に伝送される。チップ１１の送信コイル３１は、チップ１２の受信コイル４２にデータを伝送する。チップ１２で受信されたデータは、チップ１２の受信コイル４２からチップ１２の送信コイル３２に伝送される。これがチップ１６まで繰り返される。チップ１７において、チップ１７の受信コイル４７は、チップ１６の送信コイル３６から伝送されたデータを受信する。チップ１７の受信コイル４７によって受信されたデータは、チップ１７の受信回路７７に伝送される。
次に、データの伝送タイミングについて、図４を参照して説明する。
図４に示すように、１つのチャネルにおいて、ビット番号０（ｂｉｔ０とする）のデータは、時間とともに、図４の経路１から経路７の順にデータ伝送される。次いで、ビット番号１（ｂｉｔ１とする）のデータは、ｂｉｔ０の経路２の伝送の際に経路１で伝送される。次いで、ビット番号２（ｂｉｔ２とする）のデータは、ｂｉｔ０の経路５、ｂｉｔ１の経路４の伝送の際に、経路１で伝送される。次いで、ビット番号３（ｂｉｔ３とする）のデータは、ｂｉｔ０の経路６、ｂｉｔ１の経路５、ｂｉｔ２の経路２の伝送の際に経路１で伝送される。すなわち、データ伝送は、積層方向Ｄにおいて隣接する経路が同時に動作しないように実施される。すなわち、例えば、チップ１６の受信コイル４６がチップ１７の送信コイル３７からデータを受信している際に、チップ１４の受信コイル４４がチップ１５の送信コイル３５からデータを受信しないように制御される。これにより。積層方向Ｄにおいて、送信コイル３５を挟んで隣接する受信コイル４６と受信コイル４４が同時に動作することがない。したがって、クロストークノイズが発生せず、良好な通信を実現することができる。
以上のような第１実施形態に係る半導体装置１及びその製造方法によれば、以下の効果を奏する。
（１）３以上の複数のチップ１０，１１，１２・・・が積層された半導体装置１であって、複数のチップ１０，１１，１２・・・のそれぞれは、基板２０，２１，・・・と、送信コイル３０，３１，・・・と、送信コイル３０，３１，・・・と基板２０，２１，・・・の面内方向で重ならない領域に設けられる受信コイル４０，４１，・・・と、を備え、送信コイル３０，３１，・・・は、積層方向Ｄにおいて他のチップ１０，１１，１２・・・の受信コイル４０，４１，・・・と隣接するとともに重なる領域に配置され、受信コイル４０，４１，・・・は、同じ基板２０，２１，・・・に配置される送信コイル３０，３１，・・・との間でデータ伝送可能に構成される。これにより、径の制限されない２つのコイルを用いて積層されたチップ１０，１１，１２・・・のデータ通信を実現できる。したがって、コイルの配置面積を削減することができる。
（２）受信コイル４０，４１，・・・は、送信コイル３０，３１，・・・と一対に２組以上設けられる。これにより、小さな配置面積のコイルを複数配置することで、複数のチャネルを構成することができる。
（３）送信コイル３０，３１，・・・は、基板の所定位置に面内方向に沿って伸びる基準軸Ａ１に対して受信コイル４０，４１，・・・と相対する位置に設けられる。これにより、チップ１０，１１，１２・・・の張り合わせを考慮するだけで複数のチップ１０，１１，１２・・・を適切に積層することができる。したがって、半導体装置１の製造をより容易にすることができる。
（４）基板２０，２１，・・・は、厚さ方向の一方の面である表面２０１と、厚さ方向の他方の面である裏面２０２と、を備え、表面２０１は、他のチップ１０，１１，１２・・・の基板の表面２０１と隣接して積層され、裏面２０２は、さらなる他のチップ１０，１１，１２・・・の基板２０，２１，・・・の裏面２０２と隣接して積層される。これにより、チップ１０，１１，１２・・・間の適切な通信を実現することができる。
（５）チップ１０，１１，１２・・・は、送信コイル３０，３１，・・・に接続され、送信コイル３０，３１，・・・に送信データを伝送する送信回路５０，５１，・・・と、受信コイル４０，４１，・・・に接続され、受信コイル４０，４１，・・・から受信データを受信する受信回路７０，７１，・・・と、送信コイル３０，３１，・・・及び送信回路５０，５１，・・・の接続を切り替える送信側ドライバ６０，６１，・・・と、受信コイル４０，４１，・・・及び受信回路７０，７１，・・・の接続を切り替える受信側レシーバ８０，８１，・・・と、を備える。これにより、いずれのチップ１０，１１，１２・・・においてもデータ伝送及び受信が可能になり、装置の柔軟性を向上することができる。
（６）送信側ドライバ６０，６１，・・・は、積層方向Ｄに沿う送信データの送信方向に基づいて、送信コイル３０，３１，・・・及び送信回路５０，５１，・・・の接続を切り替え、受信側レシーバ８０，８１，・・・は、送信側ドライバ６０，６１，・・・の切り替えに応じて、受信コイル４０，４１，・・・及び受信回路７０，７１，・・・の接続を切り替える。これにより、送信回路５０，５１，・・・及び受信回路７０，７１，・・・が通信可能に接続される。したがって、送信経路を柔軟に構成することができる。
（７）送信コイル３０，３１，・・・は、巻き数、線幅、線間幅、使用する配線の少なくともいずれかにおいて、受信コイル４０，４１，・・・と異なる。これにより、データ伝送の精度を最適化することができる。
（８）上記の半導体装置１の製造方法であって、半導体装置１は、ウェハ状態で積層された後に個片化される。これにより、複数のチップ１０，１１，１２・・・を容易に量産化することができる。
［第２実施形態］
次に、本発明の第２実施形態に係る半導体装置１及びその製造方法について、図５から図７を参照して説明する。第２実施形態の説明にあたって、前述の実施形態と同一の構成要件については同一符号を付し、その説明を省略もしくは簡略化する。
第２実施形態に係る半導体装置１は、図５及び図６に示すように、送信コイル３０が、基板２０の所定位置に面内方向に沿って伸び、且つ直交する２つの基準軸Ａ２，Ａ３の交点Ｃに対して受信コイル４０と相対する位置に設けられる点で、第１実施形態と異なる。これに伴い、第２実施形態に係る半導体装置１は、基板２１の表面２１１が、他のチップ１０の基板２０の裏面２０２と隣接して積層される点で第１実施形態と異なる。また、第２実施形態に係る半導体装置１は、裏面２１２が、さらなる他のチップ１２の基板２２の表面２２１と隣接して積層される点で、第１実施形態と異なる。第２実施形態に係る半導体装置１は、送信コイル３０及び受信コイル４０が、１つの基準軸Ａ２に対して線対称とるものの、他の基準軸Ａ３に対して線対称とならない点で、第１実施形態と異なる。
以上の半導体装置１によれば、図５に示すように、１つのチップ１１は、積層方向Ｄで隣接する他のチップ１０に対して、交点Ｃを中心に１８０度回転させて積層される。これにより、図６に示すように、１つのチップ１１の裏面２１２は、他のチップ１２の表面２２１に貼りあわされる。また、図７に示すように、データの伝送タイミングについては第１実施形態と同様である。すなわち、積層方向Ｄにおいて隣接する経路は、同時に動作しない。
以上のような第２実施形態に係る半導体装置１及びその製造方法によれば、以下の効果を奏する。
（９）送信コイル３０は、基板２０の所定位置に面内方向に沿って伸び、且つ直交する２つの基準軸Ａ２，Ａ３の交点に対して受信コイル４０と相対する位置に設けられる。これにより、チップ１０，１１，１２・・・の張り合わせを考慮するだけで複数のチップ１０，１１，１２・・・を適切に積層することができる。したがって、半導体装置１の製造をより容易にすることができる。
（１０）基板２１は、厚さ方向の一方の面である表面２１１と、厚さ方向の他方の面である裏面２１２と、を備え、表面２１１は、他のチップ１０の基板２０の裏面２０２と隣接して積層され、裏面２１２は、さらなる他のチップ１２の基板２２の表面２２１と隣接して積層される。これにより、チップ１０，１１，１２・・・間の適切な通信を実現することができる。
［第３実施形態］
次に、本発明の第３実施形態に係る半導体装置１及びその製造方法について、図８及び図９を参照して説明する。第３実施形態の説明にあたって、前述の実施形態と同一の構成要件については同一符号を付し、その説明を省略もしくは簡略化する。
第３実施形態に係る半導体装置１は、送信コイル３０が、積層方向Ｄにおいて、１以上の他のチップ１１を挟んで、さらなる他のチップ１２の受信コイル４２と隣接する点で第１及び第２実施形態と異なる。また、第３実施形態に係る半導体装置１は、図８に示すように、４つのチャネルで構成され、１つの基板２１（チップ１１）の表面２１１と他の基板２０（チップ１０）の表面２０１とを交点を合わせて貼り合わせた後、交点Ｃを結ぶ軸心回りに、貼り合わせたチップ１０，１１を他の貼り合わせたチップ１２，１３に対して１８０度回転するとともに、裏面２１２，２２２を隣接して積層される点で、第１及び第２実施形態と異なる。また、第３実施形態において、半導体装置１は、交点に対して相対する位置に送信コイル３０及び受信コイル４０が配置されるとともに、いずれの基準軸Ａ２，Ａ３に対しても点対称とはなるものの線対称とはならないように配置される点で、第１実施形態及び第２実施形態と異なる。これにより、第３実施形態に係る半導体装置１は、図９に示すように、奇数番目に積層されるチップ１０，１２・・・と、偶数番目に積層されるチップ１１，１３・・・との間で通信が実施されるようになる点で、第１及び第２実施形態と異なる。
以上のような第３実施形態に係る半導体装置１及びその製造方法によれば、以下の効果を奏する。
（１１）送信コイル３０は、積層方向Ｄにおいて、１以上の他のチップ１１を挟んで、さらなる他のチップ１２の受信コイル４２と隣接する。これにより、伝送する経路の数（段数）を削減することができるので、レイテンシを削減することができる。
以上、本発明の半導体装置及びその製造方法の好ましい各実施形態につき説明したが、本発明は、上述の実施形態に制限されるものではなく、適宜変更が可能である。
例えば、上記実施形態において、チャネルを３つ又は４つとしたが、この数に制限されない。１以上のチャネルが構成されればよい。
また、上記第３実施形態において、１つのチップ１１を挟んで送信コイル３０及び受信コイル４２を積層方向Ｄに隣接させたが、これに制限されない。送信コイル３０，３１，・・・及び受信コイル４０，４１，・・・は、２以上のチップを挟んで隣接されるようにしてもよい。
また、上記実施形態において、８つのチップ１０，１１，１２・・・が積層されたが、これに制限されない。半導体装置１は、３以上のチップが積層されて構成されればよい。
１ 半導体装置
１０，１１，・・・，１７ チップ
２０，２１，・・・，２７ 基板
３０，３１，・・・，３７ 送信コイル
４０，４１，・・・，４７ 受信コイル
５０，５１，・・・，５７ 送信回路
６０，６１，・・・，６７ 送信側ドライバ
７０，７１，・・・，７７ 受信回路
８０，８１，・・・，８７ 受信側レシーバ
２０１，２１１，・・・２７１ 表面
２０２，２１２，・・・２７２ 裏面
Ａ１，Ａ２，Ａ３ 基準軸
Ｃ 交点
Ｄ 積層方向

Claims (10)

  1. ３以上の複数のチップが積層された半導体装置であって、
    前記複数のチップのそれぞれは、
    基板と、
    送信コイルと、
    前記送信コイルと前記基板の面内方向で重ならない領域に設けられる受信コイルと、
    を備え、
    前記送信コイルは、積層方向において他の前記チップの受信コイルと隣接するとともに重なる領域に配置され、
    前記受信コイルは、同じ基板に配置される前記送信コイルとの間でデータ伝送可能に構成され、
    前記送信コイルは、前記基板の所定位置に面内方向に沿って伸びる基準軸に対して前記受信コイルと相対し、線対称となる位置に設けられる、
    半導体装置。
  2. ３以上の複数のチップが積層された半導体装置であって、
    前記複数のチップのそれぞれは、
    基板と、
    送信コイルと、
    前記送信コイルと前記基板の面内方向で重ならない領域に設けられる受信コイルと、
    を備え、
    前記送信コイルは、積層方向において他の前記チップの受信コイルと隣接するとともに重なる領域に配置され、
    前記受信コイルは、同じ基板に配置される前記送信コイルとの間でデータ伝送可能に構成され、
    前記送信コイルは、前記基板の所定位置に面内方向に沿って伸び、且つ直交する２つの基準軸の交点に対して前記受信コイルと相対し、点対称となる位置に設けられる、
    半導体装置。
  3. 前記受信コイルは、前記送信コイルと一対に２組以上設けられる請求項１又は２に記載の半導体装置。
  4. 前記基板は、
    厚さ方向の一方の面である表面と、
    厚さ方向の他方の面である裏面と、
    を備え、
    前記表面は、他の前記チップの前記基板の前記表面と隣接して積層され、
    前記裏面は、さらなる他の前記チップの前記基板の前記裏面と隣接して積層される請求項１に記載の半導体装置。
  5. 前記基板は、
    厚さ方向の一方の面である表面と、
    厚さ方向の他方の面である裏面と、
    を備え、
    前記表面は、他の前記チップの前記基板の前記裏面と隣接して積層され、
    前記裏面は、さらなる他の前記チップの前記基板の前記表面と隣接して積層される請求項２に記載の半導体装置。
  6. 前記送信コイルは、積層方向において、１以上の他の前記チップを挟んで、さらなる前記他のチップの前記受信コイルと隣接する請求項１又は２に記載の半導体装置。
  7. 前記チップは、
    前記送信コイルに接続され、前記送信コイルに送信データを伝送する送信回路と、
    前記受信コイルに接続され、前記受信コイルから受信データを受信する受信回路と、
    前記送信コイル及び前記送信回路の接続を切り替える送信側ドライバと、
    前記受信コイル及び前記受信回路の接続を切り替える受信側レシーバと、
    を備える請求項１から６のいずれかに記載の半導体装置。
  8. 前記送信側ドライバは、積層方向に沿う前記送信データの送信方向に基づいて、前記送信コイル及び前記送信回路の接続を切り替え、
    前記受信側レシーバは、前記送信側ドライバの切り替えに応じて、前記受信コイル及び前記受信回路の接続を切り替える請求項７に記載の半導体装置。
  9. 前記送信コイルは、巻き数、線幅、線間幅、使用する配線の少なくともいずれかにおいて、前記受信コイルと異なる請求項１から８のいずれかに記載の半導体装置。
  10. 請求項１から９のいずれかに記載の半導体装置の製造方法であって、前記半導体装置は、ウェハ状態で積層された後に個片化される半導体装置の製造方法。
JP2022522102A 2020-05-11 2020-05-11 半導体装置及びその製造方法 Active JP7352992B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/018827 WO2021229642A1 (ja) 2020-05-11 2020-05-11 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2021229642A1 JPWO2021229642A1 (ja) 2021-11-18
JP7352992B2 true JP7352992B2 (ja) 2023-09-29

Family

ID=78526224

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022522102A Active JP7352992B2 (ja) 2020-05-11 2020-05-11 半導体装置及びその製造方法

Country Status (4)

Country Link
US (1) US20230069518A1 (ja)
JP (1) JP7352992B2 (ja)
CN (1) CN115398624A (ja)
WO (1) WO2021229642A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007335492A (ja) 2006-06-13 2007-12-27 Sony Corp 可変受動デバイス及びこれを用いた半導体装置
JP2010109112A (ja) 2008-10-30 2010-05-13 Hitachi Ltd 半導体集積回路
JP2012209769A (ja) 2011-03-30 2012-10-25 Keio Gijuku 積層集積回路装置
WO2017126018A1 (ja) 2016-01-18 2017-07-27 ウルトラメモリ株式会社 半導体装置
WO2017138106A1 (ja) 2016-02-10 2017-08-17 ウルトラメモリ株式会社 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007335492A (ja) 2006-06-13 2007-12-27 Sony Corp 可変受動デバイス及びこれを用いた半導体装置
JP2010109112A (ja) 2008-10-30 2010-05-13 Hitachi Ltd 半導体集積回路
JP2012209769A (ja) 2011-03-30 2012-10-25 Keio Gijuku 積層集積回路装置
WO2017126018A1 (ja) 2016-01-18 2017-07-27 ウルトラメモリ株式会社 半導体装置
WO2017138106A1 (ja) 2016-02-10 2017-08-17 ウルトラメモリ株式会社 半導体装置

Also Published As

Publication number Publication date
US20230069518A1 (en) 2023-03-02
JPWO2021229642A1 (ja) 2021-11-18
WO2021229642A1 (ja) 2021-11-18
CN115398624A (zh) 2022-11-25

Similar Documents

Publication Publication Date Title
US7994623B2 (en) Semiconductor device with offset stacked integrated circuits
JP4063796B2 (ja) 積層型半導体装置
US20110039493A1 (en) Electronic circuit
KR101703747B1 (ko) 적층 구조의 반도체 칩들을 구비하는 반도체 메모리 장치, 반도체 패키지 및 시스템
KR101690379B1 (ko) 3차원 듀얼 포트 비트 셀 및 이의 어셈블링 방법
TWI535059B (zh) 具有共支撐的單封裝雙通道記憶體
US8624375B2 (en) Semiconductor package for selecting semiconductor chip from a chip stack
US20110309468A1 (en) Semiconductor chip package and method of manufacturing the same
CN102089826B (zh) 邻近光存储器模块
US20100102434A1 (en) Semiconductor memory device having improved voltage transmission path and driving method thereof
KR20160088851A (ko) 집적 회로 및 이를 구비한 적층 회로
US11682627B2 (en) Semiconductor package including an interposer
JP2000031614A (ja) メモリモジュールおよびメモリモジュールの積層体ならびにメモリモジュールを具備するメモリカードおよびコンピュータ
JP7149647B2 (ja) 半導体モジュール
US8004848B2 (en) Stack module, card including the stack module, and system including the stack module
JP7352992B2 (ja) 半導体装置及びその製造方法
CN111679615B (zh) 内部集成具有不同位宽连线的片上网络的fpga装置
US20080116572A1 (en) Semiconductor memory modules, methods of arranging terminals therein, and methods of using thereof
JP7493267B2 (ja) 通信装置
WO2023119450A1 (ja) 半導体モジュール及び積層モジュール
CN114450792A (zh) 层叠半导体、晶圆层叠体、层叠半导体的制造方法、辅助装置以及程序
US6817869B1 (en) Connector for transporting signals between contact pads on two surfaces

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230502

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230815

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230911

R150 Certificate of patent or registration of utility model

Ref document number: 7352992

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150