JP2012209769A - 積層集積回路装置 - Google Patents

Abstract

【課題】 積層集積回路装置に関し、チャネル間のクロストークを増大させずに、コイルの実装密度を２倍程度高くする。
【解決手段】 基板上の配線により形成された誘導結合によって信号を送信する四角形のコイルとそれに接続される送信回路で構成される送信チャネルを複数備える第１基板と、
第1基板に積層される基板上の配線により形成され且つ第１基板に設けられたコイルと対応する位置に形成される四角形のコイルとそれに接続される受信回路で構成される受信チャネルを複数有する第２基板とを少なくとも有し、前記各四角形のコイルの対向角を結ぶ２つの方向にコイルの一辺の２／２^１／２倍乃至３／２^１／２の間隔で設けられた格子上にコイルの中心が配置され、且つ、前記配線の直交する方向に沿ってコイルを行列配列する。
【選択図】 図１

Description

本発明は、積層集積回路装置に関するものであり、例えば、半導体チップ或いは電子回路基板等の集積回路装置を多層に積層して集積回路装置間で誘導結合により無線データ通信するためのコイルの配置に関するものである。

近年、複数の半導体メモリを積層することで外部から１つの半導体メモリと同様に制御できる大容量の積層型半導体メモリ装置が開発されている。例えば、磁気ハードディスクに代えて不揮発性メモリを用いたＳｏｌｉｄＳｔａｔｅ Ｄｒｉｖｅ（ＳＳＤ）では、同一のフラッシュメモリチップを複数枚積層することで記憶容量を増大できる。

このような、積層型半導体装置における各チップ間の接続や電源供給はワイヤ配線を用いて行われている。しかし、このような、ワイヤ配線は半導体装置が高密度・高集積度化するにつれて困難になっている。

そこで、本発明者は、このような積層型装置内に多層に積層されたチップ間や積層されたプリント配線基板間を無線接続する技術として、半導体集積回路チップや電子回路基板の配線により形成されるコイルを介して積層実装されるチップ間や基板間で誘導結合による通信を行うことを提案している（例えば、特許文献１乃至特許文献１２、非特許文献１乃至非特許文献４参照）。

例えば、特許文献１によれば、積層されたチップ（基板）間でコイル対の誘導結合を用いて無線データ通信を行うことができる。コイルはチップ上の配線で形成され、通信距離の２倍程度の大きさの四角形コイルである。また、特許文献３によれば、直交するチップ（基板）上の配線層準に沿う方向にコイルを行列配置することで、複数の通信チャネルを並列に構成して高速な通信ができる。

また、特許文献５によれば、同一チップ（基板）を積層実装して、チップ（基板）間で無線通信すると共に、電源供給等はワイヤボンディングによって行うことができる。また、特許文献８によれば、直交するチップ（基板）上の配線層準に沿うコイル要素で構成された四角形コイルを誘導結合データ通信に用いることができる。

また、特許文献９によれば、チップ（基板）が積層実装される電子回路において、誘導結合による通信によって、コイルの寸法よりも遠くのチップまでデータを高速に転送できる。また、特許文献１２によれば、直交するチップ（基板）上の配線層準に沿うコイル要素で構成された四角形コイルをロジック回路の配線が横断できて、且つ、ビット誤りなく誘導結合データ通信をすることができる。

また、非特許文献１によれば、コイルの一辺の２倍（乃至３倍）以上のピッチでコイルを配列すれば、ビット誤りなく誘導結合データ通信をすることができる。また、非特許文献２に示す技術を用いれば、ＮＡＮＤフラッシュメモリをパッケージ内に積層実装してチップ間無線データ通信によりメモリにデータを読み書きできる。

また、非特許文献３によれば、プロセッサとＳＲＡＭチップをパッケージ内に積層実装してチップ間無線データ通信によりプロセッサがＳＲＡＭにデータを読み書きできる。更に、非特許文献４によれば、パソコンとそのスロットに挿入されたメモリカードの間で非接触に高速なデータ転送ができる。

特開２００５−２２８９８１号公報 特開２００５−３４８２６４号公報 特開２００６−０６６４５４号公報 特開２００６−１７３９８６号公報 ＷＯ２００９／０６９５３２号公報 特開２００９−１８８４６８号公報 特開２００９−２６６１０９号公報 特開２００９−２７７８４２号公報 特開２００９−２９５６９９号公報 特開２０１０−０１５６５４号公報 特開２０１０−０４５１６６号公報 特開２０１０−１９９２８０号公報

Ｎ．Ｍｉｕｒａ，Ｄ．Ｍｉｚｏｇｕｃｈｉ，Ｔ．Ｓａｋｕｒａｉ ａｎｄＴ．Kuroda，"Ｃｒｏｓｓ Ｔａｌｋ Ｃｏｕｎｔｅｒｍｅａｓｕｒｅｓ ｉｎ Ｉｎｄｕｃｔｉｖｅ Ｉｎｔｅｒ−Ｃｈｉｐ Ｗｉｒｅｌｅｓｓ Ｓｕｐｅｒｃｏｎｎｅｃｔ"， iｎ Ｐｒｏｃ. ＩＥＥＥ Ｃｕｓｔｏｍ ＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔｓ Ｃｏｎｆｅｒｅｎｃｅ（ＣＩＣＣ‘０４），ｐｐ．９９−１０２，Ｏｃｔ．２００４ Ｙ．Ｓｕｇｉｍｏｒｉ，Ｙ．Ｋｏｈａｍａ，Ｍ．Ｓａｉｔｏ，Ｙ．Ｙｏｓｈｉｄａ，Ｎ． Ｍｉｕｒａ，Ｈ．Ｉｓｈｉｋｕｒｏ，Ｔ．Ｓａｋｕｒａｉ ａｎｄ Ｔ．Ｋｕｒｏｄａ， "Ａ ２Ｇｂ／ｓ １５ｐＪ／ｂ／ｃｈｉｐ Ｉｎｄｕｃｔｉｖｅ−Ｃｏｕｐｌｉｎｇ Ｐｒｏｇｒａｍｍａｂｌｅ Ｂｕｓ ｆｏｒＮＡＮＤ Ｆｌａｓｈ ＭｅｍｏｒｙＳｔａｃｋｉｎｇ"， ＩＥＥＥ ＩｎｔｅｒｎａｔｉｏｎａｌＳｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ Ｃｏｎｆｅｒｅｎｃｅ（ＩＳＳＣＣ‘０９）， Ｄｉｇ．Ｔｅｃｈ．Ｐａｐｅｒｓ，ｐｐ．２４４−２４５，Ｆｅｂ．２００９ ｋ.Ｎｉｉｔｓｕ,Ｙ.Ｓｈｉｍａｚａｋｉ,Ｙ.Ｓｕｇｉｍｏｒｉ, Ｙ.Ｋｏｈａｍａ,Ｋ.Ｋａｓｕｇａ,Ｉ.Ｎｏｎｏｍｕｒａ,Ｍ.Ｓａｅｎ,Ｓ.Ｋｏｍａｔｓｕ,Ｋ.Ｏｓａｄａ,Ｎ.Ｉｒｉｅ,Ｔ.Ｈａｔｔｏｒｉ,Ａ.Ｈａｓｅｇａｗａ ａｎｄ Ｔ.Ｋｕｒｏｄａ,"Ａｎ Ｉｎｄｕｃｔｉｖｅ−Ｃｏｕｐｌｉｎｇ Ｌｉｎｋ ｆｏｒ ３Ｄ Ｉｎｔｅｇｒａｔｉｏｎ ｏｆ ａ ９０ｎｍ ＣＭＯＳ Ｐｒｏｃｅｓｓｏｒ ａｎｄ ａ ６５ｎｍ ＣＭＯＳ ＳＲＡＭ" ，ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ Ｃｏｎｆｅｒｅｎｃｅ（ＩＳＳＣＣ‘０９）, Ｄｉｇ.Ｔｅｃｈ.Ｐａｐｅｒｓ,ｐｐ.４８０−４８１,Ｆｅｂ.２００９ Ｓ．Ｋａｗａｉ，Ｈ．Ｉｓｈｉｋｕｒｏ ａｎｄ Ｔ．Ｋｕｒｏｄａ，"Ａ ２．５Ｇｂ／ｓ／ｃｈ Ｉｎｄｕｃｔｉｖｅ−Ｃｏｕｐｌｉｎｇ Ｔｒａｎｓｃｅｉｖｅｒ ｆｏｒ Ｎｏｎ−Ｃｏｎｔａｃｔ Ｍｅｍｏｒｙ Ｃａｒｄ"，ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ Ｃｏｎｆｅｒｅｎｃｅ （ＩＳＳＣＣ‘１０），Ｄｉｇ．Ｔｅｃｈ．Ｐａｐｅｒｓ，ｐｐ．２６４−２６５，Ｆｅｂ． ２０１０

こうした従来の発明や技術では、非特許文献１の場合のように、チップ上の配線で形成された通信距離の２倍程度の大きさの四角形コイルがチップの配線方向に沿ってコイルのサイズの２倍乃至３倍以上のピッチで設置された直交格子上に配置されていた。ピッチが大きくなる程コイル間のクロストークは小さくなるが、コイルの実装密度は下がり、一定の基板領域で実現できるデータの転送速度は下がる。２倍か３倍かはどれだけ設計マージンを入れるかの選択の問題である。

メモリ領域にコイルを配置することは、配線リソースが不足したりメモリ動作への影響が懸念されるなどの理由で一般には困難であり、入出力回路などが配置される周辺領域にコイルが配置されることが多い。したがって、チップサイズが、例えば、１０ｍｍ角であっても、コイルを配置できる領域は、例えば、１０ｍｍ×１ｍｍ程度といったように限定的である。

コイルの配置数に応じてデータ通信速度は比例的に増大する。したがって、年々高くなる通信速度の要求に応えるためには、コイルの実装密度を高めることが必要である。しかし、非特許文献１で指摘したように、コイルの実装密度を高めるとチャネル間のクロストークが増大して通信の信頼性が損なわれる問題があった。

そこで、特許文献９では、コイルの誘導結合による通信路を３つ用意してコイルの寸法よりも遠くのチップまでデータを転送することを提案している。逆に言えば、同じ通信距離で従来よりもコイルの寸法を小さくできる。さらに必要なコイルの数を３つから２つに減らすことができれば、レイアウト面積を削減できたり、より多くのリピート伝送路を備えることができて、コスト削減や速度向上に寄与する。

しかしコイルの数を２つにすると、多数回のリピート伝送中に信号干渉の問題を生じる。その解決のために、特許文献９では、金属配線からなる遮蔽層を設けてクロストークを遮蔽することを提案している。そのためには、チップを１８０度回転させながら積層しなければならなかった。

したがって、本発明は、チャネル間のクロストークを増大させずに、コイルの実装密度を２倍程度高くすることを目的とする。

（１）本発明は、上記課題を解決するために、積層集積回路装置において、基板上の配線により形成された誘導結合によって信号を送信する四角形のコイルとそれに接続される送信回路で構成される送信チャネルを複数備える第１基板と、前記第1基板に積層される基板上の配線により形成され且つ前記第１基板に設けられたコイルと対応する位置に形成される四角形のコイルとそれに接続される受信回路で構成される受信チャネルを複数有する第２基板とを少なくとも有し、前記各四角形のコイルの対向角を結ぶ２つの方向に前記コイルの一辺の２／２^１／２倍乃至３／２^１／２の間隔で設けられた格子上に前記コイルの中心が配置され、且つ、前記配線の直交する方向に沿って前記コイルが行列配列されていることを特徴とする。

このように、各基板に設ける四角形のコイルを配置することによって、従来のコイル配置に比べて２倍程度の実装密度にすることができる。

（２）また、本発明は、積層集積回路装置において、誘導結合によって信号を送信する送信器を有する第ｎ基板（但し、１≦ｎ≦Ｎの整数）と、前記送信器から送信される信号を誘導結合によって受信し中継して誘導結合によって送信する複数の中継器を有する第ｎ＋ｘ基板（但し、１≦ｘ≦Ｎ−ｎ−１の整数）と、前記中継器から中継される信号を誘導結合によって受信する複数の受信器を有する第ｎ＋ｙ基板（但し、ｘ＜ｙ≦ Ｎ−ｎの整数）とを積層して備え、前記送信器、前記受信器及び前記中継器は、基板上の配線により形成された四角形のコイルに接続されて、積層位置が対応するコイル対の誘導結合によって無線通信し、前記四角形のコイルの対向角を結ぶ２つの方向に前記コイルの一辺の２／２^１／２倍乃至３／２^１／２の間隔で設けられた格子上に前記コイルの中心が配置され、且つ、前記配線の直交する方向に沿って前記コイルが行列配列され、前記中継器は、前記行列配置されたコイルの中の隣接したコイル対の一方を受信コイルに用いて受信し他方を送信コイルに用いて送信することを特徴とする。

このようなコイル配置にすることによって、従来のコイル配置に比べて２倍程度の実装密度にすることができ、また、このコイルを対にして送信器、受信器及び中継器を構成しているので、信号をリピート伝送することが可能になる。

（３）また、本発明は、上記（２）において、前記各基板の格子のチップ辺方向の一方に沿った間隔がコイルの一辺よりも短いことを特徴とする。このようなコイル配置により、クロストークを一定にしたままで、コイルの実装密度をより向上することができる。

（４）また、本発明は、上記（１）乃至（３）のいずれかにおいて、前記隣接したコイル対は、チップ辺方向に沿って上下あるいは左右に並ぶことを特徴とする。
（５）また、本発明は、上記（１）乃至（３）のいずれかにおいて、隣接したコイル対は、チップ辺方向の斜め方向に沿って並ぶことを特徴とする。

このように、コイル対を構成する場合には、隣接したコイル対は、チップ辺方向に沿って上下あるいは左右に並ぶようにしても、或いは、チップ辺方向の斜め方向に沿って並ぶようにしても良く、チップ辺方向の斜め方向に沿って並ぶようにした場合には、接続配線長が短くなるので、より高速通信が可能になる。

（６）また、本発明は、上記（１）乃至（５）のいずれかにおいて、前記四角形のコイルは前記基板上の互いに異なる層準で且つ互いに直交する配線を交互に接続して形成された３次元コイルであることを特徴とする。このように、コイルを３次元コイルにすることにより、コイルと送信器或いは受信器とをビアを介することなく接続することができる。

開示の積層集積回路装置によれば、従来に比べてチャネル間のクロストークを増大させずに、コイルの実装密度を２倍高くすることができる。また、積層方法を問わずに、２つのコイルでデータのリピート伝送が可能になり、延いては、コスト削減や転送速度の向上に寄与するところが大きい。

本発明の実施の形態の半導体集積回路装置の説明図である。 正方形コイルが生じる磁界強度の説明図である。 コイルの配置図である。 リピート伝送を行う送受信器の説明図である。 リピート伝送を１回行う場合の積層断面図である。 本発明の実施例１の半導体集積回路装置の説明図である。 各チップにおける送信コイルと受信コイルの配置図である。 本発明の実施例１の半導体集積回路装置の部分的等価回路図である。 送受信装置の回路構成図である。 本発明の実施例２の半導体集積回路装置の説明図である。 本発明の実施例３の半導体集積回路装置の説明図である。 本発明の実施例３におけるデータの書き込み動作の説明図である。 本発明の実施例３におけるデータ読み出し動作の説明図である。 本発明の実施例４の半導体集積回路装置の説明図である。 本発明の実施例４による送信コイルＴと受信コイルＲの対関係の説明図である。 本発明の実施例４による送信コイルＴと受信コイルＲの他の対関係の説明図である。 本発明の実施例４における各チップ間のコイルの役割分担の説明図である。 本発明の実施例５による送信コイルＴと受信コイルＲの対関係の説明図である。 本発明の実施例５による送信コイルＴと受信コイルＲの他の対関係の説明図である。 本発明の実施例６による送信コイルＴと受信コイルＲの対関係の説明図である。 本発明の実施例７による送信コイルＴと受信コイルＲの対関係の説明図である。 本発明の実施例８の半導体集積回路装置の説明図である。 本発明の実施例９の半導体集積回路装置の説明図である。 本発明の実施例１０の半導体集積回路装置の積層断面図である。 各チップにおけるコイル群の接続状態の説明図である。 発明の実施例１１における各チップにおけるコイル群の接続状態の説明図である。 本発明の実施例１２の半導体集積回路装置の積層断面図である。

ここで、図１乃至図５を参照して、本発明の実施の形態の半導体集積回路装置を説明する。図１は、本発明の実施の形態の半導体集積回路装置の説明図であり、図１（ａ）はコイルの配列の説明図であり、また、図１（ｂ）はコイルの概念的構造図である。図１（ｂ）に示すように、コイル１は互いに異なった層準に形成したＸ方向の配線（実線）２とＹ方向の配線（破線）３をビア導体４により交互に接続して形成した３次元正方形コイルである。図１（ａ）に示すように、このコイル１をＸＹ方向に対して４５°斜めの方向の格子上に配置している。この場合、隣接する２つのコイルが対となり、一つが受信コイルＲ_ｘで他の一つが送信コイルＴ_ｘとなる。なお、コイルは、平面スパイラル状コイルでも良い。

斜め方向の格子間隔Ｐは、コイル１の一辺Ｄの２／２^１／２（≒１．４１）倍以上である。この例ではコイル１は正方形として示しているが、長方形や平行四辺形等の他の四角形でも良い。また、コイル１の一辺Ｄは、通信距離の２倍程度に設定するのが一般的である。例えば、積層するチップの厚さが１００μｍの場合は、コイル１の一辺は２００μｍが典型的である。

図２は、正方形コイルが生じる磁界強度の説明図である。まず、図２（ａ）に示すように、短い線分を流れる電流ＩがＸ点およびＹ点に生じる磁界強度の大小を考える。図２（ｂ）に示すように、線分をＢ点で２分すると、線分ＢＣからＸ点およびＹ点までの距離が等しいので、線分ＢＣがＸ点に発生する磁界の強度とＹ点に発生する磁界の強度は等しい。同様に、線分ＡＢがＸ点に発生する磁界の強度はＹ点に発生する磁界の強度に比べて弱い。

線電流Ｉが発生する磁界は、線分ＡＢおよび線分ＢＣが発生する磁界の重ね合わせで求めることができるので、Ｘ点の磁界はＹ点の磁界よりも弱いことが分かる。この考え方を拡張して磁界強度の等高線を引くと、図２（ｃ）のようになる。即ち、線分の中心部分の磁界は強く、中心から両端に向かうにつれて磁界は弱まる。

さらに、この磁界強度分布を四角形コイルに適用すると、図２（ｄ）に示すように四角形の辺中央部は磁界が強いが対角部は磁界が弱くなる。図２（ｅ）は、実際に電磁界シミュレータで計算した磁界強度分布を近似的に等高線として示した図である。

この結果を近似すると、四角形コイルを流れる信号に起因する磁界強度の等高線は、図２（ｆ）で示す破線の形状になる。即ち、コイルの中心からＸＹ方向にＭだけ離れた点と、ＸＹ方向に対して４５°斜めの方向にＭ／２^１／２だけ離れた点に達する磁界は同じである。逆にこの境界線上に到達した別のコイルが発生した同じ強度の磁界は、コイルの中央に到達すると同じ強度のクロストークになる。

図３（ａ）は、従来のコイル配置図であり、境界線を挟んで隣の正方形コイルと接するように正方形コイルをＸＹ方向に行列配置した構成になっている。このとき、コイルの中心の間隔Ｐをコイルの一辺Ｄのおよそ２倍以上にすると、他のコイルからのノイズの影響が十分に小さくビット誤りの無い信頼性の高い通信ができることが知られている（例えば、非特許文献１参照）。

図３（ｂ）は、本発明の実施の形態のコイル配置図であり、正方形コイルの対角方向の磁界強度は辺方向に比べて１／２^１／２（≒０．７）倍小さい特徴を生かして配列したものである。このとき、ＸＹ方向のコイル配列ピッチＰ′は、図３（ａ）のＰと等しくなることが幾何学的に分かる。即ち、図３（ａ）と同じ領域を使って、図３（ｂ）では２倍の数のコイルを配列することができる。

このような、図３（ｂ）の周囲の４つのコイルの中心点を結んで得られる正方形をＸＹ方向に繰り返し並べることで得られるのが、上記の図１である。したがって、本発明の実施の形態においては、従来のコイル配置に比べて、コイルの実装密度を２倍程度高くすることができる。なお、厳密に２倍である必要はなく、ピッチＰ′をピッチＰより大きくして１．５倍程度の密度にしても良く、クロストークをより確実に防止することができる。

なお、コイル配置は正方格子状に限られるものではなく、長方形格子状の配列にしても良い。これは、同じ層準に設けたコイルからの磁界の影響が、他の層準に設けたコイルからの磁界の影響より大きいので、受信コイルと送信コイルの一対のコイルで送受信コイルを形成した場合、近接する送受信コイルに対する間隔をより狭くすることができるためである。

次に、図４及び図５を参照して、本発明の実施の形態のコイル配置を有する半導体集積回路装置における信号伝送方法を説明する。図４は、リピート伝送を行う送受信器の説明図であり、図４（ａ）は送受信器のブロック図であり、図４（ｂ）は送受信器の回路図である。また、図４（ｃ）はコイルを二重にしてそれぞれ送受信可能にした図である。送信コイル（Ｔ_ｘ）１１には送信器１３が接続され、受信コイル（Ｒ_ｘ）１２には受信器１４が接続され、制御回路１５により制御される。

図５はリピート伝送を１回行う場合の積層断面図である。図５（ａ）は、隣接するチップ間でリピート伝送を１回行う場合の積層断面図であり、図５（ｂ）は５枚のチップが積層されて２チップ毎にデータ転送を行う場合の積層断面図である。この場合、コイル対の誘導結合でデータ通信を行い、ワイヤ配線もしくはシリコン貫通電極（ＴＳＶ）で電源を供給する。

図５（ａ）に示すように、３枚のチップが積層されチップ毎にデータ転送を行う場合は、リピート回数が１回ですむ。したがって、従来のような遮蔽層を必要としない。また、図５（ｂ）に示すように、５枚のチップが積層された２チップ毎にデータ転送を行う場合もリピート回数が１回ですむ。

このように、本発明の実施の形態においては、コイルをＸＹ方向に対して４５°斜めの方向の格子上に配置しているので、従来のＸＹ方向に格子上に配置した場合に比べて、２倍程度の実装密度を実現することができる。また、３層チップ積層或いは、５層チップ積層で１層飛ばしの場合には、遮蔽層を設けることなく１回リピート伝送が可能であり、チップを積層する際に、１８０°回転させる必要がなくなる。なお、この実施の形態においては、積層半導体集積回路装置として説明しているが、積層半導体集積回路装置に限られるものではなく、電子回路基板等の他の集積回路装置にも適用されるものである。

次に、図６乃至図９を参照して、本発明の実施例１の半導体集積回路装置を説明する。図６は、本発明の実施例１の半導体集積回路装置の説明図であり、図６（ａ）は積層断面図であり、図６（ｂ）は、コイル配置図である。ここでは、隣接する２つのコイルが対となり、一つが受信コイルＲ_ｘで他の一つが送信コイルＴ_ｘとなり、このコイル対の誘導結合でデータ通信を行い、ワイヤ配線もしくはシリコン貫通電極で電源を供給する。

図６（ｂ）に示すように、互いに異なった層準に形成したＸ方向の配線（実線）とＹ方向の配線（破線）を交互に接続して形成した３次元正方形コイルをＸＹ方向に対して４５°斜めの方向の格子上に配置している。

斜め方向の格子間隔Ｐは、コイルの一辺Ｄの２／２^１／２（≒１．４１）倍以上である。この例ではコイルは正方形として示しているが、コイルの一辺Ｄは、通信距離の２倍程度に設定するのが一般的である。例えば、積層するチップの厚さが１００μｍの場合は、コイルの一辺は２００μｍとする。

図７は、各チップにおける送信コイルと受信コイルの配置図であり、チップ２では、チップ１の送信コイルＴに対応する位置に受信コイルＲを配置し、その受信コイルＲと対をなす位置のコイルを送信コイルＴとする。また、チップ３では、チップ２の送信コイルＴに対応する位置に受信コイルＲを配置する。なお、チップ１から信号を送信する場合には、チップ１における受信コイルの位置のコイルは休眠コイルとし、チップ３における送信コイルの位置のコイルを休眠コイルとする。

図８は、本発明の実施例１の半導体集積回路装置の部分的等価回路図であり、図８（ａ）はメモリ書き込み動作を示し、図８（ｂ）はメモリ読み出し動作を示している。図に示すように、制御回路で使用するコイルを選択して、所定の送信及び受信を行う。なお、送信コイルに対して信号伝送方向と反対側に位置する受信コイルは信号伝送時には休眠コイルとなるので、クロストークが発生することがない。

図９は、送受信装置の回路構成図であり、図９（ａ）は受信回路図であり、図９（ｂ）は送信回路図であり、図９（ｃ）は制御回路図である。

このように、本発明の実施例１においては、コイルをＸＹ方向に対して４５°斜めの方向の格子上に配置しているので、従来のＸＹ方向に格子上に配置した場合に比べて、２倍程度の実装密度を実現することができる。また、遮蔽層を設けることなく１回リピート伝送が可能であり、チップを積層する際に、１８０°回転させる必要がなくなる。

次に、図１０を参照して、本発明の実施例２の半導体集積回路装置を説明するが、積層構造及び信号伝送方法は、上記の実施例１と同様であるので、コイル配置のみを説明する。図１０は本発明の実施例２の半導体集積回路装置の説明図であり、図１０（ａ）はコイル配置図であり、図１０（ｂ）はコイルの構成図である。

図１０（ｂ）に示すように、コイルは平面スパイラル状コイルで構成する。また、図１０（ａ）に示すように、従来と同様に、ＸＹ方向に格子上に配置しているが、コイルを４５°傾けた状態で配置している。但し、格子間隔P′は、コイルの一辺Ｄの２^１／２ （≒１．４１）倍以上としているので、従来のコイル配置に比べてコイルの実装密度が２倍程度高くなっている。

このように、本発明の実施例２においては、コイルをＸＹ方向に対して４５°傾けて配置することによって、従来に比べて、２倍程度の実装密度を実現することができる。また、遮蔽層を設けることなく１回リピート伝送が可能であり、チップを積層する際に、１８０°回転させる必要がなくなる。なお、コイルは、実施例１と同様に３次元正方コイルでも良い。

次に、図１１乃至図１３を参照して、本発明の実施例３の半導体集積回路装置を説明する。図１１は、本発明の実施例３の半導体集積回路装置の説明図であり、積層数を５層とした以外は、上記の実施例１と同様である。図１１（ａ）は積層断面図であり、図１１（ｂ）はコイル配置図である。ここでも、隣接する２つのコイルが対となり、一つが受信コイルＲ_ｘで他の一つが送信コイルＴ_ｘとなり、このコイル対の誘導結合でデータ通信を行い、ワイヤ配線もしくはシリコン貫通電極で電源を供給する。

図１２及び図１３は、本発明の実施例３の半導体集積回路装置の部分的等価回路図であり、図１２は最上層のチップ４にデータの書き込み動作を示しており、また、図１３はチップ３からのデータの読み出し動作を示している。図に示すように、制御回路で使用するコイルを選択して、所定の送信及び受信を行う。なお、送信コイルに対して信号伝送方向と反対側に位置する受信コイルは信号伝送時には休眠コイルとなるので、クロストークが発生することがない。

このように、本発明の実施例３においても、コイルをＸＹ方向に対して４５°斜めの方向の格子上に配置しているので、従来のＸＹ方向に格子上に配置した場合に比べて、２倍程度の実装密度を実現することができる。また、遮蔽層を設けることなく１回リピート伝送が可能であり、チップを積層する際に、１８０°回転させる必要がなくなる。なお、この実施例３においても、実施例２のように、ＸＹ方向に対して４５°傾けた形状のコイルをＸＹ方向に格子上に配置しても良い。

次に、図１４乃至図１７を参照して、本発明の実施例４の半導体集積回路装置を説明する。図１４は、本発明の実施例４の半導体集積回路装置の説明図であり、図１４（ａ）は積層断面図であり、図１４（ｂ）は、コイル配置図である。ここでも、隣接する２つのコイルが対となり、一つが受信コイルＲ_ｘで他の一つが送信コイルＴ_ｘとなり、このコイル対の誘導結合でデータ通信を行い、ワイヤ配線もしくはシリコン貫通電極で電源を供給する。

この実施例４においては、図１４（ｂ）に示すように、コイルのＸ方向のピッチＰ_Ｘ″は実施例１のコイルのＸ方向のピッチＰ_Ｘ′よりも小さく、コイルのＹ方向のピッチＰ_Ｙ″は、実施例１のコイルのＹ方向のピッチＰ_Ｙ′よりも大きい。この時、（Ｐ_Ｘ′−Ｐ_Ｘ″）を（Ｐ_Ｙ″−Ｐ_Ｙ′）より大きくすることで、実施例１に比べてコイルの実装密度を高くすることができる。

実施例１に比べてコイルのＸ方向のピッチＰ_Ｘ″を小さくするとチップ１やチップ３の隣接コイルからのクロストークは増大し、実施例１に比べてコイルのＹ方向のピッチＰ_Ｙ″を大きくするとチップ２内の隣接コイルからのクロストークは減少する。この場合、同一チップ内の隣接送信コイルからのクロストークの方が支配的であり、上または下チップの隣接送信コイルからのクロストークはそれと比較して小さいので、それらを調整した結果、実施例１と比べてクロストークの増減はない。したがって、本発明の実施例４においては、クロストークを一定にしたままでコイルの実装密度をさらに高めることができる。

図１５は、本発明の実施例４による送信コイルＴと受信コイルＲの対関係の説明図であり、図１５（ａ）に示したコイル対して、隣接するコイルのうち、隣接上下に位置するコイルを対に用いた場合の４つの例を図１５（ｂ）乃至図１５（ｅ）に示している。ここでは、隣接するコイル対における送信コイルＴと受信コイルＲの上下関係が互いに逆になった配置を示している。

図１６も、本発明の実施例４による送信コイルＴと受信コイルＲの対関係の説明図であり、図１６（ａ）に示したコイル対して、隣接するコイルのうち、隣接上下に位置するコイルを対に用いた場合の４つの例を図１６（ｂ）乃至図１６（ｅ）に示している。ここでは、隣接するコイル対における送信コイルＴと受信コイルＲの上下関係が同じになった配置を示している。

図１７は、本発明の実施例４における各チップ間のコイルの役割分担の説明図であり、ここでは、図１４（ａ）に示した信号伝送状態の例を示している。また、チップ対の組み合わせは図１５（ｂ）の組み合わせの場合を示している。なお、各チップにおける各コイルの動作は、上記の図８と全く同様である。

次に、図１８及び図１９を参照して、本発明の実施例５の半導体集積回路装置を説明するが、基本的構成は上記の実施例４と同様であり、コイルの全体配置を縦長から横長に変更したものである。即ち、半導体集積回路装置においてはチップ内の空きスペースが種類ごとに異なるので、チップの横長方向に空きスペースがある場合に対応するものである。

図１８は、本発明の実施例５による送信コイルＴと受信コイルＲの対関係の説明図であり、図１８（ａ）に示したコイル対して、隣接するコイルのうち、隣接左右に位置するコイルを対に用いた場合の４つの例を図１８（ｂ）乃至図１８（ｅ）に示している。ここでは、隣接するコイル対における送信コイルＴと受信コイルＲの左右関係が互いに逆になった配置を示している。

図１９も、本発明の実施例５による送信コイルＴと受信コイルＲの対関係の説明図であり、図１９（ａ）に示したコイル対して、隣接するコイルのうち、隣接上下に位置するコイルを対に用いた場合の４つの例を図１９（ｂ）乃至図１９（ｅ）に示している。ここでは、隣接するコイル対における送信コイルＴと受信コイルＲの左右関係が同じになった配置を示している。

次に、図２０を参照して、本発明の実施例６の半導体集積回路装置を説明するが、基本的構成は上記の実施例４と同様であり、コイル対をなす送信コイルＴと受信コイルＲの対関係が異なるだけである。

図２０は、本発明の実施例６による送信コイルＴと受信コイルＲの対関係の説明図であり、図２０（ａ）に示したコイル対して、隣接するコイルのうち、縦方向の対角線上に位置するコイルを対に用いた場合の４つの例を図２０（ｂ）乃至図２０（ｅ）に示している。ここでは、隣接するコイル対における送信コイルＴと受信コイルＲの上下関係が互いに逆になる。

この実施例６においては、隣接するコイルのうち、対角線上に位置するコイルを一対に用いているので、コイル間の距離、即ち、接続配線長が実施例３或いは実施例４の場合より短くなるので、リピート遅延が短く、より高速なデータ転送が可能になる。なお、コイル配置は実施例３或いは実施例４と同じであるので、クロストークも同じである。

次に、図２１を参照して、本発明の実施例７の半導体集積回路装置を説明するが、基本的構成は上記の実施例７と同様であり、コイルの全体配置を縦長から横長に変更したものである。

図２１は、本発明の実施例７による送信コイルＴと受信コイルＲの対関係の説明図であり、図２１（ａ）に示したコイルに対して、隣接するコイルのうち、横方向対角線上に位置するコイルを対に用いた場合の４つの例を図２１（ｂ）乃至図２１（ｅ）に示している。ここでは、隣接するコイル対における送信コイルＴと受信コイルＲの左右関係が互いに逆になる。

次に、図２２を参照して、本発明の実施例８の半導体集積回路装置を説明するが、基本的構成は上記の実施例３と同様であり、チップ積層構造を１コイルピッチ分順次ずらして積層したものであり、電源はワイヤボンディングで給電している。

図２２は、本発明の実施例８の半導体集積回路装置の説明図であり、図２２（ａ）は積層断面図であり、図２２（ｂ）は各チップにおけるコイル対における役割分担の説明図である。図に示すように、送信コイルに対して信号伝送方向と反対側の位置にコイルが存在しないので、任意の積層数で積層構造を構成して２回以上のリピート伝送ができる。

次に、図２３を参照して、本発明の実施例９の半導体集積回路装置を説明するが、基本的構成は上記の実施例３と同様であり、チップ積層構造を１／２コイルピッチ分順次ずらして積層したものであり、電源はワイヤボンディングで給電している。

図２３は、本発明の実施例９の半導体集積回路装置の説明図であり、図２３（ａ）は積層断面図であり、図２３（ｂ）は各チップにおけるコイル対における役割分担の説明図であり、この場合も、送信コイルに対して信号伝送方向と反対側の位置にコイルが存在しないので、任意の積層数で積層構造を構成して２回以上のリピート伝送ができる。

次に、図２４及び図２５を参照して、本発明の実施例１０の半導体集積回路装置を説明するが、コイル配置自体は上記の実施例３と同様であるが、ここでは、３つのコイルでコイル群を構成するものである。図２４は積層断面図であり、各チップにおけるコイルの役割分担を送信と受信と休眠に分けて１つのコイル群を構成する。

この場合、上下に隣接するチップにおいて、送信コイルに対して信号伝送方向と反対側の位置のコイルが休眠コイルになるように役割分担させているので、クロストークは起こらず、したがって、２回以上のリピート伝送が可能になる。

図２５は各チップにおけるコイル群の接続状態の説明図であり、ここでは、隣接する３つのチップにおけるコイル群の接続状態を示しており、図に示すように、縦方向に隣接する３つのコイルでコイル群を構成する。

この実施例１０においては、３つのコイルでコイル群を構成し、送信コイルに対して信号伝送方向と反対側の位置のコイルが休眠コイルになるようにしているので、遮蔽層を設けることなく２回以上のリピート伝送が可能になる。

次に、図２６を参照して、本発明の実施例１１の半導体集積回路装置を説明するが、基本的構造自体は上記の実施例１０と同様であるが、ここでは、３つのコイルで構成するコイル群の接続状態を変えたものである。

図２６は各チップにおけるコイル群の接続状態の説明図であり、ここでは、隣接する３つのチップにおけるコイル群の接続状態を示しており、図に示すように、最少の三角形を構成する隣接する３つのコイルでコイル群を構成する。

この実施例１１においては、隣接する３つのチップのうちの２つのチップにおける送信コイルと受信コイルとの接続配線長が、実施例１０の場合に比べて短くなるので、リピート遅延が短く、より高速なデータ転送が可能になる。

次に、図２７を参照して、本発明の実施例１２の半導体集積回路装置を説明する。図２７は、本発明の実施例１２の半導体集積回路装置の積層断面図であり、基本的構造自体は上記の実施例１１と同様であるが、ここでは、１コイルピッチ分順次ずらして積層するとともに、途中にスペーサを挟んで、積層方向を反転させたものである。なお、各コイルの役割分担は、上記の図２５或いは図２６に比べて一層おきに設定する。即ち、あるチップにおける各コイルの役割分担が図２５（ａ）に示すものであれば、次のチップにおける各コイルの役割分担は図２５（ｃ）に示すものにする。

１ コイル
２ 配線
３ 配線
４ ビア導体
１１ 送信コイル
１２ 受信コイル
１３ 送信器
１４ 受信器
１５ 制御回路

Claims (6)

1. 基板上の配線により形成された誘導結合によって信号を送信する四角形のコイルとそれに接続される送信回路で構成される送信チャネルを複数備える第１基板と、
   前記第1基板に積層される基板上の配線により形成され且つ前記第１基板に設けられたコイルと対応する位置に形成される四角形のコイルとそれに接続される受信回路で構成される受信チャネルを複数有する第２基板と
   を少なくとも有し、
   前記各四角形のコイルの対向角を結ぶ２つの方向に前記コイルの一辺の２／２^１／２倍乃至３／２^１／２の間隔で設けられた格子上に前記コイルの中心が配置され、且つ、前記配線の直交する方向に沿って前記コイルが行列配列されていることを特徴とする積層集積回路装置。
2. 誘導結合によって信号を送信する送信器を有する第ｎ基板（但し、１≦ｎ≦Ｎの整数）と、
   前記送信器から送信される信号を誘導結合によって受信し中継して誘導結合によって送信する複数の中継器を有する第ｎ＋ｘ基板（但し、１≦ｘ≦Ｎ−ｎ−１の 整数）と、
   前記中継器から中継される信号を誘導結合によって受信する複数の受信器を有する第ｎ＋ｙ基板（但し、ｘ＜ｙ≦ Ｎ−ｎの整数）と
   を積層して備え、
   前記送信器、前記受信器及び前記中継器は、基板上の配線により形成された四角形のコイルに接続されて、積層位置が対応するコイル対の誘導結合によって無線通信し、
   前記四角形のコイルの対向角を結ぶ２つの方向に前記コイルの一辺の２／２^１／２倍乃至３／２^１／２の間隔で設けられた格子上に前記コイルの中心が配置され、且つ、前記配線の直交する方向に沿って前記コイルが行列配列され、
   前記中継器は、前記行列配置されたコイルの中の隣接したコイル対の一方を受信コイルに用いて受信し他方を送信コイルに用いて送信することを特徴とする積層集積回路装置。
3. 前記各基板の格子のチップ辺方向の一方に沿った間隔がコイルの一辺よりも短いことを特徴とする請求項２に記載の積層集積回路装置。
4. 前記隣接したコイル対は、チップ辺方向に沿って上下あるいは左右に並ぶことを特徴とする請求項１乃至請求項３のいずれか１項に記載の積層集積回路装置。
5. 前記隣接したコイル対は、チップ辺方向の斜め方向に沿って並ぶことを特徴とする請求項１乃至請求項３のいずれか１項に記載の積層集積回路装置。
6. 前記四角形のコイルは前記基板上の互いに異なる層準で且つ互いに直交する配線を交互に接続して形成された３次元コイルであることを特徴とする請求項１乃至請求項５のいずれか１項に記載の積層集積回路装置。

Images