JP2009295699A - 電子回路 - Google Patents

電子回路 Download PDF

Info

Publication number
JP2009295699A
JP2009295699A JP2008146248A JP2008146248A JP2009295699A JP 2009295699 A JP2009295699 A JP 2009295699A JP 2008146248 A JP2008146248 A JP 2008146248A JP 2008146248 A JP2008146248 A JP 2008146248A JP 2009295699 A JP2009295699 A JP 2009295699A
Authority
JP
Japan
Prior art keywords
coil
electronic circuit
signal
repeater
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008146248A
Other languages
English (en)
Other versions
JP5671200B2 (ja
Inventor
Tadahiro Kuroda
忠広 黒田
Original Assignee
Keio Gijuku
学校法人慶應義塾
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Keio Gijuku, 学校法人慶應義塾 filed Critical Keio Gijuku
Priority to JP2008146248A priority Critical patent/JP5671200B2/ja
Publication of JP2009295699A publication Critical patent/JP2009295699A/ja
Application granted granted Critical
Publication of JP5671200B2 publication Critical patent/JP5671200B2/ja
Application status is Active legal-status Critical
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B5/00Near-field transmission systems, e.g. inductive loop type
    • H04B5/02Near-field transmission systems, e.g. inductive loop type using transceiver
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227Inductive arrangements or effects of, or between, wiring layers
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657Stacked arrangements of devices
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02JCIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J50/00Circuit arrangements or systems for wireless supply or distribution of electric power
    • H02J50/10Circuit arrangements or systems for wireless supply or distribution of electric power using inductive coupling
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B5/00Near-field transmission systems, e.g. inductive loop type
    • H04B5/0075Near-field transmission systems, e.g. inductive loop type using inductive coupling
    • H04B5/0093Near-field transmission systems, e.g. inductive loop type using inductive coupling with one coil at each side, e.g. with primary and secondary coils
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64Impedance arrangements
    • H01L2223/66High-frequency adaptations
    • H01L2223/6661High-frequency adaptations for passive devices
    • H01L2223/6677High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48095Kinked
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399Material
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06527Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06555Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06555Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01075Rhenium [Re]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19042Component type being an inductor
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30105Capacitance
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Abstract

【課題】チップが積層実装される電子回路において、誘導結合による通信によって、コイルの寸法よりも遠くのチップまでデータを高速に転送できる電子回路を提供すること。
【解決手段】送信器からの信号を受信して送信元と受信先とを認識して、自分が送信元と受信先との間に存在する場合に受信信号を中継し、自分が送信元と受信先との間に存在しない場合に該受信信号を中継しない中継器によってチップ間通信の信号を中継する電子回路。
【選択図】図1

Description

本発明は、積層されるIC(Integrated Circuit)ベアチップなどの基板間の通信を好適に行うことができる電子回路に関する。

本発明者らは、LSI(Large Scale Integration)チップのチップ上の配線により形成されるコイルを介して積層実装されるチップ間で誘導結合による通信を行う電子回路を提案している(特許文献1〜7、非特許文献1〜3参照。)。
特開2005−228981号公報 特開2005−348264号公報 特開2006−050354号公報 特開2006−066454号公報 特開2006−105630号公報 特開2006−173986号公報 特開2006−173415号公報 D.Mizoguchi et al, "A 1.2Gb/s/pin Wireless Superconnect based on InductiveInter-chip Signaling (IIS)," IEEE International Solid-State CircuitsConference (ISSCC’04), Dig. Tech. Papers, pp. 142-143, 517, Feb.2004. N. Miura et al, "Analysisand Design of Transceiver Circuit and Inductor Layout for Inductive Inter-chipWireless Superconnect," Symposium on VLSI Circuits, Dig. Tech. Papers, pp.246-249, Jun. 2004. N. Miura et al, "CrossTalk Countermeasures in Inductive Inter-Chip Wireless Superconnect," inProc. IEEE Custom Integrated Circuits Conference (CICC'04), pp. 99-102, Oct.2004.

磁界結合で通信できる距離は、コイルの直径程度である。

コイルのサイズを大きくすれば、遠い距離と通信できる。しかし、コイルのサイズを大きくすると、コイルのインダクタンス(L)が大きくなり、寄生容量(C)も大きくなる。コイルの自己共振周波数はLとCの積の0.5乗に逆比例するから、コイルのサイズを大きくすると自己共振周波数が下がる。磁界結合でシンボル間干渉を起さずに通信できるのは、信号の主な周波数成分が自己共振周波数以下の周波数領域に存在する場合であるから、コイルのサイズを大きくするとデータ転送速度が下がる。したがって、高速にデータ転送を行いたい場合、コイルのサイズを大きくできない。

本発明は、上記問題点に鑑み、チップ等の基板が積層される電子回路において、無線による通信によって、遠くの基板までデータを高速に転送できる電子回路を提供することを目的とする。

請求項1記載の本発明の電子回路は、誘導結合によって信号を送信する送信器を有する基板n(nは、1からN(Nは、N≧3の整数)の順に積層される基板の内1≦n≦N−2の1つを表す)と、前記送信器から送信される信号又は他の中継器から中継される信号を受信して該受信信号を誘導結合によって中継する中継器を有する基板n+x(xは、1≦x≦N−n−1の整数)と、前記中継器から中継される信号を受信する受信器を有する基板n+y(yは、x<y≦N−nの整数)とを積層して備えることを特徴とする。

また、請求項2記載の本発明の電子回路は、前記中継器を有する基板は、有線を介して又はメモリに記憶されて、該基板の積層位置情報を有することを特徴とする。

また、請求項3記載の本発明の電子回路は、前記積層位置情報は、前記基板の積層順を表す整数の2、3又は4を法とする剰余であることを特徴とする。

また、請求項4記載の本発明の電子回路は、基板nから順に中継する中継器を有する少なくとも2枚の基板n+x1、n+x2(x1<x2)を備え、前記送信器が通信信号を送信してから、基板n+x1の中継器が中継し、基板n+x2の中継器が中継した後に、前記送信器は次の通信信号を送信することを特徴とする。

また、請求項5記載の本発明の電子回路は、前記送信器、受信器及び中継器は、いずれもアンテナとしてのコイルに接続され、該コイルを介して無線通信することを特徴とする
また、請求項6記載の本発明の電子回路は、前記中継器に接続される前記コイルは、送信及び受信に兼用されることを特徴とする。

また、請求項7記載の本発明の電子回路は、前記中継器に接続される送信用コイル及び受信用コイルは、互いに同軸に配置されていることを特徴とする。

また、請求項8記載の本発明の電子回路は、前記中継器には、送信用コイル及び受信用コイルが相互に干渉しない程度の距離をおいて接続されていることを特徴とする。

また、請求項9記載の本発明の電子回路は、前記中継器を有する3枚以上の基板を備え、該各中継器には、1つの送信用コイルと2つの受信用コイル又は2つの送信用コイルと1つの受信用コイルが相互に干渉しない程度の距離をおいて3つの位置に該各基板毎に順にずらして接続されていることを特徴とする。

また、請求項10記載の本発明の電子回路は、前記2つの受信用コイルのどちらかを選択又は2つの送信用コイルのどちらかを選択することによってデータを中継する方向を切換えることを特徴とする。

また、請求項11記載の本発明の電子回路は、前記送信器は、接続される送信用コイルに、送信データに応じた所定の電流であって送信データが変化するときに変化する電流を流し、前記受信器は、接続される受信用コイルで受信する信号を検出するしきい値が、信号を検出したときに逆極性に変化するヒステリシス特性を有することを特徴とする。

また、請求項12記載の本発明の電子回路は、前記送信器は、接続される送信用コイルに、送信データの変化に応じた極性のパルス電流を流し、前記受信器は、接続される受信用コイルで受信する信号を検出するしきい値が、双極性パルスの後半を検出したときに逆極性に変化するヒステリシス特性を有することを特徴とする。

また、請求項13記載の本発明の電子回路は、前記送信器は、タイミングパルスを非同期送信し、データを同期送信し、前記受信器は、タイミングパルスを非同期受信し、データを同期受信することを特徴とする。

また、請求項14記載の本発明の電子回路は、前記中継器を有する3枚以上の基板を備え、タイミングパルスについて、各中継器には、送信用コイルと受信用コイルとが相互に干渉しない程度の距離をおいて3つの位置に各基板毎に順にずらして接続されていることを特徴とする。

また、請求項15記載の本発明の電子回路は、T2+τ2−T1≧Tsetup
ここで、
T1:データ通信に要する時間
T2:タイミングパルス通信に要する時間
Tsetup:データ送信のセットアップ時間
τ2:セットアップ時間確保のための受信タイミングパルス遅延時間
であることを特徴とする。

また、請求項16記載の本発明の電子回路は、前記送信器は、前記中継器が中継する信号を受信して送信信号と比較して誤りを検出することを特徴とする。

また、請求項17記載の本発明の電子回路は、すべての前記中継器へ送るenable信号を有線通信によって送信し、個々の中継器へのdisable信号を無線通信によって送信することを特徴とする。

また、請求項18記載の本発明の電子回路は、前記enable信号を送信する有線通信によって前記2、3又は4を法とする剰余である前記積層位置情報を送信することを特徴とする。

また、請求項19記載の本発明の電子回路は、磁性体膜が前記送信用コイルが存在する領域に重ねて形成されることによって該送信用コイルに対して、中継順序が前の受信用コイルとの誘導性結合よりも中継順序が後の受信用コイルとの誘導性結合を大きくしたことを特徴とする。

また、請求項20記載の本発明の電子回路は、金属膜が前記送信用コイルが存在する領域に重ねて形成されることによって該送信用コイルに対して、中継順序が後の受信用コイルとの誘導性結合よりも中継順序が前の受信用コイルとの誘導性結合を小さくしたことを特徴とする。

また、請求項21記載の本発明の電子回路は、前記金属膜は、前記送信コイルが存在する領域の一部に重ねて形成されることによって中継順序が前の受信用コイルとの誘導性結合の減少の程度が調整されていることを特徴とする。

また、請求項22記載の本発明の電子回路は、一辺に沿って複数のコイルを直線状に並べ、その一辺に対向する辺に沿って該コイルの2倍の間隔で複数の金属膜を直線状に並べた前記基板を複数備え、それら複数の基板を隣接基板に対して180度回転して積層して1つおきのコイルに金属膜を重ね、その2枚の基板をペアとして、前記コイル及び金属膜が並んでいる直線の方向に前記ペア単位でコイルの間隔だけ互い違いにずらせて積層されていることを特徴とする。

また、請求項23記載の本発明の電子回路は、積層される他の基板との間で誘導結合によって通信するコイルと該コイルに接続される中継器とを有する基板を備えることを特徴とする。

本発明によれば、チップ等の基板が積層される電子回路において、無線による通信によって、遠くの基板までデータを高速に転送できる。

また、従来の無線通信の場合は、信号が四方に指向性なく伝播するので、リピータの実現のためには、ネットワーク構造の階層モデル(OSI参照モデル)における第1層の物理層から第5層のセッション層までを用いた複雑な制御を必要としているためにコストや処理時間が大きい。

磁界結合においても、信号はコイルの両面方向に伝播する。例えば、チップを積層して、上のチップから受信した信号をリピートして下のチップに転送する場合にリピート転送する際に、信号(以下、この信号を「復唱」と言う)が回り込んで再び自身の受信器に入力する。更に、転送された信号を下のチップが更にもう一つ下のチップにリピート転送する際の信号(以下、この信号を「応答」と言う)もさきほどの受信器に入力する。このように、ちょうど自分が復唱した声を聞いたり、その応答を聞くことで、それらの信号を、上のチップからの次のデータだと理解して再びリピートすると、いつまでも応答がこだまのように往来してリピート動作が続き、新しいデータを転送できないという問題が解消される。あるいは、新しいデータと前回のデータの復唱や応答が同時に受信器に入力すると、受信信号の品質(SN比)が劣化するという問題が解消される。

以下、添付図面を参照しながら本発明を実施するための最良の形態について詳細に説明する。

図1は、実施例1による電子回路の構成を示す図である。ここでは、1つのチップの中継器を示している。実際には、この中継器が配置されているチップは中継器が配置されていないチップと共に積層実装される。図1(a)は、本実施例の中継器の全体を説明する図であり、図1(b)は、その具体的な回路を示す図である。本実施例の中継器は、受信コイル10、受信器20、制御回路40、送信器50、及び送信コイル60から成る。

受信コイル10は、対応する位置に積層実装された上又は下のチップの送信信号Txdataがローからハイに変化する際には正のパルス電圧が、送信信号Txdataがハイからローに変化する際には負のパルス電圧が発生する。

受信器20は、トランジスタ21、22、27〜33、インバータ23、25、及び抵抗24、26から成る、非同期受信回路で構成される。受信器20はヒステリシス比較器を構成しており、ゲート回路とゲイン回路とヒステリシス回路から成る。ゲート回路はトランジスタ21、22、インバータ23、25、及び抵抗24、26からなり、disable(休止)信号によって受信パルスを遮断し受信器に信号が入力しないようにできる。ゲイン回路はトランジスタ27とトランジスタ28、及びトランジスタ29とトランジスタ31からなるインバータであって、受信コイル10から入力されるパルス電圧VRを増幅する。パルス電圧VRが一定のしきい値を超えると受信信号Rxdataが反転する。ヒステリシス回路はインバータの出力に接続された、クロスカップルのPMOS32、33で構成される。この回路が上記しきい値にヒステリシスを与える機能を持っており、パルス電圧VRからディジタルデータを正しく復元することを可能にしている。このヒステリシス回路は保持しているデータに応じて入力インバータのしきい値を変化させる。図4のVR波形中に点線で示したのは、トランジスタ27とトランジスタ28からなるインバータのしきい値の変化を表している。初期状態で、受信信号Rxdataとしてローを保持していたヒステリシス回路は、インバータのしきい値を高くする。入力に正のパルスが入力されてこのしきい値を超えると受信信号Rxdataが反転し、ハイになる。ヒステリシス回路により今度はインバータのしきい値が低くなり、次にしきい値を超える負のパルス電圧が入力されるまで受信信号Rxdataが保持される。この繰り返しで正負のパルス電圧から正しくディジタルデータを復元することができる。

制御回路40は、ここでは、この電子回路が中継器として機能するように制御する。また、制御回路40は、この電子回路が、データを送信する送信器又はデータを受信する受信器として機能するように制御することもできるし、必要に応じて、機能をこれら中継器、送信器又は受信器の間で切換える制御をすることもできる。さらに、制御回路40は、送信器及び/又は受信器をenable(動作)とdisableとに切換える制御をする。また、コイルが送信用と受信用とに兼用される場合には、そのコイルと送信器又は受信器との接続を切換える制御をする。

送信器50は、トランジスタ51〜54から成る、非同期送信回路で構成される。これらを送信信号Txdataで直接駆動し、送信信号Txdataと同様の波形形状の送信電流ITを送信コイル60に流す。

送信コイル60は、送信器50によって駆動され、データ送信のために誘導磁界を発生する。

図2は、チップ上のコイルの配置例を示す図である。図2(a)は、送受信コイル70が送信コイルと受信コイルとを兼ねる例を示し、図2(b)は、受信コイル10と送信コイル60とを同軸に配置する例を示し、図2(c)は、受信コイル10と送信コイル60とを離れた位置に配置する例を示す。図2(a)においては、同一のコイルを受信用と送信用に時間で切り替えて兼用している。図2(b)においては、受信コイル10を大きく、送信コイル60を小さくして同軸に配置する。図2(c)においては、送信コイル60で送信した信号が受信コイル10で無視できる程度に小さく受信されるぐらい両者が離れていることが望ましい。図2(a)や図2(b)は、図2(c)に比べてレイアウト面積を小さくできるが、リピート送信の影響が受信器に強く及ぶ点に注意しなければならない。本発明はこのいずれの配置でも実現できる。

図3は、実施例1の動作を説明する図である。図3は、コントロールチップ(ID=0)の下に16枚のメモリチップを積層した場合の時点(1)〜(6)の信号の伝播の様子を示している。ここでは、上下4つずつのチップ(計8つのチップ)まで通信が届くと仮定する。例えば、コントロールチップが通信元(Sourceの意味でS)で、10番目のメモリチップが通信先(Destinationの意味でD)とする。

まず、(1)でコントロールチップが送信する。次に(2)でメモリチップの1から4までが受信する。(3)でメモリチップ4がそのデータを再送(リピート)する。(4)でコントロールチップとメモリチップの1から8までが受信する。次に(5)でメモリチップ8がそのデータを再送すると、(6)でメモリチップの4から12までが受信するので、データは通信先のチップ10に受信される。以上のようにすれば、どれだけチップが積層されていても、再送(リピート)を繰り返しながら、データを目的地まで転送できる。時点(6)の次には時点(1)を続けることができる。

図4及び図5は、実施例1の各信号の波形を示す図である。図4は、送信信号Txdata、送信コイルに流れる送信電流IT、受信コイルに発生する受信電圧VR、及び受信信号Rxdataの時点(1)〜(6)の波形を示す。図5は、コントロールチップ、及びチップ4、8のデータ、送信電流、及び受信電圧の相互の関係を示す。注意すべき点は、例えばチップ4の受信コイルは、同じデータを3回受信する点である。まずは、(2)でコントロールチップからの送信データを受信したとき。次は、(4)でチップ4が再送したデータを間近で受信したとき(復唱信号)。したがって(図4は正確ではないが図5で示したように)、(2)での受信信号電圧よりも(4)での受信信号電圧は大きい(ただし、図2(c)の場合は送信コイルを受信コイルから遠く離して設置すれば、その分リピート信号の受信を小さくできる)。そして3回目は(6)でチップ8が再送したデータを受信したとき(ちょうど自分の声の山彦を聞いたのに喩えることができる)(応答信号)。これは(2)のときと同じ受信信号電圧である。

このように同じデータを繰り返し受信するが、新しいデータDm(先のデータが0ならば新しいデータは1)を受信した直後に、その次の新しいデータDm+1(Dmが1ならばDm+1は0)を受信するのに備えて、受信器(ヒステリシス回路)の入力しきい値は図の点線で示すように変化するので、上記のように受信データと同じ信号(復唱と応答)をその後2回続けて受信しても、受信器の出力に変化はない。

ここで、復唱と応答の信号がいずれもデータ信号と同極でなければならない。例えば、送信コイルの巻く方向が受信コイルの巻く方向と反対になっていたり、コイルの巻く方向は同じでも逆向きの電流が流れるように送信器が設計されていると、リピート動作で復唱や応答の信号が反転する。その結果、リピータで再送するたびに、ディジタル信号値が逆転して、正しくデータ転送できない。

なお、メモリチップ12は、通信先のチップ10を超える位置にあるので、データを受信するが、リピート動作はしない。

また、(4)でコントロールチップはリピートされて戻ってきたデータを受信するので、(1)で送信したデータと比較することで、リピート動作が正しく行われたかどうかを検証できる。同様に、チップ4は(3)で送信したデータを(6)で受信するので、リピート動作を検証できる。誤りが検出された場合は、そのことを通達してデータの送り直しをする。

コントロールチップが次のデータを送信できるのは、(6)が終了した後である。なぜなら、(5)でコントロールチップが新しいデータを送信すると、(6)においてチップ4の受信コイルで、チップ8が再送したデータとコントロールチップが送信したデータが衝突し、通信が正しく行われないからである。つまり、(1)から(6)までの操作を繰り返せば、SからDに次々とデータ列を転送できる。

この例ではDがチップ10でありチップ12はリピート動作をしないが、例えばDがチップ15の場合チップ12はリピート動作を(7)(不図示)で行う。しかしその信号は(8)(不図示)でチップ8にまでしか届かないので、(7)でコントロールチップが新しいデータを送信してそれが(8)でチップ4に届いても、チップ4で一つ前のデータと衝突することはない。

コイルの配置が図2(a)の場合は、受信器が送信器の出力信号を直接入力するので、復唱の際に受信コイルに大きな受信信号を生じる。また、図2(b)の場合も、受信コイルと送信コイルが強く磁界結合するので、復唱の際に受信コイルに大きな受信信号を生じる。コイルには容量成分も寄生するので、インダクタンスとキャパシタンスで受信信号が振動する場合があり、図4や図5の2番目の受信信号が負の極性にも振れて、誤動作の原因となり得る。こうした問題は、復唱時には受信しないように制御回路が受信器をdisableすることで解決できる。disableがローになると、受信コイルからの信号が受信器に入力されない。

図6は、実施例2による受信器の構成を示す図である。本実施例の受信器は、トランジスタ27〜33、71〜74、及びNAND回路75、76から成る。NMOSトランジスタ72とPMOSトランジスタ71のチャネル幅とチャネル長は、NMOSトランジスタ28とPMOSトランジスタ27及びNMOSトランジスタ31とPMOSトランジスタ29のそれらと比が等しい、あるいは同じサイズに設計されている。そのことで、コイルに生じる微小な受信信号を高感度に増幅することができる。

disable信号がローのときはNMOSトランジスタ72がオンして、トランジスタ73、74の出力と入力がNMOSトランジスタ72のオン抵抗で接続されて、コイルの中央の電位が受信器の入力感度が最も高くなる電位にバイアスされて信号伝送が可能となる。disable信号がハイのときには、NMOSトランジスタ72がオフしてPMOSトランジスタ71がオンするため受信器の入力はともにローになり、受信器の直流電流がカットされる。このとき受信器の両出力は共にハイとなり、後段のNAND回路75、76から成るラッチでは前のデータが保持される。図1の受信器のdisable方法は高速に信号伝送に復帰できるという利点があるものの、直流電力をdisable中にも消費するという欠点がある。本実施例のようにして受信器をdisableすると、受信器の直流電力をカットすることができる。リピート動作に関与しないチップの受信器で待機電力を削減することができる。

図7は、コイルを図2(c)のように配置した場合のチップ間のコイルの配置例を示す図である。図7(a)は、2箇所の位置に送信コイルTxと受信コイルRxを、各中継チップ毎に交互に配置する例を示し、図7(b)は、3箇所の位置に送信コイルTxと受信コイルRxを各中継チップ毎に順にずらせて配置する例を示す。以下、中継器が配置されるチップを中継チップと呼ぶことがある。

図7(a)に示す例のように、下のチップの送信コイルTxと同軸の位置に上のチップの受信コイルRxが配置され、下のチップの受信コイルRxと同軸の位置に上のチップの送信コイルTxが配置される場合は、信号が先程の説明と同様にリピート信号が応答となり戻ってくる。

この問題は、応答が帰ってくる頃には、受信器が動作しないように制御することで解決できる。しかし、複数のチップにまたがるタイミング制御のために、データ転送速度が遅くなるなどの望ましくない効果を生じる場合もある。

ところが、図7(b)に示すように、送信コイルTxの上のチップに対となる受信コイルRxが配置され、上のチップの送信コイルTxが下のチップの受信コイルRxとは遠く(上のチップの厚さの2倍程度以上に)離れて配置された場合は、再送データが下のチップに戻ってくることはないので、図3の(3)の段階で次のデータを下のチップが送信しても構わない。したがって、高速にデータを転送することが容易にできる。

図8は、実施例3による電子回路の構造を示す図である。例えば、図8に示すように、3組のコイルを使って1つの通信チャネルを構成すれば、データを待たせることなく次々と送信することができ、データの転送速度を高くできる。その代わり3倍のチップ面積が必要になる。3組のコイルは、送信用と受信用と未使用(disabled)のいずれかに、ボンディング配線やEEPROMなどを用いてプログラムできる。例えば、図8の場合、チップの積層位置に応じて3通りのプログラムが必要になる。2本のボンディング配線を用いて、それぞれを電源電位に接続するか接地電位に接続するかで区別すれば、4通りの組み合わせが作れるので、チップの積層位置に関する情報をチップの実装段階でチップに与えることができる。あるいは、チップに搭載されたEEPROMの2ビットにハイ又はローを書き込めば、やはり4通りの組み合わせを作れるので、チップの積層位置に関する情報をチップの実装前のテストの段階でチップに与えることができる。

図9は、実施例3による電子回路の具体的な実現例を示す図である。受信コイルRxと下向きリピート用送信コイルTxdと上向きリピート用送信コイルTxuをチップの積層順位に応じて配置する。例えば図9(a)の場合は、下から1番目と4番目、2番目と5番目がそれぞれ同じになるように、3通りの配置パターンとなる。

図9(b)に示すように、Txdを動作させTxuを未使用にしてRxの出力を制御回路を介してTxdに入力すると、下向きのリピート動作を実現できる。また、図9(c)に示すように、Txuを動作させTxdを未使用にしてRxの出力を制御回路を介してTxuに入力すると、上向きのリピート動作を実現できる。このように2つのTxのいずれか一方を使うことで、下向きのリピート動作及び上向きのリピート動作を容易に実現することができる。

ここでは、1つの受信コイルと2つの送信コイルを組み合わせる例を示したが、1つの送信コイルと2つの受信コイルを組み合わせて受信コイルを選択的に動作させることで同様の原理で同じ効果を奏することができる。具体的には例えば図9におけるRxをTxとし、Txu、TxdをRxu、Rxdとすれば良い。

上記説明では3組のコイルを使って1つの通信チャネルを構成した。通信したいコイル間では誘導結合が十分大きくなければならないが、通信したくないコイル間では誘導結合が十分小さくなければならない。製造ばらつきなども考慮して、更に動作に余裕を入れたい場合は、上のチップの送信コイルと下のチップの受信コイルとの間の距離を更に遠くする必要がある。例えば4組のコイルを使って1つの通信チャネルを構成しても良い。考え方は全く同じでコイルの数を増やしただけであるので説明は省略するが、本発明の範囲内である。

図10は、実施例3の各信号の波形を示す図である。図10は、送信電圧Txdata、送信電流IT、受信電圧VR、及び受信信号Rxdataの時系列の波形を示す。こうした信号の伝播伝送を繰り返せば、SからDにデータ列を転送できる。

図11は、実施例4による電子回路の構造を示す図である。本実施例は、複数のチップを順にずらせて積層し、スペーサを介してから、複数のチップを逆方向に順にずらせて積層し、これを繰り返すものである。図11に示すように、複数のチップをずらしながら積層することで、下に別のチップがある位置でワイヤボンディングをすることができるので、ボンディングがチップに与える衝撃が緩和され、チップの耐久性が向上し、チップを薄く出来る利点がある。それに比べて、例えば図18(b)に示すようにチップを交互にずらして積層すると、下に別のチップがないところでボンディングをすることになるので、ボンディングの衝撃が僅かであっても、チップが破損しやすくなり、チップを薄くするのが比較的難しくなる。また、電源線のように各チップに供給されるワイヤボンディングをチップからチップへと効率良く連結していくことも可能になり、限られた空間でより効率良くワイヤボンディングができる利点もある。一方で、例えばチップ5にワイヤボンディングをするための空間を作るために、チップ4とチップ5の間にシリコンなどでできたスペーサを挿入する必要があり、このために(以下に述べるように)規則性が崩れる。

図12は、実施例4による電子回路のコイル配置例を示す図である。図13は、実施例4で配置されるコイルの大きさと間隔を示す図である。図12は、このようにチップを積層した場合に、実施例3に示すように3組のコイルを使って1つの通信チャネルを構成した例を示す。図12(a)が下向きのリピート動作を実現した場合で、図12(b)が上向きのリピート動作を実現した場合である。また、図13は、3組のコイルの大きさと間隔の例を示す。数字は、代表的な一例であり、この限りではない。

図12と図9を比較すると、チップの積層順位に応じて、3組のコイルを送信用と受信用と未使用(disable)のいずれかにプログラムすることで、下向き、又は、上向きのリピート動作を実現できる点は共通している。プログラムは、ボンディング配線やEEPROMなどを用いることで実施例3と同様に実施できる。

図12が図9と異なる点は、スペーサの隣だけ、コイルのプログラムの仕方が変化し、他のチップでは同じプログラムになる点である。

さらに、スペーサを挟んだチップ間では、例えばチップ4とチップ5の間、又はチップ0とチップ1の間では、通信距離がそれ以外の場合に比べて2倍に長くなる点である。そのため、3つのコイルの中で両側のコイルは真ん中のコイルの2倍程度に大きくして、2倍の通信距離となるように設計する。こうすると、例えばチップ1の送信信号は、チップ3や4まで届くかもしれないが、そこには受信コイルがないので問題を生じない。

真ん中のコイルを大きくしない理由は、例えばチップ3とチップ5の間(チップ3枚分の距離)でクロストークを生じないようにするためである。もし、真ん中のコイルも両端のコイルと同じ大きさに設計すると、真ん中のコイルでも2つのチップの距離だけ送受信できることになるので、例えば図12(a)でチップ5の送信コイルがチップ3の受信コイルに(同様に図12(b)でチップ3の送信コイルがチップ5の受信コイルに)クロストークとなり得るからである。あるいは、このクロストークを十分に小さくするためには、両端にも真ん中と同じ小さいコイルを用意し、大きなコイルは2枚のチップ距離用に、小さなコイルは1枚のチップ距離用にと使い分けた方がより確実になる。2つのコイルを用意して、距離に応じて使い分けることは、切替え用のトランジスタを送信回路に追加するだけで容易にできる。

図14は、実施例5による電子回路の構造を示す図である。再送データが元のチップに戻ってこないようにするには、コイルの数を増やして距離を大きくとる方法の他に、磁性体材料を用いて磁界を増強したり、金属配線を用いて磁界を減衰する方法もある。図14に示すように磁性体材料でできた磁性体膜130を送信コイル60及び受信コイル10が存在する領域に重ねて配置すると、誘導結合させたい送信コイル60と受信コイル10の間(例えばTx1とRx2)の誘導結合を強めることができる。その結果、図7(a)のような構成でもリピート転送でき、必要なコイルの数を3組から2組に削減できる。ここで磁性体材料は、チップと垂直方向の透磁率に比べてチップと水平方向の透磁率が十分に大きいと上記効果が大きい。また、コイルと磁性体膜の間の距離が短いほど、効果が大きい。

図15は、実施例6による電子回路の構造を示す図である。本実施例は、金属配線を用いて通信信号の減衰をした場合の例であり、金属膜140を送信コイル60及び受信コイル10が存在する領域に重ねて配置している。金属膜140に渦電流が流れて磁界の変化を打ち消すので、磁界結合が減衰される。例えばRx2のコイルを第6配線層で形成し、遮断用のパターンを第1配線層で形成すると(もちろん6層と1層は一例であって同様の上下関係の他の層を使っても良い。両者の距離が短いほど、例えば6層と1層ではなくて4層と3層にした方が減衰効果は大きい)、Tx3からRx2への結合を低減できる。この場合、Tx1からRx2への結合も低下するので注意を要する。例えば、金属膜140と受信コイル10の間の距離を1μm、送信コイル60と受信コイル10の間の距離を50μm(これは4層と3層を用いた場合に相当する)、送受信コイルの直径を50μm、金属膜140の直径を100μmとして電磁界解析シミュレーションを行うと、金属膜140を挿入したことで、誘導結合させたくないTx3とRx2の結合を元の0.01倍に大きく低減できることが確認されている。また、誘導結合させたいTx1とRx2の結合も元の0.3倍に低減することも確認されている。

すなわち、Tx1とRx2の結合は通信が出来る程度に強くして、Tx3とRx2の結合は混信しない程度に弱くすべきである。この調整は、金属膜と受信コイルの距離を変えることで調整できる。例えば4層と3層ではなく、6層と1層を用いると、両者の距離が長くなり、Tx1とRx2の結合は0.3よりも大きくなる。

あるいは、図15(c)に示すように金属膜141と送受信コイルとの重なる面積を加減することで調整できる。両者の重なりが大きいほど遮断効果が大きく結合は弱まる。

また、図15(d)に示すように、金属膜142で作る網目パターンの開口部を加減することでも減衰効果を調整できる。開口部が狭いほど遮断効果が大きく結合は弱まる。

図16は、実施例6の変化例の構造を示す図である。実施例6は、受信コイル10と同一の基板に金属膜140を重ねて形成したが、本変化例は、送信コイル60と同一の基板に金属膜150を重ねて形成するものである。このように遮断用のパターンである金属膜150を例えば第6配線層で形成し、送信コイル60を第1配線層で形成しても同様の効果が得られる。

また、図15及び図16で示した実施例6は、同一構造のチップを180度回転したり、ずらしながら積層することでも容易に実現できる。したがって、同じ構造のチップを積層して、データをリピート転送できる。

図17は、実施例7による電子回路の構造を示す図である。本実施例は、磁界減衰用の金属膜160を送信コイル60と受信コイル10の中間に配置するものであり、これにより、誘導結合させたくない結合を大きく低減できる一方で、誘導結合させたい結合はあまり低減しないようにできる。例えば、金属膜160と受信コイル10及び送信コイル60の間の距離を25μm、送信コイル60と受信コイル10の間の距離を50μm、送受信コイル10、60の直径を50μm、金属膜160の直径を100μmとして電磁界解析シミュレーションを行うと、金属膜160を挿入したことで、誘導結合させたくないTx5とRx3の結合を0.05に低減できる一方で、誘導結合させたいTx1とRx3の結合を0.8にできることが確認されている。

さらに、磁界減衰用の金属膜は、送受信コイルと比べて、一回り大きいサイズのときに、信号対雑音比が最大になることも、電磁界解析シミュレーションで確認できている。

図18は、実施例8による電子回路の構造を示す図である。図18(a)は上面図、図18(b)は左側面図、図18(c)は右側面図である。本実施例は、同一構造のチップを180度回転しながらずらして積層することで、リピート経路を実現するものである。まず、1列に並んだ送受信コイル173及び、送受信コイル173の2倍の間隔で1列に並んだ金属膜174を有するチップ1である第1基板171を同一構造のチップ2である第2基板172に対して180度回転しy方向にずらして積層すれば、図18(b)に示すように、互いの送受信コイル173と金属膜174を重ねて、かつ、ボンディング配線のためのスペースを確保できる。同様にしてチップ3とチップ4とを積層する。そしてチップ3とチップ4に対してチップ1とチップ2をx方向にコイルの間隔だけずらして図18(c)に示すように積層すれば、図19に示すリピート用経路を実現できる。

図19に示すように(図18(c)と同じ)、2つの送受信コイルの一方をTxに他方をRxに(時々に応じて)使い分けることにより、下方向のリピート動作と上方向のリピート動作のいずれも時々刻々と変えて実現できる。送信コイルTx、受信コイルRx、金属膜180を示す。

図19のように複数のリピートチャネルを配置する場合、同一チップで隣接チャネルの送信コイルTxと受信コイルRxの間の干渉が問題となるが、送信コイルTxが送信するときは、隣接する受信コイルRxをdisableにすることで解決できる。

図19に示す例の場合、リピート方向が同じ隣接チャネルの受信コイルRxと送信コイルTxが接近しているが、隣接チャネルの信号送受信が同期している場合は、隣接チャネルのRxをdisableにすればよい。

一方、図19に示すように、リピート方向が反対の隣接チャネルとの境界において、2つの受信コイルRxが接近していて、上下のチップの送信コイルTxとのクロストークが問題となる。例えば、チップ5のチャネル2の受信コイルRxは真上のチップ3の送信コイルTxから信号を受信するが、斜め下のチップ7のチャネル3の送信コイルTxからの信号が混信する可能性がある。同様に、チップ5のチャネル3の受信コイルRxは真下のチップ7の送信コイルTxから信号を受信するが、斜め上のチップ3のチャネル2の送信コイルTxからの信号が混信する可能性がある。しかし、磁界減衰用の金属膜180を挿入することで、クロストークは大幅に低減することができ、コイルの配列ピッチをおよそ半分に小さくすることができることが電磁界解析シミュレーションで確認できている。

また、図20に示す例のように2つのコイルずつに金属膜190が重なるように配置すると、リピート方向が同じ隣接チャネルの受信コイルRxと送信コイルTxが接近しないようにできる。

さらに、図21や図22に示すように、磁性体膜と金属膜を組み合わせて使うことで、こうした効果を増大させることもできる。

図21は、磁性体膜130に金属膜140を併用するものである。

図22は、金属膜191を磁性体膜192でサンドイッチする構造を使用するものである。

また、図23に示すように、同一基板内に送信コイルTx、受信コイルRx、及び金属膜194を積層実装すれば、同一構造のチップを180度回転しながら積層することができ、2組のコイルを用いて1つの通信路を形成できる。図8に示す例に比べて通信経路に必要なコイルの数を3から2に削減できる。

図24は、実施例9による送信器及び受信器の構成を示す図である。図25は、実施例9の各信号の波形を示す図である。本実施例の送信器は、遅延器81、EXOR回路82及びトランジスタ83、84から成る。本実施例の受信器は、ヒステリシス比較器370であるトランジスタ371〜376及び分周回路380から成る。実施例3〜8のように応答が返ってくることのない場合には、図24に示すパルス送信器を用いてデータ送信・リピートが可能である。図25に示すようにパルス送信器は送信データの極性が反転するときにのみ、その変化に応じてパルス幅τの電圧信号によって三角波電流(IT)を流す。データ送信後も電流(IT)が流れ続ける実施例1(図1)の送信器に比べて、送信電力を大幅に低減できる。なお、図中の受信信号波形の傍の点線は非同期受信器の入力しきい値を示す。信号を受信した後、入力しきい値を一度下げてから元に戻す。これにより、受信側でも送信データの極性が反転するときにパルス幅τ/2のパルス信号を得て、これを分周して受信信号Rxdataを得る。

図26は、実施例10による送信器の構成を示す図である。図26(a)は、送信器の構成を示し、図26(b)はパルス発生回路の構成を示す。本実施例の送信器は、パルス発生回路90、インバータ101、103、NOR回路102、104、及びトランジスタ105〜108から成り、同期式送信器を構成する。実施例3〜8のように応答が返ってくることのない場合には、図26に示す同期式送信器を用いてデータ送信・リピートが可能である。パルス発生回路90は、インバータ91〜93、及びNAND回路94から成る。パルス発生回路90は、クロックTxclkを入力してインバータ91〜93による遅延に相当する期間のパルスを発生する。

図27は、実施例10の各信号の波形を示す図である。送信器はパルス発生回路90のパルス幅の期間の、送信データに応じた正又は負のパルスを送信コイル60に流す。したがって一定の電流を流し続ける実施例1(図1)の送信器と比べて、著しく消費電力を削減することができる。この場合、受信コイルに生じる微小電圧信号(VR)は、図27に示すようになる。

図28は、実施例10による受信器の構成を示す図である。受信器は、抵抗111、112、トランジスタ113〜120、125、NAND回路121、122、及びインバータ123、124から成り、全体としてラッチつき比較器を構成している。外部から受信クロック(同期信号)Rxclkをとり、受信信号Rxdataを出力する。トランジスタ113、114が差動アンプの差動対をなし、受信コイル10からの信号VRを受ける。NAND回路121、122はラッチを形成している。差動アンプで受信したデータはトランジスタ115、116へ入力される受信クロックRxclkに同期してサンプリングされ、NAND回路121、122によりラッチされ、受信信号Rxdataが復元される。この受信器はデータの再生にシステムのクロックを用いる同期式である。図27に示すように受信電圧信号の前半(又は後半)の波形の真ん中で正負を判定してディジタル信号に変換できる。図27の同期式受信器は、クロックが印加された際の充放電電力のみを消費するため、信号が来ていない間も一定の電流を流し続ける実施例1(図1)の非同期受信器に比べて、著しく消費電力を削減することができる。

図29は、実施例11による送信器及び受信器の構成を示す図である。図30は、実施例11の各部の波形を示す図である。本実施例11は、データ通信に実施例10(図27、図28)に示す同期送信器及び受信器を用い、受信データパルスの検出タイミングを取るためのクロック信号に実施例1(図1)に示す非同期送信器及び受信器を用いて構成した例である。データについて、受信コイル210、受信器220、制御回路230、送信器250、及び送信コイル260を備える。クロックについて、受信コイル310、受信器320、制御回路330、遅延器228、送信器350、送信コイル360を備え、さらに、クロックをτ1遅延させる遅延器270を備える。

クロックは図5のようにしてリピート伝送される。受信クロック信号(4)が受信データパルスの前半の波形の真ん中で正負を判定できるように、受信クロック信号の遅延量τ1を調整してデータ送信タイミング(3)を遅らせる。データ送信器では、クロック(6)が送信器を駆動する時刻よりもセットアップ(Tsetup)時間以上前にデータ(5)が送信器に入力していなければならない。データ通信に要する時間をT1、クロック通信に要する時間T2とする(データ通信用とクロック通信用では送受信回路が異なるのでT1とT2は一般に異なる)。クロック送信タイミング(1)を基準に各信号の伝播時間を求めると、図30に示すように、データ(5)はT1+τ1後に到着する。また、データ送信タイミング(6)はT2+τ1+τ2後に到着する。したがって、
(T2+τ1+τ2)−(T1+τ1)≧Tsetup すなわち
τ2≧Tsetup+T1−T2
を満たすように、タイミング調整用遅延τ2の遅延量を調整して、送信器のセットアップ時間を確保する。

τ2の値がマイナスの値になった場合は、クロック送信器の前に(τ2の)遅延は不要である。

図31は、実施例12による電子回路の構造を示す図である。図32は、実施例12の各部の波形を示す図である。本実施例は、クロックについて実施例3(図8)の構成を用い、データについて実施例1(図2(b))の構成を用いた例である。クロックとデータが到達する最大通信距離が異なり、クロックとデータが異なるチップでリピートされると、両者のタイミングをτ1で調整し損じることになり、リピート動作を誤る。実施例12はクロックについて複数コイルを用いて目標のチップ以外のチップに受信されないようにする。これにより、クロックとデータの同期を正確にとることができる。実施例9(図24)に示したパルス送信回路でクロックを送信すると、送信コイルを流れる電流は図25のITのようになり、送信電力を大幅に削減できる。クロックは、実施例1(図1)の非同期受信回路で受信することができる。ただし、受信パルス信号の後半(前半とは極性が逆)でクロック信号を受信することになるので、受信クロックの反転信号をデータ同期受信器のタイミングに使う。なお、図中の受信信号波形の傍の点線は非同期受信器の入力しきい値を示す。ロー信号を受信した後は、入力しきい値を比較的高い電位に変えることでノイズ耐性を高めながら、ハイ信号の受信に備える。

図33は、本発明の通信に用いるデータ構造の一例を示す図である。ヘッダには、通信先チップが指定されている。チップが16枚ある場合は、4ビットで表現できる。例えば10番目のメモリチップは、1001で表せる。ヘッダの後にデータ列のペイロードがある。この例では、32ビットのデータ列である。

図34は、基板の積層位置情報を有線によりプログラムする例を示す図である。各チップは、自分がどの位置(何階)に実装されたかをチップIDとして知っている。例えば、ボンディング配線やチップに搭載された不揮発性メモリで、チップIDをプログラムできる。

disableにした送受信回路は、次のデータ伝送の前に一斉に復帰させる。復帰のタイミングを知らせるenable信号は、図34(a)に示すようにコントロールチップ(不図示)から共通のボンディング配線198を介してすべてのチップ197にブロードキャストする。その後、再び各チップ197に無線でヘッダ情報が伝えられ、不要な送受信回路はdisableになる。

このenable配線を利用して、更にチップの積層位置に関する情報をチップの実装段階でチップに与えることができる。図34(b)に示す例では、各チップ197に備えた3つのパッドP1〜P3(203、206、209)と電源との間に抵抗201、204、207及びトランジスタ202、205、208を直列に接続してトランジスタ202、205、208のゲートにバー/detection信号を入力する。このどのパッド203、206、209にenable配線211をボンディングするかによって、図34(b)に示すように、チップの積層位置が下から1番目と4番目のように3で割って余りが1となる積層順位(すなわちmod3=1)か、2番目と5番目のように3で割って余りが2となる積層順位(すなわちmod3=2)か、3番目と6番目のように3で割って余りが0となる積層順位(すなわちmod3=0)かをチップに知らせることができる。すなわち、基板であるチップの積層順を表す整数の3を法とする剰余を積層位置情報とすることができる。例えば、図34(b)に示すようにenable配線211をパッドP3(209)にボンディングした場合、バー/detection信号をローにしてenable信号をローにすると、D1とD2はハイになり、D3はローになる。このようにして、enable配線211がどのパッド203、206、209にボンディングされたかを電気的に調べることができる。enable信号をローにしたときにD3がローになるように、抵抗201、204、207の抵抗値は十分に高く選定する。また、積層順位を調べるときにはenable信号として直流電流が流れるが、バー/detection信号をハイにすればトランジスタ202、205、208はオフになり直流電流は流れなくなる。

先の例では、チップ4、8、12がリピータ機能を持つように、チップIDを使って設定し、他のチップはリピータ機能を持たない(つまり受信信号が送信器に送られて再送されることはない)ようにプログラムできる。

まず、ヘッダの4ビットを32のメモリチップに送信する。つまり全部のメモリチップがヘッダのデータを受信する。

送受信器が非同期回路の場合は、図5に示すように、リピータが再送するのは一度限りである。なぜなら、受信したデータをリピートし、次のリピータが再送したデータが応答のように戻ってきても、先程受信したデータと同じデータなので、受信器の出力(つまり送信器の入力)は変わらないからである。

送受信器が同期回路の場合は、同じデータを続けて送信するときも、送信器は送信コイルに流れる電流を変化させ、磁場の変化を生ずる。先程送信したデータの応答による磁場の変化が生じると、それが消えるまで、新しいデータを受信できない。したがって、送受信器が同期回路の場合は、再送動作は一回に限るように制御しなければならない。

データの送受信を同期回路にした場合、その同期タイミングを作るクロックの送受信を非同期回路で構成すれば、クロックは応答で複数回の信号にならないので、再送動作は一回に限られる。

各チップがヘッダ情報を受け取った後に、各リピータは、データ再送をすべきかどうかを以下のように判定する。もし、D<ID<Sならば再送する。つまりそのリピータがDとSの間にあれば再送する。そうでなければ、再送しない。

こうして、ペイロードデータ列の送受信を始める。

各送受信器は、自分が送信先の場合のみ、つまりID=Sの場合のみ、データを受信する。ID>Sの場合は、送受信回路をdisableにしたり、あるいは受信した信号を新しく取り込まない。

送信チップと受信チップと中継チップとは同じ構造のものであっても良い。

なお、本発明は上記実施例に限定されるものではない。また、以上の説明でデータは、離散信号であり、2値(ディジタル)又は多値の信号である。また、データは、制御信号なども含む。

本発明は、コイルとこのコイルに接続される中継器とを有する1枚の基板から成るメモリ等のチップである電子回路であっても良い。この場合、複数のチップがパソコンのスロットに積層装着されて、チップ間の通信を誘導結合によるものとすることができる。

実施例1による電子回路の構成を示す図である。 チップ上のコイルの配置例を示す図である。 実施例1の動作を説明する図である。 実施例1の各信号の波形を示す図である。 実施例1の各信号の波形を示す図である。 実施例2による受信器の構成を示す図である。 チップ間のコイルの配置例を示す図である。 実施例3による電子回路の構造を示す図である。 実施例3による電子回路の具体的な実現例を示す図である。 実施例3の各信号の波形を示す図である。 実施例4による電子回路の構造を示す図である。 実施例4による電子回路のコイル配置例を示す図である。 実施例4で配置されるコイルの大きさと間隔を示す図である。 実施例5による電子回路の構造を示す図である。 実施例6による電子回路の構造を示す図である。 実施例6の変化例の構造を示す図である。 実施例7による電子回路の構造を示す図である。 実施例8による電子回路の構造を示す図である。 実施例8による電子回路の構造を説明する図である。 実施例8の変化例の構造を示す図である。 実施例8の変化例の構造を示す図である。 実施例8の変化例の構造を示す図である。 実施例8の変化例の構造を示す図である。 実施例9による送信器の構成を示す図である。 実施例9の各信号の波形を示す図である。 実施例10による送信器の構成を示す図である。 実施例10の各信号の波形を示す図である。 実施例10による受信器の構成を示す図である。 実施例11による送信器及び受信器の構成を示す図である。 実施例11の各部の波形を示す図である。 実施例12による電子回路の構造を示す図である。 実施例12の各部の波形を示す図である。 本発明の通信に用いるデータ構造の一例を示す図である。 本発明のenable信号の配線構造の一例を示す図である。

符号の説明

21、22、27〜33、51〜54、71〜74、83、84、91〜93、105〜108、113〜120、125、202、205、208、371〜376 トランジスタ
10、210、310 受信コイル
20、220、320 受信器
23、25、101、103、123、124 インバータ
24、25、111、112、201、204、207 抵抗
40、230、330 制御回路
50、250、350 送信器
60、260、360 送信コイル
70、173 送受信コイル
75、76、121、122 NAND回路
81、228、270 遅延器
82 EXOR回路
90 パルス発生回路
102、104 NOR回路
130、192 磁性体膜
140、141、142、150、160、174、180、190、194 金属膜
171 第1基板
172 第2基板
197 チップ
198 ボンディング配線
203、206、209 パッド
211 enable配線
370 ヒステリシス比較器
380 分周回路
Rx 受信コイル
Tx 送信コイル

Claims (23)

  1. 誘導結合によって信号を送信する送信器を有する基板n(nは、1からN(Nは、N≧3の整数)の順に積層される基板の内1≦n≦N−2の1つを表す)と、
    前記送信器から送信される信号又は他の中継器から中継される信号を受信して該受信信号を誘導結合によって中継する中継器を有する基板n+x(xは、1≦x≦N−n−1の整数)と、
    前記中継器から中継される信号を受信する受信器を有する基板n+y(yは、x<y≦N−nの整数)と
    を積層して備えることを特徴とする電子回路。
  2. 前記中継器を有する基板は、有線を介して又はメモリに記憶されて、該基板の積層位置情報を有することを特徴とする請求項1記載の電子回路。
  3. 前記積層位置情報は、前記基板の積層順を表す整数の2、3又は4を法とする剰余であることを特徴とする請求項2記載の電子回路。
  4. 基板nから順に中継する中継器を有する少なくとも2枚の基板n+x1、n+x2(x1<x2)を備え、前記送信器が通信信号を送信してから、基板n+x1の中継器が中継し、基板n+x2の中継器が中継した後に、前記送信器は次の通信信号を送信することを特徴とする請求項1乃至3いずれかに記載の電子回路。
  5. 前記送信器、受信器及び中継器は、いずれもアンテナとしてのコイルに接続され、該コイルを介して無線通信することを特徴とする請求項1乃至4いずれかに記載の電子回路。
  6. 前記中継器に接続される前記コイルは、送信及び受信に兼用されることを特徴とする請求項5記載の電子回路。
  7. 前記中継器に接続される送信用コイル及び受信用コイルは、互いに同軸に配置されていることを特徴とする請求項5記載の電子回路。
  8. 前記中継器には、送信用コイル及び受信用コイルが相互に干渉しない程度の距離をおいて接続されていることを特徴とする請求項5記載の電子回路。
  9. 前記中継器を有する3枚以上の基板を備え、該各中継器には、1つの送信用コイルと2つの受信用コイル又は2つの送信用コイルと1つの受信用コイルが相互に干渉しない程度の距離をおいて3つの位置に該各基板毎に順にずらして接続されていることを特徴とする請求項8記載の電子回路。
  10. 前記2つの受信用コイルのどちらかを選択又は2つの送信用コイルのどちらかを選択することによってデータを中継する方向を切換えることを特徴とする請求項9記載の電子回路。
  11. 前記送信器は、接続される送信用コイルに、送信データに応じた所定の電流であって送信データが変化するときに変化する電流を流し、前記受信器は、接続される受信用コイルで受信する信号を検出するしきい値が、信号を検出したときに逆極性に変化するヒステリシス特性を有することを特徴とする請求項5記載の電子回路。
  12. 前記送信器は、接続される送信用コイルに、送信データの変化に応じた極性のパルス電流を流し、前記受信器は、接続される受信用コイルで受信する信号を検出するしきい値が、双極性パルスの後半を検出したときに逆極性に変化するヒステリシス特性を有することを特徴とする請求項5記載の電子回路。
  13. 前記送信器は、タイミングパルスを非同期送信し、データを同期送信し、
    前記受信器は、タイミングパルスを非同期受信し、データを同期受信することを特徴とする請求項1乃至5いずれかに記載の電子回路。
  14. 前記中継器を有する3枚以上の基板を備え、タイミングパルスについて、各中継器には、送信用コイルと受信用コイルとが相互に干渉しない程度の距離をおいて3つの位置に各基板毎に順にずらして接続されていることを特徴とする請求項13記載の電子回路。
  15. T2+τ2−T1≧Tsetup
    ここで、
    T1:データ通信に要する時間
    T2:タイミングパルス通信に要する時間
    Tsetup:データ送信のセットアップ時間
    τ2:セットアップ時間確保のための受信タイミングパルス遅延時間
    であることを特徴とする請求項13記載の電子回路。
  16. 前記送信器は、前記中継器が中継する信号を受信して送信信号と比較して誤りを検出することを特徴とする請求項1乃至15いずれかに記載の電子回路。
  17. すべての前記中継器へ送るenable信号を有線通信によって送信し、個々の中継器へのdisable信号を無線通信によって送信することを特徴とする請求項1乃至16いずれかに記載の電子回路。
  18. 前記enable信号を送信する有線通信によって前記2、3又は4を法とする剰余である前記積層位置情報を送信することを特徴とする請求項17記載の電子回路。
  19. 磁性体膜が前記送信用コイルが存在する領域に重ねて形成されることによって該送信用コイルに対して、中継順序が前の受信用コイルとの誘導性結合よりも中継順序が後の受信用コイルとの誘導性結合を大きくしたことを特徴とする請求項8乃至18いずれかに記載の電子回路。
  20. 金属膜が前記送信用コイルが存在する領域に重ねて形成されることによって該送信用コイルに対して、中継順序が後の受信用コイルとの誘導性結合よりも中継順序が前の受信用コイルとの誘導性結合を小さくしたことを特徴とする請求項8乃至19いずれかに記載の電子回路。
  21. 前記金属膜は、前記送信コイルが存在する領域の一部に重ねて形成されることによって中継順序が前の受信用コイルとの誘導性結合の減少の程度が調整されていることを特徴とする請求項20記載の電子回路。
  22. 一辺に沿って複数のコイルを直線状に並べ、その一辺に対向する辺に沿って該コイルの2倍の間隔で複数の金属膜を直線状に並べた前記基板を複数備え、それら複数の基板を隣接基板に対して180度回転して積層して1つおきのコイルに金属膜を重ね、その2枚の基板をペアとして、前記コイル及び金属膜が並んでいる直線の方向に前記ペア単位でコイルの間隔だけ互い違いにずらせて積層されていることを特徴とする請求項20又は21記載の電子回路。
  23. 積層される他の基板との間で誘導結合によって通信するコイルと該コイルに接続される中継器とを有する基板を備えることを特徴とする電子回路。
JP2008146248A 2008-06-03 2008-06-03 電子回路 Active JP5671200B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008146248A JP5671200B2 (ja) 2008-06-03 2008-06-03 電子回路

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008146248A JP5671200B2 (ja) 2008-06-03 2008-06-03 電子回路
PCT/JP2009/059947 WO2009148007A1 (ja) 2008-06-03 2009-06-01 電子回路
KR1020107028295A KR101538486B1 (ko) 2008-06-03 2009-06-01 전자 회로
US12/737,025 US9979441B2 (en) 2008-06-03 2009-06-01 Inductive relayed coupling circuit between substrates

Publications (2)

Publication Number Publication Date
JP2009295699A true JP2009295699A (ja) 2009-12-17
JP5671200B2 JP5671200B2 (ja) 2015-02-18

Family

ID=41398085

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008146248A Active JP5671200B2 (ja) 2008-06-03 2008-06-03 電子回路

Country Status (4)

Country Link
US (1) US9979441B2 (ja)
JP (1) JP5671200B2 (ja)
KR (1) KR101538486B1 (ja)
WO (1) WO2009148007A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012039399A (ja) * 2010-08-06 2012-02-23 Toshiba Corp 信号転送装置、信号転送基板および信号処理装置
JP2012209769A (ja) * 2011-03-30 2012-10-25 Keio Gijuku 積層集積回路装置
US8467256B2 (en) 2008-12-26 2013-06-18 Keio University Electronic circuit
JP2014533074A (ja) * 2011-10-21 2014-12-08 クアルコム,インコーポレイテッド 無線電力受信機における電圧を制限するためのシステムおよび方法
WO2017138106A1 (ja) * 2016-02-10 2017-08-17 ウルトラメモリ株式会社 半導体装置

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5433199B2 (ja) * 2008-10-21 2014-03-05 学校法人慶應義塾 電子回路
JP5488698B2 (ja) * 2010-09-03 2014-05-14 富士通株式会社 無線送電装置
US9413432B2 (en) * 2012-09-24 2016-08-09 Samsung Electronics Co., Ltd Near field wireless transmission/reception method and apparatus
JP2014183349A (ja) * 2013-03-18 2014-09-29 Renesas Electronics Corp 半導体装置及び半導体チップ
US9509375B2 (en) 2013-08-01 2016-11-29 SK Hynix Inc. Wireless transceiver circuit with reduced area
KR101456795B1 (ko) * 2013-08-26 2014-10-31 숭실대학교산학협력단 칩 간 무선 전력 전송을 위한 안테나
US20150115881A1 (en) * 2013-10-25 2015-04-30 Samsung Electro-Mechanics Co., Ltd. Wireless power transceiver and portable terminal having the same
US9489606B1 (en) * 2015-08-31 2016-11-08 Verily Life Sciences Llc Integrated on-chip antenna
US20180323253A1 (en) * 2017-05-02 2018-11-08 Micron Technology, Inc. Semiconductor devices with through-substrate coils for wireless signal and power coupling
US10121739B1 (en) 2017-05-02 2018-11-06 Micron Technology, Inc. Multi-die inductors with coupled through-substrate via cores
US20180323133A1 (en) * 2017-05-02 2018-11-08 Micron Technology, Inc. Semiconductor devices with back-side coils for wireless signal and power coupling
US10134671B1 (en) 2017-05-02 2018-11-20 Micron Technology, Inc. 3D interconnect multi-die inductors with through-substrate via cores
JP6419402B1 (ja) * 2018-02-27 2018-11-07 三菱電機株式会社 通信システム及び信号中継器

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001127672A (ja) * 1999-10-28 2001-05-11 Tokimec Inc データ通信システム
JP2005203657A (ja) * 2004-01-19 2005-07-28 Atsushi Iwata 半導体装置
JP2005228981A (ja) * 2004-02-13 2005-08-25 Keio Gijuku 電子回路
JP2006066454A (ja) * 2004-08-24 2006-03-09 Keio Gijuku 電子回路
JP2006173986A (ja) * 2004-12-15 2006-06-29 Keio Gijuku 電子回路
JP2007318003A (ja) * 2006-05-29 2007-12-06 Nec Electronics Corp 半導体装置
JP2009026792A (ja) * 2007-07-17 2009-02-05 Hitachi Ltd 半導体装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01157896A (en) * 1987-09-28 1989-06-21 Mitsubishi Electric Corp Non-contact type ic card and non-contact type card reader-writer
US5701037A (en) * 1994-11-15 1997-12-23 Siemens Aktiengesellschaft Arrangement for inductive signal transmission between the chip layers of a vertically integrated circuit
DE50013722D1 (de) * 1999-05-03 2006-12-21 Infineon Technologies Ag Verfahren und vorrichtung zur sicherung eines mehrdimensional aufgebauten chipstapels
DE10329347B4 (de) * 2003-06-30 2010-08-12 Qimonda Ag Verfahren zum drahtlosen Datenaustausch zwischen Schaltungseinheiten innerhalb eines Gehäuses und Schaltungsanordnung zur Durchführung des Verfahrens
JP4193060B2 (ja) 2004-06-04 2008-12-10 学校法人慶應義塾 電子回路
JP4677598B2 (ja) * 2004-08-05 2011-04-27 学校法人慶應義塾 電子回路
JP5024740B2 (ja) 2004-09-30 2012-09-12 学校法人慶應義塾 Lsiチップ試験装置
JP2006173415A (ja) * 2004-12-16 2006-06-29 Keio Gijuku 電子回路
JP4784773B2 (ja) * 2005-09-02 2011-10-05 日本電気株式会社 伝送方法、インターフェース回路、半導体装置、半導体パッケージ、半導体モジュールおよびメモリモジュール
WO2007086285A1 (ja) 2006-01-30 2007-08-02 Nec Corporation 信号伝送方式及び半導体集積回路装置
JPWO2007145086A1 (ja) * 2006-06-12 2009-10-29 日本電気株式会社 半導体装置、信号伝送装置および信号伝送方法
JP4765034B2 (ja) 2006-09-11 2011-09-07 学校法人慶應義塾 受信器及び半導体装置
KR101447044B1 (ko) * 2006-10-31 2014-10-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
US7890064B1 (en) * 2006-12-30 2011-02-15 Broadcom Corporation Multi-path transceiver layout within a device
US9053950B2 (en) * 2007-11-26 2015-06-09 Keio University Electronic circuit
US20090227205A1 (en) * 2008-03-04 2009-09-10 Broadcom Corporation Inductively coupled integrated circuit with multiple access protocol and methods for use therewith
JP5258343B2 (ja) * 2008-03-27 2013-08-07 ルネサスエレクトロニクス株式会社 半導体装置及び半導体集積回路
JP4982778B2 (ja) * 2008-07-04 2012-07-25 学校法人慶應義塾 電子回路装置
JP5635759B2 (ja) * 2009-10-15 2014-12-03 学校法人慶應義塾 積層半導体集積回路装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001127672A (ja) * 1999-10-28 2001-05-11 Tokimec Inc データ通信システム
JP2005203657A (ja) * 2004-01-19 2005-07-28 Atsushi Iwata 半導体装置
JP2005228981A (ja) * 2004-02-13 2005-08-25 Keio Gijuku 電子回路
JP2006066454A (ja) * 2004-08-24 2006-03-09 Keio Gijuku 電子回路
JP2006173986A (ja) * 2004-12-15 2006-06-29 Keio Gijuku 電子回路
JP2007318003A (ja) * 2006-05-29 2007-12-06 Nec Electronics Corp 半導体装置
JP2009026792A (ja) * 2007-07-17 2009-02-05 Hitachi Ltd 半導体装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8467256B2 (en) 2008-12-26 2013-06-18 Keio University Electronic circuit
JP2012039399A (ja) * 2010-08-06 2012-02-23 Toshiba Corp 信号転送装置、信号転送基板および信号処理装置
JP2012209769A (ja) * 2011-03-30 2012-10-25 Keio Gijuku 積層集積回路装置
JP2014533074A (ja) * 2011-10-21 2014-12-08 クアルコム,インコーポレイテッド 無線電力受信機における電圧を制限するためのシステムおよび方法
US9508487B2 (en) 2011-10-21 2016-11-29 Qualcomm Incorporated Systems and methods for limiting voltage in wireless power receivers
US10128688B2 (en) 2011-10-21 2018-11-13 Qualcomm Incorporated Systems and methods for limiting voltage in wireless power receivers
WO2017138106A1 (ja) * 2016-02-10 2017-08-17 ウルトラメモリ株式会社 半導体装置
US10483242B2 (en) 2016-02-10 2019-11-19 Ultramemory Inc. Semiconductor device

Also Published As

Publication number Publication date
KR101538486B1 (ko) 2015-07-22
JP5671200B2 (ja) 2015-02-18
WO2009148007A1 (ja) 2009-12-10
KR20110011691A (ko) 2011-02-08
US9979441B2 (en) 2018-05-22
US20110156488A1 (en) 2011-06-30

Similar Documents

Publication Publication Date Title
US7292629B2 (en) Selectable-tap equalizer
US8654864B2 (en) System and method for selectively performing single-ended and differential signaling
US7683654B2 (en) Signal isolators using micro-transformers
US7902627B2 (en) Capacitive isolation circuitry with improved common mode detector
US7180949B2 (en) High-speed chip-to-chip communication interface
US7579691B2 (en) Semiconductor device, substrate, equipment board, method for producing semiconductor device, and semiconductor chip for communication
US9484981B2 (en) CDMA-based crosstalk cancellation for on-chip global high-speed links
US7222209B2 (en) Expandable slave device system
US9544015B2 (en) Multilevel driver for high speed chip-to-chip communications
US9362974B2 (en) Methods and systems for high bandwidth chip-to-chip communications interface
US6898724B2 (en) System for latching an output signal generated by comparing complimentary strobe signals and a data signal in response to a comparison of the complimentary strobe signals
US8198951B2 (en) Capacitive isolation circuitry
US7719305B2 (en) Signal isolator using micro-transformers
EP1388988B1 (en) Chip-scale coils and isolators based thereon
DE102005060042B4 (de) Treiber für Niederspannungsdifferenzsignale, der Zweige mit Serienwiderständen enthält
EP1940028A1 (en) Asynchronous interconnection system for 3D inter-chip communication
Mizoguchi et al. A 1.2 Gb/s/pin wireless superconnect based on inductive inter-chip signaling (IIS)
US7439773B2 (en) Integrated circuit communication techniques
KR101066128B1 (ko) 전자회로
Kennedy et al. A 3.6-Gb/s point-to-point heterogeneous-voltage-capable DRAM interface for capacity-scalable memory subsystems
JP4784773B2 (ja) 伝送方法、インターフェース回路、半導体装置、半導体パッケージ、半導体モジュールおよびメモリモジュール
US6700823B1 (en) Programmable common mode termination for input/output circuits
KR101254528B1 (ko) 통신 보드
WO2001095120A1 (en) Crosspoint switch with switch matrix module
US8103898B2 (en) Explicit skew interface for mitigating crosstalk and simultaneous switching noise

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110404

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130904

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140611

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140804

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141219

R150 Certificate of patent or registration of utility model

Ref document number: 5671200

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250