JP2010109112A - 半導体集積回路 - Google Patents

Abstract

【課題】インダクタ間の電磁的結合によって情報を伝送する積層型半導体集積回路において、送信回路と受信回路とが、積層方向から見て配置位置が異なる場合においても、半導体チップを積層することが可能とし、自由度の高い半導体集積回路を提供する。
【解決手段】積層する第１の半導体チップ１００の送信回路１１０ａ〜１１０ｄに電磁結合する第1のインダクタと積層する第２の半導体チップ２００の受信回路２１０ａ〜２１０ｄに電磁結合する第２のインダクタを有し、前記第1のインダクタと第２のインダクタが電気的に接続されているインターポーザ基板３００と、を備え、前記第１の半導体チップ１００から前記第２の半導体チップ２００にチップ間通信する。
【選択図】図１

Description

本発明は、複数の半導体素子を集積する集積回路に関し、特に、インダクタ間の電磁的な結合によってチップ間通信を行う半導体チップを積層する場合に用いられるインターポーザ基板に適用して好適なものである。

近年における半導体集積回路は、小型化や高速化の要求から、総合的なシステムを一つのパッケージに集約することが求められている。しかし、一つの半導体チップに、全てのシステムを集積することは製造工程や歩留まりの観点からコストが増大し困難である。そこで、半導体集積回路を小型化、高速化する手段として、複数の半導体チップを積層する方法が用いられている。

この場合、積層された半導体チップ間で相互に通信する手段が必要となる。そのために、積層する複数の異なる半導体チップ間で情報を伝送する手段として、例えば特許文献１、２のようにシリコン基板上に形成されたインダクタ間の結合を用いて無線通信を行うことが検討されている。

図１３は、従来のインダクタ間の結合により通信を実現する半導体集積回路の概略構成を示す模式図である。図１３（ｂ）は、前記半導体集積回路の垂直断面図である。図１３（ｂ）は図１３(ａ)におけるＡ−Ａ’断面図であり、同じ符号で示される部分は同一のものである。図１３において、半導体集積回路は送信側半導体チップ１００と受信側半導体チップ２００から成る。

図１３（ｂ）で示されるように、送信側半導体チップ１００と受信側半導体チップ２００は縦に積層され固定されている。送信側半導体チップ１００上には、送信回路１１０ａ〜ｄが形成される。一方、受信側半導体チップ２００上には、受信回路２１０ａ〜ｂが、それぞれ送信回路１１０ａ〜ｄと積層方向から見て対応する位置に形成される。図１３（ａ）中の矢印は、対応する位置関係を示している。

特開２００５―２０３６５７号公報 特開２００５―２２８９８１号公報

しかしながら、上記の従来技術では、送信回路１１０ａ〜ｄと受信回路２１０ａ〜ｄは、それぞれの半導体チップ上において、積層方向から見て配置位置が異なる位置にあると、通信を行うことができない。

特許文献１に記載の技術では、送信回路１１０ａ〜ｄと受信回路２１０ａ〜ｄが積層方向から見て離れた位置に形成されていると、前記送信回路と前記受信回路の間の電磁的な結合強度が低下し、正しく通信を行うことができない。

また、特許文献２に記載の技術では、送信回路１１０ａ〜ｄの中心軸と受信回路２０１ａ〜ｄの中心軸とが、積層方向に対して一致していない場合、受信回路のインダクタに発生する誘導期電力の向きが変動してしまい、正しく通信を行うことができない。

即ち、図１３の半導体集積回路において、送信回路１１０ａ〜ｄと、受信回路２１０ａ〜ｄの配置が、積層方向から見て異なる位置にある半導体チップを積層することができないという問題があった。

本発明の目的は、上記の問題を解決し、インダクタ間の電磁的結合によって情報を伝送する積層型半導体集積回路において、送信回路１１０ａ〜ｄと受信回路２１０a〜ｄとが、積層方向から見て配置位置が異なる場合においても、半導体チップを積層することが可能となる半導体集積回路を提供することにある。

上記問題を解決するために、本発明の半導体集積回路は、電磁的信号の送信回路を具備する第１半導体チップと、電磁的信号の受信回路を具備する第２半導体チップと、第１インダクタと第２インダクタを具備するインターポーザ基板とが積層される半導体集積回路であって、前記第１インダクタが前記第１半導体チップの送信回路と電磁的に結合し、前記第２インダクタが前記第２半導体チップの受信回路と電磁的に結合し、前記第１インダクタが受信した電磁的信号に対応した電磁的信号が第２インダクタから送信されることでチップ間通信を行うことを特徴とする。

本発明のインターポーザ基板は、前記第１インダクタと、前記第２インダクタとが、積層方向から見て異なる位置に配置されていることを特徴とする。

また、前記インターポーザ基板は、前記第１インダクタに誘導される起電力を動作電力源として利用して、前記第２インダクタから電磁的信号を送出することを特徴とする。

また、本発明のインターポーザ基板は、電気的に信号を増幅する機能を具備した回路を介して、前記第２インダクタに接続されていることを特徴とする。

さらに、本発明の半導体集積回路の製造法は、予め所定の導体パターンをインターポーザ基板に形成する工程と、前記導体パターンを加工して所定の素子特性に調整する工程とを備えることを特徴とする。

本発明によれば、送信回路と受信回路が積層方向からみて異なる位置にある半導チップであっても、送信回路と受信回路の構成を変えることなく積層することが可能となり、多種・多様な半導体チップを積層する半導体集積回路を容易に実現することができる。

また、本発明のインターポーザ基板によれば、インターポーザ基板に給電設備を設けることなく、離れた送信回路と受信回路間の通信を実現することが可能である。これにより、インターポーザ半導体チップの実装コストの大幅削減が可能である。

また、本発明によれば、第１インダクタに誘導された起電力に重畳された信号を増幅して、第２インダクタに伝送することも可能であるため、１つの送信回路から、複数の受信回路に信号を伝送する場合に好適である。

本発明によれば、インターポーザ基板製造工程において導体パターンを精密に形成する操作が不要となり、例えば印刷技術などを利用してインターポーザ基板を簡便に製造することが可能となる。更に、インターポーザ上の導体パターンを別の工程で調整することで、所望のチップ間通信性能を半導体集積回路毎に個別に得ることが可能となる。

以下、本発明の実施の形態について、図面を参照して詳細に説明する。なお、本発明は以下の例に限定されるものではなく、本発明の要旨を逸脱しない範囲で、任意に変更可能であることは言うまでもない。

（構造）
図１（ａ）は、本発明による第１の実施形態に係る半導体集積回路の一例の概略構成を示した斜視図であり、図１（ｂ）は、本実施形態における半導体集積回路を図１（ａ）のＡ−Ａ’線に沿った方向で切断した断面図である。

本実施の形態に係る半導体集積回路は、送信側半導体チップ１００、受信側半導体チップ２００、インターポーザ基板３００、第１の電磁シールドフィルム４００ａ、第２の電磁シールドフィルム４００ｂが積層されている。

送信側半導体チップ１００の表面には、送信回路１１０ａ〜ｄと、送信側処理回路１２０とが配置される。送信側処理回路１２０は、送信回路１１０ａ〜ｄに対してデータを入力する。
受信側半導体チップ２００の表面には、受信回路２１０ａ〜ｄと、受信側処理回路２２０ａ〜ｃとが配置される。受信側処理回路２２０ａ〜ｃは、受信回路２１０ａ〜ｄのうち一つないし複数からデータを受信する。送信回路１１０ａ〜ｄと受信回路２１０ａ〜ｄは、同一のアルファベット符号が付与された送受信回路の組において、水平方向に対して異なる位置に、それぞれの基板上に配置されている。

なお、送信回路１１０ａ〜ｄは、受信側処理回路２２０ｃに対して、積層方向から見て重なり合った位置に配置されている。また、受信回路２１０ａ〜ｄは、送信側処理回路１２０に対して、積層方向から見て重なり合った位置に配置されている。

図２は、本実施例における送信回路１１０ａの平面構成の一例を示した概略図である。送信回路１１０ａ〜ｄは、送信信号発生部１１１と、送信コイル１１２から成る。送信信号発生部１１１の出力は、送信コイル１１２と電気的に接続されている。前記送信信号発生部１１１は、入力されたデータに応じて、データが重畳された電流を送信コイル１１２に入力する。これらは、送信回路１１０ｂ〜ｄについても、送信回路１１０ａと同様の構成である。

図３は、本実施例における受信回路２１０ａの平面構成の一例を示した概略図である。受信回路２１０ａ〜ｄは、受信信号再生部２１１と、受信コイル２１２から成る。受信信号再生部２１１の入力は、受信コイル２１２と電気的に接続されている。受信信号再生部２１１は、受信コイル２１２に生じた誘導起電力の変化から、そこに重畳されたデータを取り出す。これらは、送信回路２１０ｂ〜ｄについても、送信回路２１０ａと同様の構成である。

図２、図３記載の送信回路および受信回路は、例えば多層金属配線が利用可能な半導体プロセスにおいて、通常の半導体チップ上に実現される。インターポーザ基板３００の表面には、通信中継部３１０ａ〜ｄが配置される。

図４は、本実施例における通信中継部３１０ａの平面構成の一例を示した概略図である。通信中継部３１０ａは、第１コイル３１１と、第２コイル３１２と、配線３１３ａ、ｂから成る。配線３１３ａ、ｂによって、第１コイル３１１と第２コイル３１２は電気的に接続されている。これらは、配線３１２ａ、ｂの形状が異なる場合があることを除き、通信中継部３１０ｂ〜ｄについても同様の構成を取る。

図１を参照して、送信回路１１０ａと、受信回路２１０ａと、通信中継部３１０ａの配置について説明する。通信中継部３１０ａにおける第１コイル３１１は、送信回路１１０ａが具備する送信コイル１１２と中心軸が一致するように配置される。また、通信中継部３１０ａにおける第２コイル３１２は、受信回路２１０ａが具備する受信コイル２１２と中心軸が一致するように配置される。このため、前記第１コイル３１１と前記送信コイル１１２との間、および前記第２コイル３１２と前記受信コイル２１２との間で、それぞれ矢印Ｌ１、Ｌ２で示すような磁束により電磁的な結合を生じる。

これは、送信回路１１０ｂ〜ｄと受信回路２１０ｂ〜ｄと通信中継部３１０ｂ〜ｄについて、同一のアルファベット符号が付与された組に対して、同様の配置関係で構成される。
前記通信中継部３１０は、例えば通常の半導体プロセスにおける配線層プロセスを用いて構成することができる。これにより、インターポーザ基板として、シリコン基板を用いることが可能である。

電磁シールドフィルム４００ａ、ｂは、その表面上の一部に電磁シールド部４０１ａ、ｂをそれぞれ具備する。電磁シールド部４０１ａ、ｂは、半導体チップの積層方向と平行方向に対して電磁波の透過を遮断する。

（動作）
次に、図１の半導体集積回路において、送信側処理装置１２０が、送信回路１１０ａを用いて、受信側処理装置２２０ａに対してデータを送信する動作について説明する。図１において、送信側処理回路１２０は、送信回路１１０ａに対して送信するデータを入力する。

図２において、送信回路１１０ａにおける送信信号発生部１１１は入力されたデータを重畳した電流を送信コイル１１２に対して出力する。これにより、送信コイル１１２を貫通する磁束Ｌ１が変動する。これに伴い、前記送信コイル１１２と誘導性結合する通信中継装置３１０ａにおける第１コイル３１１において、誘導起電力が生成される。

図４において、第１コイル３１１と第２コイル３１２は、配線３１３ａ、ｂによって直列に接続されている。このため、前記第１コイル３１１生じた誘導起電力によって、前記第２コイル３１２を貫通する磁束Ｌ２に変化が生じる。これに伴い、前記第２コイル３１２と誘導性結合する受信回路２１０ａにおける受信コイル２１２において誘導起電力が生成される。

図３において、前記受信信号再生部２１１は、前記受信コイル２１２に発生した誘導起電力の変化に応じたデータを再生する。

従って、図１の半導体集積回路において、送信回路１１０ａに入力されたデータは、通信中継部３１０ａを介して、受信回路２１０ａに伝送される。最終的に、受信側処理装置２２０ａは、受信回路２１０ａにおける受信再生部２１１から、データを受信する。

ここでは送信回路１１０a、受信回路２１０ａ、通信中継部３１０ａについて動作を説明したが、同一のアルファベットが付与された組に対しても同様の動作である。

なお、電磁シールドフィルム４００ａにおける電磁シールド部４０１ｂは、送信回路１０１ａ〜ｄにおける送信コイル１１２から生じた磁束の変動が受信側半導体チップ２００に伝送されることを遮断する。すなわち、磁束Ｌ１の変動により受信側回路２２０ｃの内部回路および配線構造が影響を受けて誤動作することを防止する。また、同様に、通信中継部３０１ａ〜ｄにおける第２コイル３１２から生じる磁束Ｌ２の変動は、電磁シールドフィルム４００ｂにおける電磁シールド部４０１ｂによって送信側半導体チップ１００に伝送されることを遮断される。

（変形例）
（１）半導体チップの数
本実施例において、半導体チップを２個積層した例を説明したが、これに限定するものではない。３個以上の半導体チップを積層する場合でも、各半導体チップ間に、適当な通信中継部が配置されたインターポーザ基板を積層すればよい。

また、積層方向の拡張だけではなく、水平方向の拡張も可能である。例えば、受信側半導体チップを２つ水平方向に配置した例を図５に示す。なお、図５において、図１と対応する部分については同一符号を付し、その詳細説明は繰り返さない。

図５において、受信側半導体チップ２０１ａ、ｂは、インターポーザ基板３００の上方に水平に並べて配置される。これにより、送信側半導体チップ１００は、適切な送信回路１１０ａ〜ｄを選択することで、受信側半導体チップ２０１ａおよび２０１ｂに対して通信可能となる。

（２）通信中継部におけるコイルの配置
本実施例において、通信中継部３１０ａ〜ｄは、全てインターポーザ基板の片側の面に形成されている例を説明したが、これに限定されるものではない。例えば、図６に、一部の構造を底面に配置する例を示す。

図６（ａ）はインターポーザ基板３０１の上面を示した図であって、図６（ｂ）は、インターポーザ基板３０１の底面を示した図であって、図６（ｃ）は、図６（ａ）におけるＢ−Ｂ’線でインターポーザ基板を切断した断面図である。

図６のインターポーザ基板を参照して、図１に示されるインターポーザ基板と異なる点は、通信中継部が、インターポーザ基板３０１の底面に配置される通信中継入力部３３１ａ〜ｄと、インターポーザ基板３０１の上面に配置される通信中継出力部３３２ａ〜ｄに分割されている点である。

なお、図６（ｃ）を参照して、通信中継入力部３３１ａと通信中継３３２ａは、スルーホール３３３によって電気的に接続されている。また、通信中継入力部３３１ｂ〜ｄおよび通信中継出力部３３２ｂ〜ｄにおいて、同一のアルファベット符号を付した組については、同様の構成で接続されている。

通信中継入力部３３１を底面に配置した目的は、送信側半導体チップ上の送信回路との電磁的結合強度を高めることである。これにより、送信回路の消費電力を抑えることが可能である。
このように、通信中継部は、通信中継入力部３３１と通信中継出力部３３２が電気的に接続されていればよい。このため、通信中継部は、所望の性能を実現するためにインターポーザ基板上のいかなる位置に配置してもよい。

（３）送受信回路の配置
本実施例で説明した半導体集積回路において、送信回路１１０ａ〜ｄは全て送信側半導体チップ１００に形成され、受信回路２１０ａ〜ｄは全て受信側チップ２００に形成されているが、これに限定するものではない。通信中継部３１０ａ〜ｄにおいて、どちらか一方のコイルが送信回路と電磁的結合し、もう一方のコイルが受信回路と電磁的に結合されていれば、送信回路もしくは受信回路を配置する半導体チップは限定されない。

また、送受信回路は半導体チップにおいて、一つの面にのみ配置する必要はなく、インターポーザ基板上の通信中継部と電磁的に結合されていれば、いかなる面に配置しても良いことは言うまでもない。

（４）通信中継部の使用箇所
本実施例で説明した半導体集積回路において、送信回路１１０ａ〜ｄから伝送される信号は全て中継装置３１０ａ〜ｄを介して、受信回路２１０ａ〜ｄに中継されるが、これに限定するものではない。例えば、一部の送信回路の信号伝送だけが、通信中継部を介して受信送信へ伝送される半導体集積回路の概略構成を図７に示す。なお、図７において、図１と対応する部分については同一符号を付し、その詳細説明は繰り返さない。図７において、送信回路１１０ａおよび１１０ｄから送信される信号は、インターポーザ基板３００を通過して、受信回路２１０ａおよび２１０ｄに直接伝送される例である。

（５）インターポーザ基板の材料
本実施例において、インターポーザ基板３００はシリコン基板によって実現されると説明したが、これに限定されるものではなく、基板上に所望の動作を実現する通信中継部を形成することが可能であれば、いかなる材料を用いても良い。
たとえば、インターポーザ基板３００は、ポリイミドフィルムなどの合成樹脂フィルム上に導電性材料もしくは絶縁性材料を、所定のパターン状に蒸着させることでも構成可能である。

また、蒸着以外の方法として、例えば前記合成樹脂フィルム上に、合成樹脂を用いた銀ペーストを所定の導体パターンで印刷することで構成可能である。
以上のような方法を用いる利点は、シリコン基板を用いる方法に比べ、安価で実現できる点である。

（６）コイルの形状
図２、図３、図４において、平面上に四角形で巻線を構成したコイルを用いた例を示したが、これに限定するものではない。送信回路１１０ａ〜ｄと通信中継部３１０ａ〜ｄの間で、所定の結合強度が得られるものであれば、他の形状の平面インダクタを用いても良い。受信回路２１０ａ〜ｄと通信中継部３１０ａ〜ｄの間においても同様であることは、言うまでもない。

図８は、本発明による第２の実施形態に係る半導体集積回路の概略の構成を示した模式図であって、図１と対比される図である。

図８の半導体集積回路を参照して、図１で示される半導体集積回路と異なる点は、通信中継部３２０が、受信回路２２０b、ｃと通信を行う点である。これにより、送信回路１１０ｂから送信された信号を、受信回路２１０ｂ、２１０ｃへと伝送することができる。なお、図８において、図１と対応する部分については同一符号を付し、その詳細説明は繰り返さない。

図９は、本実施例における通信中継部３２０の平面構成の一例を示した概略図である。通信中継部３２０は、第１コイル３２１と、第２コイル３２２ｂ、ｃと、３つのコイルを接続する配線からなる。第１コイル３２１は、図８における送信回路１１０ｂが具備する送信コイル１１２と電磁的結合を生じる。第２コイル３２２ｂは、図５における受信回路２１０ｂが具備する受信コイル２１２と電磁的結合を生じる。同様に、第２コイル３２２ｃは、図８における受信回路２１０ｃが具備する受信コイル２１２と電磁的結合を生じる。

図１０は、本実施例における通信中継部３２０の別の平面構成の例を示した概略図である。通信中継部３２０は、第１コイルと第２コイルが電気的に直列に接続された構造を、第１コイルの中心軸が同一となるように配置した例である。

なお、本実施例では第２コイルが２つの例を説明したが、これに限定されるものではなく、第２コイルが３つ以上ある場合に対しても有効である。
なお、本実施例では受信回路２１０ｂ、２１０ｃが同一の半導体チップにある場合を説明したが、これに限定されるものではない。例えば、受信回路２１０ｂ、２１０ｃが、それぞれ別の半導体チップにある場合に対しても有効である。

図１１は、本発明の第３の実施の形態における通信中継部３４０の平面構成を示した図であって、図４と対比される図である。図１１の通信中継部３４０を参照して、図４で示される通信中継部３１０と異なる点は、配線３１３ａ、ｂの代わりに、信号増幅部３４１に置換されている点である。

信号増幅部３４１は、通信中継部３４０において、第１コイル３１１に生じた誘導起電力に重畳された信号を、第２コイル３１２に伝送する際に、その信号を増幅する動作を行う。信号増幅部３４１の実現方法の１つの構成例を、図１２に示す。

図１２において、抵抗性素子、容量性素子、誘導性素子などの受動素子３４２ａ〜ｆを梯子状に接続し、所定の周波数に対して共振特性を持つ伝送経路が形成されている。前記周波数と、送信回路１１０からデータを伝送する周波数を一致させることにより、第１コイルおよび第２コイルに発生する起電力の振幅を増幅することができる。これにより、少ない電力で受信回路２１０までデータ伝送を実現することができる。なお、前記受動素子３４２ａ〜ｆは、例えば、所定の形状を持つ導体パターンをインターポーザ基板３００上に形成することで構成される。

前記導体パターンは、予め十分な面積を持った矩形の導体パターンをインターポーザ基板３００の表面上に設けておき、インターポーザ基板３００の製造後に所定の特性を持つ導体構造に加工する方法で形成する。例えば、ポリイミドフィルムなどの合成樹脂フィルム上に導電性材料を大まかに蒸着させる工程と、それをレーザートリミングによって所定の形状に加工する工程とを備える、インターポーザ基板製造方法によって実現できる。

（変形例）
本実施例において、受動素子３４２を用いて信号増幅部３４１を構成する例を説明したが、信号増幅部３４１の構成はこれに限定するものではない。例えば、受動素子３４２ａ〜ｆの一部もしくは全てを、トランジスタや演算増幅器などの能動素子もしくは電子回路に置き換えて、より信号増幅利得を向上させた構造でもよい。

第１の実施の形態に係る半導体集積回路の概略構成を示した図である。 第１の実施形態における送信回路の平面構成図である。 第１の実施形態における受信回路の平面構成図である。 第１の実施形態における通信中継部の平面構成図である。 第１の実施形態の変形例を半導体集積回路の概略構成を示した図である。 実施の形態におけるインターポーザ基板を示した図である。 第１の実施形態の他の変形例を半導体集積回路の概略構成を示した図である。 第２の実施の形態に係る半導体集積回路の斜視図である。 第２の実施形態における通信中継部の平面構成である。 第２の実施形態における通信中継部の平面構成の変形例である。 第３の実施形態における通信中継部の平面構成の概略を示した構成図である。 第３の実施形態における通信中継部の平面構成の一例を示した構成図である。 従来の半導体集積回路の概略構成をしめした図である。

符号の説明

１００…送信側半導体チップ、１１０ａ〜ｄ…送信回路、１１１…送信信号発生部、１１２…送信コイル、１２０…送信側処理回路、２００、２０１ａ、２０１ｂ…受信側半導体チップ、２１０ａ〜ｄ…受信回路、２１１…受信信号再生部、２１２…受信コイル、２２０ａ〜ｃ…受信側処理回路、３００…インターポーザ基板、３１０ａ〜ｄ、３２０…通信中継部、３１１、３２１…第１コイル、３１２、３２２ａ、３２２ｂ、３２４、３２５…第２コイル、３１３ａ、ｂ…配線部、３３１ａ〜ｄ…通信中継入力部、３３２ａ〜ｄ…通信中継出力部、３３３…スルーホール、３４１…信号増幅部、３４２ａ〜ｆ…受動素子、４００ａ、ｂ…電磁シールドフィルム、４１０ａ、ｂ…電磁シールド部

Claims (9)

1. 複数の半導体チップが積層されて構成される半導体集積回路において、
   電磁信号の送信回路を有する第１の半導体チップと、
   電磁信号の受信回路を有する第２の半導体チップと、
   前記第１の半導体チップの送信回路に電磁結合する第1のインダクタと前記第２の半導体チップの受信回路に電磁結合する第２のインダクタを有し、前記第1のインダクタと第２のインダクタが電気的に接続されているインターポーザ基板と、を備え、
   前記第１の半導体チップから前記第２の半導体チップにチップ間通信されることを特徴とする半導体集積回路。
2. 請求項１に記載の半導体集積回路において、
   前記インターポーザ基板は前記第１の半導体チップと前記第２の半導体チップの間に積層され、
   前記第1のインダクタは前記第１の半導体チップの送信回路に対向して配置され、
   前記第２のインダクタは前記第２の半導体チップの受信回路に対向して配置され、
   前記第1のインダクタと前記第２のインダクタは積層方向からみて異なる位置に配置されることを特徴とする半導体集積回路。
3. 請求項２に記載の半導体集積回路において、
   前記インターポーザ基板と前記第２の半導体チップと間に前記前記第１の半導体チップの送信回路と前記第1のインダクタの電磁結合を遮断する第２の電磁シールド部を有し、
   前記インターポーザ基板と前記第１の半導体チップと間に前記第1のインダクタと前記前記第２の半導体チップの受信回路との電磁結合を遮断する第１の電磁シールド部を有することを特徴とする半導体集積回路。
4. 請求項１から請求項３のいずれかに記載の半導体集積回路において、
   前記第1のインダクタと前記第２のインダクタは前記インターポーザ基板に配設され、
   前記第1のインダクタと前記第２のインダクタはスルーホールを介して接続されることを特徴とする半導体集積回路。
5. 請求項１から請求項３のいずれかに記載の半導体集積回路において、
   前記インターポーザ基板は、さらに、第３のインダクタを有し、
   前記第３のインダクタは前記第1のインダクタと前記第２のインダクタに直列接続されていることを特徴とする半導体集積回路。
6. 請求項１から請求項３のいずれかに記載の半導体集積回路において、
   前記インターポーザ基板は、さらに、第３のインダクタを有し、
   前記第３のインダクタは前記第1のインダクタと前記第２のインダクタに独立に接続する２重のコイル部を有することを特徴とする半導体集積回路。
7. 請求項１から請求項３のいずれかに記載の半導体集積回路において、
   前記インターポーザ基板は受動素子を有し、
   前記第２のインダクタは、前記受動素子を介して前記第１のインダクタに接続されることを特徴とする半導体集積回路。
8. 請求項１から請求項３のいずれかに記載の半導体集積回路において、
   前記インターポーザ基板は能動素子を有し、
   前記第２のインダクタは、前記能動素子を介して前記第１のインダクタに接続されることを特徴とする半導体集積回路。
9. 請求項８に記載の半導体集積回路において、
   前記インターポーザ基板の能動素子は、前記前記第１のインダクタを介して電力供給されることを特徴とする半導体集積回路。

Images