JPWO2017010011A1 - 半導体スイッチ装置 - Google Patents

半導体スイッチ装置 Download PDF

Info

Publication number
JPWO2017010011A1
JPWO2017010011A1 JP2017528266A JP2017528266A JPWO2017010011A1 JP WO2017010011 A1 JPWO2017010011 A1 JP WO2017010011A1 JP 2017528266 A JP2017528266 A JP 2017528266A JP 2017528266 A JP2017528266 A JP 2017528266A JP WO2017010011 A1 JPWO2017010011 A1 JP WO2017010011A1
Authority
JP
Japan
Prior art keywords
semiconductor switch
contact communication
chip
stacking direction
communication coil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017528266A
Other languages
English (en)
Other versions
JP6449461B2 (ja
Inventor
齊藤　元章
元章 齊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pezy Computing
Pezy Computing KK
Original Assignee
Pezy Computing
Pezy Computing KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pezy Computing, Pezy Computing KK filed Critical Pezy Computing
Publication of JPWO2017010011A1 publication Critical patent/JPWO2017010011A1/ja
Application granted granted Critical
Publication of JP6449461B2 publication Critical patent/JP6449461B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H01L2225/06531—Non-galvanic coupling, e.g. capacitive coupling

Abstract

積層された複数の半導体スイッチチップ１１及び制御部１２を有する半導体スイッチ本体部１０と、複数の第１端子２０と、複数の第２端子３０と、を備え、各々の第１端子２０と各々の第２端子３０の接続状態は、半導体スイッチ本体部１０によって変更される半導体スイッチ装置であって、各々の半導体スイッチチップ１１は、複数のチップ内信号線１４，１５と、接続状態変更部１３と、複数の非接触通信部１６と、を有し、各々の非接触通信部１６は、他の非接触通信部１６との間で、積層方向に非接触に通信が可能であり、各々の第１端子２０及び各々の第２端子３０は、半導体スイッチチップ１１のチップ内信号線１４，１５に接続されており、各々の半導体スイッチチップ１１の接続状態変更部１３が、複数のチップ内信号線１４，１５間の接続状態を変更することによって、複数の第１端子２０と複数の第２端子３０との接続状態が変更される半導体スイッチ装置。

Description

本発明は、半導体スイッチ装置に関する。
従来、複数の入力端子と、複数の出力端子との接続状態が変更可能であるスイッチチップが知られている（特許文献１の図１、［００２１］参照。）。この特許文献１のスイッチチップは、複数のデータスイッチチップがスタックされることによって構成されている。
特開２００６−１１４０２８号公報
ところで、複数のデータスイッチチップがスタックされることによって構成されるスイッチチップは、各データスイッチチップ間での信号の通信のための信号通信部が必要となる。そして、当該信号通信部は、ＴＳＶ（Through-Silicon Via）で構成されることがある。しかし、ＴＳＶは、スイッチチップの大型化を招き得る。また、ＴＳＶは、スイッチチップの集積化の妨げとなり得る。
本発明は、小型化や集積化を容易にする構成の半導体スイッチ装置を提供することを目的とする。
（１）本発明は、積層された複数の半導体スイッチチップ及び制御部を有する半導体スイッチ本体部と、前記半導体スイッチ本体部に接続された複数の第１端子と、前記半導体スイッチ本体部に接続された複数の第２端子と、を備え、各々の前記第１端子と各々の前記第２端子とは、前記半導体スイッチ本体部を介して接続可能であり、各々の前記第１端子と各々の前記第２端子との接続状態は、前記半導体スイッチ本体部によって変更される半導体スイッチ装置であって、各々の前記半導体スイッチチップは、相互に接続可能な複数のチップ内信号線と、前記制御部からの指示に応じて、前記複数のチップ内信号線間の接続状態を変更可能な接続状態変更部と、前記複数のチップ内信号線に各々に接続された複数の非接触通信部と、を有し、各々の前記半導体スイッチチップの各々の前記非接触通信部は、他のいずれか１つ以上の前記半導体スイッチチップの前記非接触通信部との間で、積層方向に非接触に通信が可能であり、各々の前記第１端子及び各々の前記第２端子は、いずれかの前記半導体スイッチチップのいずれかの前記チップ内信号線に接続されており、各々の前記半導体スイッチチップの前記接続状態変更部が、前記制御部からの指示に応じて、前記複数のチップ内信号線間の接続状態を変更することによって、前記複数の第１端子と前記複数の第２端子との接続状態が変更される半導体スイッチ装置。に関する。
（２）前記半導体スイッチチップの１つの前記非接触通信部は、積層方向に隣接する前記半導体スイッチチップの前記非接触通信部であって積層方向に重なる前記非接触通信部と、積層方向に非接触に通信してもよい。
（３）前記半導体スイッチチップの１つの前記非接触通信部は、積層方向に隣接しない前記半導体スイッチチップの前記非接触通信部であって積層方向に重なる前記非接触通信部と、積層方向に非接触に通信してもよい。
（４）前記半導体スイッチチップの１つの前記非接触通信部は、積層方向に隣接する少なくとも一方の前記半導体スイッチチップの前記非接触通信部とは、積層方向に重ならないようにしてもよい。
（５）前記半導体スイッチチップにおいて、一部の前記非接触通信部は、積層方向に、前記接続状態変更部と重なるように配置されていてもよい。
（６）前記非接触通信部は、コイルであってもよい。
（７）前記半導体スイッチチップの１つの前記非接触通信部は、積層方向に隣接する前記半導体スイッチチップの前記非接触通信部であって積層方向に重なる前記非接触通信部と、積層方向に非接触に通信する隣接用非接触通信コイルであり、前記半導体スイッチチップの１つの前記非接触通信部は、積層方向に隣接しない前記半導体スイッチチップの前記非接触通信部であって積層方向に重なる前記非接触通信部と、積層方向に非接触に通信する非隣接用非接触通信コイルであり、隣接通信用非接触通信コイルによって形成される磁束密度は、非隣接通信用非接触通信コイルによって形成される磁束密度よりも小さくてもよい。
本発明によれば、小型化や集積化を容易にする構成の半導体スイッチ装置を提供することができる。
は、本発明の実施形態の半導体スイッチ装置の概略図である。 は、本発明の実施形態の半導体スイッチ装置の構成を説明するための概略断面図である。 は、本発明の実施形態の半導体スイッチ装置の構成を説明するための分解斜視図である。 は、本発明の実施形態の半導体スイッチチップの内部透過斜視図である。 は、本発明の実施形態の半導体スイッチ装置における非接触通信を説明するための概略断面図である。 は、本発明の実施形態の半導体スイッチ装置における非接触通信を説明するための分解斜視図であり、（Ａ）はすべての半導体スイッチチップ間で非接触通信を行われている様子を示す図、（Ｂ）は積層方向に隣接する半導体スイッチチップ間で非接触通信を行われている様子を示す図、（Ｃ）は積層方向に隣接しない半導体スイッチチップ間で非接触通信が行われている様子を示す図である。 は、半導体スイッチ装置によって構成されたファットツリー構造である。
以下、本発明の実施形態について、図面を参照しながら説明する。図１は、本発明の実施形態の半導体スイッチ装置の概略図である。図２は、本発明の実施形態の半導体スイッチ装置の構成を説明するための概略断面図である。図３は、本発明の実施形態の半導体スイッチ装置の構成を説明するための分解斜視図である。
以下の説明において、「非接触に通信を行う」とは、通信を行う一方の通信部と、通信を行う他方の通信部とが、互いに接触せず、且つ導電性部材（半田、導電性接着剤、ワイヤ等のいずれか１つ以上）を介さずに通信を行うことを意味する。また、「接触して通信を行う」とは、通信を行う一方の通信部と、通信を行う通信部とが、互いに接触して通信を行うか、又は導電性部材（半田、導電性接着剤、ワイヤ等のいずれか１つ以上）を介して通信を行うことを意味する。また、通信部とは、送信及び受信を行う部分、送信のみを部分、及び、受信のみを部分を含む概念である。
図１及び図２に示されるように、半導体スイッチ装置１は、半導体スイッチ本体部１０と、第１端子としての５つ（複数）の信号入力端子２０と、第２端子としての５つ（複数）の信号出力端子３０と、を備える。信号入力端子２０は、第１信号入力端子２０−１〜第５信号入力端子２０−５で構成される。信号出力端子３０は、第１信号出力端子３０−１〜第５信号出力端子３０−５で構成される。半導体スイッチ装置１は、独立した１つの装置（デバイス）である。信号入力端子２０及び信号出力端子３０は、半導体スイッチ装置１の外部に存在する回路基板の導電部（導電パッド、電極等）と、電気的に接続される端子である。信号入力端子２０及び信号出力端子３０は、ハンダ等の導電部材を介して、又は直接、外部の回路基板等の導電部（導電パッド、電極等）に電気的に接続される。
５つの信号入力端子２０は、半導体スイッチ本体部１０に接続されている。５つの信号出力端子３０は、半導体スイッチ本体部１０に接続されている。５つの信号入力端子２０と、５つの信号出力端子３０とは、半導体スイッチ本体部１０を介して接続可能である。また、半導体スイッチ本体部１０は、後述するようにスイッチング機能を有している。よって、半導体スイッチ本体部１０は、５つの信号入力端子２０と５つの信号出力端子３０との接続状態を変更可能である。
半導体スイッチ装置１は、電子機器（コンピュータ、通信装置等）の内部に設けられる回路基板（不図示）に実装される。半導体スイッチ装置１において、信号入力端子２０から半導体スイッチ本体部１０に入力された信号は、特定の信号出力端子３０に常に出力されるのではなく、いずれかの信号出力端子３０から切換え可能に出力される。
図２に示されるように、半導体スイッチ本体部１０は、５つ（複数）の半導体スイッチチップ１１と、制御部としての制御チップ１２と、を備える。５つ（複数）の半導体スイッチチップ１１は、第１半導体スイッチチップ１１−１、第２半導体スイッチチップ１１−２、第３半導体スイッチチップ１１−３、第４半導体スイッチチップ１１−４及び第５半導体スイッチチップ１１−５で構成されている。第１半導体スイッチチップ１１−１〜第５半導体スイッチチップ１１−５は、フュージョンボンディングで互いに接合されることによって、積層されている。また、第５半導体スイッチチップ１１−５の上には、制御チップ１２がフュージョンボンディングで接合されることによって、積層されている。
図２及び図３に示されるように、第１半導体スイッチチップ１１−１は、接続状態変更部としての第１スイッチ回路１３−１と、チップ内信号線としての第１入力側信号線１４−１と、チップ内信号線としての第１出力側信号線１５−１と、非接触通信部としての第１非接触通信コイル１６−１と、を有する。同様に、第２半導体スイッチチップ１１−２〜第５半導体スイッチチップ１１−５は、第２スイッチ回路１３−２〜第５スイッチ回路１３−５（接続状態変更部）と、第２入力側信号線１４−２〜第５入力側信号線１４−５（チップ内信号線）と、第２出力側信号線１５−２〜第５出力側信号線１５−５（チップ内信号線）と、第２非接触通信コイル１６−２〜第５非接触通信コイル１６−５（非接触通信部）と、を各々有する。このように、半導体スイッチチップ１１は、スイッチ回路１３と、入力側信号線１４と、出力側信号線１５と、非接触通信コイル１６と、を有している。
図３に示されるように、第１半導体スイッチチップ１１−１において、第１入力側信号線１４−１は、５つ（複数）設けられている。５つの第１入力側信号線１４−１は、それぞれ第１スイッチ回路１３−１に接続されている。５つ（複数）のうちの１つの第１入力側信号線１４−１は、第１信号入力端子２０−１に接続されている。
同様に、第２半導体スイッチチップ１１−２〜第５半導体スイッチチップ１１−５において、第２入力側信号線１４−２〜第５入力側信号線１４−５は、各々第２スイッチ回路１３−２〜第５スイッチ回路１３−５に接続されている。５つの第２入力側信号線１４−２のうちの１つは、第２信号入力端子２０−２に接続されている。５つの第３入力側信号線１４−３のうちの１つは、第３信号入力端子２０−３に接続されている。５つの第４入力側信号線１４−４のうちの１つは、第４信号入力端子２０−４に接続されている。５つの第５入力側信号線１４−５のうちの１つは、第５信号入力端子２０−５に接続されている。
第１半導体スイッチチップ１１−１において、第１出力側信号線１５−１は、５つ（複数）設けられている。５つの第１出力側信号線１５−１は、それぞれ第１スイッチ回路１３−１に接続されている。５つのうちの１つの第１出力側信号線１５−１は、第１信号出力端子３０−１に接続されている。
同様に、第２半導体スイッチチップ１１−２〜第５半導体スイッチチップ１１−５において、第２出力側信号線１５−２〜第５出力側信号線１５−５は、各々第２スイッチ回路１３−２〜第５スイッチ回路１３−５に接続されている。５つの第１出力側信号線１５−１のうちの１つは、第１信号出力端子３０−１に接続されている。５つの第２出力側信号線１５−２のうちの１つは、第２信号出力端子３０−２に接続されている。５つの出力側信号線１５−３のうちの１つは、第３信号出力端子３０−３に接続されている。５つの出力側信号線１５−４のうちの１つは、第４信号出力端子３０−４に接続されている。５つの出力側信号線１５−５のうちの１つは、第５信号出力端子３０−５に接続されている。
図３に示されるように、第１半導体スイッチチップ１１−１〜第５半導体スイッチチップ１１−５において、第１非接触通信コイル１６−１〜第５非接触通信コイル１６−５は、各々１０個（複数個）ずつ設けられている。なお、図３において、制御チップ１２の図示は省略されている。各々の第１非接触通信コイル１６−１は、第１入力側信号線１４−１又は第１出力側信号線１５−１のいずれかに接続される。各々の第２非接触通信コイル１６−２は、第２入力側信号線１４−２又は第２出力側信号線１５−２のいずれかに接続される。各々の第３非接触通信コイル１６−３は、第３入力側信号線１４−３又は第１出力側信号線１５−３のいずれかに接続される。各々の第４非接触通信コイル１６−４は、第４入力側信号線１４−４又は第４出力側信号線１５−４のいずれかに接続される。各々の第５非接触通信コイル１６−５は、第５入力側信号線１４−５又は第５出力側信号線１５−５のいずれかに接続される。
図３に示されるように、第１非接触通信コイル１６−１〜第５非接触通信コイル１６−５は、積層方向Ｘで重なるように配置されている。第１非接触通信コイル１６−１〜第５非接触通信コイル１６−５は、積層方向Ｘで重なるコイル同士で非接触に通信可能である。例えば、第１非接触通信コイル１６−１は、図２及び図３の点線矢印Ｙで示されるように、積層方向Ｘで重なる第２非接触通信コイル１６−２と非接触に通信可能である。同様に、第１非接触通信コイル１６−１〜第５非接触通信コイル１６−５は、点線矢印Ｙで示されるように、互いにと非接触に通信可能である。別の観点では、第１非接触通信コイル１６−１〜第５非接触通信コイル１６−５は、各々のコイル間に生じる誘導結合によって、積層方向Ｘに重なる方向に、相互に非接触に通信可能である。
図２に示されるように、制御チップ１２は、第１スイッチ回路１３−１〜第５スイッチ回路１３−５に指示としての指示信号Ｒ（図２における一点鎖線）を出力する。第１スイッチ回路１３−１は、制御チップ１２からの指示信号Ｒに基づいて、第１入力側信号線１４−１と第１出力側信号線１５−１との接続状態を変更する。よって、各々の第１入力側信号線１４−１から入力される信号は、第１スイッチ回路１３−１を介して、いずれの第１出力側信号線１５−１からも出力可能である。第２スイッチ回路１３−２〜第５スイッチ回路１３−５も、制御チップ１２からの指示信号Ｒに基づいて、同様の動作を行う。よって、各々の第２入力側信号線１４−２から入力される信号は、第２スイッチ回路１３−２を介して、いずれの第２出力側信号線１５−２からも出力可能である。各々の第３入力側信号線１４−３から入力される信号は、第３スイッチ回路１３−３を介して、いずれの第３出力側信号線１５−３からも出力可能である。各々の第４入力側信号線１４−４から入力される信号は、第４スイッチ回路１３−４を介して、いずれの第４出力側信号線１５−４からも出力可能である。各々の第１入力側信号線１４−５から入力される信号は、第５スイッチ回路１３−５を介して、いずれの第５出力側信号線１５−５からも出力可能である。
次に、半導体スイッチ装置１の動作について、図２及び図３を参照しながら説明する。ここでは、第１信号入力端子２０−１に入力された信号Ｓ１が、第５信号出力端子３０−５に出力される場合についての動作の一例を説明する。
第１信号入力端子２０−１に入力された信号Ｓ１は、第１入力側信号線１４−１、第１非接触通信コイル１６−１、第２非接触通信コイル１６−２、第３非接触通信コイル１６−３、第４非接触通信コイル１６−４、第５非接触通信コイル１６−５及び第５入力側信号線１４−５を介して、第５スイッチ回路１３−５に入力される。
第５スイッチ回路１３−５は、制御チップ１２からの指示信号Ｒに応じて、信号Ｓ１が入力された第５入力側信号線１４−５と第５信号出力端子３０−５に接続された第５出力側信号線１５−５とが接続されるように接続状態を変更する。その結果、信号Ｓ１は、第５出力側信号線１５−５を介して第５信号出力端子３０−５から出力される。
他にも、第１信号入力端子２０−１に入力された信号Ｓ１は、次のような経路を介して、第５信号出力端子３０−５から出力され得る。例えば、第１信号入力端子２０−１に入力された信号Ｓ１は、第１半導体スイッチチップ１１−１において、第１スイッチ回路１３−１を介して、第１出力側信号線１５−１に出力された後、第１非接触通信コイル１６−１〜第５非接触通信コイル１６−５を介して、第５信号出力端子３０−５から出力され得る。他にも、第１信号入力端子２０−１に入力された信号Ｓ１は、第１非接触通信コイル１６−１、第２非接触通信コイル１６−２及び第２スイッチ回路１３−２を介して、第２出力側信号線１５−２に出力された後、第３非接触通信コイル１６−３〜第５非接触通信コイル１６−５を介して、第５信号出力端子３０−５から出力され得る。
ここで説明した以外にも、第１信号入力端子２０−１に入力された信号Ｓ１は、様々な経路（スイッチ回路１３、入力側信号線１４、出力側信号線１５、非接触通信コイル１６等で構成される経路）を介して、第５信号出力端子３０−５から出力され得る。また、第１信号入力端子２０−１に入力された信号Ｓ１は、様々な経路を介して、第１信号出力端子３０−１〜第４信号出力端子３０−４のいずれからも出力され得る。同様に、第２信号入力端子２０−２〜第５信号入力端子２０−５から入力された信号は、様々な経路を介して、第１信号出力端子３０−１〜第５信号出力端子３０−５のいずれからも出力され得る。
このように、第１信号入力端子２０−１〜第５信号入力端子２０−５と第１信号出力端子３０−１〜第５信号出力端子３０−５との接続状態は、半導体スイッチ本体部１０によって変更される。そのため、半導体スイッチ装置１は、第１信号入力端子２０−１〜第５信号入力端子２０−５から入力された信号が第１信号出力端子３０−１〜第５信号出力端子３０−５のいずれからも出力され得るスイッチ装置として機能する。
図３におけるスイッチ回路１３、入力側信号線１４、出力側信号線１５及び非接触通信コイル１６の位置、数、形状等は、後述する図４や図５におけるものと異なる。図３は、半導体スイッチチップ１１間での通信の説明を容易にするために、簡略化された図であり、実際のスイッチ回路１３、入力側信号線１４、出力側信号線１５及び非接触通信コイル１６の位置や数等を表わすための図ではないからである。
次に、半導体スイッチチップ１１（第１半導体スイッチチップ１１−１〜第５半導体スイッチチップ１１−５）の構造について、図４及び図５を参照しながら説明する。
図４に示されるように、半導体スイッチチップ１１は、半導体基板部１１Ａと、絶縁層部１１Ｂと、で構成される。半導体基板部１１Ａの上には、スイッチ回路１３が形成されている。絶縁層部１１Ｂは、半導体基板部１１Ａ及びスイッチ回路１３を覆うように、半導体基板部１１Ａ上に積層（配置）されている。絶縁層部１１Ｂの内部には、非接触通信部としての非接触通信コイル１６が複数形成されている。各々の非接触通信コイル１６は、絶縁層部１１Ｂの内部において、入力側信号線１４（不図示。）又は出力側信号線１５（不図示。）に接続されている。複数の非接触通信コイル１６の一部は、積層方向Ｘで、スイッチ回路１３と重なるように配置されている。そのため、非接触通信コイル１６を配置するために必要な領域の面積が削減され得る。
半導体基板部１１Ａは、シリコンを材料とする基板である。絶縁層部１１Ｂは、酸化シリコンである。半導体スイッチチップ１１は、半導体基板部１１Ａにおける絶縁層部１１Ｂが積層（配置）されていない半導体基板部主面１１Ａ１と、絶縁層部１１Ｂの表面である絶縁層部主面１１Ｂ１と、を有する。図５に示されるように、５つの半導体スイッチチップ１１は、１つの半導体スイッチチップ１１の半導体基板部主面１１Ａ１と、積層方向に隣接する他の半導体スイッチチップ１１の絶縁層部主面１１Ｂ１とが、フュージョンボンディングで接合されることによって、積層される。このように、５つの半導体スイッチチップ１１は、直接接合され、互いに隙間無く積層される。
なお、図５において、第１信号入力端子２０−１〜第５信号入力端子２０−５及び第１信号出力端子３０−１〜第５信号出力端子３０−５の図示は省略されている。第１信号入力端子２０−１〜第５信号入力端子２０−５及び第１信号出力端子３０−１〜第５信号出力端子３０−５は、例えば、第１半導体スイッチチップ１１−１の半導体基板部主面１１Ａ１や制御チップ１２の表面に設けられていてもよい。この場合、例えば、第１信号入力端子２０−１〜第５信号入力端子２０−５及び第１信号出力端子３０−１〜第５信号出力端子３０−５は、第１スイッチ回路１３−１〜第５スイッチ回路１３−５と、それぞれ貫通電極又は非接触通信コイルを介して接続される。また、第１信号入力端子２０−１〜第５信号入力端子２０−５及び第１信号出力端子３０−１〜第５信号出力端子３０−５は、例えば、第５半導体スイッチチップ１１−５の絶縁層部主面１１Ｂ１に設けられていてもよい。この場合、例えば、第１信号入力端子２０−１〜第５信号入力端子２０−５及び第１信号出力端子３０−１〜第５信号出力端子３０−５は、第１スイッチ回路１３−１〜第５スイッチ回路１３−５と、それぞれ貫通電極又は非接触通信コイルを介して接続される。また、制御チップ１２は、第５半導体スイッチチップ１１−５の絶縁層部主面１１Ｂ１以外の部分（例えば、第１半導体スイッチチップ１１−１の半導体基板部主面１１Ａ１）に配置される。また、第１信号入力端子２０−１〜第５信号入力端子２０−５及び第１信号出力端子３０−１〜第５信号出力端子３０−５は、例えば、半導体スイッチ本体部の側面に設けられていてもよい。
半導体基板部１１Ａ及び絶縁層部１１Ｂを合わせた厚さは、例えば、２μｍ〜２５μｍである。このように、各々の半導体スイッチチップ１１は、極薄化されているため、例えば１２８層積層されたとしても、２５６μｍ〜３２００μｍ程度の厚さに過ぎない。よって、半導体スイッチチップ１１は、半導体スイッチ装置１の小型化や集積化を容易にする。
入力側信号線１４（不図示。）、出力側信号線１５（不図示。）及び非接触通信コイル１６は、銅やアルミニウム等で形成されている。各々の非接触通信コイル１６の大きさは同じであり、例えば、５μｍ〜１００μｍである。そのため、１つの半導体スイッチチップ１１において、多数の非接触通信コイル１６が配置され得る。よって、半導体スイッチチップ１１は、半導体スイッチ装置１の小型化や集積化を容易にする。
入力側信号線１４、出力側信号線１５及び非接触通信コイル１６は、公知の配線形成技術（ダマシン法を用いた配線形成技術、スパッタ及びエッチングを用いた配線形成技術等）によって、形成され得る。そのため、後工程におけるチップ間の接続のための配線形成行程は、簡略化され得る。
上述したように、非接触通信コイル１６は、積層方向Ｘで、スイッチ回路１３と重なるように配置されている。そのため、第１半導体スイッチチップ１１−１〜第５半導体スイッチチップ１１−５は、対向する非接触通信コイル１６を介して、互いに通信を行う。
図５の点線矢印Ｙで示されるように、対向する非接触通信コイル１６を介する通信の少なくとも一部は、半導体基板部１１Ａ、スイッチ回路１３及び絶縁層部１１Ｂを介して行われることになる。このような通信は、非接触通信コイル１６による通信特有のものであり、ＴＳＶでは実現不可能なものである。
ここまでの説明は、第１非接触通信コイル１６−１〜第５非接触通信コイル１６−５は、積層方向Ｘで重なるように配置されている態様に関する説明であった。この態様においては、各々の半導体スイッチチップ１１の非接触通信コイル１６は、他のすべての半導体スイッチチップ１１の非接触通信コイル１６と、積層方向Ｘで非接触に通信可能である。
しかし、非接触通信コイル１６の通信には、様々な態様が存在する。様々な態様について、図６を参照しながら説明する。図６は、本発明の実施形態の半導体スイッチ装置における非接触通信を説明するための分解斜視図であり、（Ａ）はすべての半導体スイッチチップ間で非接触通信を行われている様子を示す図、（Ｂ）は積層方向に隣接する半導体スイッチチップ間で非接触通信を行われている様子を示す図、（Ｃ）は積層方向に隣接しない半導体スイッチチップ間で非接触通信が行われている様子を示す図である。
図６（Ａ）に示されるように、半導体スイッチチップ１１の非接触通信コイル１６は、他のすべての半導体スイッチチップ１１の非接触通信コイル１６と非接触に通信可能に配置され得る。この配置は、これまでの説明における配置と同じ配置である。この配置においては、すべての半導体スイッチチップ１１における非接触通信コイル１６の１つは、積層方向Ｘにおいて、互いに重なるように配置される。図６（Ａ）における非接触通信コイル１６は、積層方向に隣接する半導体スイッチチップ１１の非接触通信コイル１６であって、積層方向に重なる非接触通信コイルと積層方向に非接触に通信するものである。この様な非接触通信コイル１６は、隣接用非接触通信コイルと称されることがある。
図６（Ｂ）及び図６（Ｃ）に示されるように、半導体スイッチチップ１１の非接触通信コイル１６は、他の一部の半導体スイッチチップ１１の非接触通信コイル１６と非接触に通信可能に配置され得る。この配置においては、一部の半導体スイッチチップ１１における非接触通信コイル１６の少なくとも１つの非接触通信コイル１６は、積層方向Ｘにおいて、互いに重なるように配置されており、一部の半導体スイッチチップ１１とは異なる他の半導体スイッチチップ１１における非接触通信コイル１６とは重ならないように配置される。
図６（Ｂ）に示される態様では、半導体スイッチチップ１１の非接触通信コイル１６は、積層方向Ｘに隣接する他の半導体スイッチチップ１１の非接触通信コイル１６と、非接触に通信可能である。隣接しない半導体スイッチチップ１１の非接触通信コイル１６同士は、非接触に通信可能でない。互いに隣接する半導体スイッチチップ１１の非接触通信コイル１６は、積層方向Ｘに延びる領域（Ｂ１，Ｂ２）において、重なるように配置されている。そして、互いに隣接しない半導体スイッチチップ１１の非接触通信コイル１６は、積層方向Ｘに延びる領域（Ｂ１，Ｂ２）において、重なるように配置されていない。
例えば、図６（Ｂ）において、第３半導体スイッチチップ１１−３は、第２半導体スイッチチップ１１−２及び第４半導体スイッチチップ１１−４と積層方向Ｘに隣接している。そして、第３半導体スイッチチップ１１−３の非接触通信コイル１６−３は、第２半導体スイッチチップ１１−２の非接触通信コイル１６−２及び第４半導体スイッチチップ１１−４の非接触通信コイル１６−４と、積層方向Ｘに延びる領域Ｂ１（二点鎖線）において、重なるように配置されている。よって、第３半導体スイッチチップ１１−３の非接触通信コイル１６−３は、第２半導体スイッチチップ１１−２の非接触通信コイル１６−２及び第４半導体スイッチチップ１１−４の非接触通信コイル１６−４と、領域Ｂ１において、積層方向Ｘに非接触に通信可能である。
一方、第３半導体スイッチチップ１１−３は、第１半導体スイッチチップ１１−１及び第５半導体スイッチチップ１１−５とは隣接していない。そして、第１半導体スイッチチップ１１−１の第１非接触通信コイル１６−１及び第５半導体スイッチチップ１１−５の第５非接触通信コイル１６−５は、第３半導体スイッチチップ１１−３の非接触通信コイル１６−３と、領域Ｂ１において、重なるように配置されていない。よって、第３半導体スイッチチップ１１−３の非接触通信コイル１６−３は、第１半導体スイッチチップ１１−１の第１非接触通信コイル１６−１及び第５半導体スイッチチップ１１−５の第５非接触通信コイル１６−５と、領域Ｂ１において、積層方向Ｘに非接触に通信不可能である。
例えば、図６（Ｂ）において、第２半導体スイッチチップ１１−２は、第１半導体スイッチチップ１１−１と積層方向Ｘに隣接している。そして、第２半導体スイッチチップ１１−２の非接触通信コイル１６−２は、第１半導体スイッチチップ１１−１の非接触通信コイル１６−１の第１非接触通信コイル１６−１と、積層方向Ｘに延びる領域Ｂ２（二点鎖線）において、重なるように配置されている。よって、第２半導体スイッチチップ１１−２の第２非接触通信コイル１６−２は、第１半導体スイッチチップ１１−１の第１非接触通信コイル１６−１と、領域Ｂ２において、積層方向Ｘに非接触に通信可能である。
一方、第２半導体スイッチチップ１１−２は、第４半導体スイッチチップ１１−４及び第５半導体スイッチチップ１１−５とは隣接していない。そして、第４半導体スイッチチップ１１−４の第４非接触通信コイル１６−４及び第５半導体スイッチチップ１１−５の第５非接触通信コイル１６−５は、第２半導体スイッチチップ１１−２の非接触通信コイル１６−２と、領域Ｂ２において、重なるように配置されていない。よって、第２半導体スイッチチップ１１−２の第２非接触通信コイル１６−２は、第４半導体スイッチチップ１１−４の第４非接触通信コイル１６−４及び第５半導体スイッチチップ１１−５の第５非接触通信コイル１６−５と、領域Ｂ２において、積層方向Ｘに非接触に通信不可能である。
なお、第３半導体スイッチチップ１１−３は、第２半導体スイッチチップ１１−２と隣接する。そのため、第３半導体スイッチチップ１１−３の第３非接触通信コイル１６−３は、第２半導体スイッチチップ１１−２の第２非接触通信コイル１６−２と、領域Ｂ２において、重なるように配置されていてもよいが、図６（Ｂ）に示されるように配置されていなくてもよい。
また、図６（Ｂ）における非接触通信コイル１６は、積層方向に隣接する半導体スイッチチップ１１の非接触通信コイル１６であって積層方向に重なる非接触通信コイルと、積層方向に非接触に通信するものである。この様な非接触通信コイル１６は、隣接用非接触通信コイルと称されることがある。
図６（Ｃ）に示される態様では、半導体スイッチチップ１１の非接触通信コイル１６は、積層方向Ｘに隣接しない他の半導体スイッチチップ１１の非接触通信コイル１６と、隣接する他の半導体スイッチチップ１１を介して、非接触に通信可能である。隣接する半導体スイッチチップ１１の非接触通信コイル１６同士は、非接触に通信可能でないように配置されている。互いに隣接しない半導体スイッチチップ１１の非接触通信コイル１６は、積層方向Ｘに延びる領域（Ｃ１，Ｃ２、二点鎖線）において、重なるように配置されている。そして、互いに隣接する半導体スイッチチップ１１の非接触通信コイル１６は、積層方向Ｘに延びる領域（Ｃ１，Ｃ２）において、重なるように配置されていない。
例えば、図６（Ｃ）において、第３半導体スイッチチップ１１−３は、第１半導体スイッチチップ１１−１及び第５半導体スイッチチップ１１−５とは隣接していない。そして、第３半導体スイッチチップ１１−３の第３非接触通信コイル１６−３は、第１半導体スイッチチップ１１−１の第１非接触通信コイル１６−１及び第５半導体スイッチチップ１１−５の第５非接触通信コイル１６−５と、積層方向Ｘに延びる領域Ｃ１（二点鎖線）において、重なるように配置されている。よって、第３半導体スイッチチップ１１−３の第３非接触通信コイル１６−３は、第１半導体スイッチチップ１１−１の第１非接触通信コイル１６−１及び第５半導体スイッチチップ１１−５の第５非接触通信コイル１６−５と、領域Ｃ１において、積層方向Ｘに非接触に通信可能である。
一方、第３半導体スイッチチップ１１−３は、第２半導体スイッチチップ１１−２及び第４半導体スイッチチップ１１−４と積層方向に隣接している。そして、第２半導体スイッチチップ１１−２の第２非接触通信コイル１６−２及び第４半導体スイッチチップ１１−４の第４非接触通信コイル１６−４は、第３半導体スイッチチップ１１−３の第３非接触通信コイル１６−３と、領域Ｃ１において、重なるように配置されていない。よって、第３半導体スイッチチップ１１−３の第３非接触通信コイル１６−３は、第２半導体スイッチチップ１１−２の第２非接触通信コイル１６−２及び第４半導体スイッチチップ１１−４の第４非接触通信コイル１６−４と、領域Ｃ１において、積層方向Ｘに非接触に通信不可能である。
例えば、図６（Ｃ）において、第４半導体スイッチチップ１１−４は、第２半導体スイッチチップ１１−２と積層方向に隣接していない。そして、第４半導体スイッチチップ１１−４の第４非接触通信コイル１６−４は、第２半導体スイッチチップ１１−２の第２非接触通信コイル１６−２と、積層方向Ｘに延びる領域Ｃ２（二点鎖線）において、重なるように配置されている。よって、第４半導体スイッチチップ１１−４の第４非接触通信コイル１６−４は、第２半導体スイッチチップ１１−２の第２非接触通信コイル１６−２と、領域Ｃ２において、積層方向Ｘに非接触に通信可能である。
一方、第４半導体スイッチチップ１１−４は、第３半導体スイッチチップ１１−３とは隣接している。そして、第４半導体スイッチチップ１１−４の第４非接触通信コイル１６−４は、第３半導体スイッチチップ１１−３の第３非接触通信コイル１６−３と、積層方向Ｘに延びる領域Ｃ２において、重なるように配置されていない。よって、第４半導体スイッチチップ１１−４は、第３半導体スイッチチップ１１−３の第３非接触通信コイル１６−３と、領域Ｃ２において、重なるように配置されていない。よって、第４半導体スイッチチップ１１−４の第４非接触通信コイル１６−４は、第３半導体スイッチチップ１１−３の第３非接触通信コイル１６−３と、領域Ｃ２において、積層方向Ｘに非接触に通信不可能である。
なお、第１半導体スイッチチップ１１−１は、第４半導体スイッチチップ１１−４と隣接しない。そのため、第１半導体スイッチチップ１１−１の第３非接触通信コイル１６−３は、第４半導体スイッチチップ１１−４の第４非接触通信コイル１６−４と、領域Ｃ２において、重なるように配置されていてもよいが、図６（Ｃ）に示されるように配置されていなくてもよい。また、第５半導体スイッチチップ１１−５は、第４半導体スイッチチップ１１−４と隣接する。そのため、第５半導体スイッチチップ１１−５の第５非接触通信コイル１６−５は、第４半導体スイッチチップ１１−４の第４非接触通信コイル１６−４と、領域Ｃ２において、重ならないように配置されていてもよいが、図６（Ｃ）に示されるように配置されていてもよい。
また、図６（Ｃ）における非接触通信コイル１６は、積層方向に隣接しない半導体スイッチチップ１１の非接触通信コイル１６であって積層方向Ｘに重なる非接触通信コイルと、積層方向Ｘに非接触に通信するものである。このような非接触通信コイル１６は、非隣接用非接触通信コイルと称されることがある。
なお、図６（Ｂ）の第２非接触通信コイル１６−２及び第４非接触通信コイル１６−４は、隣接用非接触通信コイルであると共に、非隣接用非接触通信コイルでもある。図６（Ｃ）における非接触通信コイル１６−４は、非隣接用非接触通信コイルであると共に、隣接用非接触通信コイルでもある。
非接触通信コイル１６の配置は、図６（Ａ）〜図６（Ｃ）で示された配置が混在していることがあり得る。すなわち、積層方向Ｘに延びる特定領域の非接触通信コイル１６は、当該特定領域において、すべての半導体スイッチチップ１１の非接触通信コイル１６と通信可能であり、積層方向Ｘに延びる別の特定領域の非接触通信コイル１６は、隣接する半導体スイッチチップ１１の非接触通信コイル１６とだけ通信可能であり、積層方向Ｘに延びる更に別の特定領域の非接触通信コイル１６は、隣接しない半導体スイッチチップ１１の非接触通信コイル１６とだけ通信可能であってもよい。
また、図６（Ａ）における第１非接触通信コイル１６−１〜第５非接触通信コイル１６−５は、それぞれ隣接用非接触通信コイルとして説明された。しかし、第１非接触通信コイル１６−１〜第５非接触通信コイル１６−５の一部又は全部は、それぞれ隣接用非接触通信コイルであると共に、非隣接用非接触通信コイルであってもよい。例えば、第１非接触通信コイル１６−１は、第２非接触通信コイル１６−２と非接触に通信可能（すなわち、隣接用非接触通信コイル）であると共に、第３非接触通信コイル１６−３〜第５非接触通信コイル１６−５とも非接触に通信可能（すなわち、非隣接用非接触通信コイル）であってもよい。
なお、図１〜図６は、本発明の構成や動作の理解を容易にするために簡略化された図面である。半導体スイッチチップ１１の積層数、スイッチ回路１３の数や配置、入力側信号線１４、出力側信号線１５及び非接触通信コイル１６の数や配置、信号入力端子２０及び信号出力端子３０の数や配置等は、様々に変更され得るものであり、図１〜図６は、本発明を限定するものではない。
以上の構成を有する実施形態の半導体スイッチ装置１によれば、以下の効果が奏される。
半導体スイッチ装置は、積層された複数の半導体スイッチチップ１１及び制御チップ１２を有する半導体スイッチ本体部１０と、半導体スイッチ本体部１０に接続された複数の信号入力端子２０と、半導体スイッチ本体部１０に接続された複数の信号出力端子３０と、を備え、各々の信号入力端子２０と各々の信号出力端子とは、半導体スイッチ本体部１０を介して接続可能であり、各々の信号入力端子２０と信号出力端子３０との接続状態は、半導体スイッチ本体部１０によって変更されるものである。そして、各々の半導体スイッチチップ１１は、相互に接続可能な複数の入力側信号線１４及び複数の出力側信号線１５（複数のチップ内信号線）と、制御チップ１２からの指示信号Ｒに応じて、複数のチップ内信号線間の接続状態を変更可能なスイッチ回路１３と、複数の入力側信号線１４及び複数の出力側信号線１５に各々に接続された複数の非接触通信コイル１６と、を有する。半導体スイッチチップ１１の各々の非接触通信コイルは、他のいずれか１つ以上の半導体スイッチチップ１１の非接触通信コイル１６との間で、積層方向に非接触に通信が可能であり、各々の信号入力端子２０及び各々の信号出力端子３０は、いずれかの半導体スイッチチップ１１のいずれかの複数の入力側信号線１４及び複数の出力側信号線１５に接続されており、各々の半導体スイッチチップ１１のスイッチ回路１３が、制御チップ１２からの指示信号Ｒに応じて、複数の入力側信号線１４及び複数の出力側信号線１５の接続状態を変更することによって、各々の信号入力端子２０と信号出力端子３０との接続状態が変更される。
そのため、半導体スイッチ装置１は、小型化や集積化を容易にする構成の半導体スイッチ装置を実現可能である。
また、半導体スイッチチップ１１の１つの非接触通信コイル１６（例えば、図６（Ａ）や図６（Ｂ）に示される非接触通信コイル１６）は、積層方向に隣接する半導体スイッチチップ１１の非接触通信コイル１６であって積層方向に重なる非接触通信コイルと、積層方向に非接触に通信する。
また、半導体スイッチチップ１１（例えば、図６（Ｃ）の第３半導体スイッチチップ１１−３）の１つの非接触通信コイル１６（例えば、図６（Ｃ）の第３非接触通信コイル１６−３）は、積層方向に隣接しない半導体スイッチチップ１１（例えば、図６（Ｃ）の第１半導体スイッチチップ１１−１及び第５半導体スイッチチップ１１−５）の非接触通信コイルであって積層方向に重なる非接触通信コイル（例えば、図６（Ｃ）の第１非接触通信コイル１６−１及び第５非接触通信コイル１６−５）と、積層方向に非接触に通信する。
更に、半導体スイッチチップ１１（例えば、図６（Ｃ）の第３半導体スイッチチップ１１−３）の１つの非接触通信コイル１６（例えば、図６（Ｃ）の第３非接触通信コイル１６−３）は、積層方向に隣接する少なくとも一方の半導体スイッチチップ１１（例えば、図６（Ｃ）の第２半導体スイッチチップ１１−２及び第４半導体スイッチチップ１１−４の少なくとも一方）の非接触通信コイル１６（例えば、図６（Ｃ）の第２非接触通信コイル１６−２及び第４非接触通信コイル１６−４）とは、積層方向に重ならない。
また、半導体スイッチチップ１１において、一部の非接触通信コイルは、積層方向Ｘに、スイッチ回路１３と重なるように配置されている。
このように、各半導体スイッチチップ１１において、非接触通信コイル１６は、様々な態様に配置され得る。よって、半導体スイッチ装置１は、小型化や集積化を容易にする構成の半導体スイッチ装置を実現可能である。
以上、本発明の実施形態について説明した。しかし、本発明は、この実施形態に限定されることはなく、特許請求の範囲に記載されて技術的範囲において、種々に変形可能である。
本実施形態において、非接触な信号の送受信は、コイル間の誘導結合が利用されていたが、これに限定されない。非接触な信号の送受信は、コイル間の磁気共鳴が利用されていてもよい。また、非接触な信号の送受信は、コイルが使用されないものであってもよく、例えば、光信号や音波信号が利用されていてもよい。
また、本実施形態において、信号入力端子２０及び信号出力端子３０は、ハンダ等の導電部材を介して、又は直接、回路基板の導電部（導電パッド、電極等）に電気的に接続されるものであったが、これに限定されない。信号入力端子２０及び信号出力端子３０のいずれか一方又は両方は、外部の回路基板等の非接触通信部（非接触通信コイル）と非接触に通信が可能な非接触通信部（非接触通信コイル）であってもよい。
また、本実施形態において、各々の非接触通信コイル１６の特性の違いについては、説明されなかったが、各々の非接触通信コイル１６の特性は、同じであってもよいし、異なっていてもよい。
例えば、隣接用非接触通信コイルによって形成される磁束密度は、非隣接通信用非接触通信コイルによって形成される磁束密度よりも小さくされ得る。例えば、隣接用非接触通信コイルの大きさは、非隣接通信用非接触通信コイルの大きさよりも小さくされ得る。例えば、非隣接通信用非接触通信コイルの巻き数（例えば、巻き数２）は、隣接用非接触通信コイルの巻き数（例えば、巻き数１）より大きくされてもよい。また、隣接用非接触通信コイルの中心付近には、絶縁層部１１Ｂの材料よりも透磁率が高い材料（例えば、フェライト、フェライトが混入された酸化シリコンや窒化シリコン等）が配置され、隣接用非接触通信コイルの中心付近には絶縁層部１１Ｂの材料よりも透磁率が高い材料が配置されないようにしてもよい。隣接用非接触通信コイルは、誘導結合のための出力を相対的に小さくできるのに対し、非隣接通信用非接触通信コイルは、誘導のための出力が相対的に大きくする必要があるためである。
また、本実施形態においては、非接触通信コイル１６は、常にアクティブな状態であるように説明されていたが、これに限定されない。非接触通信コイル１６には、各々の非接触通信コイル１６の状態（アクティブ／非アクティブ）を変更するための状態変更回路が接続されていてもよい。状態変更回路は、使用される非接触通信コイル１６をアクティブにし、使用されない非接触通信コイル１６を非アクティブにする。状態変更回路が非接触通信コイル１６をアクティブにすると、非接触通信コイル１６は、送信及び受信が可能な状態となる。状態変更回路が非接触通信コイル１６を非アクティブにすると、非接触通信コイル１６は、送信及び受信が不可能な状態となる。本実施形態では、スイッチ回路１３が接続状態変更部として使用されていたが、スイッチ回路１３及び状態変更回路が接続状態変更部として使用されてもよい。この場合、制御チップ１２は、スイッチ回路１３及び状態変更回路を制御する。
また、図６（Ｂ）の態様において、領域Ｂ１における第２非接触通信コイル１６−２〜第４非接触通信コイル１６−４は、第１半導体スイッチチップ１１−１や第５半導体スイッチチップ１１−５とも通信可能なようにされ得る。例えば、第２半導体スイッチチップ１１−２〜第４半導体スイッチチップ１１−４内のいずれか１つ以上において、配線によって接続された他の領域の非接触通信コイルを介して、第１半導体スイッチチップ１１−１や第５半導体スイッチチップ１１−５とも通信可能とされ得る。図６（Ｂ）の領域Ｂ２、図６（Ｃ）の領域Ｃ１及びＣ２の非接触通信コイル１６についても同様である。
また、本実施形態においては、非接触通信コイル１６の一部は、積層方向Ｘで、スイッチ回路１３と重なるように配置されていたが、これに限定されない。すべての非接触通信コイル１６は、スイッチ回路１３に重ならないように配置されていてもよい。
また、本実施形態において、半導体基板部１１Ａは、シリコンを材料とする基板であったが、これに限定されない。シリコン以外の半導体材料（例えば、ＧａＡｓ等の化合物半導体）で形成されていてもよい。
また、本実施形態において、絶縁層部１１Ｂは、酸化シリコンであったが、これに限定されない。酸化シリコン以外の絶縁材料（例えば、窒化シリコン等）であってもよく、また２種類以上の絶縁材料が積層されたものであってもよい。
また、本実施形態において、接合の手法は、フュージョンボンディングが使用されていたが、これに限定されない。例えば、接合の手法は、接着剤を使用した手法であってもよいし、表面活性化常温接合の手法等であってもよい。
半導体スイッチ装置１は、集積化を容易とする構成であるため、複雑なスイッチ構造を１つの半導体装置で構成することが可能である。例えば、従来、ネットワークスイッチ機器の内部には、多数のｐｈｙ及びインターコネクト回路が実装された巨大なスイッチチップが収められている。大規模システムやデータセンターでは、このネットワークスイッチ機器が、ファットツリー構造にされる等して、相当台数組み合わせられて使用される。しかし、相当台数のネットワークスイッチ機器を接続するためには、膨大な数のケーブルが必要となる。一方、本発明の半導体装置１においては、各々の半導体スイッチチップ１１は薄く、また、各々の非接触通信コイル１６は、ＴＳＶ等に比べて、占有面積が小さくされ得る。そのため、本発明の半導体装置１がネットワークスイッチ機器に使用されると、大規模システムやデータセンターにおける膨大な数のケーブルが少なくされ得る。
例えば、半導体スイッチ装置１は、ネットワークスイッチの小型化にも使われ得る。現状のネットワークスイッチは、ノード間の接続に多数のスイッチ機器や時には数百kmにもおよぶケーブルを使っている。非接触通信部を利用したチップ内において、これらの接続が実現されれば、最終的には電気的接続を排したケーブルレスのネットワークが構成され得る。
半導体スイッチ装置１が使用された場合、システム全体が一挙に小型になる上、伝送遅延や消費電力、製造コストも大幅に削減され得る。非接触通信部に使う個々のコイルがクロスバースイッチの接点に相当すると考えると、限られた体積の中で極めて多くの接点を形成できる。例えば厚さ５μmで１０mm角の半導体を１２８層積層すれば、厚さ６４０μmで１億個以上もの接点ができる計算である。
図７は、半導体スイッチ装置１によって構成されたファットツリー構造である。この集積度を生かして、図７に示されるような一般的なファットツリー構成（ツリー状のネットワークで上位の階層ほど接続の帯域幅を広くする方法）のネットワークが、非接触通信部で積層した半導体スイッチ装置１で構築され得る。例えば、図７の破線で囲んだ各層のスイッチ群が、それぞれ半導体スイッチ装置１とされ、半導体スイッチ装置１の間を非接触通信によってつなぐ。あるいは、上・中・下の階層のスイッチを半導体スイッチ装置１としてまとめたものを複数用意し、それらを接続する構成もあり得る。
こうしたチップで多数の接続を実現できると、人の脳に近い構成のコンピューターの構築が視野に入る。脳の演算素子といえる神経細胞（ニューロン）は、１細胞当たり１０００ほどの接点（シナプス）で他の神経細胞と接続しており、脳全体で１００兆〜２００兆もあるシナプス接続が人の知性を担うとも言われる。既存のスイッチ技術ではこれだけの接続は不可能だが、非接触通信部を活用すればその実現可能性が出てくる。
例えば、半導体スイッチ装置１、ＭＩＭＤ型メニーコアプロセッサー等が使用されることによって、人の小脳に相当する機能が実現され得る。小脳は感覚器官からの入力を基に滑らかな運動や姿勢保持を実現するといった役割を果たしている。よって、半導体スイッチ装置１及びＭＩＭＤ型メニーコアプロセッサー等は、ロボットやアシストスーツ、ドローンなどに適用され得る。また、半導体スイッチ装置１、ＭＩＭＤ型メニーコアプロセッサー等は、人工知能にも適用され得る。
１ 半導体スイッチ装置
１０ 半導体スイッチ本体部
１１ 半導体スイッチチップ
１１Ａ 半導体基板部
１１Ａ１ 半導体基板部主面
１１Ｂ 絶縁層部
１１Ｂ１ 絶縁層部主面
１１−１ 第１半導体スイッチチップ
１１−２ 第２半導体スイッチチップ
１１−３ 第３半導体スイッチチップ
１１−４ 第４半導体スイッチチップ
１１−５ 第５半導体スイッチチップ
１２ 制御チップ（制御部）
１３ スイッチ回路（接続状態変更部）
１３−１ 第１スイッチ回路（接続状態変更部）
１３−２ 第３スイッチ回路（接続状態変更部）
１３−３ 第３スイッチ回路（接続状態変更部）
１３−４ 第４スイッチ回路（接続状態変更部）
１３−５ 第５スイッチ回路（接続状態変更部）
１４ 入力側信号線
１４−１ 第１入力側信号線
１４−２ 第２入力側信号線
１４−３ 第３入力側信号線
１４−４ 第４入力側信号線
１４−５ 第５入力側信号線
１５ 出力側信号線
１５−１ 第１出力側信号線
１５−１ 第２出力側信号線
１５−１ 第３出力側信号線
１５−１ 第４出力側信号線
１５−１ 第５出力側信号線
１６ 非接触通信コイル（非接触通信部）
１６−１ 第１非接触通信コイル（非接触通信部）
１６−２ 第２非接触通信コイル（非接触通信部）
１６−３ 第３非接触通信コイル（非接触通信部）
１６−４ 第４非接触通信コイル（非接触通信部）
１６−５ 第５非接触通信コイル（非接触通信部）
２０ 信号入力端子
２０−１ 第１信号入力端子（第１端子）
２０−２ 第２信号入力端子（第１端子）
２０−３ 第３信号入力端子（第１端子）
２０−４ 第４信号入力端子（第１端子）
２０−５ 第５信号入力端子（第１端子）
３０ 信号出力端子
３０−１ 第１信号出力端子（第２端子）
３０−２ 第２信号出力端子（第２端子）
３０−３ 第３信号出力端子（第２端子）
３０−４ 第４信号出力端子（第２端子）
３０−５ 第５信号出力端子（第２端子）

Ｘ 積層方向
Ｒ 指示信号

Claims (7)

  1. 積層された複数の半導体スイッチチップ及び制御部を有する半導体スイッチ本体部と、前記半導体スイッチ本体部に接続された複数の第１端子と、前記半導体スイッチ本体部に接続された複数の第２端子と、を備え、各々の前記第１端子と各々の前記第２端子とは、前記半導体スイッチ本体部を介して接続可能であり、各々の前記第１端子と各々の前記第２端子との接続状態は、前記半導体スイッチ本体部によって変更される半導体スイッチ装置であって、
    各々の前記半導体スイッチチップは、相互に接続可能な複数のチップ内信号線と、前記制御部からの指示に応じて、前記複数のチップ内信号線間の接続状態を変更可能な接続状態変更部と、前記複数のチップ内信号線に各々に接続された複数の非接触通信部と、を有し、
    各々の前記半導体スイッチチップの各々の前記非接触通信部は、他のいずれか１つ以上の前記半導体スイッチチップの前記非接触通信部との間で、積層方向に非接触に通信が可能であり、
    各々の前記第１端子及び各々の前記第２端子は、いずれかの前記半導体スイッチチップのいずれかの前記チップ内信号線に接続されており、
    各々の前記半導体スイッチチップの前記接続状態変更部が、前記制御部からの指示に応じて、前記複数のチップ内信号線間の接続状態を変更することによって、前記複数の第１端子と前記複数の第２端子との接続状態が変更される半導体スイッチ装置。
  2. 前記半導体スイッチチップの１つの前記非接触通信部は、積層方向に隣接する前記半導体スイッチチップの前記非接触通信部であって積層方向に重なる前記非接触通信部と、積層方向に非接触に通信する請求項１に記載の半導体スイッチ装置。
  3. 前記半導体スイッチチップの１つの前記非接触通信部は、積層方向に隣接しない前記半導体スイッチチップの前記非接触通信部であって積層方向に重なる前記非接触通信部と、積層方向に非接触に通信する請求項１に記載の半導体スイッチ装置。
  4. 前記半導体スイッチチップの１つの前記非接触通信部は、積層方向に隣接する少なくとも一方の前記半導体スイッチチップの前記非接触通信部とは、積層方向に重ならない請求項３に記載の半導体スイッチ装置。
  5. 前記半導体スイッチチップにおいて、一部の前記非接触通信部は、積層方向に、前記接続状態変更部と重なるように配置されている請求項１に記載の半導体スイッチ装置。
  6. 前記非接触通信部は、コイルである請求項１から５のいずれかの請求項に記載の半導体スイッチ装置。
  7. 前記半導体スイッチチップの１つの前記非接触通信部は、積層方向に隣接する前記半導体スイッチチップの前記非接触通信部であって積層方向に重なる前記非接触通信部と、積層方向に非接触に通信する隣接用非接触通信コイルであり、
    前記半導体スイッチチップの１つの前記非接触通信部は、積層方向に隣接しない前記半導体スイッチチップの前記非接触通信部であって積層方向に重なる前記非接触通信部と、積層方向に非接触に通信する非隣接用非接触通信コイルであり、
    隣接通信用非接触通信コイルによって形成される磁束密度は、非隣接通信用非接触通信コイルによって形成される磁束密度よりも小さい請求項１に記載の半導体スイッチ装置。
JP2017528266A 2015-07-16 2015-07-16 半導体スイッチ装置 Expired - Fee Related JP6449461B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/070450 WO2017010011A1 (ja) 2015-07-16 2015-07-16 半導体スイッチ装置

Publications (2)

Publication Number Publication Date
JPWO2017010011A1 true JPWO2017010011A1 (ja) 2018-05-24
JP6449461B2 JP6449461B2 (ja) 2019-01-09

Family

ID=57758181

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017528266A Expired - Fee Related JP6449461B2 (ja) 2015-07-16 2015-07-16 半導体スイッチ装置

Country Status (5)

Country Link
US (1) US20180226379A1 (ja)
EP (1) EP3324428B1 (ja)
JP (1) JP6449461B2 (ja)
CN (1) CN107851609A (ja)
WO (1) WO2017010011A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10304806B2 (en) * 2015-07-16 2019-05-28 Pezy Computing K.K. Semiconductor device
DE102018206009A1 (de) * 2018-04-19 2019-10-24 Kuka Deutschland Gmbh Roboteranordnung

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009141011A (ja) * 2007-12-04 2009-06-25 Nec Electronics Corp 半導体装置、その製造方法、および当該半導体装置を用いた信号送受信方法
JP2010109112A (ja) * 2008-10-30 2010-05-13 Hitachi Ltd 半導体集積回路
JP2011086738A (ja) * 2009-10-15 2011-04-28 Keio Gijuku 積層半導体集積回路装置
JP2011097557A (ja) * 2009-05-26 2011-05-12 Murata Mfg Co Ltd 高周波スイッチモジュール
JP2011204821A (ja) * 2010-03-25 2011-10-13 Nec Corp 半導体装置
JP2011233842A (ja) * 2010-04-30 2011-11-17 Toshiba Corp 不揮発性半導体記憶装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4547625B2 (ja) * 2005-07-04 2010-09-22 ソニー株式会社 通信ボード
KR101296238B1 (ko) * 2005-10-28 2013-08-13 히타치 긴조쿠 가부시키가이샤 Ｄｃ―ｄｃ 컨버터
JP4982778B2 (ja) * 2008-07-04 2012-07-25 学校法人慶應義塾 電子回路装置
US7935549B2 (en) * 2008-12-09 2011-05-03 Renesas Electronics Corporation Seminconductor device
KR101924002B1 (ko) * 2011-12-12 2018-12-03 삼성전자 주식회사 칩 멀티 프로세서, 및 칩 멀티 프로세서를 위한 라우터

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009141011A (ja) * 2007-12-04 2009-06-25 Nec Electronics Corp 半導体装置、その製造方法、および当該半導体装置を用いた信号送受信方法
JP2010109112A (ja) * 2008-10-30 2010-05-13 Hitachi Ltd 半導体集積回路
JP2011097557A (ja) * 2009-05-26 2011-05-12 Murata Mfg Co Ltd 高周波スイッチモジュール
JP2011086738A (ja) * 2009-10-15 2011-04-28 Keio Gijuku 積層半導体集積回路装置
JP2011204821A (ja) * 2010-03-25 2011-10-13 Nec Corp 半導体装置
JP2011233842A (ja) * 2010-04-30 2011-11-17 Toshiba Corp 不揮発性半導体記憶装置

Also Published As

Publication number Publication date
CN107851609A (zh) 2018-03-27
JP6449461B2 (ja) 2019-01-09
WO2017010011A1 (ja) 2017-01-19
US20180226379A1 (en) 2018-08-09
EP3324428B1 (en) 2019-09-04
EP3324428A1 (en) 2018-05-23
EP3324428A4 (en) 2018-06-20

Similar Documents

Publication Publication Date Title
KR101176187B1 (ko) 스택형 반도체 장치 및 이 장치의 직렬 경로 형성 방법
WO2009139372A1 (ja) インダクタ素子、集積回路装置、及び、三次元実装回路装置
TWI459535B (zh) Semiconductor device
CN107306511A (zh) 半导体器件
ITVI20120060A1 (it) Sistema elettronico avente un' aumentata connessione tramite l'uso di canali di comunicazione orizzontali e verticali
WO2016162909A1 (ja) コモンモードノイズフィルタ
JP2008091627A (ja) 半導体集積チップ及び半導体装置
JP6449461B2 (ja) 半導体スイッチ装置
JP2018160490A (ja) 電子装置及びその製造方法、電子部品
JP2011521367A (ja) 複数の部品を有するｉｃチップカード
EP0478121B1 (en) Signal routing in a stacked array of multiprocessor boards
JP2019114985A (ja) 複合電子部品
JP2017092434A (ja) コモンモードノイズフィルタ
JP6449462B2 (ja) 半導体装置
WO2017010010A1 (ja) 半導体素子
JP2005302810A (ja) ノイズ対策部品
CN209168099U (zh) 多芯片单层板运算装置及计算机服务器
WO2007086278A1 (ja) 集積回路装置
TWI387085B (zh) 晶片堆疊的硬線式切換器及硬線式切換器的操作方法
JP5257722B2 (ja) 高周波モジュール
US20220415854A1 (en) Apparatus and method to integrate three-dimensional passive components between dies
WO2018124004A1 (ja) 電子機器
JP2023046880A (ja) 半導体装置
JP2004296250A (ja) モジュラコネクタ
JP2009301137A (ja) 並列プロセッサ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180511

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181205

R150 Certificate of patent or registration of utility model

Ref document number: 6449461

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees