JP2011204821A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2011204821A JP2011204821A JP2010069287A JP2010069287A JP2011204821A JP 2011204821 A JP2011204821 A JP 2011204821A JP 2010069287 A JP2010069287 A JP 2010069287A JP 2010069287 A JP2010069287 A JP 2010069287A JP 2011204821 A JP2011204821 A JP 2011204821A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- router
- semiconductor device
- circuit
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 41
- 238000004891 communication Methods 0.000 claims abstract description 61
- 230000008878 coupling Effects 0.000 claims description 4
- 238000010168 coupling process Methods 0.000 claims description 4
- 238000005859 coupling reaction Methods 0.000 claims description 4
- 230000008859 change Effects 0.000 claims description 2
- 230000001939 inductive effect Effects 0.000 claims description 2
- 230000005540 biological transmission Effects 0.000 description 24
- 238000010586 diagram Methods 0.000 description 7
- 238000012360 testing method Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
【解決手段】 半導体装置は、半導体チップ101−1の外部接続パッドがフリップチップ接続される複数の接続パッド111と、複数の接続パッドにそれぞれ対応して設けられた複数の非接触通信インタフェース回路113とを有するルータチップ102−1を備えている。このルータチップ102−1を、他の半導体チップ101−2が搭載された同様の構成を持つルータチップ102−2と重ねることで、半導体チップ間の通信を実現する。
【選択図】図1
Description
102,102−1〜102−4 ルータチップ
111 接続パッド
112 バンプ
113 非接触通信インタフェース回路
114 ルータ回路
115,115−1,115−2 ボンディングパッド
116 ボンディングワイヤ
121 外部接続パッド
131 入出力線
132 スイッチ
133 状態保持回路
141 フューズ
142 抵抗器
143 バッファ
191 電源パッド
192 信号パッド
193,194 接続パッド
195 電源回路
Claims (9)
- 半導体チップの外部接続パッドが接続される複数の接続パッドと、前記複数の接続パッドにそれぞれ対応して設けられた複数の非接触通信手段とを有する通信用チップを備えることを特徴とする半導体装置。
- 前記複数の接続パッドと前記複数の非接触通信手段との間に接続され、前記複数の接続パッドと前記複数の非接触通信手段との間の対応関係を変更するように信号経路を変更する信号経路変更手段を備えることを特徴とする請求項1に記載の半導体装置。
- 前記信号経路変更手段は、複数の信号入出力線と、これら信号入出力線間に接続された複数のスイッチと、これら複数のスイッチのオン・オフを各々制御する複数の状態保持回路とを備えることを特徴とする請求項2に記載の半導体装置。
- 前記半導体チップと前記通信用チップとの組み合わせを2組有し、一方の組の通信用チップが備える前記複数の非接触通信手段と他方の組の通信用チップが備える前記複数の非接触通信手段との間で通信が可能となるように、前記2組の組み合わせを積層したことを特徴とする請求項1,2又は3に記載の半導体装置。
- 前記2組の組み合わせのうち少なくとも一方の組み合わせが、複数の半導体チップと1個の通信用チップの組み合わせであることを特徴とする請求項4に記載の半導体装置。
- 前記前記状態保持回路に接続される外部信号入力パッドをさらに備え、
前記状態保持回路は、外部から入力される信号に応じて前記スイッチを制御し、前記複数の半導体チップのうちの一つを選択的に前記非接触通信手段に接続する信号経路を形成することを特徴とする請求項5に記載の半導体装置。 - 前記非接触通信手段が誘導結合又は静電結合を利用するものであることを特徴とする請求項1乃至6のいずれか一項に記載の半導体装置。
- 電源供給パッドと、電源供給パッドに接続され、電源供給パッドに供給された電源電圧を調節する電源回路とを備えていることを特徴とする請求項1乃至7のいずれか一項に記載の半導体装置。
- 前記半導体チップの外部接続パッドが前記通信用チップの前記接続パッドにフリップチップ接続されることを特徴とする請求項1乃至8のいずれか一項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010069287A JP5556294B2 (ja) | 2010-03-25 | 2010-03-25 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010069287A JP5556294B2 (ja) | 2010-03-25 | 2010-03-25 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011204821A true JP2011204821A (ja) | 2011-10-13 |
JP5556294B2 JP5556294B2 (ja) | 2014-07-23 |
Family
ID=44881183
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010069287A Expired - Fee Related JP5556294B2 (ja) | 2010-03-25 | 2010-03-25 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5556294B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014183349A (ja) * | 2013-03-18 | 2014-09-29 | Renesas Electronics Corp | 半導体装置及び半導体チップ |
WO2017010011A1 (ja) * | 2015-07-16 | 2017-01-19 | 株式会社PEZY Computing | 半導体スイッチ装置 |
WO2017010012A1 (ja) * | 2015-07-16 | 2017-01-19 | 株式会社PEZY Computing | 半導体装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005203657A (ja) * | 2004-01-19 | 2005-07-28 | Atsushi Iwata | 半導体装置 |
JP2006093659A (ja) * | 2004-08-24 | 2006-04-06 | Sony Corp | 半導体装置、基板、機器ボードおよび半導体装置の製造方法、並びに通信用半導体チップ |
JP2009076518A (ja) * | 2007-09-19 | 2009-04-09 | Nec Electronics Corp | 半導体装置 |
JP2009246400A (ja) * | 2004-01-28 | 2009-10-22 | Panasonic Corp | モジュール及びこれを用いた実装構造体 |
-
2010
- 2010-03-25 JP JP2010069287A patent/JP5556294B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005203657A (ja) * | 2004-01-19 | 2005-07-28 | Atsushi Iwata | 半導体装置 |
JP2009246400A (ja) * | 2004-01-28 | 2009-10-22 | Panasonic Corp | モジュール及びこれを用いた実装構造体 |
JP2006093659A (ja) * | 2004-08-24 | 2006-04-06 | Sony Corp | 半導体装置、基板、機器ボードおよび半導体装置の製造方法、並びに通信用半導体チップ |
JP2009076518A (ja) * | 2007-09-19 | 2009-04-09 | Nec Electronics Corp | 半導体装置 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014183349A (ja) * | 2013-03-18 | 2014-09-29 | Renesas Electronics Corp | 半導体装置及び半導体チップ |
WO2017010011A1 (ja) * | 2015-07-16 | 2017-01-19 | 株式会社PEZY Computing | 半導体スイッチ装置 |
WO2017010012A1 (ja) * | 2015-07-16 | 2017-01-19 | 株式会社PEZY Computing | 半導体装置 |
JPWO2017010012A1 (ja) * | 2015-07-16 | 2018-05-24 | 株式会社PEZY Computing | 半導体装置 |
JPWO2017010011A1 (ja) * | 2015-07-16 | 2018-05-24 | 株式会社PEZY Computing | 半導体スイッチ装置 |
US10304806B2 (en) | 2015-07-16 | 2019-05-28 | Pezy Computing K.K. | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP5556294B2 (ja) | 2014-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20120025397A1 (en) | Semiconductor Chip Layout | |
US11270988B2 (en) | 3D semiconductor device(s) and structure(s) with electronic control units | |
KR20110018263A (ko) | 근접장 커플링을 사용하는 적층 장치 구성을 위한 고속 무선 직렬 통신 링크 | |
US11804479B2 (en) | Scheme for enabling die reuse in 3D stacked products | |
US9461000B2 (en) | Parallel signal via structure | |
CN111741601B (zh) | 一种通用的可配置的有源基板电路结构 | |
JP2006105630A (ja) | 電子回路 | |
US11488939B2 (en) | 3D semiconductor devices and structures with at least one vertical bus | |
US9935052B1 (en) | Power line layout in integrated circuits | |
JP5556294B2 (ja) | 半導体装置 | |
US6667561B2 (en) | Integrated circuit capable of operating in multiple orientations | |
TWI632663B (zh) | 半導體積體電路及包含其之半導體系統 | |
JP2013021249A (ja) | 半導体集積装置 | |
JP2002057270A (ja) | チップ積層型半導体装置 | |
JP2002270759A (ja) | 半導体チップ及びマルチチップモジュール | |
EP2965236B1 (en) | Integrated circuit floorplan for compact clock distribution | |
TW202005035A (zh) | 用於選擇性外合的功率島分段 | |
WO2013057886A1 (ja) | 集積回路、マルチコアプロセッサ装置及び集積回路の製造方法 | |
JP2008147438A (ja) | 半導体装置 | |
TWI739956B (zh) | 半導體裝置 | |
CN112148643A (zh) | 模块化集成电路装置中的分布式i/o接口 | |
US8901961B1 (en) | Placement, rebuffering and routing structure for PLD interface | |
TWI648836B (zh) | 帶有介面電路系統之積體電路及用於此類介面電路系統之介面單元 | |
JP2004039896A (ja) | 半導体装置 | |
TWI821943B (zh) | 輸入/輸出電路及其製造方法以及積體電路封裝方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130924 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131002 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131129 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140507 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140520 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5556294 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |