TWI632663B - 半導體積體電路及包含其之半導體系統 - Google Patents

半導體積體電路及包含其之半導體系統 Download PDF

Info

Publication number
TWI632663B
TWI632663B TW102130337A TW102130337A TWI632663B TW I632663 B TWI632663 B TW I632663B TW 102130337 A TW102130337 A TW 102130337A TW 102130337 A TW102130337 A TW 102130337A TW I632663 B TWI632663 B TW I632663B
Authority
TW
Taiwan
Prior art keywords
wafer
group
semiconductor
perforations
semiconductor wafers
Prior art date
Application number
TW102130337A
Other languages
English (en)
Other versions
TW201426962A (zh
Inventor
李太龍
Original Assignee
愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 愛思開海力士有限公司 filed Critical 愛思開海力士有限公司
Publication of TW201426962A publication Critical patent/TW201426962A/zh
Application granted granted Critical
Publication of TWI632663B publication Critical patent/TWI632663B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一種半導體積體電路可包括複數個半導體晶片，其經組態以在三個維度上堆疊；晶片穿孔之一第一群組，其經組態以分別穿過該複數個半導體晶片且用於該半導體積體電路之密度擴展；及晶片穿孔之一第二群組，其經組態以分別穿過該複數個半導體晶片且用於該半導體積體電路之一頻寬擴展。該複數個半導體晶片中之每一者包括：一路徑選擇單元，其經組態以回應於一模式切換信號來選擇配置於該半導體晶片中之該第一群組之晶片穿孔中的一者或配置於該半導體晶片中之該第二群組之晶片穿孔中的一者；及一內部電路，其經組態以選擇性地耦接至由該路徑選擇單元選擇之一晶片穿孔。

Description

半導體積體電路及包含其之半導體系統 對相關申請案之交叉參考
本申請案主張2012年12月20日申請之韓國專利申請案第10-2012-0150025號之優先權，該申請案被以引用的方式全部併入本文中。
本發明之例示性實施例係關於半導體設計技術，且更明確而言，係關於具有堆疊封裝結構之半導體積體電路，及具有該半導體積體電路之半導體系統。
一般而言，半導體積體電路之封裝技術已不斷進展以滿足對小型化及封裝可靠性的需求。堆疊封裝之各種技術近來已經發展以滿足對電/電子產品之不僅小型化而且高效能之需求。
在半導體器件之領域中的「堆疊」意謂堆起至少兩個半導體晶片或封裝以在三個維度上進行配置。舉例而言，堆疊封裝允許半導體記憶體器件在不改變半導體整合過程之情況下可具有為兩維度封裝記憶體器件之兩倍或兩倍以上的每單位面積之記憶體密度。堆疊封裝之優點(諸如，密度及大小效率)已觸發了堆疊封裝之研究及開發。
存在兩種類型之堆疊封裝。第一類型為待在堆疊之後進行封裝之個別半導體晶片，且第二類型為個別封裝之半導體晶片中的一者。堆疊封裝之個別半導體晶片經由金屬導線、晶片穿孔(through-chip via)或類似者耦接。詳言之，使用在諸圖及說明書中將被註解為矽穿孔(TSV)之晶片穿孔的堆疊封裝具有如下組態：晶片穿孔形成於半導體晶片中之每一者中以實體且電耦接三維堆疊之半導體晶片。
圖1為說明根據有關技術的半導體積體電路之組態之例示性圖。
參看圖1，半導體積體電路100包括：第一半導體晶片110至第四半導體晶片140，其經組態以垂直堆疊；晶片穿孔之第一至第四群組TSV00至TSV03、TSV10至TSV13、TSV20至TSV23及TSV30至TSV33，其經組態以分別垂直穿透第一半導體晶片110至第四半導體晶片140；凸塊墊之第一至第四群組BP00至BP03、BP10至BP13、BP20至BP23及BP30至BP33，其經組態以設置於第一半導體晶片110至第四半導體晶片140之下部部分中，且在第一半導體晶片110至第四半導體晶片140之間耦接晶片穿孔之第一至第四群組TSV00至TSV03、TSV10至TSV13、TSV20至TSV23及TSV30至TSV33。第一半導體晶片110至第四半導體晶片140包括內部電路之第一至第四群組111至117、121至127、131至137及141至147，其分別耦接至晶片穿孔之第一至第四群組TSV00至TSV03、TSV10至TSV13、TSV20至TSV23及TSV30至TSV33中的每一者。
此處，晶片穿孔之每一群組TSV00至TSV03、TSV10至TSV13、TSV20至TSV23或TSV30至TSV33中的晶片穿孔經組態以排成一列，且在第一半導體晶片110至第四半導體晶片140之間垂直地相互耦接。亦即，第一群組之晶片穿孔TSV00至TSV03經垂直耦接，第二群組之晶片穿孔TSV10至TSV13經垂直耦接，第三群組之晶片穿孔TSV20至TSV23經垂直耦接，且第四群組之晶片穿孔TSV30至TSV33經垂直耦接。
第一至第四內部電路111至117、121至127、131至137及141至147可包括輸入/輸出電路。
具有上述組態之半導體積體電路100具有如下優點：隨著堆疊半導體晶片之數目增加，總記憶體密度增加。
然而，在具有上述組態之半導體積體電路100中，每一群組中之晶片穿孔TSV00至TSV03、TSV10至TSV13、TSV20至TSV23或TSV30至TSV33共用共同耦接節點。因此，不可能同時讀取第一半導體晶片110至第四半導體晶片140。因此，不可能與堆疊半導體晶片之數目的增加無關而增大具有固定數目個晶片穿孔之半導體積體電路的頻寬。為了半導體積體電路之較寬頻寬而增加晶片穿孔之數目導致用於增加數目個晶片穿孔之內部電路的更多空間，藉此增大半導體晶片之大小。
圖2為說明根據另一有關技術的半導體積體電路之組態之例示性圖。
參看圖2，半導體積體電路200包括：第一半導體晶片210至第四半導體晶片240，其經組態以經垂直堆疊；晶片穿孔之第一至第四群組TSV00至TSV03、TSV10至TSV13、TSV20至TSV23及TSV30至TSV33，其經組態以分別垂直穿透第一半導體晶片210至第四半導體晶片240；凸塊墊之第一至第四群組BP00至BP03、BP10至BP13、BP20至BP23及BP30至BP33，其經組態以設置於第一半導體晶片210至第四半導體晶片240之下部部分中，且在第一半導體晶片210至第四半導體晶片240之間耦接晶片穿孔之第一至第四群組TSV00至TSV03、TSV10至TSV13、TSV20至TSV23及TSV30至TSV33。第一半導體晶片210至第四半導體晶片240包括內部電路211、221、231及241，其分別耦接至晶片穿孔之第一至第四群組TSV00至TSV03、TSV10至TSV13、TSV20至TSV23及TSV30至TSV33中的至少一者。
此處，晶片穿孔之第一至第四群組TSV00至TSV03、TSV10至TSV13、TSV20至TSV23或TSV30至TSV33中之每一群組中的晶片穿 孔經組態以排成一列，且越過半導體晶片耦接至另一群組中的晶片穿孔。亦即，第一群組之晶片穿孔TSV00至TSV02(惟最上部半導體晶片240之晶片穿孔TSV03除外)分別耦接至上方堆疊之半導體晶片的第二群組之晶片穿孔TSV11至TSV13。第二群組之晶片穿孔TSV10至TSV12(惟最上部半導體晶片240之晶片穿孔TSV13除外)分別耦接至上方堆疊之半導體晶片的第三群組之晶片穿孔TSV21至TSV23。第三群組之晶片穿孔TSV20至TSV22(惟最上部半導體晶片240之晶片穿孔TSV23除外)分別耦接至上方堆疊之半導體晶片的第四群組之晶片穿孔TSV31至TSV33。第四群組之晶片穿孔TSV30至TSV32(惟最上部半導體晶片240之晶片穿孔TSV33除外)分別耦接至上方堆疊之半導體晶片的第一群組之晶片穿孔TSV00至TSV02。
內部電路211、221、231及241可包括輸入/輸出電路。
具有上述組態之半導體積體電路200具有之優點在於，分別包括於半導體晶片中之內部電路211、221、231及241的數目可最小化，且有可能同時輸入至及輸出自第一半導體晶片210至第四半導體晶片240，且因此使具有固定數目個晶片穿孔之半導體積體電路的頻寬變寬。
然而，在具有上述組態之半導體積體電路200中，每一晶片穿孔僅耦接一個半導體晶片，其限制每一晶片穿孔之記憶體密度的增加。換言之，在一個半導體晶片中之資料輸入及輸出涉及僅一個晶片穿孔。因此，在固定數目個晶片穿孔之情況下增大每一晶片穿孔之記憶體密度而與堆疊半導體晶片之數目的增加無關可為不可能的。
各種例示性實施例係有關一種在必要時可在用於密度擴展及頻寬擴展之介面之間切換的半導體積體電路，及一種包括該半導體積體電路之半導體系統。
在一實施例中，一種半導體積體電路可包括：複數個半導體晶片，其經組態以在三個維度上堆疊；晶片穿孔之一第一群組，其經組態以分別穿過該複數個半導體晶片且用於該半導體積體電路之密度擴展；及晶片穿孔之一第二群組，其經組態以分別穿過該複數個半導體晶片且用於該半導體積體電路之一頻寬擴展。該複數個半導體晶片中之每一者包括：一路徑選擇單元，其經組態以回應於一模式切換信號來選擇配置於該半導體晶片中之該第一群組之晶片穿孔中的一者或配置於該半導體晶片中之該第二群組之晶片穿孔中的一者；及一內部電路，其經組態以選擇性地耦接至由該路徑選擇單元選擇之一晶片穿孔。
在另一例示性實施例中，一種半導體積體電路可包括N(其中N為等於或大於2之一自然數)個半導體晶片，其經組態以在三個維度上堆疊；及晶片穿孔之N個群組，其中之每一群組經組態以穿過該N個半導體晶片。晶片穿孔之該N個群組包括：晶片穿孔之一第一群組，其中之每一晶片穿孔在該N個半導體晶片之間相互耦接；及晶片穿孔之一第二群組，其中之每一晶片穿孔在該N個半導體晶片之間與晶片穿孔之該第一群組一起相互耦接。
在再一實施例中，一種半導體積體電路可包括：複數個半導體晶片，其經組態以在三個維度上堆疊；晶片穿孔之一第一群組，其經組態以分別穿過該複數個半導體晶片，且向該複數個半導體晶片提供一共同連接件；及晶片穿孔之複數個群組，其中之每一群組經組態以分別穿過該複數個半導體晶片，且該等群組中之每一群組中的一個晶片穿孔經組態以按一對一方式耦接至複數個內部電路中之每一者。該複數個半導體晶片中之每一者包括一路徑選擇單元，其經組態以回應於一模式切換信號來選擇配置於該半導體晶片中之該第一群組之晶片穿孔中的一者或配置於該半導體晶片中之該複數個群組之晶片穿孔中 的一晶片穿孔；及該內部電路，其經組態以選擇性地耦接至由該路徑選擇單元選擇之一晶片穿孔。
在再一實施例中，一種半導體系統可包括：一控制器；及一半導體積體電路，其經組態以包括經由複數個墊與該控制器通信之複數個半導體晶片，該等墊中之至少一者共同耦接至該等半導體晶片，而該等墊之其餘者按一對一方式耦接至該等半導體晶片，或該等墊中之全部按一對一方式耦接至該等半導體晶片。該半導體積體電路針對該半導體積體電路之一密度擴展經由該等墊中之至少一者將信號傳輸至該控制器及自該控制器接收該信號，而該半導體積體電路針對該半導體積體電路之一頻寬擴展經由該等墊之其餘者將該信號傳輸至該控制器及自該控制器接收該信號，或該半導體積體電路針對該半導體積體電路之該寬頻擴展經由該等墊中之全部將該信號傳輸至該控制器及自該控制器接收該信號。
10‧‧‧控制器
20‧‧‧半導體積體電路
100‧‧‧半導體積體電路
110‧‧‧第一半導體晶片
111至117‧‧‧內部電路之第一群組/第一內部電路
120‧‧‧第二半導體晶片
121至127‧‧‧內部電路之第二群組/第二內部電路
130‧‧‧第三半導體晶片
131至137‧‧‧內部電路之第三群組/第三內部電路
140‧‧‧第四半導體晶片
141至147‧‧‧內部電路之第四群組/第四內部電路
200‧‧‧半導體積體電路
210‧‧‧第一半導體晶片
211‧‧‧內部電路
220‧‧‧第二半導體晶片
221‧‧‧內部電路
230‧‧‧第三半導體晶片
231‧‧‧內部電路
240‧‧‧第四半導體晶片
241‧‧‧內部電路
300‧‧‧半導體積體電路
310‧‧‧第一半導體晶片
311‧‧‧內部電路
313‧‧‧路徑選擇單元
320‧‧‧第二半導體晶片
321‧‧‧內部電路
323‧‧‧路徑選擇單元
330‧‧‧第三半導體晶片
331‧‧‧內部電路
333‧‧‧路徑選擇單元
340‧‧‧第四半導體晶片
341‧‧‧內部電路
343‧‧‧路徑選擇單元
400‧‧‧半導體積體電路
410‧‧‧第一半導體晶片
411‧‧‧內部電路
413‧‧‧路徑選擇單元
420‧‧‧第二半導體晶片
421‧‧‧內部電路
423‧‧‧路徑選擇單元
430‧‧‧第三半導體晶片
431‧‧‧內部電路
433‧‧‧路徑選擇單元
440‧‧‧第四半導體晶片
441‧‧‧內部電路
443‧‧‧路徑選擇單元
BP00至BP03‧‧‧凸塊墊之第一群組
BP10至BP13‧‧‧凸塊墊之第二群組
BP20至BP23‧‧‧凸塊墊之第三群組
BP30至BP33‧‧‧凸塊墊之第三群組
CHIP0至CHIPn‧‧‧半導體晶片
DQ0_0至DQ0_x‧‧‧墊
DQy_0至DQy_x‧‧‧墊
ML000‧‧‧導電線
ML100‧‧‧導電線
ML200‧‧‧導電線
ML300‧‧‧導電線
PG0至PGm‧‧‧墊群組
TSV000至TSV003‧‧‧晶片穿孔之第一群組
TSV00至TSV03‧‧‧晶片穿孔之第一群組
TSV10至TSV13‧‧‧晶片穿孔之第二群組
TSV20至TSV23‧‧‧晶片穿孔之第三群組
TSV30至TSV33‧‧‧晶片穿孔之第四群組
TSV100至TSV103‧‧‧晶片穿孔之第二群組
TSV200至TSV203‧‧‧晶片穿孔之第三群組
TSV300至TSV303‧‧‧晶片穿孔之第四群組
TSV400至TSV403‧‧‧晶片穿孔之第五群組
圖1為說明根據有關技術的半導體積體電路之組態之例示性圖。
圖2為說明根據另一有關技術的半導體積體電路之組態之例示性圖。
圖3為說明根據本發明之一實施例的半導體系統之組態之方塊圖。
圖4為說明根據本發明之第一實施例的在圖3中說明之半導體積體電路之例示圖。
圖5為說明在圖4中說明之路徑選擇單元之內部組態之圖。
圖6為說明根據本發明之第二實施例的在圖3中說明之半導體積體電路之另一實例之例示圖。
下文將參看隨附圖式更詳細地描述各種例示性實施例。然而， 本發明可以不同形式體現，且不應解釋為限於本文中所闡述之實施例。相反地，提供此等實施例以使得本發明將詳盡且完整，且將本發明之範疇充分地傳達給熟習此項技術者。貫穿本發明，參考數字直接對應於本發明之各圖及實施例中的相似編號部分。亦應注意到，在此說明書中，「連接/耦接」不僅指一組件直接耦接另一組件，且亦指經由中間組件間接耦接另一組件。此外，單數形式可包括複數形式，只要其在句子中未具體提到。
圖3為說明根據本發明之一實施例的半導體系統之方塊圖。
參看圖3，半導體系統包括一控制器10及具有複數個墊群組PG0至PGm之一半導體積體電路20，該複數個墊群組PG0至PGm分別包括在控制器10與複數個半導體晶片CHIP0至CHIPn之間通信的複數個墊DQ0_0至DQ0_x、……、及DQy_0至DQy_x。複數個墊DQ0_0至DQ0_x、……、及DQy_0至DQy_x之一部分可共同耦接至複數個半導體晶片CHIP0至CHIPn，且複數個墊DQ0_0至DQ0_x、……、及DQy_0至DQy_x之其餘者或全部可按一對一方式耦接至複數個半導體晶片CHIP0至CHIPn。
此處，複數個墊DQ0_0至DQ0_x、……、及DQy_0至DQy_x中之一者針對密度擴展而涉及半導體積體電路20，且複數個墊DQ0_0至DQ0_x、……、及DQy_0至DQy_x之其餘者或全部針對頻寬擴展而涉及半導體積體電路20。半導體積體電路20之密度擴展及頻寬擴展可使用模式切換信號BW_EXTEND_T由控制器10控制或在包括於半導體積體電路20中之電路的控制下控制。
下文，將參看圖4至圖6來描述半導體積體電路20之詳細組態。將根據本發明之第一及第二實施例描述半導體積體電路20。為了促進並簡化描述，根據第一實施例的半導體積體電路20之參考數字由「300」表示，且根據第二實施例的半導體積體電路20的參考數字由 「400」表示。在本發明之例示性實施例中，將描述堆疊四個半導體晶片之結構作為一實例，且為了描述，將說明對應於一個墊群組PG0之組態。
圖4為說明根據本發明之第一實施例的半導體積體電路20之組態之例示性圖。圖5為說明在圖4中說明之路徑選擇單元之內部組態之圖。
參看圖4，根據本發明之第一實施例的半導體積體電路300包括：第一半導體晶片310至第四半導體晶片340，其經組態以在三個維度上堆疊；晶片穿孔之第一群組TSV00至TSV03，其中之每一晶片穿孔經組態以分別穿過第一半導體晶片310至第四半導體晶片340且用於密度擴展及頻寬擴展兩者；晶片穿孔之第二至第四群組TSV10至TSV13、TSV20至TSV23及TSV30至TSV33，其中之每一晶片穿孔經組態以分別穿過第一半導體晶片310至第四半導體晶片340且用於頻寬擴展；及凸塊墊之第一至第四群組BP00至BP03、BP10至BP13、BP20至BP23及BP30至BP33，其經組態以設置於第一半導體晶片310至第四半導體晶片340之下部部分中，且在第一半導體晶片310至第四半導體晶片340之間將晶片穿孔之第一至第四群組TSV00至TSV03、TSV10至TSV13、TSV20至TSV23及TSV30至TSV33相互耦接。第一半導體晶片310至第四半導體晶片340分別包括：路徑選擇單元313至343，其回應於模式切換信號BW_EXTEND_T及BW_EXTEND_B選擇第一群組之晶片穿孔TSV00至TSV03間的一者及第二至第四群組之晶片穿孔TSV10至TSV13、TSV20至TSV23及TSV30至TSV33間的一者；及內部電路311至341，其藉由路徑選擇單元313至343選擇性地耦接至第一群組之晶片穿孔TSV00至TSV03或第二至第四群組之晶片穿孔TSV10至TSV13、TSV20至TSV23及TSV30至TSV33中的一者。
此處，第一群組中之晶片穿孔TSV00至TSV03經組態以實質上穿 過半導體晶片310至340對準。在由路徑選擇單元313至343耦接至內部電路311至341時，第一群組之晶片穿孔TSV00至TSV03可經由第一群組之凸塊墊BP00至BP03在半導體晶片310至340之間相互耦接，且充當用於半導體積體電路20之密度擴展的介面。同時，第一群組之晶片穿孔TSV00至TSV03亦可在半導體晶片310至340之間耦接至第二群組之晶片穿孔TSV10至TSV13中的一者，以分別與第二至第四群組之晶片穿孔TSV10至TSV13、TSV20至TSV23及TSV30至TSV33共同充當用於半導體積體電路20之頻寬擴展的介面。
第二至第四群組TSV10至TSV13、TSV20至TSV23及TSV30至TSV33中之每一群組中的晶片穿孔經組態以實質上穿過半導體晶片310至340對準並在半導體晶片310至340之間耦接至另一群組中的一者。亦即，下部半導體晶片310至330的第二群組之晶片穿孔TSV10至TSV12分別經由第二群組之凸塊墊BP11至BP13耦接至上部半導體晶片320至340的第三群組TSV21至TSV23之一晶片穿孔。下部半導體晶片310至330的第三群組之晶片穿孔TSV20至TSV22分別經由第三群組之凸塊墊BP21至BP23耦接至上部半導體晶片320至340的第四群組TSV31至TSV33之一晶片穿孔。下部半導體晶片310至330的第四群組之晶片穿孔TSV30至TSV32分別經由第四群組之凸塊墊BP31至BP33耦接至上部半導體晶片320至340之路徑選擇單元323至343。包括於第一或最下半導體晶片310中之路徑選擇單元313耦接至第四群組之凸塊墊中的最下部者BP30。
內部電路311、321、331及341可經組態以包括輸入及輸出電路。由於輸入及輸出電路係已知技術，因此將省略詳細描述。
圖5為說明在圖4中說明之路徑選擇單元313、323、333及343之內部組態之圖。由於路徑選擇單元313、323、333及343具有實質相同組態，因此下文將描述僅包括於第一半導體晶片310中之路徑選擇單 元313作為一實例。
參看圖5，第一半導體晶片310之路徑選擇單元313包括：第一傳輸閘，其回應於模式切換信號BW_EXTEND_T及BW_EXTEND_B將凸塊墊之第一群組BP00至BP03中的凸塊墊BP00選擇性地耦接至第一半導體晶片310之內部電路311；及第二傳輸閘，其回應於模式切換信號BW_EXTEND_T及BW_EXTEND_B將凸塊墊之第四群組BP30至BP33中的凸塊墊BP30選擇性地耦接至內部電路311。
此處，模式切換信號BW_EXTEND_T可為產生於第一半導體晶片310至第四半導體晶片340中之一者中的信號，或可為自控制器10輸入之信號。在模式切換信號BW_EXTEND_T為產生於第一半導體晶片310至第四半導體晶片340中之一者中的信號之狀況下，第一半導體晶片310至第四半導體晶片340中之每一者包括產生模式切換信號BW_EXTEND_T及BW_EXTEND_B的一模式切換信號產生電路(圖式中未說明)。舉例而言，模式切換信號產生電路可包括熔斷器電路。在模式切換信號BW_EXTEND_T為自控制器10輸入之信號之狀況下，半導體積體電路300包括用於模式切換信號BW_EXTEND_T的晶片穿孔之第三群組(圖式中未說明)。舉例而言，晶片穿孔之第三群組經組態以分別穿過第一半導體晶片310至第四半導體晶片340以在第一半導體晶片310至第四半導體晶片340之間相互耦接且分別給第一半導體晶片310至第四半導體晶片340提供模式切換信號BW_EXTEND_T。
將對本發明之實施例的描述作為堆疊四個半導體晶片且因此配置於一半導體晶片中之四個晶片穿孔相互選擇性地共同充當用於半導體積體電路20之密度擴展或頻寬擴展之介面的一實例闡述，該等晶片穿孔中之每一者為來自晶片穿孔之第一至第四群組TSV00至TSV03、TSV10至TSV13、TSV20至TSV23及TSV30至TSV33中之每一者的一者。然而，本發明之實施例可擴展至堆疊四個以下或四個以上半導體 晶片之狀況。亦即，一半導體晶片中其數目與堆疊之半導體晶片之數目相同的複數個晶片穿孔可選擇性地相互共同充當用於半導體積體電路之密度擴展或頻寬擴展的介面。舉例而言，當堆疊八個半導體晶片時，每一半導體晶片可提供八個晶片穿孔，其中之第一者可充當用於密度擴展及頻寬擴展兩者之介面，且其中之其餘者可充當用於頻寬擴展之介面。
下文中，將描述根據本發明之第一實施例的具有上述組態之半導體積體電路300之操作。
首先，將描述對於密度擴展之操作。
為了密度擴展而停用模式切換信號BW_EXTEND_T及BW_EXTEND_B，且路徑選擇單元313、323、333及343分別將第一群組之凸塊墊BP00至BP03耦接至內部電路311、321、331及341。
因此，內部電路311、321、331及341經由第一群組之晶片穿孔TSV00至TSV03與控制器10通信。
在此狀況下，由於第一至第四半導體晶片310、320、330及340共用一個墊DQ0_0，因此密度得到擴展。
接著，將描述對於頻寬擴展之操作。
為了頻寬擴展而啟用模式切換信號BW_EXTEND_T及BW_EXTEND_B，且路徑選擇單元313、323、333及343分別將第四群組之凸塊墊BP30至BP33耦接至內部電路311、321、331及341。
因此，內部電路311、321、331及341經由整個第一至第四群組之晶片穿孔TSV00至TSV03、TSV10至TSV13、TSV20至TSV23及TSV30至TSV33與外部通信。
在此狀況下，由於第一至第四半導體晶片310、320、330及340個別地使用四個墊DQ0_0至DQ0_3，因此頻寬得到擴展。
因此，根據本發明之第一實施例，有可能在必要時藉由在用於 密度擴展與頻寬擴展之介面之間切換而達成擴展密度或頻寬之效應。
圖6為根據本發明之第二實施例的說明半導體積體電路400之組態之例示性圖。
本發明之第二實施例必要時如本發明之第一實施例一般提供用於擴展密度或頻寬之技術。因此，在本發明之第二實施例中，將僅描述不同於本發明之第一實施例之組態的組態。
參看圖6，根據本發明之第二實施例的半導體積體電路400可包括：晶片穿孔之第一群組TSV000至TSV003，其中之每一晶片穿孔分別穿過第一半導體晶片410至第四半導體晶片440且共同耦接至第一半導體晶片410至第四半導體晶片440；及晶片穿孔之第二至第五群組TSV100至TSV103、TSV200至TSV203、TSV300至TSV303及TSV400至TSV403，其中之每一群組的每一晶片穿孔分別穿過第一半導體晶片410至第四半導體晶片440，且其中之每一群組的一晶片穿孔可按一對一方式排他地耦接至第一半導體晶片410至第四半導體晶片440之內部電路411、421、431及441中的每一者。
舉例而言，第二群組TSV100至TSV103中之一晶片穿孔TSV001可耦接至第一半導體晶片410之內部電路411。第三群組TSV200至TSV203中之一晶片穿孔TSV201可耦接至第二半導體晶片420之內部電路421。第四群組TSV300至TSV303中之一晶片穿孔TSV302可耦接至第三半導體晶片430之內部電路431。第五群組TSV400至TSV403中之一晶片穿孔TSV403可耦接至第四半導體晶片440之內部電路441。
導電線ML000、ML100、ML200及ML300分別經由路徑選擇單元413、423、433及443將內部電路411、421、431及441耦接至晶片穿孔之第二至第五群組TSV100至TSV103、TSV200至TSV203、TSV300至TSV303及TSV400至TSV403中之每一群組中之對應的晶片穿孔。
根據本發明之第二實施例，導電線之信號耦合雜訊之效應可最 小化，且亦可最小化用於導電線之面積。
雖然已關於具體實施例描述了本發明，但應注意，實施例係為了描述而非限制本發明。另外，應注意，在不脫離本發明之範疇之情況下，本發明可由熟習此項技術者以各種方式經由取代、改變及修改來達成。
舉例而言，在本發明之實施例中，第一至第四半導體晶片面向下且接著經堆疊之面向下凸起型結構。然而，本發明並不限於此。本發明亦可應用於第一至第四半導體晶片可面向上且接著經堆疊之面向上凸起型結構。
由於可選擇性地使用密度擴展結構及頻寬擴展結構，因此有可能取決於對於系統必要之條件來達成靈活交替的效應。

Claims (11)

  1. 一種半導體積體電路，其包含：複數個半導體晶片，其經組態以在三個維度上堆疊；晶片穿孔之一第一群組，其經組態以分別穿過該複數個半導體晶片且用於該半導體積體電路之一密度擴展及一頻寬擴展；及晶片穿孔之一第二群組，其經組態以分別穿過該複數個半導體晶片且用於該半導體積體電路之該頻寬擴展，其中該複數個半導體晶片中之每一者包括：一路徑選擇單元，其經組態以選擇性回應於一模式切換信號來選擇配置於該半導體晶片中之該第一群組之晶片穿孔中的一者或配置於該半導體晶片中之該第二群組之晶片穿孔中的一者，及一內部電路，其經組態以選擇性地耦接至由該路徑選擇單元選擇之一晶片穿孔，其中在該密度擴展期間，僅有該第一群組之晶片穿孔被使用到，其中該路徑選擇單元包括：一第一耦接單元，其經組態以回應於該模式切換信號而將該內部電路耦接至該第一群組之晶片穿孔中的一者，及一第二耦接單元，其經組態以回應於該模式切換信號而將該內部電路耦接至該第二群組之晶片穿孔中的一者，其中該第一耦接單元回應於該第二耦接單元將該內部電路耦接至該第二群組之晶片穿孔中的一者之後的該模式切換信號，將該內部電路再耦接(re-couple)至該第一群組之晶片穿孔中的一者。
  2. 如請求項1之半導體積體電路，其中晶片穿孔之該第一群組實質上穿過該複數個半導體晶片對準，且在該等半導體晶片之間相互耦接，且其中晶片穿孔之該第二群組實質上穿過該複數個半導體晶片對準，且配置於該複數個半導體晶片中之一者中的晶片穿孔之該第二群組中的每一晶片穿孔與配置於該複數個半導體晶片中之另一者中的晶片穿孔之該第一群組相互耦接。
  3. 如請求項1之半導體積體電路，其中該複數個半導體晶片中之每一者進一步包括經組態以產生該模式切換信號之一熔斷器電路單元。
  4. 如請求項1之半導體積體電路，其進一步包含：晶片穿孔之一第三群組，其經組態以分別穿過該複數個半導體晶片，以在該等半導體晶片之間相互耦接，且分別向該複數個半導體晶片提供自外部施加的該模式切換信號。
  5. 一種半導體積體電路，其包含：N(其中N為等於或大於2之一自然數)個半導體晶片，其經組態以在三個維度上堆疊；及晶片穿孔之N個群組，其中之每一群組經組態以穿過該N個半導體晶片，其中晶片穿孔之該N個群組包括：晶片穿孔之一個第一群組，其組態分別成通過該複數個半導體晶片，而且用於該半導體積體電路之一密度擴展及一頻寬擴展，及晶片穿孔之N-1個第二群組，其組態分別成通過該複數個半導體晶片，而且用於該N個半導體積體電路之一頻寬擴展，其中在該密度擴展期間，僅有該第一群組之晶片穿孔被使用到，其中該N個半導體積體電路之每一者包括：一路徑選擇單元，其經組態以選擇性回應於一模式切換信號來選擇配置於該半導體晶片中之該第一群組之晶片穿孔中的一者或配置於該半導體晶片中之該第二群組之晶片穿孔中的一者，及一輸入輸出單元，其經組態以選擇性地耦接至由該路徑選擇單元選擇之一晶片穿孔，其中該路徑選擇單元包括：一第一耦接單元，其經組態以回應於該模式切換信號而將該內部電路耦接至該第一群組之晶片穿孔中的一者，及一第二耦接單元，其經組態以回應於該模式切換信號而將該內部電路耦接至該第二群組之晶片穿孔中的一者，其中該第一耦接單元回應於該第二耦接單元將該內部電路耦接至該第二群組之晶片穿孔中的一者之後的該模式切換信號，將該內部電路再耦接(re-couple)至該第一群組之晶片穿孔中的一者。
  6. 如請求項5之半導體積體電路，其中晶片穿孔之每一群組的晶片穿孔實質上穿過該N個半導體晶片對準。
  7. 如請求項5之半導體積體電路，其中該N個半導體晶片中之每一者進一步包括經組態以產生該模式切換信號之一熔斷器電路單元。
  8. 如請求項5之半導體積體電路，其進一步包含：晶片穿孔之一第三群組，其經組態以分別穿過該N個半導體晶片，以在該等半導體晶片之間相互耦接，且分別向該N個半導體晶片提供自外部施加的該模式切換信號。
  9. 一種半導體積體電路，其包含：複數個半導體晶片，其經組態以在三個維度上堆疊；晶片穿孔之一第一群組，其經組態以分別穿過該複數個半導體晶片，且向該複數個半導體晶片提供一共同連接件；及晶片穿孔之複數個群組，其中之每一群組經組態以分別穿過該複數個半導體晶片，且該等群組中之每一群組中的一個晶片穿孔經組態按一對一方式耦接至複數個內部電路中之每一者，其中該複數個半導體晶片中之每一者包括：一路徑選擇單元，其經組態以選擇性回應於一模式切換信號來選擇配置於該半導體晶片中之該第一群組之晶片穿孔中的一者或配置於該半導體晶片中之該複數個群組之晶片穿孔中的一晶片穿孔，及該內部電路，其經組態以選擇性地耦接至由該路徑選擇單元選擇之一晶片穿孔，其中晶片穿孔之該第一群組係用於該半導體積體電路之一密度擴展及一頻寬擴展，其中晶片穿孔之該複數個群組係用於該半導體積體電路之該頻寬擴展，其中在該密度擴展期間，僅有該第一群組之晶片穿孔被使用到，其中該路徑選擇單元包括：一第一耦接單元，其經組態以回應於該模式切換信號而將該內部電路耦接至該第一群組之晶片穿孔中的一者，及一第二耦接單元，其經組態以回應於該模式切換信號而將該內部電路耦接至該第二群組之晶片穿孔中的一者，其中該第一耦接單元回應於該第二耦接單元將該內部電路耦接至該第二群組之晶片穿孔中的一者之後的該模式切換信號，將該內部電路再耦接(re-couple)至該第一群組之晶片穿孔中的一者。
  10. 如請求項9之半導體積體電路，其中該複數個半導體晶片及該複數個群組之晶片穿孔根據該複數個半導體晶片之一堆疊次序及該複數個群組之晶片穿孔的一安置次序按一對一方式相互耦接。
  11. 如請求項9之半導體積體電路，其中該複數個半導體晶片中之每一者進一步包括將該內部電路耦接至該複數個群組之晶片穿孔中由該路徑選擇單元選擇的該晶片穿孔之一導電線。
TW102130337A 2012-12-20 2013-08-23 半導體積體電路及包含其之半導體系統 TWI632663B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120150025A KR102058101B1 (ko) 2012-12-20 2012-12-20 반도체 집적회로
??10-2012-0150025 2012-12-20

Publications (2)

Publication Number Publication Date
TW201426962A TW201426962A (zh) 2014-07-01
TWI632663B true TWI632663B (zh) 2018-08-11

Family

ID=50956113

Family Applications (2)

Application Number Title Priority Date Filing Date
TW107119495A TWI667766B (zh) 2012-12-20 2013-08-23 半導體積體電路及包含其之半導體系統
TW102130337A TWI632663B (zh) 2012-12-20 2013-08-23 半導體積體電路及包含其之半導體系統

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW107119495A TWI667766B (zh) 2012-12-20 2013-08-23 半導體積體電路及包含其之半導體系統

Country Status (4)

Country Link
US (1) US9356000B2 (zh)
KR (1) KR102058101B1 (zh)
CN (1) CN103887288B (zh)
TW (2) TWI667766B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150026002A (ko) * 2013-08-30 2015-03-11 에스케이하이닉스 주식회사 반도체 집적회로
CN109860121B (zh) * 2017-11-30 2020-09-25 长鑫存储技术有限公司 一种半导体封装结构及其接口功能切换方法
US10804255B1 (en) * 2019-05-10 2020-10-13 Xilinx, Inc. Circuit for and method of transmitting a signal in an integrated circuit device
US11462519B2 (en) * 2020-06-01 2022-10-04 Nanya Technology Corporation Semiconductor device with active interposer and method for fabricating the same
CN115411005A (zh) 2021-05-26 2022-11-29 长鑫存储技术有限公司 半导体结构和半导体结构的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200608557A (en) * 2004-06-30 2006-03-01 Elpida Memory Inc Stacked semiconductor device
CN101248363A (zh) * 2005-08-23 2008-08-20 日本电气株式会社 半导体器件、半导体芯片、芯片间互连测试方法以及芯片间互连切换方法
US20110110064A1 (en) * 2009-11-12 2011-05-12 International Business Machines Corporation Integrating Circuit Die Stacks Having Initially Identical Dies Personalized With Fuses
US20120319757A1 (en) * 2011-06-14 2012-12-20 Elpida Memory, Inc. Semiconductor device having penetration electrodes penetrating through semiconductor chip

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100364635B1 (ko) * 2001-02-09 2002-12-16 삼성전자 주식회사 칩-레벨에 형성된 칩 선택용 패드를 포함하는 칩-레벨3차원 멀티-칩 패키지 및 그 제조 방법
JP4419049B2 (ja) * 2003-04-21 2010-02-24 エルピーダメモリ株式会社 メモリモジュール及びメモリシステム
JP4272968B2 (ja) * 2003-10-16 2009-06-03 エルピーダメモリ株式会社 半導体装置および半導体チップ制御方法
JP4708176B2 (ja) * 2005-12-08 2011-06-22 エルピーダメモリ株式会社 半導体装置
TWI474331B (zh) * 2009-06-30 2015-02-21 Hitachi Ltd Semiconductor device
US8400781B2 (en) * 2009-09-02 2013-03-19 Mosaid Technologies Incorporated Using interrupted through-silicon-vias in integrated circuits adapted for stacking
US8492905B2 (en) * 2009-10-07 2013-07-23 Qualcomm Incorporated Vertically stackable dies having chip identifier structures
US8604593B2 (en) * 2009-10-19 2013-12-10 Mosaid Technologies Incorporated Reconfiguring through silicon vias in stacked multi-die packages
KR101211044B1 (ko) * 2010-05-27 2012-12-12 에스케이하이닉스 주식회사 멀티칩 구조를 가지는 반도체 집적 회로
JP2013531891A (ja) * 2010-06-17 2013-08-08 モサイド・テクノロジーズ・インコーポレーテッド シリコン貫通孔を有する半導体デバイス
JP5649888B2 (ja) * 2010-09-17 2015-01-07 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
KR20130042078A (ko) 2011-10-18 2013-04-26 에스케이하이닉스 주식회사 반도체 장치
US8669780B2 (en) * 2011-10-31 2014-03-11 Taiwan Semiconductor Manufacturing Company, Ltd. Three dimensional integrated circuit connection structure and method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200608557A (en) * 2004-06-30 2006-03-01 Elpida Memory Inc Stacked semiconductor device
CN101248363A (zh) * 2005-08-23 2008-08-20 日本电气株式会社 半导体器件、半导体芯片、芯片间互连测试方法以及芯片间互连切换方法
US20110110064A1 (en) * 2009-11-12 2011-05-12 International Business Machines Corporation Integrating Circuit Die Stacks Having Initially Identical Dies Personalized With Fuses
US20120319757A1 (en) * 2011-06-14 2012-12-20 Elpida Memory, Inc. Semiconductor device having penetration electrodes penetrating through semiconductor chip

Also Published As

Publication number Publication date
KR102058101B1 (ko) 2019-12-20
TW201832346A (zh) 2018-09-01
US20140175667A1 (en) 2014-06-26
CN103887288B (zh) 2018-07-27
CN103887288A (zh) 2014-06-25
US9356000B2 (en) 2016-05-31
TWI667766B (zh) 2019-08-01
TW201426962A (zh) 2014-07-01
KR20140080338A (ko) 2014-06-30

Similar Documents

Publication Publication Date Title
TWI632663B (zh) 半導體積體電路及包含其之半導體系統
US9472253B2 (en) Semiconductor device including spiral data path
KR102207562B1 (ko) 다양한 경로로 신호 입력이 가능한 적층 반도체 장치 및 반도체 시스템
US8618541B2 (en) Semiconductor apparatus
US9917061B2 (en) Semiconductor apparatus and memory system
KR20170052905A (ko) 적층형 반도체 메모리 및 이를 포함하는 반도체 시스템
JP2013131533A5 (zh)
JP2015232500A (ja) 半導体装置
US20130093099A1 (en) Semiconductor apparatus
US9335369B2 (en) Semiconductor integrated circuit
KR20180138373A (ko) 반도체 장치
JP2014071932A (ja) マルチチップメモリモジュール
CN107799492B (zh) 半导体装置及包括其的半导体系统
TWI739956B (zh) 半導體裝置
KR20160069275A (ko) 관통 비아 및 메탈 레이어를 이용하여 전기적 연결을 갖는 반도체 장치 및 그 적층 방법
KR20160012551A (ko) 복수 채널을 구비하는 반도체 장치 및 시스템
JP2011100898A (ja) 半導体デバイス
KR102295895B1 (ko) 반도체 장치 및 시스템
KR102165233B1 (ko) 복수 채널을 구비하는 반도체 장치 및 시스템
KR20150063758A (ko) 반도체 장치
US8563430B2 (en) Semiconductor integrated circuit and method for fabricating the same
KR101996474B1 (ko) 멀티 칩 패키지
US9269414B2 (en) Semiconductor integrated circuit
KR20110012645A (ko) 쓰루 실리콘 비아 방식의 반도체 집적회로
JP2015032090A (ja) 半導体装置