CN109860121B - 一种半导体封装结构及其接口功能切换方法 - Google Patents
一种半导体封装结构及其接口功能切换方法 Download PDFInfo
- Publication number
- CN109860121B CN109860121B CN201711234949.8A CN201711234949A CN109860121B CN 109860121 B CN109860121 B CN 109860121B CN 201711234949 A CN201711234949 A CN 201711234949A CN 109860121 B CN109860121 B CN 109860121B
- Authority
- CN
- China
- Prior art keywords
- chip
- interface
- input
- function
- transmission interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及一种半导体封装结构及其接口功能切换方法,该结构包括基板和堆叠芯片,堆叠芯片包括第一芯片和第二芯片,基板的第一、第二传输接口分别与第一芯片的第一输入接口、第一传送接口连接,第二芯片的第二输入接口、第二传送接口分别与第一传送接口、第一输入接口连接,第一输入接口将信号输入第一芯片,第一传送接口接收信号不输入第一芯片内,第二输入接口将信号输入第二芯片,第二传送接口接收信号不输入第二芯片内;第一芯片和所述第二芯片具有接口功能切换。该方法包括检测到第一芯片故障启动第一切换模式,使第一芯片失效第二芯片工作;检测到第二芯片故障启动第二切换模式,使第二芯片失效第一芯片工作。
Description
技术领域
本发明涉及半导体技术领域,特别涉及一种半导体封装结构及其接口功能切换方法。
背景技术
堆叠芯片封装结构是将多颗单一的芯片层叠安装在基板上之后,将各芯片与基板进行电性连接再进行整体的封装而制成的,但是由于各方面因素的影响,堆叠所需的芯片在生产过程中可能会存在芯片功能失效的问题,因此造成了封装后的堆叠芯片封装结构无法实现设计时所要求的功能。进一步的,由于各芯片与基板上对应的接口的连接是一定的,因此当其中一个芯片坏掉后,堆叠芯片封装结构上与坏掉的芯片所对应的接口失效,即便将该封装结构作为实现其他功能的封装结构使用,用户端通过失效接口进行的其他连接也无法实现,因此使得整颗堆叠芯片封装结构只能够进行报废处理,从而严重影响了产品生产的良率,增加了生产成本。
在背景技术中公开的上述信息仅用于加强对本发明的背景的理解,因此其可能包含没有形成为本领域普通技术人员所知晓的现有技术的信息。
发明内容
有鉴于此,本发明实施例希望提供一种半导体封装结构及其接口功能切换方法,以解决或缓解现有技术中存在的技术问题,至少提供一种有益的选择。
本发明实施例的技术方案是这样实现的:
根据本发明的一个实施例,提供一种半导体封装结构,包括:
基板,具有第一控制功能接口组,所述第一控制功能接口组包括第一传输接口和第二传输接口;及
堆叠芯片,具有至少一个芯片组,各所述芯片组包括堆叠设置的第一芯片和第二芯片;所述第一芯片具有第二控制功能接口组,所述第二控制功能接口组包括第一输入接口和第一传送接口;所述第二芯片具有第三控制功能接口组,所述第三控制功能接口组包括第二输入接口和第二传送接口;
其中,所述第一传输接口与所述第一输入接口连接,所述第一输入接口与所述第二传送接口连接;所述第二传输接口与所述第一传送接口连接,所述第一传送接口与所述第二输入接口连接;
经由所述第一输入接口将来自于所述第一传输接口的第一信号输入至所述第一芯片内,经由所述第一传送接口接收来自于所述第二传输接口的第二信号但不输入到所述第一芯片内,经由所述第二输入接口接收所述第一传送接口传送的所述第二信号输入至所述第二芯片内,经由所述第二传送接口接收所述第一输入接口传送的所述第一信号但不输入到所述第二芯片内;
其中,所述第一芯片和所述第二芯片具有接口功能切换。
在一些实施例中,当所述第二芯片执行接口功能切换时,使所述第二输入接口具有所述第二传送接口的功能,或切换使所述第二传送接口具有所述第二输入接口的功能。
在一些实施例中,当所述第一芯片执行接口功能切换时,使所述第一输入接口具有所述第一传送接口的功能,或使所述第一传送接口具有所述第一输入接口的功能。
在一些实施例中,所述第一芯片具有第一控制电路,包括并联的第一支路和第二支路,所述第一芯片提供工作电压至所述第一支路的输入端以及所述第二支路的输入端;所述第一支路依次连接有第一晶体管、第一控制开关和所述第一输入接口,所述第二支路依次连接有第二晶体管、第二控制开关和所述第一传送接口;所述第一支路的输入端与所述第二支路的输入端通过第一保护电阻接地;
所述第一控制开关与所述第一晶体管连接的一端与所述第二控制开关的与所述第二晶体管相连的一端相连接,所述第一芯片内部接收端与所述第一控制开关和所述第二控制开关的连接处电连接。
在一些实施例中,所述第一晶体管包括正闸极晶体管,所述第二晶体管包括负闸极晶体管。
在一些实施例中,所述第二芯片具有第二控制电路,包括并联的第三支路和第四支路,所述第二芯片提供工作电压至所述第三支路的输入端以及所述第四支路的输入端;所述第三支路依次连接有第三晶体管、第三控制开关和所述第二输入接口,所述第四支路依次连接有第四晶体管、第四控制开关和所述第二传送接口;所述第三支路的输入端与所述第四支路的输入端通过第二保护电阻接地;
所述第三控制开关的与所述第三晶体管连接的一端与所述第四控制开关的与所述第四晶体管相连的一端连接在一起,所述第二芯片内部接收端与所述第三控制开关和所述第四控制开关的连接处电连接。
在一些实施例中,所述第三晶体管包括正闸极晶体管,所述第四晶体管包括负闸极晶体管。
在一些实施例中,所述堆叠芯片具有两个或更多个芯片组,各所述芯片组的所述第一芯片的所述第一输入接口并联连接至所述基板的所述第一传输接口,各所述芯片组的各所述第一芯片的所述第一传送接口并联连接至所述基板的所述第二传输接口。
在一些实施例中,所述基板包括三对所述第一控制功能接口组,三对所述第一控制功能接口组分别用于输出时钟启动信号、芯片选择信号和终端电阻选通信号;所述第一芯片包括三对所述第二控制功能接口组,三对所述第二控制功能接口组分别用于输出时钟启动信号、芯片选择信号和终端电阻选通信号;所述第二芯片包括三对所述第三控制功能接口组,三对所述第三控制功能接口组分别用于输出时钟启动信号、芯片选择信号和终端电阻选通信号;其中,输出相同种类信号的所述第一控制功能接口组、所述第二控制功能接口组和所述第三控制功能接口组相连接。
根据本发明的另一个实施例,提供一种基于上述半导体封装结构的接口功能切换方法,包括:
当检测到所述第一芯片故障时,启动第一切换模式,以使所述第一芯片失效,第二芯片工作;以及
当检测到所述第二芯片故障时,启动第二切换模式,以使所述第二芯片失效,第一芯片工作。
在一些实施例中,所述第一切换模式包括:
所述第一芯片执行所述接口功能切换,将所述第一输入接口的功能切换至所述第一传送接口的功能,使所述第一输入接口接收来自于所述第一传输接口的所述第一信号但不输入到所述第一芯片内;及
所述第二芯片执行所述接口功能切换,将所述第二传送接口的功能切换至所述第二输入接口的功能,使所述第二传送接口接收所述第一输入接口传送的所述第一信号,并将所述第一信号输入至所述第二芯片内。
在一些实施例中,所述第二切换模式包括:
所述第一芯片执行所述接口功能切换,将所述第一传送接口的功能切换至所述第一输入接口的功能,使所述第一传送接口接收来自于所述第二传输接口的第二信号,并将所述第二信号输入至所述第一芯片内;及
所述第二芯片执行所述接口功能切换,将所述第二输入接口的功能切换至所述第二传送接口的功能,使所述第二输入接口接收所述第一传送接口传送的所述第二信号但不输入到所述第二芯片内。
本发明实施例由于采用以上技术方案,其具有以下优点:本发明实施例的半导体封装结构可以维持原有的封装尺寸和接口布置,因此通过接口功能转换后,与失效芯片连接的接口的功能能够得以维持,不会使得半导体封装结构上相应的与外部组件结合的接口功能失效。
上述概述仅仅是为了说明目的,并不意图以任何方式进行限制。除上述描述的示意性的方面、实施方式和特征之外,通过参考附图和以下的详细描述,本发明进一步的方面、实施方式和特征将会是容易明白的。
附图说明
在附图中,除非另外规定,否则贯穿多个附图相同的附图标记表示相同或相似的部件或元素。这些附图不一定是按照比例绘制的。应该理解,这些附图仅描绘了根据本发明公开的一些实施方式,而不应将其视为是对本发明范围的限制。
图1为本发明的实施例中半导体封装结构的示意图。
图2为本发明的实施例中半导体封装结构的第一工作模式的示意图。
图3为本发明的实施例中第一控制电路的连接示意图。
图4为本发明的实施例中第二控制电路的连接示意图。
图5为本发明的实施例中半导体封装结构的第一工作模式的示意图;
图6为本发明的实施例中接口功能切换方法的流程图。
附图标号说明:
100-基板; 101-第一传输接口; 102第二传输接口;
200-堆叠芯片; 201-第一芯片; 202-第二芯片;
203-第一输入接口; 204-第一传送接口; 205-第二输入接口;
206-第二传送接口; 500-第一控制电路; 600-第二控制电路;
501-第一支路; 502-第二支路; 503-第一晶体管;
504-第一控制开关; 506-第二晶体管; 507-第二控制开关;
509-第一保护电阻; 601-第三支路; 602-第四支路;
603-第三晶体管; 604-第三控制开关; 606-第四晶体管;
607-第四控制开关; 609-第二保护电阻。
具体实施方式
在下文中,仅简单地描述了某些示例性实施例。正如本领域技术人员可认识到的那样,在不脱离本发明的精神或范围的情况下,可通过各种不同方式修改所描述的实施例。因此,附图和描述被认为本质上是示例性的而非限制性的。
在本发明的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或组件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
在本发明中,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或成一体;可以是机械连接,也可以是电连接,还可以是通信;可以是直接相连,也可以通过中间媒介间接相连,可以是两个组件内部的连通或两个组件的相互作用关系。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中,除非另有明确的规定和限定,第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触,也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且,第一特征在第二特征“之上”、“方”和“上面”包括第一特征在第二特征正上方和斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正上方和斜上方,或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本发明的不同结构。为了简化本发明的公开,下文中对特定例子的部件和设置进行描述。当然,它们仅仅为示例,并且目的不在于限制本发明。此外,本发明可以在不同例子中重复参考数字和/或参考字母,这种重复是为了简化和清楚的目的,其本身不指示所讨论各种实施方式和/或设置之间的关系。此外,本发明提供了的各种特定的工艺和材料的例子,但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
实施例一
如图1、图2所示,本实施例提供了一种半导体封装结构,包括:
基板100,具有至少一个第一控制功能接口组。第一控制功能接口组包括第一传输接口101和第二传输接口102。
堆叠芯片200,具有至少一个芯片组。芯片组设置在基板100上。每个芯片组包括堆叠设置的第一芯片201和第二芯片202。
第一芯片201具有至少一个第二控制功能接口组。第二控制功能接口组包括第一输入接口203和第一传送接口204。第二芯片202具有至少一个第三控制功能接口组。第三控制功能接口组包括第二输入接口205和第二传送接口206。
第一传输接口101与第一输入接口203连接。第一输入接口203与第二传送接口206连接。第二传输接口102与第一传送接口204连接。第一传送接口204与第二输入接口205连接。
第一芯片201能够对第一输入接口203和第一传送接口204的功能进行相互切换。第二芯片202能够对第二输入接口205和第二传送接口206的功能进行相互切换。
第一输入接口203的功能为将来自第一传输接口101的第一信号输入第一芯片201内。第一传送接口204的功能接收来自第二传输接口102的第二信号但不输入到第一芯片201内。第二输入接口205的功能为接收第一传送接口204传送的第二信号输入至第二芯片202内。第二传送接口206的功能为接收第一输入接口203传送的第一信号但不输入到第二芯片内。
第一芯片201和第二芯片202具有接口功能切换。
第一输入接口203与第一芯片201内部电路连接。通过第一输入接口203可对第一芯片201进行控制和信号传递,第一传送接口204用于将信号传递至下一芯片的对应接口。第二输入接口205与第二芯片202内部电路连接。通过第二输入接口205可对第二芯片202进行控制和信号传递。第二传送接口206用于接收和传递信号,不输入第二芯片202。
根据一种实施方式,如图3所示,在本实施例中,如图3所示,第一芯片201具有第一控制电路500。第一控制电路500包括第一支路501和第二支路502。第一芯片201提供工作电压VDD至第一支路501的输入端以及第二支路502的输入端。第一支路501依次连接有第一晶体管503、第一控制开关504和第一输入接口203。第二支路502依次连接有第二晶体管506、第二控制开关507和第一传送接口204。第一支路501的输入端与第二支路502的输入端通过第一保护电阻509接地GND。第一控制开关504与第一晶体管503连接的一端与第二控制开关507的与第二晶体管506相连的一端连接在一起,从而使第一晶体管503和第二晶体管506并联。第一芯片201内部接收端CS连接在第一控制开关504和第二控制开关507的连接处。
第二芯片202具有第二控制电路600。第二控制电路600包括第三支路601和第四支路602。第二芯片202提供工作电压VDD至第三支路601的输入端以及第四支路602的输入端。第三支路601依次连接有第三晶体管603、第三控制开关604和第二输入接口205。第四支路602依次连接有第四晶体管606、第四控制开关607和第二传送接口206。第三支路601的输入端与第四支路602的输入端通过第二保护电阻609接地GND。第三控制开关604与第三晶体管603连接的一端与第四控制开关607的与第四晶体管606相连的一端连接在一起,从而使第三晶体管603和第四晶体管606并联。第二芯片202内部接收端CS连接在第三控制开关604和第四控制开关607的连接处。
在根据一种实施方式,第一晶体管503和第三晶体管603为正闸极晶体管。第二晶体管506和第四晶体管606为负闸极晶体管。第一晶体管503和第二晶体管506可以互换。第三晶体管603和第四晶体606管可以互换。
在本实施例中,第一晶体管503和第三晶体管603为正闸极晶体管,第二晶体管506和第四晶体管606为负闸极晶体管。第一晶体管503和第三晶体管603通过高电平。第二晶体管506和第四晶体管606通过低电平。只要能够实现上述功能,第一晶体管503、第二晶体管506、第三晶体管603和第四晶体管606可采用现有技术中的任意元器件。
当第一芯片201和第二芯片202均工作正常时执行以下操作。
第一芯片201的第一工作电路的工作电压VDD输出正电压。第一保护电阻509正常工作不被切断。第一晶体管503为正闸极晶体管允许高电平通过,第一控制开关504闭合。第一输入接口203接收的第一传输接口101的第一信号能够进入第一芯片201内部接收端CS。第二控制开关507断开,第一传送接口204接收的第二传输接口102的第二信号不能进入第一芯片201内部。
第二芯片202的第二工作电路的工作电压VDD输出正电压。第二保护电阻609正常工作不被切断。第三晶体管603为正闸极晶体管允许高电平通过,第三控制开关604闭合。第二输入接口205接收的第一传送接口204传送的第二信号能够进入第二芯片202内部接收端CS。第四晶体管606为反闸极晶体管允许低电平通过。第二传送接口206接收的第一输入接口203传送的第一信号不能进入第二芯片202内部。
当第一芯片201发生故障时,第二控制开关507断开。第一传送接口204接收的第二信号不能进入第一芯片201内部接收端CS。第一控制开关504断开。第一输入接口203接收的第一信号不能进入第一芯片201内部。这样两个接口203和204都变为了传送接口。
同时,第四控制开关607闭合,第二传送接口206接收的第一信号能够进入第二芯片202内部接收端CS。第三控制开关604也闭合,第二输入接口205接收的第二信号也能进入第二芯片201内部。这样两个接口205和206都变为了信号输入接口。从而基板100的第一传输接口101和第二传输接口102都能对第二芯片202进行控制,使得不至于第一芯片发生故障后,第一传输接口101不能使用。
当第二芯片202发生故障时,第四控制开关607断开,第二传送接口206接收的第一信号不能进入第二芯片202内部。第三控制开关604断开,第二输入接口205接收的第二信号也不能进入第二芯片201内部。这样两个接口205和206都变为了传送接口。
同时,第二控制开关507闭合,第一传送接口204接收的第二信号能够进入第一芯片201内部接收端CS。第一控制开关504也闭合,第一输入接口203接收的第一信号也能进入第一芯片201内部。这样两个接口203和204都变为了信号输入接口。从而基板100的第一传输接口101和第二传输接口102第一传输接口101第二传输接口102都能对第一芯片101进行控制,使得不至于第二芯片102发生故障后,第二传输接口102不能使用。
应该注意,本领域技术人员可以根据本发明实施方式设计各种电路来实现这种接口的转换。
根据一种实施方式,基板100包括三个第一控制功能接口组。三个第一控制功能接口组分别用于输出时钟启动信号(CKE)、芯片选择信号(CS)和终端电阻选通信号(ODT)。第一芯片201包括三个第二控制功能接口组。三个第二控制功能接口组分别用于输出时钟启动信号(CKE)、芯片选择信号(CS)和终端电阻选通信号(ODT)。第二芯片202包括三个第三控制功能接口组。三个第三控制功能接口组分别用于输出时钟启动信号(CKE)、芯片选择信号(CS)和终端电阻选通信号(ODT)。
需要说明的是,输出相同种类信号的第一控制功能接口组、第二控制功能接口组和第三控制功能接口组相连接。例如,基板100的输出时钟启动信号的接口与第一芯片201、第二芯片202上相应的输出/接收时钟启动信号的接口连接。基板100的输出芯片选择信号的接口与第一芯片201、第二芯片202上相应的输出/接收芯片选择信号的接口连接。基板100的输出终端电阻选通信号的接口与第一芯片201、第二芯片202上相应的输出/接收终端电阻选通信号的接口连接。
在本实施例中,基板100上的地址选择接口103(即ADDR接口)连接各第一芯片201的地址选择接口207(即ADDR接口),各第一芯片201的地址选择接口207连接各第二芯片202的地址选择接口208(即ADDR接口)连接。
需要说明的是,当半导体封装结构需要实现第一芯片201和第二芯片202两者的功能时,采用第一工作模式。当只需要实现第一芯片201或第二芯片202的功能时,采用第二工作模式。
在可选的实施例中,当半导体封装结构中的各第一芯片201和各第二芯片202均功能良好时,采用第一工作模式。当其中一个第一芯片201或第二芯片202功能失效时,半导体封装结构中的各芯片组均同时切换至第二工作模式。
实施例二
如图5所示,本实施例提供了一种半导体封装结构,包括:
基板100,具有至少一个第一控制功能接口组。第一控制功能接口组包括第一传输接口101和第二传输接口102。
堆叠芯片200,具有多个芯片组。各芯片组堆叠为一体并设置在基板100上。每个芯片组包括堆叠设置的第一芯片201和第二芯片202。
第一芯片201具有至少一个第二控制功能接口组。第二控制功能接口组包括第一输入接口203和第一传送接口204。第二芯片202具有至少一个第三控制功能接口组,第三控制功能接口组包括第二输入接口205和第二传送接口206。
各芯片组的第一芯片201的第一输入接口203并联连接至基板100的第一传输接口101。各芯片组的各第一芯片201的第一传送接口204并联连接至基板100的第二传输接口102。
实施例三
如图6所示,本实施例提供了一种基于上述半导体封装结构的接口功能切换方法,包括以下步骤:
S10:检测各芯片是否正常。当检测到第一芯片201故障时执行步骤S21,当检测到第二芯片202故障时执行步骤S22。
S21:当检测到第一芯片201故障时,启动第一切换模式,以使第一芯片201失效,第二芯片202工作。
S22:当检测到第二芯片202故障时,启动第二切换模式,以使第二芯片202失效,第一芯片201工作。
在一个实施方式中,步骤S21中启动第一切换模式具体包括:
S31:第一芯片201执行接口功能切换。
S41:将第一输入接口203的功能切换至第一传送接口204的功能,使第一输入接口203的功能由将来自于第一传输接口101的第一信号输入至第一芯片201内,切换至接收来自于第一传输接口101的第一信号但不输入到第一芯片201内。
S51:第二芯片202执行接口功能切换。
S61:将第二传送接口206的功能切换至第二输入接口205的功能,使第二传送接口206的功能由接收第一输入接口203传送的第一信号但不输入到第二芯片202内,切换至接收第一输入接口203传送的第一信号输入至第二芯片202内。
在一个实施方式中,步骤S22中启动第二切换模式具体包括:
S32:第一芯片201执行接口功能切换。
S42:将第一传送接口204的功能切换至第一输入接口203的功能,使第一传送接口204的功能由接收来自于第二传输接口102的第二信号但不输入到第一芯片201内,切换至接收来自于第二传输接口102的第二信号输入至第一芯片201内。
S52:第二芯片202执行接口功能切换。
S62将第二输入接口205的功能切换至第二传送接口206的功能,使第二输入接口205的功能由接收第一传送接口204传送的第二信号输入至第二芯片202内,切换至接收第一传送接口204)传送的第二信号但不输入到第二芯片202内。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到其各种变化或替换,这些都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以所述权利要求的保护范围为准。
Claims (11)
1.一种半导体封装结构,其特征在于,包括:
基板,具有第一控制功能接口组,所述第一控制功能接口组包括第一传输接口和第二传输接口;及
堆叠芯片,具有至少一个芯片组,各所述芯片组包括堆叠设置的第一芯片和第二芯片;所述第一芯片具有第二控制功能接口组,所述第二控制功能接口组包括第一输入接口和第一传送接口;所述第二芯片具有第三控制功能接口组,所述第三控制功能接口组包括第二输入接口和第二传送接口;
其中,所述第一传输接口与所述第一输入接口连接,所述第一输入接口与所述第二传送接口连接;所述第二传输接口与所述第一传送接口连接,所述第一传送接口与所述第二输入接口连接;
经由所述第一输入接口将来自于所述第一传输接口的第一信号输入至所述第一芯片内,经由所述第一传送接口接收来自于所述第二传输接口的第二信号但不输入到所述第一芯片内,经由所述第二输入接口接收所述第一传送接口传送的所述第二信号输入至所述第二芯片内,经由所述第二传送接口接收所述第一输入接口传送的所述第一信号但不输入到所述第二芯片内;
其中,所述第一芯片和所述第二芯片具有接口功能切换,当所述第二芯片执行接口功能切换时,使所述第二输入接口具有所述第二传送接口的功能,或切换使所述第二传送接口具有所述第二输入接口的功能。
2.如权利要求1所述的半导体封装结构,其特征在于,当所述第一芯片执行接口功能切换时,使所述第一输入接口具有所述第一传送接口的功能,或使所述第一传送接口具有所述第一输入接口的功能。
3.如权利要求1所述的半导体封装结构,其特征在于,所述第一芯片具有第一控制电路,包括并联的第一支路和第二支路,所述第一芯片提供工作电压至所述第一支路的输入端以及所述第二支路的输入端;所述第一支路依次连接有第一晶体管、第一控制开关和所述第一输入接口,所述第二支路依次连接有第二晶体管、第二控制开关和所述第一传送接口;所述第一支路的输入端与所述第二支路的输入端通过第一保护电阻接地;
所述第一控制开关与所述第一晶体管连接的一端与所述第二控制开关的与所述第二晶体管相连的一端相连接,所述第一芯片内部接收端与所述第一控制开关和所述第二控制开关的连接处电连接。
4.如权利要求3所述的半导体封装结构,其特征在于,所述第一晶体管包括正闸极晶体管,所述第二晶体管包括负闸极晶体管。
5.如权利要求3所述的半导体封装结构,其特征在于,所述第二芯片具有第二控制电路,包括并联的第三支路和第四支路,所述第二芯片提供工作电压至所述第三支路的输入端以及所述第四支路的输入端;所述第三支路依次连接有第三晶体管、第三控制开关和所述第二输入接口,所述第四支路依次连接有第四晶体管、第四控制开关和所述第二传送接口;所述第三支路的输入端与所述第四支路的输入端通过第二保护电阻接地;
所述第三控制开关的与所述第三晶体管连接的一端与所述第四控制开关的与所述第四晶体管相连的一端连接在一起,所述第二芯片内部接收端与所述第三控制开关和所述第四控制开关的连接处电连接。
6.如权利要求5所述的半导体封装结构,其特征在于,所述第三晶体管包括正闸极晶体管,所述第四晶体管包括负闸极晶体管。
7.如权利要求1所述的半导体封装结构,其特征在于,所述堆叠芯片具有两个或更多个芯片组,各所述芯片组的所述第一芯片的所述第一输入接口并联连接至所述基板的所述第一传输接口,各所述芯片组的各所述第一芯片的所述第一传送接口并联连接至所述基板的所述第二传输接口。
8.如权利要求1至7中任一项所述的半导体封装结构,其特征在于,所述基板包括三对所述第一控制功能接口组,三对所述第一控制功能接口组分别用于输出时钟启动信号、芯片选择信号和终端电阻选通信号;所述第一芯片包括三对所述第二控制功能接口组,三对所述第二控制功能接口组分别用于输出时钟启动信号、芯片选择信号和终端电阻选通信号;所述第二芯片包括三对所述第三控制功能接口组,三对所述第三控制功能接口组分别用于输出时钟启动信号、芯片选择信号和终端电阻选通信号;其中,输出相同种类信号的所述第一控制功能接口组、所述第二控制功能接口组和所述第三控制功能接口组相连接。
9.一种如权利要求1-7中任一项所述半导体封装结构的接口功能切换方法,其特征在于,包括:
当检测到所述第一芯片故障时,启动第一切换模式,以使所述第一芯片失效,第二芯片工作;以及
当检测到所述第二芯片故障时,启动第二切换模式,以使所述第二芯片失效,第一芯片工作。
10.如权利要求9所述的接口功能切换方法,其特征在于,所述第一切换模式包括:
所述第一芯片执行所述接口功能切换,将所述第一输入接口的功能切换至所述第一传送接口的功能,使所述第一输入接口接收来自于所述第一传输接口的所述第一信号但不输入到所述第一芯片内;及
所述第二芯片执行所述接口功能切换,将所述第二传送接口的功能切换至所述第二输入接口的功能,使所述第二传送接口接收所述第一输入接口传送的所述第一信号,并将所述第一信号输入至所述第二芯片内。
11.如权利要求9所述的接口功能切换方法,其特征在于,所述第二切换模式包括:
所述第一芯片执行所述接口功能切换,将所述第一传送接口的功能切换至所述第一输入接口的功能,使所述第一传送接口接收来自于所述第二传输接口的第二信号,并将所述第二信号输入至所述第一芯片内;及
所述第二芯片执行所述接口功能切换,将所述第二输入接口的功能切换至所述第二传送接口的功能,使所述第二输入接口接收所述第一传送接口传送的所述第二信号但不输入到所述第二芯片内。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711234949.8A CN109860121B (zh) | 2017-11-30 | 2017-11-30 | 一种半导体封装结构及其接口功能切换方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711234949.8A CN109860121B (zh) | 2017-11-30 | 2017-11-30 | 一种半导体封装结构及其接口功能切换方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109860121A CN109860121A (zh) | 2019-06-07 |
CN109860121B true CN109860121B (zh) | 2020-09-25 |
Family
ID=66887959
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201711234949.8A Active CN109860121B (zh) | 2017-11-30 | 2017-11-30 | 一种半导体封装结构及其接口功能切换方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109860121B (zh) |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1204841A (zh) * | 1997-06-30 | 1999-01-13 | 西门子公司 | 具有低输出电容量的脱片驱动器 |
CN1661722A (zh) * | 2004-02-26 | 2005-08-31 | 株式会社瑞萨科技 | 半导体器件 |
CN1870171A (zh) * | 2005-05-25 | 2006-11-29 | 尔必达存储器株式会社 | 半导体存储装置 |
CN101826515A (zh) * | 2009-02-10 | 2010-09-08 | 株式会社日立制作所 | 半导体集成电路器件 |
CN103066066A (zh) * | 2011-10-18 | 2013-04-24 | 海力士半导体有限公司 | 半导体装置 |
CN103094249A (zh) * | 2011-10-31 | 2013-05-08 | 台湾积体电路制造股份有限公司 | 三维集成电路连接结构和方法 |
CN103258808A (zh) * | 2012-02-17 | 2013-08-21 | 爱思开海力士有限公司 | 集成电路系统 |
CN103780243A (zh) * | 2014-01-28 | 2014-05-07 | 合肥工业大学 | 一种具有转移信号功能的3d芯片冗余硅通孔容错结构 |
CN103887288A (zh) * | 2012-12-20 | 2014-06-25 | 爱思开海力士有限公司 | 半导体集成电路和具有半导体集成电路的半导体系统 |
CN104617083A (zh) * | 2013-11-05 | 2015-05-13 | 爱思开海力士有限公司 | 半导体系统 |
CN104900257A (zh) * | 2013-12-06 | 2015-09-09 | 台湾积体电路制造股份有限公司 | 三维双端口位单元及其组装方法 |
CN106571353A (zh) * | 2015-10-08 | 2017-04-19 | 三星电子株式会社 | 半导体装置和焊盘布置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011029535A (ja) * | 2009-07-29 | 2011-02-10 | Elpida Memory Inc | 半導体装置 |
-
2017
- 2017-11-30 CN CN201711234949.8A patent/CN109860121B/zh active Active
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1204841A (zh) * | 1997-06-30 | 1999-01-13 | 西门子公司 | 具有低输出电容量的脱片驱动器 |
CN1661722A (zh) * | 2004-02-26 | 2005-08-31 | 株式会社瑞萨科技 | 半导体器件 |
CN1870171A (zh) * | 2005-05-25 | 2006-11-29 | 尔必达存储器株式会社 | 半导体存储装置 |
CN101826515A (zh) * | 2009-02-10 | 2010-09-08 | 株式会社日立制作所 | 半导体集成电路器件 |
CN103066066A (zh) * | 2011-10-18 | 2013-04-24 | 海力士半导体有限公司 | 半导体装置 |
CN103094249A (zh) * | 2011-10-31 | 2013-05-08 | 台湾积体电路制造股份有限公司 | 三维集成电路连接结构和方法 |
CN103258808A (zh) * | 2012-02-17 | 2013-08-21 | 爱思开海力士有限公司 | 集成电路系统 |
CN103887288A (zh) * | 2012-12-20 | 2014-06-25 | 爱思开海力士有限公司 | 半导体集成电路和具有半导体集成电路的半导体系统 |
CN104617083A (zh) * | 2013-11-05 | 2015-05-13 | 爱思开海力士有限公司 | 半导体系统 |
CN104900257A (zh) * | 2013-12-06 | 2015-09-09 | 台湾积体电路制造股份有限公司 | 三维双端口位单元及其组装方法 |
CN103780243A (zh) * | 2014-01-28 | 2014-05-07 | 合肥工业大学 | 一种具有转移信号功能的3d芯片冗余硅通孔容错结构 |
CN106571353A (zh) * | 2015-10-08 | 2017-04-19 | 三星电子株式会社 | 半导体装置和焊盘布置 |
Also Published As
Publication number | Publication date |
---|---|
CN109860121A (zh) | 2019-06-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101751045B1 (ko) | 3d 반도체 장치 | |
US8705219B2 (en) | Electrostatic discharge protection circuit | |
US8243486B2 (en) | Semiconductor device | |
JP2008295299A5 (zh) | ||
JP6521792B2 (ja) | 半導体装置 | |
CN102611087A (zh) | 静电放电保护电路 | |
CN101996682A (zh) | 用于使用近场耦合的堆叠设备配置的高速无线串行通信链路 | |
TWI745422B (zh) | 保險絲狀態感測電路、裝置及方法 | |
US20110234285A1 (en) | Switching device and semiconductor integrated circuit device including the same | |
US20140184322A1 (en) | Through silicon via repair circuit | |
US9030026B2 (en) | Stack type semiconductor circuit with impedance calibration | |
US7876128B1 (en) | Voltage sequence output circuit | |
CN109860121B (zh) | 一种半导体封装结构及其接口功能切换方法 | |
US20140185174A1 (en) | Through silicon via bidirectional repair circuit of semiconductor apparatus | |
US7843219B2 (en) | XOR logic circuit | |
US9013220B2 (en) | Semiconductor apparatus and semiconductor system | |
US9813046B2 (en) | Embedded buffer circuit compensation scheme for integrated circuits | |
US20200168275A1 (en) | Writing apparatus and method for complementary resistive switch | |
EP2382662B1 (en) | A circuit for detecting tier-to-tier couplings in stacked integrated circuit devices | |
KR20130007120A (ko) | 반도체 장치 및 그의 테스트 방법 | |
US10298285B2 (en) | Semiconductor device | |
CN107395178B (zh) | 半导体功率开关器件和电子设备 | |
US20100060490A1 (en) | Circuit Arrangement and Method for the Operation of a Circuit Arrangement | |
US8526229B2 (en) | Semiconductor memory device | |
US7456652B2 (en) | Apparatus for expressing circuit version identification information |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP02 | Change in the address of a patent holder | ||
CP02 | Change in the address of a patent holder |
Address after: 230601 no.388 Xingye Avenue, Airport Industrial Park, Hefei Economic and Technological Development Zone, Anhui Province Patentee after: CHANGXIN MEMORY TECHNOLOGIES, Inc. Address before: 230000 room 630, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui Patentee before: CHANGXIN MEMORY TECHNOLOGIES, Inc. |