JP5257722B2 - 高周波モジュール - Google Patents

高周波モジュール Download PDF

Info

Publication number
JP5257722B2
JP5257722B2 JP2012137437A JP2012137437A JP5257722B2 JP 5257722 B2 JP5257722 B2 JP 5257722B2 JP 2012137437 A JP2012137437 A JP 2012137437A JP 2012137437 A JP2012137437 A JP 2012137437A JP 5257722 B2 JP5257722 B2 JP 5257722B2
Authority
JP
Japan
Prior art keywords
switch
electrode
land
substrate
pad electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012137437A
Other languages
English (en)
Other versions
JP2013102120A (ja
Inventor
修功 奥田
昌明 金栄
直樹 早坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2012137437A priority Critical patent/JP5257722B2/ja
Priority to CN201280010496.XA priority patent/CN103403866B/zh
Priority to PCT/JP2012/069652 priority patent/WO2013058000A1/ja
Priority to TW101129167A priority patent/TWI559489B/zh
Publication of JP2013102120A publication Critical patent/JP2013102120A/ja
Application granted granted Critical
Publication of JP5257722B2 publication Critical patent/JP5257722B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/002—Switching arrangements with several input- or output terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices

Description

本発明は、一組の平衡端子を複数組の平衡端子に切り替えて接続するスイッチ回路を備えた高周波モジュールに関する。
通信端末等では、小型化が進んでおり、単一の回路素子で複数のシステムの信号を処理することがある。そして、この処理を実現するため、複数のシステムの信号を切り替えて、これらシステムを共通の回路素子に入力する方法がある。この場合、各システムの信号は、スイッチ素子によって切り替えられて、共通の回路素子に入力される。
ここで、各システムの信号が平衡信号の場合、特許文献１に記載の高周波モジュールのように、平衡型線路を構成する線路毎にスイッチ素子を備える必要がある。そして、このような高周波モジュールでは、通常、これらスイッチ素子を基板上に並べて実装している。
特開２００１−３４５６５３号公報
しかしながら、従来の構成では、各スイッチ素子を並べて実装するために、基板上での実装面積が広くなってしまう。また、切り替えて共通の平衡端子に接続される複数の平衡端子を、基板の面に対して異なる方向へ引き回す場合には、特許文献１の図４の回路パターンにも記載されているように、異なる通信信号の引き回しパターン同士が交差してしまい、通信信号間のアイソレーション特性が劣化してしまう。また、引き回しパターン同士を交差させる際には、引き回しパターン同士を、基板の厚み方向に離間して配設する等の工夫が必要となり、基板の形状が複雑になってしまう。
この発明の目的は、一つの平衡端子を複数個の平衡端子のいずれかに切り替えて接続するスイッチ回路を備える高周波モジュールを、簡素且つ小型の形状で実現することにある。
この発明の高周波モジュールは、パッド電極の配置構成が同じ第１スイッチＩＣおよび第２のスイッチＩＣを備える。高周波モジュールは、パッド電極に接続するランド電極を備え第１スイッチＩＣおよび第２のスイッチＩＣを外部回路へ接続する電極を備える基板を備える。第１スイッチＩＣは基板に実装されている。第２スイッチＩＣは、第１スイッチＩＣの基板と反対側の面に実装されている。第１スイッチＩＣと第２スイッチＩＣは、パッド電極が基板側と反対側の面に現れるように実装されている。パッド電極のそれぞれとランド電極とは、ワイヤーボンディングによって接続されている。
この構成では、第１スイッチＩＣと第２スイッチＩＣとが積み重ねられた状態で、基板に実装されるため、これら第１、第２スイッチＩＣを基板上に並べて実装するよりも、実装面積が小さくなる。
また、この発明の高周波モジュールは、第１スイッチＩＣと第２スイッチＩＣとが同じＩＣ素子であることが好ましい。
この構成では、一種類のスイッチＩＣを積み重ねるだけで、平衡信号用のスイッチ回路を実現できる。したがって、新たに平衡信号用のスイッチＩＣを設計、製作するよりも、簡単に平衡信号用のスイッチ回路を実現することができる。
また、第１、第２スイッチＩＣと基板とをワイヤーボンディングによって接続することで、第１、第２スイッチＩＣと基板と接続が三次元で実現される。これにより、二次元平面内では実現できないような配線パターンも容易に実現でき、基板上で互いに交差する配線等を行う必要が無い。
また、この発明の高周波モジュールでは、ワイヤーボンディングによって接続されるパッド電極のそれぞれと、各パッド電極に接続されるランド電極との間には、他のランド電極または他のパッド電極が配設されていないことが好ましい。
この構成では、各パッド電極と、各パッド電極に接続されるべき各ランド電極とをそれぞれに接続する各ワイヤーが交差しない。これにより、各ワイヤーで接続される各回路間でのアイソレーションを向上することができる。
また、この発明の高周波モジュールでは、第２スイッチＩＣは、第１スイッチＩＣの基板と反対側の面に、接着剤を介して実装されていることが好ましい。
この構成では、第１スイッチＩＣと第２スイッチＩＣとを確実に接合できるとともに、第１スイッチＩＣと第２スイッチＩＣとの間を、接着剤により保護することができる。
また、この発明の高周波モジュールでは、第１スイッチＩＣと第２スイッチＩＣは、基板の部品実装面と直交する方向から見て、同じ向きに実装されていることが好ましい。
この構成では、第１スイッチＩＣと第２スイッチＩＣとが同じ方向であるので、アライメントマークによる基準を共有でき、実装が容易になる。また、後述する平衡端子を構成する対となる第１個別端子を第１スイッチＩＣに備え、第２個別端子を第２スイッチＩＣに備える場合に、第１個別端子と第２個別端子とが、基板の部品実装面と直交する方向から見て、略重なり合う。したがって、これら第１個別端子と第２個別端子とからワイヤーボンディングを施して平衡型線路を形成する際に、これらの個別端子を構成するパッド電極に接続するランド電極の配置パターン等の設計が容易になる。
また、この発明の高周波モジュールでは、次の構成であることが好ましい。平衡端子を構成する第１個別端子を第１スイッチＩＣに備え、平衡端子を構成する第２個別端子を第２スイッチＩＣに備える。第１個別端子となる第１パッド電極と該第１パッド電極にワイヤーボンディングで接続される第１ランド電極との距離を第１距離とする。第２個別端子となる第２パッド電極と該第２パッド電極にワイヤーボンディングで接続される第２ランド電極との距離とを第２距離とする。そして、第１距離と第２距離とは略等しい。
この構成では、第１パッド電極と第１ランド電極との間を接続するワイヤーによる第１導体パターンの長さと、第２パッド電極と第２ランド電極との間を接続するワイヤーによる第２導体パターンの長さとを、一致させ易い。これにより、平衡型線路を構成する二つの導体の長さを一致させ易い。そして、一致させることにより、平衡信号のバランス特性を向上させることができる。
また、この発明の高周波モジュールでは、次の構成であることが好ましい。第１スイッチＩＣの第３パッド電極と第２スイッチＩＣの第４パッド電極とは、略重なり合うように配置されている。第１スイッチＩＣの第３パッド電極と第２スイッチＩＣの第４パッド電極とは、同じ第３ランド電極に接続されている。第３パッド電極と第３ランド電極とを接続するワイヤーが第３ランド電極に接続する位置を第１位置とする。第４パッド電極と第３ランド電極とを接続するワイヤーが第３ランド電極に接続する位置を第２位置とする。第１位置は、第２位置よりも、第１、第２スイッチＩＣの基板への実装位置から離間している。
この構成では、第１スイッチＩＣと第２スイッチＩＣとを上下に積み重ねても、基板の第３ランド電極から第１スイッチＩＣの第３パッド電極までの距離と、第３ランド電極から第２スイッチＩＣの第４パッド電極までの距離とを、同じにすることができる。これにより、上下に積み重ねられた第１スイッチＩＣと第２スイッチＩＣとに同じ信号を入力する場合に、第１スイッチＩＣに入力されるタイミングと、第２スイッチＩＣに入力されるタイミングの時間差を無くすようにすることができる。例えば、上述のように、平衡信号を第１スイッチＩＣおよび第２スイッチＩＣで切り替えて伝送する場合に、第１スイッチＩＣの切り替えタイミングと、第２スイッチＩＣの切り替えタイミングとを、高精度に一致させることができる。
この発明によれば、一組の平衡端子を複数組の平衡端子に切り替えて接続するスイッチ回路を備える高周波モジュールを、簡素且つ小型に形成することができる。
本発明の第１の実施形態に係る高周波モジュール１００の実装構成を示す図である。 本発明の第１の実施形態に係る高周波モジュール１００のボンディング概念を示す図である。 本発明の第１の実施形態に係る高周波モジュール１００の等価回路図である。 本発明の第１の実施形態に係る高周波モジュール１００の製造工程を示すフローチャートである。 本発明の第２の実施形態に係る高周波モジュール１００Ａの実装構成を示す図である。 本発明の第２の実施形態に係る高周波モジュール１００Ａの等価回路図である。
本発明の第１の実施形態に係る高周波モジュールについて、図を参照して説明する。図１は本発明の第１の実施形態に係る高周波モジュール１００の実装構成を示す図である。図１（Ａ）は基板１０１とスイッチＩＣ素子ＳＷ＋との接続関係を示し、図１（Ｂ）は基板１０１とスイッチＩＣ素子ＳＷ−との接続関係を示す。図２は本発明の第１の実施形態に係る高周波モジュール１００のボンディング概念を示す図である。図３は本発明の第１の実施形態に係る高周波モジュール１００の等価回路図である。
本発明の第１の実施形態に係る高周波モジュール１００は、二個のスイッチＩＣ素子ＳＷ−，ＳＷ＋と、基板１０１とを備える。
スイッチＩＣ素子ＳＷ−とスイッチＩＣ素子ＳＷ＋は、半導体のベアチップであり、同じ外形形状、同じ回路構成である。さらに、スイッチＩＣ素子ＳＷ−とスイッチＩＣ素子ＳＷ＋は、外部接続用のパッド電極の構成および配置パターンも同じである。スイッチＩＣ素子ＳＷ−が本発明の「第１スイッチＩＣ」に相当し、スイッチＩＣ素子ＳＷ＋が本発明の「第２スイッチＩＣ」に相当する。なお、ここで、同じ外形形状とは、製造上の誤差によって生じる寸法の差があっても構わない。
スイッチＩＣ素子ＳＷ−，ＳＷ＋は、いわゆるＳＰＤＴ（SinglePole Double Throw）スイッチであり、外部からの駆動電圧信号ＶＤＤで駆動し、制御信号ＣＴＬに応じて、パッド電極ＰＴ１（第１ポート）を、パッド電極ＰＴ２（第２ポート）もしくはパッド電極ＰＴ３（第３ポート）のいずれかに切り替えて接続する。
基板１０１の第１主面には、所定の配列パターンで複数のランド電極ＰＬ１〜ＰＬ１２が形成されている。複数のランド電極ＰＬ１〜ＰＬ１２は、図１、図２に示すように、概略的には、スイッチＩＣ素子ＳＷ−，ＳＷ＋の実装位置を囲むように、形成されている。
より具体的には、次のような配置パターンで複数のランド電極ＰＬ１〜ＰＬ１２を形成する。ここで、説明を簡単にするために、基板１０１を平面視した状態で方形状であると設定しておく（実際には、基板１０１における方形状の領域に相当する。）。
この方形状の第１角部１１１（図１の正面視して左上の角部）と、第２角部１１２（図１の正面視して左下の角部）とを結ぶ方向に略沿って、第１角部１１１側から順に、ランド電極ＰＬ１、ランド電極ＰＬ２、ランド電極ＰＬ３を、間隔をおいて、所定面積で形成する。
第２角部１１２と、第３角部１１３（図１の正面視して右下の角部）とを結ぶ方向に略沿って、第２角部１１２側から順に、ランド電極ＰＬ４、ランド電極ＰＬ５、ランド電極ＰＬ６を、間隔をおいて、所定面積で形成する。
第３角部１１３と、第４角部１１４（図１の正面視して右上の角部）とを結ぶ方向に略沿って、第３角部１１３側から順に、ランド電極ＰＬ７、ランド電極ＰＬ８、ランド電極ＰＬ９を、間隔をおいて、所定面積で形成する。
第４角部１１４と、第１角部１１１とを結ぶ方向に略沿って、第４角部１１４側から順に、ランド電極ＰＬ１０、ランド電極ＰＬ１１、ランド電極ＰＬ１２を、間隔をおいて、所定面積で形成する。
そして、基板１０１の第１主面において、配列形成された複数のランド電極ＰＬ１〜ＰＬ１２によって囲まれる領域に略中央にスイッチＩＣ素子ＳＷ−が実装される。すなわち、基板１０１の第１主面が当該基板の部品実装面となる。スイッチＩＣ素子ＳＷ−は、そのパッド電極が基板１０１と反対側を向くように実装される。スイッチＩＣ素子ＳＷ−は、ダイボンド剤１３０を介して基板１０１に実装される。
スイッチＩＣ素子ＳＷ＋は、スイッチＩＣ素子ＳＷ−のパッド電極側に実装される。スイッチＩＣ素子ＳＷ＋は、そのパッド電極がスイッチＩＣ素子ＳＷ−および基板１０１と反対側を向くように実装される。スイッチＩＣ素子ＳＷ＋は、ダイフィルム１２０を介して、スイッチＩＣ素子ＳＷ−上に実装される。
スイッチＩＣ素子ＳＷ−，ＳＷ＋は、パッド電極ＰＴ１，ＰＴ２，ＰＴ３，ＰＧ，ＰＶＤ，ＰＣＴを備える。パッド電極ＰＣＴは、スイッチＩＣ素子ＳＷ−，ＳＷ＋の角部１２１の近傍に配設されている。パッド電極ＰＶＤは、スイッチＩＣ素子ＳＷ−，ＳＷ＋の角部１２２の近傍に配設されている。パッド電極ＰＴ１は、パッド電極ＰＣＴとパッド電極ＰＶＤの間に配設されている。言い換えれば、パッド電極ＰＴ１は、スイッチＩＣ素子ＳＷ−，ＳＷ＋における角部１２１，１２２を結ぶ辺の中間の所定位置に配設されている。パッド電極ＰＴ３は、スイッチＩＣ素子ＳＷ−，ＳＷ＋の角部１２３の近傍に配設されている。角部１２３は角部１２１の対角である。パッド電極ＰＴ２は、スイッチＩＣ素子ＳＷ−，ＳＷ＋の角部１２４の近傍に配設されている。角部１２４は角部１２２の対角である。
パッド電極ＰＧは、パッド電極ＰＴ３とパッド電極ＰＴ２の間に配設されている。言い換えれば、パッド電極ＰＧは、スイッチＩＣ素子ＳＷ−，ＳＷ＋における角部１２３，１２４を結ぶ辺の中間の所定位置に配設されている。
このようなパッド電極の配置構成からなるスイッチＩＣ素子ＳＷ−とスイッチＩＣ素子ＳＷ＋とは、基板１０１の部品実装面に直交する方向から見て、同じ向きに揃えられて実装される。更に、この際、スイッチＩＣ素子ＳＷ−，ＳＷ＋の角部１２１が基板１０１の角部１１１側となり、角部１２３が基板１０１の角部１１３側となるように実装される。
スイッチ素子ＳＷ−のパッド電極ＰＴ１は、導電性ワイヤー９１５によって、基板１０１のランド電極ＰＬ３に接続されている。スイッチ素子ＳＷ−のパッド電極ＰＴ２は、導電性ワイヤー９１１によって、基板１０１のランド電極ＰＬ９に接続されている。スイッチ素子ＳＷ−のパッド電極ＰＴ３は、導電性ワイヤー９１３によって、基板１０１のランド電極ＰＬ５に接続されている。スイッチ素子ＳＷ−のパッド電極ＰＧは、導電性ワイヤー９１２によって、基板１０１のランド電極ＰＬ８に接続されている。スイッチ素子ＳＷ−のパッド電極ＰＶＤは、導電性ワイヤー９１４によって、基板１０１のランド電極ＰＬ４に接続されている。スイッチ素子ＳＷ−のパッド電極ＰＣＴは、導電性ワイヤー９１６によって、基板１０１のランド電極ＰＬ１２に接続されている。
スイッチ素子ＳＷ＋のパッド電極ＰＴ１は、導電性ワイヤー９２５によって、基板１０１のランド電極ＰＬ１に接続されている。スイッチ素子ＳＷ＋のパッド電極ＰＴ２は、導電性ワイヤー９２１によって、基板１０１のランド電極ＰＬ１１に接続されている。スイッチ素子ＳＷ＋のパッド電極ＰＴ３は、導電性ワイヤー９２３によって、基板１０１のランド電極ＰＬ７に接続されている。スイッチ素子ＳＷ＋のパッド電極ＰＧは、導電性ワイヤー９２２によって、基板１０１のランド電極ＰＬ８に接続されている。スイッチ素子ＳＷ＋のパッド電極ＰＶＤは、導電性ワイヤー９２４によって、基板１０１のランド電極ＰＬ４に接続されている。スイッチ素子ＳＷ＋のパッド電極ＰＣＴは、導電性ワイヤー９２６によって、基板１０１のランド電極ＰＬ１２に接続されている。
以上のような構成によって、図３に示す等価回路からなる高周波モジュール１００を実現できる。この高周波モジュール１００は、スイッチＩＣ素子ＳＷ−のパッド電極ＰＴ１を第１個別端子とし、スイッチＩＣ素子ＳＷ＋のパッド電極ＰＴ１を第２個別端子とする第１平衡端子を、スイッチＩＣ素子ＳＷ−，ＳＷ＋のパッド電極ＰＴ２を個別端子対とする第２平衡端子、またはスイッチＩＣ素子ＳＷ−，ＳＷ＋のパッド電極ＰＴ３を個別端子対とする第３平衡端子のいずれかに選択的に接続するものとなる。
ランド電極ＰＬ１に接続する外部接続端子Ｐ１＋と、ランド電極ＰＬ３に接続する外部接続端子Ｐ１−から入力された平衡信号は、スイッチＩＣ素子ＳＷ＋，ＳＷ−のパッド電極ＰＴ１から構成される第１平衡端子へ入力される。スイッチＩＣ素子ＳＷ＋，ＳＷ−は、ランド電極ＰＬ４、パッド電極ＰＶＤを介して印加される駆動電圧信号ＶＤＤによって電源供給され、ランド電極ＰＬ１２、パッド電極ＰＣＴを介して印加される切り替え制御信号ＣＴＬに応じて切り替え制御を行う。
第１平衡端子へ入力された平衡信号は、スイッチＩＣ素子ＳＷ＋，ＳＷ−がその接続状態を切り替えることによって、第２平衡端子または第３平衡端子へ出力される。第２平衡端子から出力された平衡信号は、ランド電極ＰＬ１１，ＰＬ９を介して、外部接続端子Ｐ２＋，Ｐ２−から外部回路へ出力される。第３平衡端子から出力された平衡信号は、ランド電極ＰＬ７，ＰＬ５を介して、外部接続端子Ｐ３＋，Ｐ３−から外部回路へ出力される。
そして、上述の構成からなる高周波モジュール１００では、次のような作用効果が得られる。
スイッチＩＣ素子ＳＷ−，ＳＷ＋を基板１０１の部品実装面に重ねて実装することにより、二つのスイッチＩＣ素子を用いて、平衡信号のスイッチ回路を構成する場合に、実装面積を小さくすることができる。
上述のような配置構成で、スイッチＩＣ素子ＳＷ−，ＳＷ＋を基板１０１に実装した場合、基板１０１の部品実装面に直交する方向から見て、導電性ワイヤーによって接続されるパッド電極とランド電極とが近接し、これらの電極間に、他のパッド電極やランド電極が配設されていない。
例えば、スイッチＩＣ素子ＳＷ＋のパッド電極ＰＴ１とランド電極ＰＬ１とが近接し、これらの間に、他のパッド電極やランド電極は配設されていない。同様に、スイッチＩＣ素子ＳＷ−のパッド電極ＰＴ１とランド電極ＰＬ３とが近接し、これらの間に、他のパッド電極やランド電極は配設されていない。
このような構成とすることで、第１平衡端子に入出力される平衡信号を伝送する導電性ワイヤーと、第２平衡端子に入出力される平衡信号を伝送する導電性ワイヤーと、第３平衡端子に入出力される平衡信号を伝送する導電性ワイヤーとを、交差することなく、形成することができる。これにより、第１平衡端子に入出力される平衡信号を伝送経路と、第２平衡端子に入出力される平衡信号を伝送経路と、第３平衡端子に入出力される平衡信号を伝送経路との相互干渉を抑制でき、各伝送経路間のアイソレーションを高く確保することができる。また、基板１０１に交差用の電極パターンを形成する必要が無いので、基板１０１の電極パターンが単純化され、設計が容易になるとともに、形成も容易になる。
また、上述の図１に示すように、平衡端子を構成するスイッチＩＣ素子ＳＷ−，ＳＷ＋の各パッド電極と、これらが接続するランド電極との距離が略同じになるように、ランド電極が配置されている。具体的には、例えば、スイッチＩＣ素子ＳＷ＋のパッド電極ＰＴ１とランド電極ＰＬ１との基板１０１の部品実装面に投影した距離と、スイッチＩＣ素子ＳＷ−のパッド電極ＰＴ１とランド電極ＰＬ３との基板１０１の部品実装面に投影した距離とは、略同じになっている。これにより、ランド電極ＰＬ１とスイッチＩＣ素子ＳＷ＋のパッド電極ＰＴ１との間での信号の伝送距離と、ランド電極ＰＬ３とスイッチＩＣ素子ＳＷ−のパッド電極ＰＴ１との間での信号の伝送距離とが略同じになる。したがって、導電性ワイヤー９１５，９２５のワイヤー長を若干調整するだけで、この平衡線路を伝送する信号のバランス特性を向上することができる。
なお、詳細には説明しないが、第２平衡端子、第３平衡端子に対しても、同様のパッド電極とランド電極との関係が保たれており、これらの平衡端子に接続する平衡線路を伝送する信号のバランス特性も向上することができる。
そして、すべての平衡線路のバランス特性が優れていることで、高周波モジュール１００として高いバランス特性を有することができる。
また、上述のパッド電極ＰＧ，ＰＶＤ，ＰＣＴは、スイッチＩＣ素子ＳＷ−，ＳＷ＋とで同じランド電極に接続されているが、この際に、図１、図２の点線に示すように、スイッチＩＣ素子ＳＷ−からの導電性ワイヤーのランド電極への接続位置を、スイッチＩＣ素子ＳＷ＋からの導電性ワイヤーのランド電極への接続位置よりも、スイッチＩＣ素子ＳＷ−，ＳＷ＋の実装位置から遠ざけるようにする。
具体的には、例えば、スイッチＩＣ素子ＳＷ−のパッド電極ＰＶＤから基板１０１のランド電極ＰＬ４へ接続する導電性ワイヤー９１４のランド電極ＰＬ４への接続位置を、スイッチＩＣ素子ＳＷ＋のパッド電極ＰＶＤから基板１０１のランド電極ＰＬ４へ接続する導電性ワイヤー９２４のランド電極ＰＬ４への接続位置よりも遠くする。
同様に、スイッチＩＣ素子ＳＷ−のパッド電極ＰＣＴから基板１０１のランド電極ＰＬ１２へ接続する導電性ワイヤー９１６のランド電極ＰＬ１２への接続位置を、スイッチＩＣ素子ＳＷ＋のパッド電極ＰＣＴから基板１０１のランド電極ＰＬ１２へ接続する導電性ワイヤー９２６のランド電極ＰＬ１２への接続位置よりも遠くする。
さらに、スイッチＩＣ素子ＳＷ−のパッド電極ＰＧから基板１０１のランド電極ＰＬ８へ接続する導電性ワイヤー９１２のランド電極ＰＬ８への接続位置を、スイッチＩＣ素子ＳＷ＋のパッド電極ＰＧから基板１０１のランド電極ＰＬ８へ接続する導電性ワイヤー９２２のランド電極ＰＬ８への接続位置よりも遠くする。
これにより、ループ高さが必然的に高くなるスイッチＩＣ素子ＳＷ＋からの導電性ワイヤーと、ループ高さが低く制御されたスイッチＩＣ素子ＳＷ−からの導電性ワイヤーとのワイヤー長を略一致させることができる。これにより、共通のランド電極と、スイッチＩＣ素子ＳＷ−，ＳＷ＋とを接続する導体長が略一致する。
したがって、スイッチＩＣ素子ＳＷ−，ＳＷ＋へ、駆動電圧信号ＶＤＤや切り替え制御信号ＣＴＬを同時に供給することができる。また、スイッチＩＣ素子ＳＷ−，ＳＷ＋の接地ラインを同じ長さにすることができる。これにより、平衡信号のスイッチ回路としての切り替え精度が向上するとともに、スイッチＩＣ素子間の接地バランスも向上することができる。
さらに、同一のランド電極において、スイッチ素子ＳＷ−からの接続位置をスイッチ素子ＳＷ＋よりも遠くすることで、ワイヤーのボンディング作業を行いやすくなる。このため、ワイヤー同士の接触を避けることができる。
また、同一のランド電極でなくても、上述のように平衡端子を構成するスイッチＩＣ素子ＳＷ−，ＳＷ＋の各パッド電極と、これらが接続するランド電極との距離が略同じになるように、ランド電極が配置されている場合、スイッチＩＣ素子ＳＷ−からのワイヤーのランド電極への接続位置をスイッチＩＣ素子ＳＷ＋からのワイヤーのランド電極への接続位置よりも遠くすることでこの平衡線路を伝送する信号のバランス特性を向上することができる。
なお、このような構成からなる高周波モジュール１００は、次に示す製造工程を経て製造することができる。図４は、本発明の第１の実施形態に係る高周波モジュール１００の製造工程を示すフローチャートである。
第１の工程として、スイッチＩＣ素子ＳＷ−，ＳＷ＋を、半導体ウエハから切り出す（Ｓ１０１）。この際、積み重ねるスイッチＩＣ素子ＳＷ−，ＳＷ＋は、同じ半導体ウエハから切り出したものを利用した方が好ましい。これにより、互いの特性のばらつきが少ないスイッチＩＣ素子ＳＷ−，ＳＷ＋を組み合わせて利用することができる。
第２の工程として、スイッチＩＣ素子ＳＷ−を基板１０１にダイボンディングする（Ｓ１０２）。具体的には、基板１０１の部品実装面のスイッチＩＣ素子ＳＷ−の実装領域にダイボンド剤１３０を与え、スイッチＩＣ素子ＳＷ−をマウントする。この際、図示しない基板１０１上のアライメントマークを基準にスイッチＩＣ素子ＳＷ−をマウントする。
第３の工程として、ダイボンド剤１３０をベーキングすることで、スイッチＩＣ素子ＳＷ−を基板１０１に仮固定する（Ｓ１０３）。この際、スイッチＩＣ素子ＳＷ−は次工程のワイヤーボンディングやスイッチＩＣ素子ＳＷ＋の実装により、位置がずれない程度に固定すればよい。
第４の工程として、スイッチＩＣ素子ＳＷ−のパッド電極と基板１０１のランド電極とを、図１（Ｂ）に示すような配線でワイヤーボンディングする（Ｓ１０４）。この際、ワイヤーボンディングは、基板１０１のランド電極側から導電性ワイヤーを接続するリバースボンディングで行う。
第５の工程として、スイッチＩＣ素子ＳＷ＋のパッド電極側と反対側の面に、接着材となるダイフィルム１２０を配設し、スイッチＩＣ素子ＳＷ＋のパッド電極側の面に実装する（Ｓ１０５）。この際、スイッチＩＣ素子ＳＷ−，ＳＷ＋とで平面視した向きが同じになるように、スイッチＩＣ素子ＳＷ＋を実装する。そして、この場合には、上述のスイッチＩＣ素子ＳＷ−を実装した際に利用したアライメントマークを、同じように基準として用いればよい。
第６の工程として、ダイフィルム１２０をベーキングすることで、スイッチＩＣ素子ＳＷ＋をスイッチＩＣ素子ＳＷ−に固定する（Ｓ１０６）。この際、第３の工程で行ったダイボンド剤１３０のベーキングよりも高温で、ベーキングを行う。これにより、スイッチＩＣ素子ＳＷ−，ＳＷ＋間の固定とともに、スイッチＩＣ素子ＳＷ−と基板１０１との間の固定も促進させる。
第７の工程として、スイッチＩＣ素子ＳＷ＋のパッド電極と基板１０１のランド電極とを、図１（Ａ）に示すような配線でワイヤーボンディングする（Ｓ１０７）。この際、ワイヤーボンディングは、基板１０１のランド電極側から導電性ワイヤーを接続するリバースボンディングで行ってもよく、スイッチＩＣ素子ＳＷ＋のパッド電極側から導電性ワイヤーを接続する通常のワイヤーボンディングで行ってもよい。
なお、本実施例の第５の工程ではスイッチＩＣ素子ＳＷ−とスイッチＩＣ素子ＳＷ＋の間の接着材にダイフィルムを使用しているが、例えば、接着材としてダイボンド材料をスイッチＩＣ素子ＳＷ−のパッド電極側の面、または、スイッチＩＣ素子ＳＷ＋のパッド電極側と反対側の面に塗布してから、スイッチＩＣ素子ＳＷ＋をスイッチＩＣ素子ＳＷ−上に実装してもよい。この際、第６の工程では、ダイボンド材料を硬化して、スイッチＩＣ素子ＳＷ＋をスイッチＩＣ素子ＳＷ−に固定する。
また、ダイボンド材料を塗布する際には、絶縁性のダイボンド材料を全面に塗布するのが望ましいが、異なるパッド電極間、または、異なるワイヤー間の絶縁性が保てる状態においては、導電性のダイボンド材料を用いてもよい。
次に、本発明の第２の実施形態に係る高周波モジュールについて、について、図を参照して説明する。図５は本発明の第２の実施形態に係る高周波モジュール１００Ａの実装構成を示す図である。図５（Ａ）は基板１０１ＡとスイッチＩＣ素子ＳＷ３＋との接続関係を示し、図５（Ｂ）は基板１０１ＡとスイッチＩＣ素子ＳＷ３−との接続関係を示す。図６は本発明の第２の実施形態に係る高周波モジュール１００Ａの等価回路図である。上述の第１の実施形態に係る高周波モジュール１００が、一つの平衡線路を二つの平衡線路に切り替えて接続するものであったのに対して、本実施形態の高周波モジュール１００Ａは、一つの平衡線路を三つの平衡線路に切り替えて接続するものである。したがって、製造工程は同じであり、説明を省略する。
本発明の第２の実施形態に係る高周波モジュール１００Ａは、二個のスイッチＩＣ素子ＳＷ３−，ＳＷ３＋と、基板１０１Ａとを備える。
スイッチＩＣ素子ＳＷ３−とスイッチＩＣ素子ＳＷ３＋は、半導体のベアチップであり、同じ外径形状、同じ回路構成である。さらに、スイッチＩＣ素子ＳＷ−とスイッチＩＣ素子ＳＷ＋は、外部接続用のパッド電極の構成および配置パターンも同じである。スイッチＩＣ素子ＳＷ３−が本発明の「第１スイッチＩＣ」に相当し、スイッチＩＣ素子ＳＷ３＋が本発明の「第２スイッチＩＣ」に相当する。
スイッチＩＣ素子ＳＷ３−，ＳＷ３＋は、いわゆるＳＰ３Ｔ（Single Pole 3 Throw）スイッチであり、外部からの駆動電圧信号ＶＤＤで駆動し、制御信号Ｖ１，Ｖ２の組合せに応じて、パッド電極ＰＴ１（第１ポート）を、パッド電極ＰＴ２（第２ポート）、パッド電極ＰＴ３（第３ポート）、パッド電極ＰＴ４（第４ポート）のいずれか一つに切り替えて接続する。
基板１０１Ａの第１主面には、所定の配列パターンで複数のランド電極ＰＬ１〜ＰＬ１２が形成されている。すなわち、基板１０１Ａの第１主面が当該基板の部品実装面となる。複数のランド電極ＰＬ１〜ＰＬ１２は、図５に示すように、概略的には、スイッチＩＣ素子ＳＷ３−，ＳＷ３＋の実装位置を囲むように、形成されている。
より具体的には、次のような配置パターンで複数のランド電極ＰＬ１〜ＰＬ１２を形成する。ここで、説明を簡単にするために、基板１０１Ａを平面視した状態で方形状であると設定しておく（実際には、基板１０１における方形状の領域に相当する。）。
この方形状の第１角部１１１Ａ（図５の正面視して左上の角部）と、第２角部１１２Ａ（図５の正面視して左下の角部）とを結ぶ方向に略沿って、第１角部１１１Ａ側から順に、ランド電極ＰＬ６、ランド電極ＰＬ５、ランド電極ＰＬ４を、間隔をおいて、所定面積で形成する。
第２角部１１２Ａと、第３角部１１３Ａ（図５の正面視して右下の角部）とを結ぶ方向に略沿って、第２角部１１２Ａ側から順に、ランド電極ＰＬ３、ランド電極ＰＬ２、ランド電極ＰＬ１を、間隔をおいて、所定面積で形成する。
第３角部１１３Ａと、第４角部１１４Ａ（図５の正面視して右上の角部）とを結ぶ方向に略沿って、第３角部１１３Ａ側から順に、ランド電極ＰＬ１２、ランド電極ＰＬ１１、ランド電極ＰＬ１０を、間隔をおいて、所定面積で形成する。
第４角部１１４Ａと、第１角部１１１Ａとを結ぶ方向に略沿って、第４角部１１４Ａ側から順に、ランド電極ＰＬ９、ランド電極ＰＬ８、ランド電極ＰＬ７を、間隔をおいて、所定面積で形成する。
そして、基板１０１Ａの第１主面において、配列形成された複数のランド電極ＰＬ１〜ＰＬ１２によって囲まれる領域に略中央にスイッチＩＣ素子ＳＷ３−が実装される。スイッチＩＣ素子ＳＷ３−は、パッド電極が基板１０１Ａと反対側を向くように実装される。スイッチＩＣ素子ＳＷ３−は、ダイボンド剤を介して基板１０１Ａに実装される。
スイッチＩＣ素子ＳＷ３＋は、スイッチＩＣ素子ＳＷ３−のパッド電極側に実装される。スイッチＩＣ素子ＳＷ３＋は、パッド電極がスイッチＩＣ素子ＳＷ３−および基板１０１Ａと反対側を向くように実装される。スイッチＩＣ素子ＳＷ３＋は、ダイフィルムを介して、スイッチＩＣ素子ＳＷ３−上に実装される。
スイッチＩＣ素子ＳＷ３−，ＳＷ３＋は、パッド電極ＰＴ１，ＰＴ２，ＰＴ３，ＰＴ４，ＰＧ，ＰＶＤ，ＰＶ１，ＰＶ２を備える。パッド電極ＰＧは、スイッチＩＣ素子ＳＷ３−，ＳＷ３＋の角部１２１Ａの近傍に配設されている。パッド電極ＰＶＤは、スイッチＩＣ素子ＳＷ３−，ＳＷ３＋の角部１２２Ａの近傍に配設されている。パッド電極ＰＴ２は、パッド電極ＰＧとパッド電極ＰＶＤの間に配設されている。言い換えれば、パッド電極ＰＴ２は、スイッチＩＣ素子ＳＷ３−，ＳＷ３＋における角部１２１Ａ，１２２Ａを結ぶ辺の途中の所定位置に配設されている。パッド電極ＰＶ２は、スイッチＩＣ素子ＳＷ３−，ＳＷ３＋の角部１２３Ａの近傍に配設されている。角部１２３Ａは角部１２１Ａの対角である。パッド電極ＰＴ４は、スイッチＩＣ素子ＳＷ３−，ＳＷ３＋の角部１２４Ａの近傍に配設されている。角部１２４Ａは角部１２２Ａの対角である。パッド電極ＰＶ１は、パッド電極ＰＶ２とパッド電極ＰＴ４の間に配設されている。言い換えれば、パッド電極ＰＶ１は、スイッチＩＣ素子ＳＷ３−，ＳＷ３＋における角部１２３Ａ，１２４Ａを結ぶ辺の中間の所定位置に配設されている。パッド電極ＰＴ３は、パッド電極ＰＴ４とパッド電極ＰＴ２の間に配設されている。言い換えれば、パッド電極ＰＴ３は、スイッチＩＣ素子ＳＷ３−，ＳＷ３＋における角部１２４Ａ，１２１Ａを結ぶ辺の中間の所定位置に配設されている。
このようなパッド電極の配置構成からなるスイッチＩＣ素子ＳＷ３−とスイッチＩＣ素子ＳＷ３＋とは、基板１０１Ａの部品実装面に直交する方向から見て、同じ向きに揃えられて実装される。更に、この際、スイッチＩＣ素子ＳＷ３−，ＳＷ３＋の角部１２１Ａが基板１０１Ａの角部１１１Ａ側となり、角部１２３Ａが基板１０１Ａの角部１１３Ａ側となるように実装される。
スイッチ素子ＳＷ３−のパッド電極ＰＴ１は、導電性ワイヤー９３２によって、基板１０１Ａのランド電極ＰＬ３に接続されている。スイッチ素子ＳＷ３−のパッド電極ＰＴ２は、導電性ワイヤー９３４によって、基板１０１Ａのランド電極ＰＬ６に接続されている。スイッチ素子ＳＷ３−のパッド電極ＰＴ３は、導電性ワイヤー９３６によって、基板１０１Ａのランド電極ＰＬ８に接続されている。スイッチ素子ＳＷ３−のパッド電極ＰＴ４は、導電性ワイヤー９３７によって、基板１０１Ａのランド電極ＰＬ１１に接続されている。
スイッチ素子ＳＷ３−のパッド電極ＰＧは、導電性ワイヤー９３５によって、基板１０１Ａのランド電極ＰＬ７に接続されている。スイッチ素子ＳＷ３−のパッド電極ＰＶＤは、導電性ワイヤー９３３によって、基板１０１Ａのランド電極ＰＬ４に接続されている。スイッチ素子ＳＷ３−のパッド電極ＰＶ１は、導電性ワイヤー９３８によって、基板１０１Ａのランド電極ＰＬ１２に接続されている。スイッチ素子ＳＷ３−のパッド電極ＰＶ２は、導電性ワイヤー９３１によって、基板１０１Ａのランド電極ＰＬ１に接続されている。
スイッチ素子ＳＷ３＋のパッド電極ＰＴ１は、導電性ワイヤー９４２によって、基板１０１Ａのランド電極ＰＬ２に接続されている。スイッチ素子ＳＷ３＋のパッド電極ＰＴ２は、導電性ワイヤー９４４によって、基板１０１Ａのランド電極ＰＬ５に接続されている。スイッチ素子ＳＷ３＋のパッド電極ＰＴ３は、導電性ワイヤー９４６によって、基板１０１Ａのランド電極ＰＬ９に接続されている。スイッチ素子ＳＷ３＋のパッド電極ＰＴ４は、導電性ワイヤー９４７によって、基板１０１Ａのランド電極ＰＬ１０に接続されている。
スイッチ素子ＳＷ３＋のパッド電極ＰＧは、導電性ワイヤー９４５によって、基板１０１Ａのランド電極ＰＬ７に接続されている。スイッチ素子ＳＷ３＋のパッド電極ＰＶＤは、導電性ワイヤー９４３によって、基板１０１Ａのランド電極ＰＬ４に接続されている。スイッチ素子ＳＷ３＋のパッド電極ＰＶ１は、導電性ワイヤー９４８によって、基板１０１Ａのランド電極ＰＬ１２に接続されている。スイッチ素子ＳＷ３＋のパッド電極ＰＶ２は、導電性ワイヤー９４１によって、基板１０１Ａのランド電極ＰＬ１に接続されている。
以上のような構成によって、図６に示す等価回路からなる高周波モジュール１００Ａを実現できる。この高周波モジュール１００Ａは、スイッチＩＣ素子ＳＷ３−のパッド電極ＰＴ１を第１個別端子とし、スイッチＩＣ素子ＳＷ３＋のパッド電極ＰＴ１を第２個別端子とする第１平衡端子を、スイッチＩＣ素子ＳＷ３−，ＳＷ３＋のパッド電極ＰＴ２を個別端子対とする第２平衡端子、スイッチＩＣ素子ＳＷ３−，ＳＷ３＋のパッド電極ＰＴ３を個別端子対とする第３平衡端子、スイッチＩＣ素子ＳＷ３−，ＳＷ３＋のパッド電極ＰＴ４を個別端子対とする第４平衡端子のいずれかに選択的に接続するものとなる。
ランド電極ＰＬ１に接続する外部接続端子Ｐ１＋と、ランド電極ＰＬ３に接続する外部接続端子Ｐ１−から入力された平衡信号は、スイッチＩＣ素子ＳＷ３＋，ＳＷ３−のパッド電極ＰＴ１から構成される第１平衡端子へ入力される。スイッチＩＣ素子ＳＷ３＋，ＳＷ３−は、ランド電極ＰＬ４、パッド電極ＰＶＤを介して印加される駆動電圧信号ＶＤＤによって電源供給される。スイッチＩＣ素子ＳＷ３＋，ＳＷ３−は、ランド電極ＰＬ１２、パッド電極ＰＶ１を介して印加される切り替え制御信号Ｖ１と、ランド電極ＰＬ１、パッド電極ＰＶ２を介して印加される切り替え制御信号Ｖ２との組合せに応じて切り替え制御を行う。
第１平衡端子へ入力された平衡信号は、スイッチＩＣ素子ＳＷ３＋，ＳＷ３−が、その接続状態を切り替えることによって、第２、第３、第４平衡端子のいずれかへ出力される。第２平衡端子から出力された平衡信号は、ランド電極ＰＬ５，ＰＬ６を介して、外部接続端子Ｐ２＋，Ｐ２−から外部回路へ出力される。第３平衡端子から出力された平衡信号は、ランド電極ＰＬ９，ＰＬ８を介して、外部接続端子Ｐ３＋，Ｐ３−から外部回路へ出力される。第４平衡端子から出力された平衡信号は、ランド電極ＰＬ１０，ＰＬ１１を介して、外部接続端子Ｐ４＋，Ｐ４−から外部回路へ出力される。
そして、上述の構成からなる高周波モジュール１００Ａでは、次のような作用効果が得られる。
スイッチＩＣ素子ＳＷ−，ＳＷ＋を基板１０１Ａの部品実装面に重ねて実装することにより、二つのスイッチＩＣ素子を用いて、平衡信号のスイッチ回路を構成する場合に、実装面積を小さくすることができる。特に、本実施形態にように、選択線路数が増加するほど、より高周波モジュールの小型化に有効に作用する。
上述のような配置構成で、第１の実施形態と同様に、スイッチＩＣ素子ＳＷ３−，ＳＷ３＋を基板１０１Ａに実装した場合、基板１０１Ａの部品実装面に直交する方向から見て、導電性ワイヤーによって接続されるパッド電極とランド電極とが近接し、これらの電極間に、他のパッド電極やランド電極が配設されていない。
例えば、スイッチＩＣ素子ＳＷ３＋のパッド電極ＰＴ２とランド電極ＰＬ５とが近接し、これらの間に、他のパッド電極やランド電極は配設されていない。同様に、スイッチＩＣ素子ＳＷ３−のパッド電極ＰＴ２とランド電極ＰＬ６とが近接し、これらの間に、他のパッド電極やランド電極は配設されていない。
このような構成とすることで、第１平衡端子に入出力される平衡信号を伝送する導電性ワイヤーと、第２平衡端子に入出力される平衡信号を伝送する導電性ワイヤーと、第３平衡端子に入出力される平衡信号を伝送する導電性ワイヤーと、第４平衡端子に入出力される平衡信号を伝送する導電性ワイヤーとを、交差することなく、形成することができる。これにより、第１平衡端子に入出力される平衡信号を伝送経路と、第２平衡端子に入出力される平衡信号を伝送経路と、第３平衡端子に入出力される平衡信号を伝送経路と、第４平衡端子に入出力される平衡信号を伝送経路との相互干渉を抑制でき、各伝送経路間のアイソレーションを高く確保することができる。また、基板１０１Ａに交差用の電極パターンを形成する必要が無いので、基板１０１Ａの電極パターンが単純化され、設計が容易になるとともに、形成も容易になる。
また、図５に示すように、平衡端子を構成するスイッチＩＣ素子ＳＷ３−，ＳＷ３＋の各パッド電極と、これらが接続するランド電極との距離が略同じになるように、ランド電極が配置されている。具体的には、例えば、スイッチＩＣ素子ＳＷ３＋のパッド電極ＰＴ２とランド電極ＰＬ５との基板１０１Ａの部品実装面に投影した距離と、スイッチＩＣ素子ＳＷ３−のパッド電極ＰＴ２とランド電極ＰＬ６との基板１０１Ａの部品実装面に投影した距離とは、略同じになっている。これにより、ランド電極ＰＬ５とスイッチＩＣ素子ＳＷ３＋のパッド電極ＰＴ２との間での信号の伝送距離と、ランド電極ＰＬ６とスイッチＩＣ素子ＳＷ３−のパッド電極ＰＴ２との間での信号の伝送距離とが略同じになる。したがって、導電性ワイヤー９３４，９４４のワイヤー長を若干調整するだけで、この平衡線路を伝送する信号のバランス特性を向上することができる。
なお、詳細には説明しないが、第１の実施形態と同様に、第２平衡端子、第３平衡端子、第４平衡端子に対しても、同様のパッド電極とランド電極との関係が保たれており、これらの平衡端子に接続する平衡線路を伝送する信号のバランス特性も向上することができる。
そして、すべての平衡線路のバランス特性が優れていることで、高周波モジュール１００Ａとして高いバランス特性を有することができる。
また、上述のパッド電極ＰＧ，ＰＶＤ，ＰＶ１，ＰＶ２は、スイッチＩＣ素子ＳＷ３−，ＳＷ３＋とで同じランド電極に接続されているが、この際に、図５に示すように、スイッチＩＣ素子ＳＷ３−からの導電性ワイヤーのランド電極への接続位置を、スイッチＩＣ素子ＳＷ３＋からの導電性ワイヤーのランド電極への接続位置よりも、スイッチＩＣ素子ＳＷ３−，ＳＷ３＋の実装位置から遠ざけるようにする。
具体的には、例えば、スイッチＩＣ素子ＳＷ３−のパッド電極ＰＶＤから基板１０１Ａのランド電極ＰＬ４へ接続する導電性ワイヤー９３３のランド電極ＰＬ４への接続位置を、スイッチＩＣ素子ＳＷ３＋のパッド電極ＰＶＤから基板１０１Ａのランド電極ＰＬ４へ接続する導電性ワイヤー９４３のランド電極ＰＬ４への接続位置よりも遠くする。
同様に、スイッチＩＣ素子ＳＷ３−のパッド電極ＰＶ１から基板１０１Ａのランド電極ＰＬ１２へ接続する導電性ワイヤー９３８のランド電極ＰＬ１２への接続位置を、スイッチＩＣ素子ＳＷ３＋のパッド電極ＰＶ１から基板１０１Ａのランド電極ＰＬ１２へ接続する導電性ワイヤー９４８のランド電極ＰＬ１２への接続位置よりも遠くする。
同様に、スイッチＩＣ素子ＳＷ３−のパッド電極ＰＶ２から基板１０１Ａのランド電極ＰＬ１へ接続する導電性ワイヤー９３１のランド電極ＰＬ１への接続位置を、スイッチＩＣ素子ＳＷ３＋のパッド電極ＰＶ２から基板１０１Ａのランド電極ＰＬ１へ接続する導電性ワイヤー９４１のランド電極ＰＬ１への接続位置よりも遠くする。
さらに、スイッチＩＣ素子ＳＷ３−のパッド電極ＰＧから基板１０１Ａのランド電極ＰＬ７へ接続する導電性ワイヤー９３５のランド電極ＰＬ７への接続位置を、スイッチＩＣ素子ＳＷ３＋のパッド電極ＰＧから基板１０１Ａのランド電極ＰＬ７へ接続する導電性ワイヤー９４５のランド電極ＰＬ７への接続位置よりも遠くする。
これにより、ループ高さが必然的に高くなるスイッチＩＣ素子ＳＷ３＋からの導電性ワイヤーと、ループ高さが低く制御されたスイッチＩＣ素子ＳＷ３−からの導電性ワイヤーとのワイヤー長を略一致させることができる。これにより、共通のランド電極と、スイッチＩＣ素子ＳＷ３−，ＳＷ３＋とを接続する導体長が略一致する。
したがって、第１の実施形態と同様に、スイッチＩＣ素子ＳＷ３−，ＳＷ３＋へ、駆動電圧信号ＶＤＤや切り替え制御信号Ｖ１，Ｖ２を同時に供給することができる。また、スイッチＩＣ素子ＳＷ３−，ＳＷ３＋の接地ラインを同じ長さにすることができる。これにより、平衡信号のスイッチ回路としての切り替え精度が向上するとともに、スイッチＩＣ素子間の接地バランスも向上することができる。
なお、上述の各実施形態では、二つの平衡線路を切り替える構成および三つの平衡線路を切り替える構成を示したが、四つ以上の平衡線路を切り替える構成にも適用することができる。
１００，１００Ａ：高周波モジュール、
１０１，１０１Ａ：基板、
１２０：ダイフィルム、
１３０：ダイボンド剤、
ＳＷ−，ＳＷ＋，ＳＷ３−，ＳＷ３＋：スイッチＩＣ素子、

Claims (6)

  1. 平衡信号のスイッチ回路を構成し、パッド電極の配置構成が同じ第１スイッチＩＣおよび第２のスイッチＩＣと、
    前記パッド電極に接続するランド電極を備え、前記第１スイッチＩＣおよび第２のスイッチＩＣを外部回路へ接続する電極を備える基板と、を備え、
    前記第１スイッチＩＣは、前記基板に実装され、
    前記第２スイッチＩＣは、前記第１スイッチＩＣの前記基板と反対側の面に実装され、
    前記第１スイッチＩＣと前記第２スイッチＩＣは、前記パッド電極が前記基板側と反対側の面に現れるように実装され、
    前記パッド電極のそれぞれと、前記ランド電極とは、ワイヤーボンディングによって接続され、
    前記ワイヤーボンディングによって接続される前記パッド電極のそれぞれと、前記ランド電極との間には、他のランド電極または他のパッド電極が配設されていない、高周波モジュール。
  2. 前記第１スイッチＩＣと前記第２スイッチＩＣは同じスイッチＩＣである、請求項１に記載の高周波モジュール。
  3. 前記第２スイッチＩＣは、前記第１スイッチＩＣの前記基板と反対側の面に、接着剤を介して実装されている、請求項１または２に記載の高周波モジュール。
  4. 前記第１スイッチＩＣと前記第２スイッチＩＣは、同じ向きに実装されている、請求項１乃至請求項３のいずれかに記載の高周波モジュール。
  5. 平衡端子を構成する第１個別端子を前記第１スイッチＩＣに備え、前記平衡端子を構成する第２個別端子を前記第２スイッチＩＣに備え、
    前記第１個別端子となる第１パッド電極と該第１パッド電極にワイヤーボンディングで接続される第１ランド電極との距離と、
    前記第２個別端子となる前記第２パッド電極と該第２パッド電極にワイヤーボンディングで接続される第２ランド電極との距離とは、略等しい、請求項４に記載の高周波モジュール。
  6. 前記第１スイッチＩＣの第３パッド電極と前記第２スイッチＩＣの第４パッド電極とは、略重なり合うように配置されており、
    前記第１スイッチＩＣの第３パッド電極と前記第２スイッチＩＣの第４パッド電極とは、同じ第３ランド電極に接続されており、
    前記第３パッド電極と前記第３ランド電極とを接続するワイヤーが前記第３ランド電極に接続する位置は、
    前記第４パッド電極と前記第３ランド電極とを接続するワイヤーが前記第３ランド電極に接続する位置よりも、前記第１、第２スイッチＩＣの前記基板への実装位置から離間している、請求項４または請求項５に記載の高周波モジュール。
JP2012137437A 2011-10-17 2012-06-19 高周波モジュール Expired - Fee Related JP5257722B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012137437A JP5257722B2 (ja) 2011-10-17 2012-06-19 高周波モジュール
CN201280010496.XA CN103403866B (zh) 2011-10-17 2012-08-02 高频模块
PCT/JP2012/069652 WO2013058000A1 (ja) 2011-10-17 2012-08-02 高周波モジュール
TW101129167A TWI559489B (zh) 2011-10-17 2012-08-13 High frequency module

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011228050 2011-10-17
JP2011228050 2011-10-17
JP2012137437A JP5257722B2 (ja) 2011-10-17 2012-06-19 高周波モジュール

Publications (2)

Publication Number Publication Date
JP2013102120A JP2013102120A (ja) 2013-05-23
JP5257722B2 true JP5257722B2 (ja) 2013-08-07

Family

ID=48140657

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012137437A Expired - Fee Related JP5257722B2 (ja) 2011-10-17 2012-06-19 高周波モジュール

Country Status (4)

Country Link
JP (1) JP5257722B2 (ja)
CN (1) CN103403866B (ja)
TW (1) TWI559489B (ja)
WO (1) WO2013058000A1 (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6180426B1 (en) * 1999-03-01 2001-01-30 Mou-Shiung Lin High performance sub-system design and assembly
JP3913481B2 (ja) * 2001-01-24 2007-05-09 シャープ株式会社 半導体装置および半導体装置の製造方法
JP2005079421A (ja) * 2003-09-02 2005-03-24 Mitsubishi Electric Corp 半導体スイッチ
JP4185499B2 (ja) * 2005-02-18 2008-11-26 富士通マイクロエレクトロニクス株式会社 半導体装置
TWI327369B (en) * 2006-08-07 2010-07-11 Chipmos Technologies Inc Multichip stack package
JP5595314B2 (ja) * 2011-03-22 2014-09-24 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
CN103403866A (zh) 2013-11-20
TW201318131A (zh) 2013-05-01
TWI559489B (zh) 2016-11-21
JP2013102120A (ja) 2013-05-23
CN103403866B (zh) 2015-04-08
WO2013058000A1 (ja) 2013-04-25

Similar Documents

Publication Publication Date Title
US7855463B2 (en) Method for producing a circuit module comprising at least one integrated circuit
KR101176187B1 (ko) 스택형 반도체 장치 및 이 장치의 직렬 경로 형성 방법
KR20200025587A (ko) 브리지 다이를 포함하는 스택 패키지
US7888796B2 (en) Controller chip mounted on a memory chip with re-wiring lines
JP2008182235A (ja) 側面パッドを備えるチップ、その製造方法及びそのチップを利用したパッケージ
US8736074B2 (en) Multi chip semiconductor device
US20100208443A1 (en) Semiconductor device
JP2012222326A (ja) 半導体装置
TWI553790B (zh) 具有位置反向的微電子單元及封裝
CN216435891U (zh) 芯片立体封装结构及其中介板、载板
KR102464066B1 (ko) 쓰루 몰드 비아를 포함하는 스택 패키지
JP5257722B2 (ja) 高周波モジュール
JP6449461B2 (ja) 半導体スイッチ装置
US8687378B2 (en) High-frequency module
JP2014120612A (ja) 半導体装置、およびそれを用いた半導体モジュール
US20080153203A1 (en) Semiconductor device manufacturing method
JP2007165589A (ja) プログラムロジックデバイスおよび半導体パッケージ
EP3324429B1 (en) Semiconductor device
US11929738B2 (en) Electronic device
KR20210103307A (ko) 점대칭 구조의 칩 패드를 구비하는 반도체 칩을 포함하는 반도체 패키지
TW202312531A (zh) 一種佈線基板、顯示基板和顯示裝置
KR20220013722A (ko) 적층 반도체 칩을 포함하는 반도체 패키지
KR101088353B1 (ko) 중앙 콘택을 구비하며 접지 또는 배전을 개선한 적층형 마이크로전자 조립체
JP2009301137A (ja) 並列プロセッサ
JP2013247245A (ja) 半導体装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130328

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130410

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160502

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5257722

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees