CN216435891U - 芯片立体封装结构及其中介板、载板 - Google Patents

芯片立体封装结构及其中介板、载板 Download PDF

Info

Publication number
CN216435891U
CN216435891U CN202122515066.2U CN202122515066U CN216435891U CN 216435891 U CN216435891 U CN 216435891U CN 202122515066 U CN202122515066 U CN 202122515066U CN 216435891 U CN216435891 U CN 216435891U
Authority
CN
China
Prior art keywords
ceramic layer
layer
dimensional
chip
interposer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202122515066.2U
Other languages
English (en)
Inventor
陈春夏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yuecheng Tech Co ltd
Original Assignee
Yuecheng Tech Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yuecheng Tech Co ltd filed Critical Yuecheng Tech Co ltd
Priority to CN202122515066.2U priority Critical patent/CN216435891U/zh
Application granted granted Critical
Publication of CN216435891U publication Critical patent/CN216435891U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种芯片立体封装结构及其中介板、载板，其中该芯片立体封装结构包含：至少一中介板，中介板在中央部位具有至少一空腔，空腔内设有数个芯片输入/输出连接点，芯片输入/输出连接点通过埋设在中介板中的传导线路而电性连接至设在周缘部位的转接导线；至少一半导体芯片被设置在中介板上的空腔内且电性连接于芯片输入/输出连接点；以及一载板，其上表面的周缘部位设有数个信号搭接点，且在载板底表面上设有数个外部连接点，信号搭接点通过埋设在载板中的传导线路而电性连接至外部连接点，使载板的信号搭接点与中介板的转接导线呈电性连接，据此，可简化封装成本、增加封装成品良率，且可提升封装组件设置密度以及缩小封装成品体积。

Description

芯片立体封装结构及其中介板、载板
技术领域
本实用新型是有关于一种芯片立体封装结构及其中介板、载板，尤其是指一种以低温共烧陶瓷为基材且具有立体连接线路架构的芯片封装结构。
背景技术
导入硅中介板封装结构可有效避免半导体芯片与封装基板间热膨胀系数不匹配所产生的问题，提升封装成品的结构稳定性，如图18所示，硅中介板封装结构略是将半导体芯片80接置于一具有硅贯孔91的硅中介板90上，以该硅中介板90作为一转接板，进而将半导体芯片80电性连接至封装基板95上；硅中介板封装结构除了可以克服热膨胀系数不匹配的问题之外，也因其电性传输距离较短，也具有提升半导体芯片80的电性传输速度的优点；但是，由于已知硅中介板使用了半导体制程增加了制程技术的困难度及加工成本，且随着半导体芯片80性能提升，半导体芯片80的输入输出(I/O)数逐渐倍增，封装结构的连接线电路复杂化，导致已知硅中介板的平面式连接线电路架构逐渐不敷使用，因此，如何避免上述已知技术中的种种问题，实为目前业界所急需解决的课题。
实用新型内容
有鉴于上述已知技术的缺失，本实用新型提供一种具有中介板及载板的封装架构，该中介板及载板由数个陶瓷层与导线层通过低温共烧(LTCC)加工形成，在板体内具有3D架构的连接线电路，将复杂的连接线电路整合在陶瓷层与导线层的多层复合叠构中，本实用新型可简化封装成本、增加封装成品良率，且可提升封装组件设置密度以及缩小封装成品体积，此外，本实用新型中介板及载板的陶瓷材料膨胀系数与所搭载的半导体芯片匹配，可避免产生热应力，完全革除封装胶体产生脱层(delaminating)问题，且陶瓷板材提供刚性支撑以避免封装成品发生翘曲现象，此外，由陶瓷材料制成的中介板及载板，其具备的热传导速率、耐候稳定性、硬度高、绝缘性等特性均优于已知的硅中介板及PCB载板。
根据本实用新型所提供的芯片立体封装结构，其包含：至少一中介板，所述中介板在中央部位具有至少一空腔，所述空腔内设有数个芯片输入/输出连接点，所述芯片输入/输出连接点通过埋设在所述中介板中的传导线路而电性连接至设在周缘部位的转接导线；至少一半导体芯片，所述半导体芯片被设置在所述中介板上的所述空腔内，且电性连接于所述芯片输入/输出连接点；一载板，所述载板上表面的周缘部位设有数个信号搭接点，以及在所述载板底表面上设有数个外部连接点，所述信号搭接点通过埋设在所述载板中的传导线路而电性连接至所述外部连接点；以及所述载板被叠接组合在所述中介板的下方，所述载板的信号搭接点与所述中介板的转接导线呈电性连接，且由封装胶体包覆所述中介板、所述半导体芯片与所述载板的组合体。
其中，所述中介板由一上框型陶瓷层、一立体线路重布层及一下框型陶瓷层叠合组成，且通过低温共烧陶瓷工艺将各层烧结后形成；所述上框型陶瓷层与所述下框型陶瓷层具有至少一镂空，并在所述上框型陶瓷层与所述下框型陶瓷层的所述镂空的外周缘部位形成框体，且在所述上框型陶瓷层与所述下框型陶瓷层的所述框体内设置数个所述转接导线，数个所述转接导线是垂直贯穿所述上框型陶瓷层与所述下框型陶瓷层的所述框体的上表面与下表面；在所述立体线路重布层内设有数个传导线路，所述立体线路重布层内的传导线路的一端可电性连接至所述芯片输入/输出连接点，且另一端可电性连接至所述转接导线。
其中，所述立体线路重布层具有至少一导线分层及至少一陶瓷分层，且个别所述导线分层与个别所述陶瓷分层彼此之间呈间隔叠层设置，在所述导线分层上具有至少一沿水平方向设置的传导线路，在所述陶瓷分层上设有至少一连通导体，所述连通导体是垂直贯穿所述陶瓷分层的上表面与下表面。
其中，在所述立体线路重布层内，所述立体线路重布层内的传导线路的一端可通过一或多个连通导体而电性连接至一所述芯片输入/输出连接点，且另一端可通过一或多个连通导体而电性连接至一所述转接导线。
其中，所述载板包含至少一陶瓷层、至少一导线层及一基底陶瓷层，个别所述陶瓷层与个别所述导线层彼此之间呈间隔叠层设置，所述基底陶瓷层作为最下面叠层，通过低温共烧陶瓷工艺将各叠层烧结后形成所述载板；在所述陶瓷层上设有至少一连通导体，所述陶瓷层的连通导体是垂直贯穿所述陶瓷层的上表面与下表面，其中一所述陶瓷层作为所述载板的最上面叠层，于作为最上面叠层的所述陶瓷层的上表面的周缘部位设置数个所述信号搭接点；在所述导线层上具有至少一沿水平方向设置的传导线路；在所述基底陶瓷层设有敞露在底表面上的数个所述外部连接点。
其中，在所述载板内，传导线路的一端可通过一或多个连通导体而电性连接至一所述信号搭接点，且另一端可通过一或多个连通导体而电性连接至一所述外部连接点。
其中，所述空腔的容置空间深度大于所述半导体芯片的芯片厚度。
其中，还包含在所述空腔设有至少一灌胶孔，所述灌胶孔可贯穿所述立体线路重布层。
其中，还包含多片所述中介板叠接组合，且各片所述中介板的转接导线彼此电性连接。
本实用新型内容是以简化形式介绍一些选定概念，在下文的实施方式中将进一步对其进行描述。本实用新型内容并非意欲辨识申请专利的标的的关键特征或基本特征，也非意欲用于限制申请专利的标的的范围。
附图说明
图1是本实用新型第一实施例的封装结构示意图。
图2是本实用新型第一实施例的中介板的叠层剖面结构示意图。
图3是本实用新型第一实施例的中介板的俯视平面图。
图4是本实用新型第一实施例的中介板的侧面剖示图。
图5是本实用新型另一种中介板结构实施例的叠层剖面结构示意图。
图6是本实用新型第一实施例的中介板与半导体芯片的组合结构示意图。
图7是本实用新型第一实施例的载板的叠层结构示意图。
图8是本实用新型第一实施例的载板的俯视平面图。
图9是本实用新型第一实施例的载板的仰视平面图。
图10是本实用新型第一实施例的载板的侧面剖示图。
图11是本实用新型另一种载板结构实施例的叠层剖面结构示意图。
图12是本实用新型第一实施例的中介板、半导体芯片及载板组合构造的侧面剖示图。
图13是本实用新型第一实施例的封装结构经灌胶封装后的示意图。
图14是本实用新型第二实施例的封装结构示意图。
图15是本实用新型第三实施例的封装结构示意图。
图16是本实用新型第三实施例的平面图，显示在加大宽度的上方空腔内排列安装了多个半导体芯片。
图17是本实用新型第四实施例的封装结构示意图。
图18是已知使用硅中介板的封装结构的示意图。
附图中的符号说明：
1 中介板；
10 上框型陶瓷层；
11、11’立体线路重布层；
12 下框型陶瓷层；
10c、10c’上方空腔；
12c、12c’下方空腔；
10a、12a 框体；
10b、12b、12b1、12b2、12b3、12b4 转接导线；
15、16、15a、15b、15c、15d、16a、16b、16c、16d 芯片输入/输出连接点 (芯片I/O连接点) ；
17 灌胶孔；
111、111’第一陶瓷分层；
112、112’第一导线分层；
113、113’第二陶瓷分层；
114、114’第二导线分层；
115 第三陶瓷分层；
116’第三导线分层；
111a、111b、111c、111d、113a、113b、113c、113d、115a、115b、115c、115d、115e、115f、115g、115h 连通导体；
112a、114a 第一传导线路；
112b、114b 第二传导线路；
112c、114c 第三传导线路；
2 半导体芯片；
21 第一半导体芯片；
22 第二半导体芯片；
21a、22a 端口接点；
3、3’载板；
31、31’第一陶瓷层；
32、32’第一导线层；
33 第二陶瓷层；
34、34’第二导线层；
35、35’基底陶瓷层；
36、36a、36b、36c、36d 信号搭接点；
37、37a、37b、37c、37d 外部连接点；
32a、34a 第一传导线路；
32b、34b 第二传导线路；
33a、33b、33c、33d、35a、35b、35c、35d 连通导体；
4 封装胶体；
5 第二中介板；
D 容置空间深度；
T 芯片厚度；
80 半导体芯片；
91 硅贯孔；
90 硅中介板；
95 封装基板。
具体实施方式
于下文中将以实施例，进一步阐明本实用新型的技术特征，其中，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技艺的人士的了解与阅读，并非用以限定本实用新型可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本实用新型所能产生的功效及所能达成的目的下，均应仍落在本实用新型所揭示的技术内容所能涵盖的范围内。同时，本说明书中所引用的用语也仅为便于叙述之明了，而非用以限定本实用新型可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当视为本实用新型可实施的范畴。
图1至图13描述了本实用新型的芯片立体封装结构的制法的第一实施，第一实施为一种最简化的封装结构，其制法的进一步详细说明如后：
如图2至图4所示，提供一在板体中央部位为空腔构型且具有立体连接线路架构的中介板1，该中介板1是由一上框型陶瓷层10、一立体线路重布层11及一下框型陶瓷层12共同组成，通过低温共烧陶瓷(LTCC)工艺将各层依序堆叠(stacking)、层压(lamination)、剪裁(knife cutting)及烧结(burn-out and sintering)等步骤以制作成一中介板；其中，该上框型陶瓷层10及下框型陶瓷层12的中央部位呈镂空，并在该镂空的外周缘部位形成框体10a、12a(参图2、图3所示)，且在该框体内设置多条转接导线10b、12b，且如图4所示，该转接导线是垂直贯穿该框体10a、12a的上表面与下表面，当上框型陶瓷层10、一立体线路重布层11及一下框型陶瓷层12叠合组成后，在该中介板1上方形成一向下凹陷的上方空腔10c，以及在该中介板1下方形成一向上凹陷的下方空腔12c；上方空腔10c及下方空腔12c可作为半导体芯片安装的容置空间，且在该上方空腔10c及该下方空腔12c内分别设有数个芯片输入/输出连接点(以下称芯片I/O连接点) 15、16及至少一灌胶孔17，该灌胶孔17可贯穿板体并连通该上方空腔10c及该下方空腔12c。
该立体线路重布层11包含至少一导线分层及至少一陶瓷分层，其中，导线分层形成在陶瓷分层的表面上，且个别导线分层与个别陶瓷分层彼此之间呈间隔叠层设置；在导线分层上具有沿水平方向设置的传导线路，传导线路可通过黄光制程(Yellow lightprocess)或网印(Screen Printing)等工艺设置到陶瓷分层上，在陶瓷分层设有垂直贯穿该陶瓷分层上、下表面的连通导体，通过该连通导体可电性连接位于不同叠层上的传导线路或接点，据此在该中介板内形成一立体架构的连接线路；其具体的构造请参阅图4所示，在本实用新型第一实施例中，该立体线路重布层11包括第一陶瓷分层111、第一导线分层112、第二陶瓷分层113、第二导线分层114及第三陶瓷分层115；其中，因应连接线路设计，前述各陶瓷分层上分别在相应位置设有多个连通导体，例如，第一导线分层112上的第一传导线路112a分别通过连通导体111a而电性连接至上方的芯片I/O连接点15a，以及通过连通导体113a、115a而电性连接至下框型陶瓷层12的转接导线12b1；第一导线分层112上的第二传导线路112b分别通过连通导体111b而电性连接至上方的芯片I/O连接点15b，以及通过连通导体113b、115b而电性连接至下方的芯片I/O连接点16a；第一导线分层112上的第三传导线路112c分别通过连通导体111c而电性连接至上方的芯片I/O连接点15c，以及通过连通导体113c、115c而电性连接至下框型陶瓷层12的转接导线12b2。第二导线分层114上的第一传导线路114a分别通过连通导体115d而电性连接至下方的芯片I/O连接点16b，以及通过连通导体115e而电性连接至下框型陶瓷层12的转接导线12b3；第二导线分层114上的第二传导线路114b分别通过连通导体113d、111d而电性连接至上方的芯片I/O连接点15d，以及通过连通导体115f而电性连接至下方的芯片I/O连接点16c；第二导线分层114上的第三传导线路114c分别通过连通导体115g而电性连接至下方的芯片I/O连接点16d，以及通过连通导体115h而电性连接至下框型陶瓷层12的转接导线12b4。
前述本实用新型第一实施例中的立体线路重布层11具有两层的导线分层及三层的陶瓷分层，但在实际的应用中该立体线路重布层的组合层数量并不限定；当该立体线路重布层具有更多的组合层数量时，也意味着该中介板上可以提供更多数量的芯片输入输出连接点，以将更多数量的半导体芯片及各种电子组件整合在一起。
另外，如图5所示为中介板结构的另一可行实施方案，在该实施例中该中介板的立体线路重布层11’具有三层的导线分层及两层的陶瓷分层，其中，该立体线路重布层11’包括第一导线分层112’、第一陶瓷分层111’、第二导线分层114’、第二陶瓷分层113’及第三导线分层116’，第一导线分层112’设置在第一陶瓷分层111’的上表面，第二导线分层114’设置在第一陶瓷分层111’与第二陶瓷分层113’之间，第三导线分层116’设置在第二陶瓷分层113’的下表面；且与前述第一实施例相同的，因应连接线路设计，前述各陶瓷分层上分别在相应位置设有多个连通导体，通过该连通导体可电性连接位于不同叠层上的传导线路或接点，据此在该中介板内形成一立体架构的连接线路；本实施方案与前述第一实施例相较，其立体线路重布层11’具有更多数量的导线分层，以及较少数量的陶瓷分层，因此有益于节省加工成本及材料成本，且可增加芯片输入输出连接点的数量，提升连接线路效能。
请参阅图6所示，接着，于该中介板1的上方空腔10c内安装一第一半导体芯片21，借由数个微凸块(Micro bump)连结在芯片I/O连接点15上，将第一半导体芯片上的端口接点21a与芯片I/O连接点15作电性连接并固定在一起；同样的，也在该中介板1的下方空腔12c内安装一第二半导体芯片22，借由数个微凸块连结在芯片I/O连接点16上，将第二半导体芯片上的端口接点22a与芯片I/O连接点16作电性连接并固定在一起；特别需要注意的是，在中介板结构设计时，必须使上、下方空腔的容置空间深度D大于须半导体芯片的芯片厚度T，以免半导体芯片组装后凸出上、下方空腔的容置空间，导致中介板无法与另一中介板或载板叠接组合。
如图7至图10所示，接续，提供一具有立体连接线路架构的载板3。该载板3包含至少一导线层、至少一陶瓷层及一基底陶瓷层，其中，导线层形成在陶瓷层的表面上，且个别导线层与个别陶瓷层彼此之间呈间隔叠层设置；在导线层上具有沿水平方向设置的传导线路，传导线路可通过黄光制程(Yellow light process)或网印(Screen Printing)等工艺设置到陶瓷层上；在基底陶瓷层上设有数个外部连接点；以及在陶瓷层设有垂直贯穿该陶瓷层上、下表面的连通导体，通过该连通导体可电性连接位于不同叠层上的传导线路或接点，据此在该载板内形成一立体架构的连接线路。
再请参阅图10，在本实用新型第一实施例中，该载板3是由第一陶瓷层31、第一导线层32、第二陶瓷层33、第二导线层34及基底陶瓷层35共同组成，且通过低温共烧陶瓷工艺将各层依序堆叠、层压、剪裁及烧结等步骤以制作成一载板；其中，在该载板最上面叠层的第一陶瓷层31的上表面的周缘部位设置数个信号搭接点36，以及在该基底陶瓷层35设有敞露在底表面上的数个外部连接点37，且因应连接线路设计，前述各陶瓷层上分别在相应位置设有多个连通导体，例如，第一导线层32上的第一传导线路32a分别电性连接至信号搭接点36a，以及通过连通导体33a、35a而电性连接至底面的外部连接点37a；第一导线层32上的第二传导线路32b分别电性连接至信号搭接点36b，以及通过连通导体33b、35b而电性连接至底面的外部连接点37b；第二导线层34上的第一传导线路34a分别通过连通导体33c而电性连接至信号搭接点36c，以及通过连通导体35c而电性连接至底面的外部连接点37c；第二导线层34上的第二传导线路34b分别通过连通导体33d而电性连接至信号搭接点36d，以及通过连通导体35d而电性连接至底面的外部连接点37d；
接续，进行载板3与中介板1的叠接组合，如图12所示，该载板3被叠接在该中介板1的下方，且使中介板1下方的转接导线12b电性连接于载板3设在相应位置的信号搭接点36；最后，以封装胶体4包覆该载板3与中介板1的组合体，得到本实用新型的封装结构；其中，如图13所示，封装胶体4可通过该中介板1上的灌胶孔17填入该下方空腔12c之内。
前述本实用新型第一实施例中的载板3具有两层的导线层及三层的陶瓷层，但在实际的应用中该载板的组合层数量并不限定；如图11所示为载板结构的另一可行实施方案，在该实施例中该载板3’具有两层的导线层及两层的陶瓷层，其中，该载板3’包括第一导线层32’、第一陶瓷层31’、第二导线层34’及基底陶瓷层35’；第一导线层32’设置在第一陶瓷层31’的上表面，第二导线层34’设置在第一陶瓷层31’与基底陶瓷层35’之间；且与前述第一实施例相同的，因应连接线路设计，前述各陶瓷分层上分别在相应位置设有多个连通导体，通过该连通导体可电性连接位于不同叠层上的传导线路或接点，据此在该载板内形成一立体架构的连接线路；与前述第一实施例相较，这个实施例的载板3’具有较少数量的陶瓷分层，因此有益于节省加工成本及材料成本。
请参阅图14的本实用新型第二实施例，其是在前述本实用新型第一实施例的封装结构中增设置一第二中介板5，第二中介板5被设置在本实用新型第一实施例的中介板1与载板3之间，且在第二中介板5上可增加安装多个半导体芯片或其他电子组件；图15为本实用新型第三实施例，是基于前述本实用新型第二实施例的变化，主要是在中介板上具有加大宽度的上方空腔10c’及下方空腔12c’，该加大宽度的空腔内可增加安装更多的半导体芯片或其他电子组件，在如图16中进一步描述了一种在一个加大宽度的上方空腔10c’内排列组装了数十个大小规格不同的半导体芯片2的实施例；图17为本实用新型第四实施例，是基于前述本实用新型第二及第三实施例的变化，主要是在每一中介板上设有多个空腔，可供安装加倍数量的半导体芯片或其他电子组件。
虽然本实用新型已以实施例揭露如上，然而其并非用以限定本实用新型，任何熟悉此技术者，在不脱离本实用新型的精神和范围内，当可作各种的更动与润饰，因此本实用新型的保护范围当视所附的实用新型申请专利范围所界定的为准。

Claims (16)

1.一种芯片立体封装结构，其特征在于，包含：
至少一中介板，所述中介板在中央部位具有至少一空腔，所述空腔内设有数个芯片输入/输出连接点，所述芯片输入/输出连接点通过埋设在所述中介板中的传导线路而电性连接至设在周缘部位的转接导线；
至少一半导体芯片，所述半导体芯片被设置在所述中介板上的所述空腔内，且电性连接于所述芯片输入/输出连接点；
一载板，所述载板上表面的周缘部位设有数个信号搭接点，以及在所述载板底表面上设有数个外部连接点，所述信号搭接点通过埋设在所述载板中的传导线路而电性连接至所述外部连接点；以及
所述载板被叠接组合在所述中介板的下方，所述载板的信号搭接点与所述中介板的转接导线呈电性连接，且由封装胶体包覆所述中介板、所述半导体芯片与所述载板的组合体。
2.根据权利要求1所述的芯片立体封装结构，其特征在于，所述中介板由一上框型陶瓷层、一立体线路重布层及一下框型陶瓷层叠合组成，且通过低温共烧陶瓷工艺将各层烧结后形成；所述上框型陶瓷层与所述下框型陶瓷层具有至少一镂空，并在所述上框型陶瓷层与所述下框型陶瓷层的所述镂空的外周缘部位形成框体，且在所述上框型陶瓷层与所述下框型陶瓷层的所述框体内设置数个所述转接导线，数个所述转接导线是垂直贯穿所述上框型陶瓷层与所述下框型陶瓷层的所述框体的上表面与下表面；在所述立体线路重布层内设有数个传导线路，所述立体线路重布层内的传导线路的一端电性连接至所述芯片输入/输出连接点，且另一端电性连接至所述转接导线。
3.根据权利要求2所述的芯片立体封装结构，其特征在于，所述立体线路重布层具有至少一导线分层及至少一陶瓷分层，且个别所述导线分层与个别所述陶瓷分层彼此之间呈间隔叠层设置，在所述导线分层上具有至少一沿水平方向设置的传导线路，在所述陶瓷分层上设有至少一连通导体，所述连通导体是垂直贯穿所述陶瓷分层的上表面与下表面。
4.根据权利要求3所述的芯片立体封装结构，其特征在于，在所述立体线路重布层内，所述立体线路重布层内的传导线路的一端通过一或多个连通导体而电性连接至一所述芯片输入/输出连接点，且另一端通过一或多个连通导体而电性连接至一所述转接导线。
5.根据权利要求1所述的芯片立体封装结构，其特征在于，所述载板包含至少一陶瓷层、至少一导线层及一基底陶瓷层，个别所述陶瓷层与个别所述导线层彼此之间呈间隔叠层设置，所述基底陶瓷层作为最下面叠层，通过低温共烧陶瓷工艺将各叠层烧结后形成所述载板；在所述陶瓷层上设有至少一连通导体，所述陶瓷层的连通导体是垂直贯穿所述陶瓷层的上表面与下表面，其中一所述陶瓷层作为所述载板的最上面叠层，于作为最上面叠层的所述陶瓷层的上表面的周缘部位设置数个所述信号搭接点；在所述导线层上具有至少一沿水平方向设置的传导线路；在所述基底陶瓷层设有敞露在底表面上的数个所述外部连接点。
6.根据权利要求5所述的芯片立体封装结构，其特征在于，在所述载板内，传导线路的一端通过一或多个连通导体而电性连接至一所述信号搭接点，且另一端通过一或多个连通导体而电性连接至一所述外部连接点。
7.根据权利要求1所述的芯片立体封装结构，其特征在于，所述空腔的容置空间深度大于所述半导体芯片的芯片厚度。
8.根据权利要求2所述的芯片立体封装结构，其特征在于，还包含在所述空腔设有至少一灌胶孔，所述灌胶孔贯穿所述立体线路重布层。
9.根据权利要求1所述的芯片立体封装结构，其特征在于，还包含多片所述中介板叠接组合，且各片所述中介板的转接导线彼此电性连接。
10.一种芯片立体封装结构的中介板，其特征在于：所述中介板上具有至少一空腔，所述空腔内设有数个芯片输入/输出连接点，所述芯片输入/输出连接点通过埋设在所述中介板中的传导线路而电性连接至设在周缘部位的转接导线。
11.根据权利要求10所述的芯片立体封装结构的中介板，其特征在于，所述中介板由一上框型陶瓷层、一立体线路重布层及一下框型陶瓷层叠合组成，且通过低温共烧陶瓷工艺将各层烧结后形成；所述上框型陶瓷层与所述下框型陶瓷层具有至少一镂空，并在所述上框型陶瓷层与所述下框型陶瓷层的所述镂空的外周缘部位形成框体，且在所述上框型陶瓷层与所述下框型陶瓷层的所述框体内设置数个所述转接导线，数个所述转接导线是垂直贯穿所述上框型陶瓷层与所述下框型陶瓷层的所述框体的上表面与下表面；在所述立体线路重布层内设有数个传导线路，所述立体线路重布层内的传导线路的一端电性连接至所述芯片输入/输出连接点，且另一端电性连接至所述转接导线。
12.根据权利要求11所述的芯片立体封装结构的中介板，其特征在于，所述立体线路重布层具有至少一导线分层及至少一陶瓷分层，且个别所述导线分层与个别所述陶瓷分层彼此之间呈间隔叠层设置，在所述导线分层上具有至少一沿水平方向设置的传导线路，在所述陶瓷分层上设有至少一连通导体，所述连通导体是垂直贯穿所述陶瓷分层的上表面与下表面。
13.根据权利要求12所述的芯片立体封装结构的中介板，其特征在于，在所述立体线路重布层内，所述立体线路重布层内的传导线路的一端通过一或多个连通导体而电性连接至一所述芯片输入/输出连接点，且另一端通过一或多个连通导体而电性连接至一所述转接导线。
14.根据权利要求11所述的芯片立体封装结构的中介板，其特征在于，还包含在所述空腔设有至少一灌胶孔，所述灌胶孔贯穿所述立体线路重布层。
15.一种芯片立体封装结构的载板，其特征在于：所述载板包含至少一陶瓷层、至少一导线层及一基底陶瓷层，个别所述陶瓷层与个别所述导线层彼此之间呈间隔叠层设置，所述基底陶瓷层作为最下面叠层，通过低温共烧陶瓷工艺将各叠层烧结后形成所述载板；在所述陶瓷层上设有至少一连通导体，所述陶瓷层的连通导体是垂直贯穿所述陶瓷层的上表面与下表面，其中一所述陶瓷层作为所述载板的最上面叠层，于作为最上面叠层的所述陶瓷层的上表面的周缘部位设置数个信号搭接点；在所述导线层上具有至少一沿水平方向设置的传导线路；在所述基底陶瓷层设有敞露在底表面上的数个外部连接点。
16.根据权利要求15所述的芯片立体封装结构的载板，其特征在于，在所述载板内，传导线路的一端通过一或多个连通导体而电性连接至一所述信号搭接点，且另一端通过一或多个连通导体而电性连接至一所述外部连接点。
CN202122515066.2U 2021-10-19 2021-10-19 芯片立体封装结构及其中介板、载板 Active CN216435891U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202122515066.2U CN216435891U (zh) 2021-10-19 2021-10-19 芯片立体封装结构及其中介板、载板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202122515066.2U CN216435891U (zh) 2021-10-19 2021-10-19 芯片立体封装结构及其中介板、载板

Publications (1)

Publication Number Publication Date
CN216435891U true CN216435891U (zh) 2022-05-03

Family

ID=81331143

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202122515066.2U Active CN216435891U (zh) 2021-10-19 2021-10-19 芯片立体封装结构及其中介板、载板

Country Status (1)

Country Link
CN (1) CN216435891U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114630494A (zh) * 2022-05-12 2022-06-14 之江实验室 晶圆集成系统与顶部pcb板的互连结构及其制造方法
CN115332226A (zh) * 2022-10-14 2022-11-11 北京华封集芯电子有限公司 基于陶瓷中介层的封装结构及其制作方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114630494A (zh) * 2022-05-12 2022-06-14 之江实验室 晶圆集成系统与顶部pcb板的互连结构及其制造方法
CN114630494B (zh) * 2022-05-12 2022-08-09 之江实验室 晶圆集成系统与顶部pcb板的互连结构及其制造方法
CN115332226A (zh) * 2022-10-14 2022-11-11 北京华封集芯电子有限公司 基于陶瓷中介层的封装结构及其制作方法

Similar Documents

Publication Publication Date Title
US10453833B2 (en) Electronic system having increased coupling by using horizontal and vertical communication channels
US7034386B2 (en) Thin planar semiconductor device having electrodes on both surfaces and method of fabricating same
KR101501739B1 (ko) 반도체 패키지 제조 방법
KR101895019B1 (ko) 영역 어레이 유닛 컨넥터를 갖는 적층 가능한 몰딩된 마이크로전자 패키지
CN216435891U (zh) 芯片立体封装结构及其中介板、载板
CN104051354A (zh) 半导体封装件及其制法
KR20010060208A (ko) 적층형 반도체 디바이스
CN102064159B (zh) 一种多模块封装组件
WO2009146587A1 (en) Bongding method for through-silicon-via based 3d wafer stacking
US8164189B2 (en) Multi-chip semiconductor device
CN111968958B (zh) 一种封装芯片及基于封装芯片的信号传输方法
US10497655B2 (en) Methods, circuits and systems for a package structure having wireless lateral connections
CN110911384A (zh) 一种嵌入式无源桥接芯片及其应用
CN116646335A (zh) 一种封装互联结构、制备方法及电子系统
CN216435892U (zh) 立体封装结构及其中介板
CN115995454A (zh) 低温共烧陶瓷立体封装结构及其制法
US20220149007A1 (en) Chip packaging structure and method
TWM622250U (zh) 低溫共燒陶瓷(ltcc)立體封裝結構
CN112838067A (zh) 芯片封装结构及其制造方法
TW202314982A (zh) 低溫共燒陶瓷(ltcc)立體封裝結構及其製法
KR100374517B1 (ko) 전력증폭기 모듈의 구조 및 그 실장방법
CN116031239A (zh) 低温共烧陶瓷立体封装结构
US20230131658A1 (en) Three-dimensional ltcc package structure
CN111769101B (zh) 一种基于多转接板的封装结构及封装方法
WO1992017045A1 (en) Multi-level/multi-layered hybrid package

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant