CN102064159B - 一种多模块封装组件 - Google Patents

一种多模块封装组件 Download PDF

Info

Publication number
CN102064159B
CN102064159B CN2010105329407A CN201010532940A CN102064159B CN 102064159 B CN102064159 B CN 102064159B CN 2010105329407 A CN2010105329407 A CN 2010105329407A CN 201010532940 A CN201010532940 A CN 201010532940A CN 102064159 B CN102064159 B CN 102064159B
Authority
CN
China
Prior art keywords
substrate
submodule
grid array
ball grid
packaged component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2010105329407A
Other languages
English (en)
Other versions
CN102064159A (zh
Inventor
周冬莲
胡红光
杜松
张宪起
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China North Industries Group Corp No 214 Research Institute Suzhou R&D Center
Original Assignee
China North Industries Group Corp No 214 Research Institute Suzhou R&D Center
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China North Industries Group Corp No 214 Research Institute Suzhou R&D Center filed Critical China North Industries Group Corp No 214 Research Institute Suzhou R&D Center
Priority to CN2010105329407A priority Critical patent/CN102064159B/zh
Publication of CN102064159A publication Critical patent/CN102064159A/zh
Application granted granted Critical
Publication of CN102064159B publication Critical patent/CN102064159B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/1627—Disposition stacked type assemblies, e.g. stacked multi-cavities

Abstract

本发明涉及一种多模块封装组件，它包括至少一个第一子模块，该第一子模块包括第一基板，第一基板的至少一侧表面上贴装有芯片，且第一基板的一侧表面上具有球栅阵列焊区；第二子模块，第二子模块包括第二基板，第二基板的至少一侧表面上贴装有芯片；第二基板的一侧表面上设置有外接输出引脚，第一子模块纵向堆叠在第二子模块的另一侧表面上，且述的第二基板的另一侧表面上也具有球栅阵列焊区，第一子模块和第二子模块通过球栅阵列焊接工艺实现物理连接和信号互联。本发明将多个子模块通过球栅阵列焊接工艺结合，实现多模块的可靠封装，因此减少封装次数，提高封装组件的封装效率，提高封装组件的集成度。

Description

一种多模块封装组件
技术领域
本发明涉及一种具有3D-MCM封装结构的多模块封装组件。
背景技术
3D-MCM(三维多芯片组件)是在2D-MCM(二维多芯片组件)技术基础上发展起来的高级多芯片组件技术，3D-MCM是采用三维(x，y，z方向)结构形式对IC芯片进行三维集成的技术。现有3D-MCM封装技术主要有三种方法：1)埋置型：将元器件埋置于多层布线基板内部电阻和电容一般可随多层布线用厚薄膜法埋置于多层基板中，而IC芯片紧贴基板表面。或者先在基板上开槽，将IC嵌入，用环氧树脂固定后与基板表面平齐，然后实施多层布线，最上面再安装IC芯片，从而实现3D封装。2)有源基板型：这是用硅圆片IC(WSI，Wafer-scale Integration)作基板时，先将WSI用一般半导体IC制作方法作一次元器件集成化，这就成了有源基板。然后再实施多层布线，顶层仍安装各种其它IC芯片或其它元器件实现3D封装。3)叠层法：将两个或多个裸芯片或组装芯片在垂直方向上互连实现简单3D封装，更多是将各个单/双面组装好的MCM叠在一起再进行上下层互连，形成3D-MCM结构。
然而，现有的3D-MCM封装模组均采取单个模块封装的方式，因此封装效率通常低于80％。
发明内容
本发明的目的是提供一种能够集合多个模块的封装组件，其能够提高封装效率。
为达到上述目的，本发明采用的技术方案是：一种多模块封装组件，它包括
至少一个第一子模块，该第一子模块包括第一基板，所述的第一基板的至少一侧表面上贴装有芯片，且所述的第一基板的一侧表面上具有球栅阵列焊区；
第二子模块，所述的第二子模块包括第二基板，所述的第二基板的至少一侧表面上贴装有芯片；
所述的第二基板的一侧表面上设置有外接输出引脚，所述的第一子模块纵向堆叠在所述的第二子模块的另一侧表面上，且述的第二基板的另一侧表面上也具有球栅阵列焊区，所述的第一子模块和第二子模块通过球栅阵列焊接工艺实现物理连接和信号互联。第一子模块和第二子模块之间通过焊球固定，也同时通过焊球实现导电连接。
本发明进一步的技术方案是：所述的一种多芯片模块，还包括多个沿纵向堆叠的第一子模块，多个所述的第一子模块之间通过球栅阵列焊接工艺实现物理连接和信号互联，多个所述的第一子模块中位于最下方的第一子模块与所述的第二子模块相连。
更进一步地，所述的第一基板的中央向内内凹陷形成一个空腔，所述的第一基板的两侧表面均贴装有芯片，且所述的球栅阵列焊区呈回形分布在所述的第一基板的边缘。
进一步地，所述的第二基板上的外接输出引脚为PGA外引线。其中第二基板为平面多层低温共烧陶瓷基板，因此能够有效提高单位封装面积I/O端子数量。
进一步地，所述的第一基板和第二基板均为低温共烧陶瓷基板。
进一步地，所述的第一基板包括用于形成所述的空腔底部的底板和设置在所述的底板的四周并用于形成所述的空腔的侧部的墙体，所述的墙体包括L层生瓷片，所述的L层生瓷片分为N组，其中第P层生瓷片与第P+N层生瓷片上的布线完全相同，共M层所述的生瓷片上的布线完全相同，L＝M×N。
优选地，所述的L＝32，M＝4，N＝8。
由于上述技术方案运用，使得本发明与现有技术相比具有下列优点和效果：本发明将多个子模块通过球栅阵列焊接工艺结合，实现多模块的可靠封装，因此减少封装次数，提高封装组件的封装效率(封装效率大于200％)，同时本发明还能够提高封装组件的集成度，形成更大规模的集成电路。
附图说明
附图1为本发明的截面图；
附图2为本发明的第一子模块的立体图；
附图3为PGA外引线的结构示意图；
其中：1、第一子模块；2、第二子模块；3、第一基板；4、第二基板；5、芯片；6、球栅阵列焊区；7、PGA外引线；8、底板；9、墙体；
具体实施方式
下面结合附图及实施例对本发明作进一步描述，其中本说明书中所述的“上”、“下”位置关系与附图1中所示的上、下位置关系相对应。
参见附图1和附图2所示，一种多模块封装组件，它包括：
第一子模块1，该第一子模块1包括第一基板3，所述的第一基板3为低温共烧陶瓷基板，且所述的第一基板3的中央向内凹陷形成一个空腔，所述的第一基板3的两侧表面均贴装有芯片5，所述的第一基板3的边缘上设置有回形球栅阵列焊区6；
第二子模块2，所述的第二子模块2包括第二基板4，所述的第二基板4的两侧表面上均贴装有芯片5，第二基板4为平面多层低温共烧陶瓷基板，所述的第二基板4上与PGA外引线7相对的另一侧表面上设置有回形球栅阵列焊区6。
所述的第一子模块1纵向堆叠在所述的第二子模块2的一侧表面上，所述的第一子模块1和第二子模块2通过球栅阵列焊接工艺实现物理连接和信号互联，本实施例中该封装组件具有2个沿纵向堆叠的第一子模块1，2个所述的第一子模块1之间通过球栅阵列互联，位于下方的第一子模块1与所述的第二子模块2相连。
本实施例中的多模块封装组件的加工过程如下：
1)先进行两个第一基板和一个第二基板的版图设计和工艺加工，第一基板选用带一体化空腔的低温共烧陶瓷基板，第二基板选用平面多层低温共烧陶瓷基板；
2)采用钎焊工艺将如图3所示的PGA外引线7与第二基板4进行钎焊接组装；
3)采用SMT或粘片/丝键合工艺分别将元器件组装在两块第一基板和第二基板上，形成两个第一子模块和一个第二子模块；
4)对第一子模块和第二子模块分别进行功能检测；
5)采用球栅阵列焊接工艺，将两个第一子模块和第二子模块依次层叠，形成叠层式组装结构，然后进行焊接封装。
所述的第一基板3包括用于形成所述的空腔底部的底板8和设置在所述的底板8的四周并用于形成所述的空腔的侧部的墙体9，通常底板8具有18层生瓷片，所述的墙体9包括32层生瓷片。为降低基板布线复杂程度，减少丝网印刷模板，所述的第一基板上的生瓷片采取多组布线相同，间隔重复的方式制作。具体地说，所述的第一基板3包括32层生瓷片，所述的32层生瓷片分为8组设计，其中第P层生瓷片与第P+8层生瓷片上的布线重复，共4层所述的生瓷片上的布线完全相同，每组生瓷片共重复4次，第1、9、17、25层生瓷片上的布线相同；第2、10、18、26层生瓷片上的布线相同；第3、11、19、27层生瓷片上的布线相同；第4、12、20、28层生瓷片上的布线相同；第5、13、21、29层生瓷片上的布线相同；第6、14、22、30层生瓷片上的布线相同；第7、15、23、31层生瓷片上的布线相同；第8、16、24、32层生瓷片上的布线相同。因此，32层基板只需8块丝网印刷模板就可实现。这样设计不仅降低了32层墙体结构低温共烧陶瓷基板的布线复杂度，提高设计效率，还大大降低了工艺难度，使丝网印刷模板成本降低了3/4。
上述实施例只为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。

Claims (7)

1.一种多模块封装组件，其特征在于：它包括
至少一个第一子模块，该第一子模块包括第一基板，所述的第一基板的至少一侧表面上贴装有芯片，且所述的第一基板的一侧表面上具有球栅阵列焊区；
第二子模块，所述的第二子模块包括第二基板，所述的第二基板的至少一侧表面上贴装有芯片；
所述的第二基板的一侧表面上设置有外接输出引脚，所述的第一子模块纵向堆叠在所述的第二子模块的另一侧表面上，且述的第二基板的另一侧表面上也具有球栅阵列焊区，所述的第一子模块和第二子模块通过球栅阵列焊接工艺实现物理连接和信号互联；
所述的第一基板的中央向内内凹陷形成一个空腔，所述的第一基板的两侧表面均贴装有芯片，且所述的球栅阵列焊区呈回形分布在所述的第一基板的边缘；
所述的第二基板的两侧表面上均贴装有芯片。
2.根据权利要求1所述的一种多模块封装组件，其特征在于：它包括多个沿纵向堆叠的第一子模块，多个所述的第一子模块之间通过球栅阵列焊接工艺实现物理连接和信号互联，多个所述的第一子模块中位于最下方的第一子模块与所述的第二子模块相连。
3.根据权利要求1所述的一种多模块封装组件，其特征在于：所述的第二基板上的外接输出引脚为PGA外引线。
4.根据权利要求3所述的一种多模块封装组件，其特征在于：所述的第二基板为平面多层低温共烧陶瓷基板。
5.根据权利要求1所述的一种多模块封装组件，其特征在于：所述的第一基板为低温共烧陶瓷基板。
6.根据权利要求5所述的一种多模块封装组件，其特征在于：所述的第一基板包括用于形成所述的空腔底部的底板和设置在所述的底板的四周并用于形成所述的空腔的侧部的墙体，所述的墙体包括L层生瓷片，所述的L层生瓷片分为N组，其中第P层生瓷片与第P+N层生瓷片上的布线完全相同，共M层所述的生瓷片上的布线完全相同，L＝M×N。
7.根据权利要求6所述的一种多模块封装组件，其特征在于：所述的L＝32，M＝4，N＝8。
CN2010105329407A 2010-11-05 2010-11-05 一种多模块封装组件 Expired - Fee Related CN102064159B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010105329407A CN102064159B (zh) 2010-11-05 2010-11-05 一种多模块封装组件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010105329407A CN102064159B (zh) 2010-11-05 2010-11-05 一种多模块封装组件

Publications (2)

Publication Number Publication Date
CN102064159A CN102064159A (zh) 2011-05-18
CN102064159B true CN102064159B (zh) 2013-09-18

Family

ID=43999371

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010105329407A Expired - Fee Related CN102064159B (zh) 2010-11-05 2010-11-05 一种多模块封装组件

Country Status (1)

Country Link
CN (1) CN102064159B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103489847B (zh) * 2013-10-11 2016-05-18 中国电子科技集团公司第四十三研究所 一种用于元器件组装的pga/bga三维结构及其制作方法
CN105185721B (zh) * 2015-08-13 2018-01-30 中国兵器工业集团第二一四研究所苏州研发中心 一种在陶瓷基板上制作针栅阵列的工艺方法
CN105489587A (zh) * 2015-12-02 2016-04-13 苏州旭创科技有限公司 封装结构、封装方法及光模块
CN105957837B (zh) * 2016-04-28 2018-11-06 清华大学 用于三维系统级封装的封装结构及封装方法
CN105957838B (zh) * 2016-04-28 2018-11-06 清华大学 用于三维系统级封装的封装结构及封装方法
CN105977221B (zh) * 2016-04-28 2018-11-06 清华大学 气密性封装结构及封装方法
CN110265876B (zh) * 2019-06-21 2021-02-12 中国科学院半导体研究所 基于低温共烧陶瓷的光电集成封装结构
CN110610927A (zh) * 2019-08-02 2019-12-24 安徽国晶微电子有限公司 多芯片封装互联结构
CN111009515A (zh) * 2019-11-22 2020-04-14 青岛歌尔智能传感器有限公司 一种堆叠式半导体封装件及电子设备
CN112652614B (zh) * 2020-12-22 2022-07-22 中国电子科技集团公司第五十五研究所 一种堆叠型三维封装组件结构及制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1949468A (zh) * 2006-09-01 2007-04-18 中国航天时代电子公司第七七一研究所 一种三维多芯片模块互连及封装方法
CN101197354A (zh) * 2006-12-08 2008-06-11 日月光半导体制造股份有限公司 堆叠式封装结构
CN101494218A (zh) * 2008-01-21 2009-07-29 友鑫科技股份有限公司 多通道堆叠半导体装置及其制法与应用之堆叠基板
CN101571161A (zh) * 2008-05-04 2009-11-04 刘新广 磁性滑动轴承
CN101714543A (zh) * 2009-11-12 2010-05-26 美新半导体（无锡）有限公司 用于多芯片系统三维封装的陶瓷基板及其封装方法
CN101789420A (zh) * 2010-02-03 2010-07-28 南通富士通微电子股份有限公司 一种半导体器件的系统级封装结构及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5042591B2 (ja) * 2006-10-27 2012-10-03 新光電気工業株式会社 半導体パッケージおよび積層型半導体パッケージ
CN100530636C (zh) * 2007-11-09 2009-08-19 中国科学院上海微系统与信息技术研究所 三维多芯片封装模块和制作方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1949468A (zh) * 2006-09-01 2007-04-18 中国航天时代电子公司第七七一研究所 一种三维多芯片模块互连及封装方法
CN101197354A (zh) * 2006-12-08 2008-06-11 日月光半导体制造股份有限公司 堆叠式封装结构
CN101494218A (zh) * 2008-01-21 2009-07-29 友鑫科技股份有限公司 多通道堆叠半导体装置及其制法与应用之堆叠基板
CN101571161A (zh) * 2008-05-04 2009-11-04 刘新广 磁性滑动轴承
CN101714543A (zh) * 2009-11-12 2010-05-26 美新半导体（无锡）有限公司 用于多芯片系统三维封装的陶瓷基板及其封装方法
CN101789420A (zh) * 2010-02-03 2010-07-28 南通富士通微电子股份有限公司 一种半导体器件的系统级封装结构及其制造方法

Also Published As

Publication number Publication date
CN102064159A (zh) 2011-05-18

Similar Documents

Publication Publication Date Title
CN102064159B (zh) 一种多模块封装组件
CN101877348B (zh) 用于堆叠的管芯嵌入式芯片堆积的系统和方法
KR101190920B1 (ko) 적층 반도체 패키지 및 그 제조 방법
US20130075917A1 (en) Multi-Chip and Multi-Substrate Reconstitution Based Packaging
CN107749411A (zh) 双面SiP的三维封装结构
EP2081226A1 (en) Multi-channel stackable semiconductor device and method for fabricating the same, and stacking substrate applied to the semiconductor device
CN216435891U (zh) 芯片立体封装结构及其中介板、载板
CN102176450B (zh) 高密度系统级封装结构
JP2008235823A (ja) マルチチップ半導体装置
US8736075B2 (en) Semiconductor chip module, semiconductor package having the same and package module
CN212303661U (zh) 小型化高密度高效三维系统级封装电路
CN103311214A (zh) 一种用于叠层封装的基板
CN201994292U (zh) 高密度系统级封装结构
CN111048479B (zh) 一种多芯片堆叠封装结构及其封装方法
CN208674106U (zh) 半导体封装结构
US8441129B2 (en) Semiconductor device
KR101046392B1 (ko) 반도체 패키지용 기판과, 이를 포함하는 반도체 패키지 및 이를 이용한 스택 패키지
CN220138315U (zh) 一种高密度SiP模块
CN216435892U (zh) 立体封装结构及其中介板
US11749612B2 (en) Semiconductor package device
CN111063664B (zh) 一种模块化多芯片封装结构及其封装方法
US20240014140A1 (en) Fan-out Wafer Level Package having Small Interposers
CN102938398A (zh) 智能电表核心模块的封装结构
JP2011211077A (ja) 半導体積層パッケージ及びその製造方法
KR100800477B1 (ko) 적층이 용이한 반도체 패키지 및 이를 이용한 적층형반도체 패키지

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130918

Termination date: 20171105