CN105957837B - 用于三维系统级封装的封装结构及封装方法 - Google Patents

用于三维系统级封装的封装结构及封装方法 Download PDF

Info

Publication number
CN105957837B
CN105957837B CN201610281266.7A CN201610281266A CN105957837B CN 105957837 B CN105957837 B CN 105957837B CN 201610281266 A CN201610281266 A CN 201610281266A CN 105957837 B CN105957837 B CN 105957837B
Authority
CN
China
Prior art keywords
support plate
cavity
connecting part
component
conducting connecting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610281266.7A
Other languages
English (en)
Other versions
CN105957837A (zh
Inventor
李�诚
蔡坚
王谦
陈瑜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CN201610281266.7A priority Critical patent/CN105957837B/zh
Publication of CN105957837A publication Critical patent/CN105957837A/zh
Application granted granted Critical
Publication of CN105957837B publication Critical patent/CN105957837B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0006—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0074—3D packaging, i.e. encapsulation containing one or several MEMS devices arranged in planes non-parallel to the mounting board
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C3/00—Assembling of devices or systems from individually processed components
    • B81C3/001—Bonding of two components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明公开了一种用于三维系统级封装的封装结构及封装方法。封装结构包括：第一载板；第一元器件组，设置在第一载板的上表面，并与第一载板上的布线结构电连接，第一元器件组包括空腔封装型元器件和/或非空腔封装型元器件；环形模塑体，设置在第一载板的上表面，并与第一载板形成空腔；第二载板，设置在环形模塑体上，并封盖空腔；第二元器件组，设置在第二载板的下表面，并与第二载板上的布线结构电连接，第二元器件组包括空腔封装型元器件，空腔封装型元器件被容纳在空腔内；第一导电连接件，连接第二载板的布线结构和第一载板的布线结构，以使第一元器件组与第二元器件组之间电气互连。由此，可以较低成本实现带空腔的三维系统级封装。

Description

用于三维系统级封装的封装结构及封装方法
技术领域
本发明涉及三维系统级封装领域，具体地，涉及一种用于三维系统级封装的封装结构及封装方法。
背景技术
系统级封装(System-in-Package，SiP)是一种封装方法的统称，国际半导体路线图(ITRS)在2011年对SiP的定义为：系统级封装是将多个具有不同功能的有源器件集成在一个封装体内，单一封装体即可以提供一个系统或者子系统的多重功能。SiP可以选择性地包含各种元器件。在这些元器件中，有些元器件需要进行空腔封装，例如微机电系统(MEMS)器件。当前，空腔封装大都依靠金属封装技术或陶瓷封装技术。随着电子行业的发展，消费者在对电子产品要求短、小、轻、薄的同时，还希望以低成本实现单一电子系统的功能多样化。然而，金属封装和陶瓷封装的成本均较高，无法满足消费者对低成本的需求。
发明内容
本发明的目的是提供一种用于三维系统级封装的封装结构及封装方法，来以较低成本实现带空腔的三维系统级封装。
为了实现上述目的，本发明提供一种用于三维系统级封装的封装结构，包括：第一载板；第一元器件组，设置在所述第一载板的上表面，并与所述第一载板上的布线结构电连接，所述第一元器件组包括至少一个空腔封装型元器件和/或至少一个非空腔封装型元器件；环形模塑体，设置在所述第一载板的上表面，并与所述第一载板形成空腔；第二载板，设置在所述环形模塑体上，并封盖所述空腔；第二元器件组，设置在所述第二载板的下表面，并与所述第二载板上的布线结构电连接，所述第二元器件组中包括至少一个空腔封装型元器件，所述空腔封装型元器件被容纳在所述空腔内；以及第一导电连接件，连接所述第二载板的布线结构和所述第一载板的布线结构，以使所述第一元器件组与所述第二元器件组之间电气互连。
可选地，所述第二载板嵌入到所述环形模塑体的上端面中。
可选地，所述第一元器件组包括至少一个非空腔封装型元器件，并且，所述环形模塑体覆盖所述非空腔封装型元器件，以对所述非空腔封装型元器件进行模塑封装。
可选地，所述第一导电连接件被设置在所述空腔内；或者，在所述环形模塑体上形成有从所述环形模塑体的上表面到下表面贯穿该环形模塑体的通孔，所述第一导电连接件被填充在所述通孔内。
可选地，所述第一导电连接件包括以下中的至少一者：导电柱、导电凸块、导电球、导电插针。
可选地，在所述第一载板的下表面上布设有与所述第一载板上的布线结构电连接的第二导电连接件，所述第二导电连接件用于与第一外部电气组件电连接；和/或，在所述第二载板的上表面上布设有与所述第二载板上的布线结构电连接的第三导电连接件，所述第三导电连接件用于与第二外部电气组件电连接。
本发明还提供一种用于三维系统级封装的封装方法，包括：在第一载板的上表面上布设第一元器件组，并使所述第一元器件组与所述第一载板上的布线结构电连接，其中，所述第一元器件组包括至少一个空腔封装型元器件和/或至少一个非空腔封装型元器件；在所述第一载板的上表面上进行模塑，形成环形模塑体，所述环形模塑体与所述第一载板形成空腔，其中，在所述第一元器件组包括所述空腔封装型元器件时，所述空腔封装型元器件被容纳在所述空腔内，在所述第一元器件组包括所述非空腔封装型元器件时，所述非空腔封装型元器件被所述环形模塑体覆盖以由所述环形模塑体进行模塑封装；在第二载板的上表面上布设第二元器件组，并使所述第二元器件组与所述第二载板上的布线结构电连接，其中，所述第二元器件组包括至少一个空腔封装型元器件；布设第一导电连接件，以使所述第一导电连接件的一端与所述第一载板的布线结构电连接；以及将所述第二载板倒扣在所述环形模塑体上，以封盖所述空腔，并使得所述第一导电连接件的另一端连接所述第二载板的布线结构，以及将所述第二元器件组中的所述空腔封装型元器件容纳在所述空腔内。
可选地，所述将所述第二载板倒扣在所述环形模塑体上，以封盖所述空腔的步骤包括：将所述第二载板倒扣在所述环形模塑体上，并使所述第二载板嵌入到所述环形模塑体的上端面中，以封盖所述空腔。
可选地，所述布设第一导电连接件，以使所述第一导电连接件的一端与所述第一载板的布线结构电连接的步骤包括：将所述第一导电连接件设置在所述空腔内，以使所述第一导电连接件的一端与所述第一载板的布线结构电连接；或者，所述布设第一导电连接件，以使所述第一导电连接件的一端与所述第一载板的布线结构电连接的步骤包括：对所述环形模塑体进行打孔，以在所述环形模塑体上形成从所述环形模塑体的上表面到下表面贯穿该环形模塑体的通孔；以及将所述第一导电连接件填充到所述通孔内，以使所述第一导电连接件的一端与所述第一载板的布线结构电连接。
可选地，所述第一导电连接件包括以下中的至少一者：导电柱、导电凸块、导电球、导电插针。
可选地，所述方法还包括：在所述第一载板的下表面上布设第二导电连接件，并使所述第二导电连接件与所述第一载板上的布线结构电连接，其中，所述第二导电连接件用于与第一外部电气组件电连接；和/或，在将所述第二载板倒扣在所述环形模塑体上，以封盖所述空腔的步骤之前，在所述第二载板的下表面上布设第三导电连接件，并使所述第三导电连接件与所述第二载板上的布线结构电连接，或者在将所述第二载板倒扣在所述环形模塑体上，以封盖所述空腔的步骤之后，在所述第二载板的上表面上布设第三导电连接件，并使所述第三导电连接件与所述第二载板上的布线结构电连接，其中，所述第三导电连接件用于与第二外部电气组件电连接。
通过上述技术方案，可以采用模塑体形成带空腔的封装结构，即，采用塑料封装技术实现空腔封装。塑料封装相比于金属封装和陶瓷封装，极大地降低了封装成本，并且塑料封装的工艺相对简单，因此，可以缩短整个封装结构的制造周期。并且，在空腔的形成过程中，第二载板同时作为空腔的上盖和元器件载体，因此，可以实现对结构资源的充分利用。此外，分别位于模塑体两端的两块载板上均可以布设有电子元器件，并且两块载板上的电子元器件之间能够通过导电连接件实现电气互连，因此，可以实现带空腔的三维系统级封装结构。该封装结构具有互连距离短、可靠性高的特点。通过本发明提供的带空腔的三维系统级封装结构及封装方法，不仅可以增加系统功能，并且还可以减小系统的整体面积和体积(例如，封装面积最大可减少50％)，提高系统集成度。
本发明的其他特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：
图1是根据本发明的一种实施方式提供的封装结构的示意图。
图2是根据本发明的另一种实施方式提供的封装结构的示意图。
图3a至图3c示出了根据本发明的不同实施方式的第一导电连接件的布设方式示意图。
图4是根据本发明的另一种实施方式提供的封装结构的示意图。
图5是根据本发明的另一种实施方式提供的封装结构的示意图。
图6a至图6e是根据本发明的一种实施方式提供的封装方法的工艺流程图。
图7是根据本发明的另一种实施方式提供的模塑过程示意图。
图8a至图8b是根据本发明的一种实施方式提供的布设第一导电连接件的工艺流程图。
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
在本发明中，在未作相反说明的情况下，使用的方位词如“上、下、底、顶”通常是在本发明提供的封装结构正常使用的情况下定义的，具体地可参考图1至图8b所示的图面方向。需要说明的是，这些方位词只用于说明本发明，并不用于限制本发明。
图1是根据本发明的一种实施方式提供的封装结构的示意图。如图1所示，该封装结构100可以包括：第一载板101，其中，该第一载板101可以采用有机基板、陶瓷基板、或者引线框架来制作，并且可以根据需要采用不同的材料来制作。或者，该第一载板101也可以为印制电路板(PCB)。另外，载板的尺寸及厚度可以根据工艺的不同、以及实际需求来设定，例如，载板的尺寸可以从几毫米至几厘米不等，载板的厚度可以从几百微米至数毫米不等。
另外，如图1所示，该封装结构100还可以包括：第一元器件组102，该第一元器件组102可以设置在第一载板101的上表面101a，并与该第一载板101上的布线结构101b电连接，其中，该第一元器件组102可以包括至少一个空腔封装型元器件和/或至少一个非空腔封装型元器件。例如，在图1所示的示例中，第一元器件组102可以包括四个空腔封装型元器件，分别为空腔封装型元器件102a、102b、102c、102d。
在本发明中，封装结构100内的元器件的类型可以分为三类：第一类是必须进行空腔封装的元器件，第二类是不能进行空腔封装、必须进行模塑封装的元器件，第三类是既可以进行空腔封装又可以进行模塑封装的元器件，其中，针对该第三类元器件，可以视具体的设计需求来决定到底是采用空腔封装还是模塑封装。在本发明中，将上述第一类元器件以及上述第三类元器件中根据设计需求确定需要进行空腔封装的元器件统称为“空腔封装型元器件”，另外，将上述第二类元器件以及上述第三类元器件中根据设计需求确定需要进行模塑封装的元器件统称为“非空腔封装型元器件”。
第一元器件组102中所包括的元器件可以是逻辑芯片、无源器件、或MEMS等不同功能的元器件。这些元器件可以与第一载板101上的布线结构101b电连接。通过将第一元器件组102与第一载板101上的布线结构101b电连接，可以使得第一元器件组102中的各个元器件之间实现电气互连。
针对第一元器件组102中的各个元器件，可以通过多种方式来实现与布线结构101b的电连接。例如，在第一载板101的上表面101a上布设有焊盘，该焊盘与布线结构101b电连接，之后，元器件可以利用倒装连接、引线连接等技术来与焊盘电连接，以实现与布线结构101b电连接，如图1中所示的空腔封装型元器件102a、102b。此外，元器件之间也可以形成三维多层堆叠形式的互连，例如，如图1中所示的空腔封装型元器件102c、102d。另外，元器件可以为裸片的形式，或者采用封装后的元器件，其中，封装形式可以多种多样，例如SOP(Small Out-Line Package，小外形封装)，QFN(Quad Flat No-lead Package，方形扁平无引脚封装)，BGA(Ball Grid Array，焊球阵列封装)等形式。
此外，如图1所示，该封装结构100还可以包括环形模塑体103，设置在第一载板101的上表面101a，并与第一载板101形成空腔104。其中，在第一元器件组102包括空腔封装型元器件时，该空腔104内容纳有第一元器件组102中的空腔封装型元器件。
在本发明中，模塑体103的材料可以为塑料。示例地，模塑体103的材料可以采用环氧树脂(Epoxy plastic)。优选地，如果对封装的水汽密封特性有较高要求，可采用液晶高分子聚合物(liquid crystalline polymers，LCP)材料。
模塑体103可以形成为环形，这样，当在第一载板101的上表面101a上进行模塑形成模塑体103后，该模塑体103与第一载板101之间可以形成空腔104，并且模塑体103作为空腔104的四壁。在形成环形模塑体103时，以包围第一元器件组102中的空腔封装型元器件的方式来进行模塑，这样，可以将第一元器件组102中的空腔封装型元器件容纳在空腔104内。空腔104的尺寸可以根据需要进行空腔封装的元器件的数量和尺寸而定。另外，如果第一元器件组102包括空腔封装型元器件和非空腔封装型元器件两者，那么，在形成环形模塑体103时，以包围第一元器件组102中的空腔封装型元器件、并覆盖第一元器件组102中的非空腔封装型元器件的形式来进行模塑。这样，一方面，可以将第一元器件组102中的空腔封装型元器件容纳在空腔104内，另一方面，可以将第一元器件组102中的非空腔封装型元器件封装在环形模塑体103中。
此外，如图1所示，该封装结构100还可以包括第二载板105，设置在环形模塑体103上，并封盖空腔104。其中，该第二载板105可以采用有机基板、陶瓷基板、或者引线框架来制作，并且可以根据需要采用不同的材料来制作。或者，该第二载板105也可以为印制电路板(PCB)。另外，载板的尺寸及厚度可以根据工艺的不同、以及实际需求来设定，例如，载板的尺寸可以从几毫米至几厘米不等，载板的厚度可以从几百微米至数毫米不等。此外，第二载板105可以封盖该空腔104，以使空腔104形成为密闭的空腔，从而实现空腔封装。
该封装结构100还可以包括第二元器件组106，设置在第二载板105的下表面105a，并与第二载板105上的布线结构105b电连接，该第二元器件组106可以包括至少一个空腔封装型元器件，如空腔封装型元器件106a、106b。
在本发明中，第二元器件组106中所包括的元器件可以是逻辑芯片、无源器件、或MEMS等不同功能的元器件。这些元器件可以与第二载板105上的布线结构105b电连接。通过将第二元器件组106与第二载板105上的布线结构105b电连接，可以使得第二元器件组106中的各个元器件之间实现电气互连。
针对第二元器件组106中的各个元器件，可以通过多种方式来实现与布线结构105b的电连接。例如，在第二载板105的下表面105a上布设有焊盘，该焊盘与布线结构105b电连接，之后，元器件可以利用倒装连接、引线连接等技术来与焊盘电连接，以实现与布线结构105b电连接。此外，元器件之间也可以形成三维多层堆叠形式的互连。另外，元器件可以为裸片的形式，或者采用封装后的元器件，其中，封装形式可以多种多样，例如SOP、QFN、BGA等形式。
如图1所示，第二元器件组106中的空腔封装型元器件也被容纳在空腔104内，这样，可以同时实现对第一元器件组102中的空腔封装型元器件和第二元器件组106中的空腔封装型元器件的空腔封装。此外，该封装结构100还可以包括第一导电连接件107，该第一导电连接件107连接第二载板105的布线结构105b和第一载板101的布线结构101b，以使第一元器件组102与第二元器件组106之间电气互连，从而实现三维系统级封装。
通过上述技术方案，可以采用模塑体形成带空腔的封装结构，即，采用塑料封装技术实现空腔封装。塑料封装相比于金属封装和陶瓷封装，极大地降低了封装成本，并且塑料封装的工艺相对简单，因此，可以缩短整个封装结构的制造周期。并且，在空腔的形成过程中，第二载板同时作为空腔的上盖和元器件载体，因此，可以实现对结构资源的充分利用。此外，分别位于模塑体两端的两块载板上均可以布设有电子元器件，并且两块载板上的电子元器件之间能够通过导电连接件实现电气互连，因此，可以实现带空腔的三维系统级封装结构。该封装结构具有互连距离短、可靠性高的特点。通过本发明提供的带空腔的三维系统级封装结构及封装方法，不仅可以增加系统功能，并且还可以减小系统的整体面积和体积(例如，封装面积最大可减少50％)，提高系统集成度。
为了方便安装，可选地，如图2所示，第二载板105可以嵌入到环形模塑体103的上端面103a中。在这种实施方式中，环形模塑体103的上部具有台阶状缺口。通过将第二载板105嵌入到环形模塑体103的上端面103a中，可以提高封装结构100的机械性能，并且安装方便，能够增强空腔104的密闭性。
在本发明中，可以通过多种方式中的任一种来布设第一导电连接件107，以实现第一元器件组102与第二元器件组106之间的电气互连。图3a至图3c示出了根据本发明的不同实施方式的第一导电连接件107的布设方式示意图。如图3a和图3b所示，第一导电连接件107可以被设置在空腔104之内。或者，如图3c所示，在环形模塑体103上可以形成有从环形模塑体103的上表面103b到下表面103c贯穿该环形模塑体103的通孔103d，并且第一导电连接件107可以被填充在通孔103d内。通过将第一导电连接件107填充到环形模塑体103的通孔103d内，可以提高第一元器件组102与第二元器件组106之间的电气互连的稳定性。并且，第一导电连接件107能够与空腔104相隔离，从而可以防止对空腔104内的元器件产生干扰，提高元器件工作时的稳定性和可靠性。
在本发明中，第一导电连接件107可以例如包括但不限于以下中的至少一者：导电柱、导电凸块、导电球、导电插针。示例地，图3a示出了第一导电连接件107为导电插针的示例，图3b示出了第一导电连接件107由导电球堆叠而成的示例。这两种实施方式的特点在于工艺简单、易实施。图3c示出了第一导电连接件107为通过向通孔103d内注入金属材料而形成的导电柱(例如，铜柱)的示例。不过应当理解的是，虽然上面以举例的方式示出了第一导电连接件107的若干类型，但是本发明不局限于此，任意形式的第一导电连接件107均适用于本发明。
在上面描述的封装结构100中，封装结构100内的元器件中可以包括能够进行无线充电的电源模块，以及能够进行无线通信的传输模块，这样，该封装结构100可以独立地工作或者与其他外部电气组件进行通信，而无需与这些其他外部电气组件电连接。但是，当封装结构100内的元器件中不包括能够进行无线充电的电源模块，以及能够进行无线通信的传输模块时，该封装结构100需要与外部电气组件进行电连接，以从该外部电气组件获取电力，和/或与该外部电气组件进行电气通信。其中，该外部电气组件可以例如包括但不限于：供电组件、其他封装结构、其他电子元器件等等。
在这种情况下，在制作第一载板101时，可以在第一载板101的下表面101c上布设与第一载板101上的布线结构101b电连接的第二导电连接件，该第二导电连接件可以用于与第一外部电气组件电连接。其中，该第二导电连接件可以例如包括但不限于：导电球、导电凸块、焊盘等。例如，如图4所示，可以在第一载板101的下表面101c植焊球，形成BGA封装，或者在第一载板101的下表面101c上预留焊盘，形成QFN封装。
可替换地或附加地，在制作第二载板105时，可以在第二载板105的上表面上布设与第二载板105上的布线结构105b电连接的第三导电连接件，该第三导电连接件可以用于与第二外部电气组件电连接。其中，该第三导电连接件可以例如包括但不限于：导电球、导电凸块、焊盘等。
通过上述实施方式，可以实现封装结构100与其他外部电气组件的互连，以便该封装结构100能够从该外部电气组件获取电力，和/或与该外部电气组件进行电气通信。
图5是根据本发明的另一种实施方式提供的封装结构的示意图。如图5所示，第一元器件组102可以包括至少一个非空腔封装型元器件，例如，如图5中所示的非空腔封装型元器件102e、102f。其中，环形模塑体103覆盖这些非空腔封装型元器件，以对这些非空腔封装型元器件进行模塑封装。
通过这一实施方式，可以利用同一模塑体103同时实现对空腔封装型元器件进行空腔封装，以及对非空腔封装型元器件进行模塑封装，从而达到增强系统功能、提高系统集成度、充分利用资源的效果。
图6a至图6e是根据本发明的一种实施方式提供的封装方法的工艺流程图。首先，如图6a所示，该封装方法可以包括：在第一载板101的上表面101a上布设第一元器件组102，并使第一元器件组102与第一载板101上的布线结构101b电连接，其中，该第一元器件组102可以包括至少一个空腔封装型元器件和/或至少一个非空腔封装型元器件。例如，在图6a所示的示例中，第一元器件组102可以包括四个空腔封装型元器件和两个非空腔封装型元器件，分别为空腔封装型元器件102a、102b、102c、102d，以及非空腔封装型元器件102e、102f。
接下来，如图6b所示，在第一载板101的上表面101a上进行模塑，形成环形模塑体103。该环形模塑体103与第一载板101形成空腔104。其中，在第一元器件组102包括空腔封装型元器件时，该空腔封装型元器件被容纳在空腔104内，在第一元器件组102包括非空腔封装型元器件时，该非空腔封装型元器件被环形模塑体103覆盖以由环形模塑体103进行模塑封装。通过这一步骤，可以通过经模塑得到的环形模塑体103形成空腔104的四壁。
接下来，如图6c所示，在第二载板105的上表面105c上布设第二元器件组106，并使该第二元器件组106与第二载板105上的布线结构105b电连接，其中，该第二元器件组106可以包括至少一个空腔封装型元器件，例如，空腔封装型元器件106a、106b。
接下来，如图6d所示，布设第一导电连接件107，以使该第一导电连接件107的一端与第一载板101的布线结构101b电连接。
示例地，如前所述，第一导电连接件107可以为导电插针的形式，在这种情况下，可以直接将该第一导电连接件107插入到空腔104内，并使得第一导电连接件107的一端与第一载板101的布线结构101b电连接。或者，如图6d所示，第一导电连接件107可以由导电球堆叠形成，在这种情况下，可以在空腔104内，先将导电球焊接到第一载板101上，并将该导电球与布线结构101b电连接，之后，在该导电球上以向上堆叠的方式逐个焊接其他导电球，直到达到空腔104的高度为止，等等。
接下来，如图6e所示，将第二载板105倒扣在环形模塑体103上，以封盖空腔104，并使得第一导电连接件107的另一端连接第二载板105的布线结构105b，以及将第二元器件组106中的空腔封装型元器件容纳在空腔104内。应当注意的是，当将第二载板105倒扣在环形模塑体103上后，原本在图6c中所示的第二载板105的上表面105c变为下表面105a。通过该步骤，可以形成带空腔的三维系统级封装。
需要说明的是，虽然上面按照图6a至图6e所示的顺序描述了封装方法的工艺流程，但是这并不意味着本发明提供的封装方法必须按照这样的顺序来执行。这些工艺步骤的执行顺序可以更换，例如，在进行图6b的步骤后，先进行图6d所示的步骤，之后再进行图6c所示的步骤，或者同时执行，等等。这些变形的实施方式同样落入本发明的范围之内。
通过上述技术方案，可以采用模塑体形成带空腔的封装结构，即，采用塑料封装技术实现空腔封装。塑料封装相比于金属封装和陶瓷封装，极大地降低了封装成本，并且塑料封装的工艺相对简单，因此，可以缩短整个封装结构的制造周期。并且，在空腔的形成过程中，第二载板同时作为空腔的上盖和元器件载体，因此，可以实现对结构资源的充分利用。此外，分别位于模塑体两端的两块载板上均可以布设有电子元器件，并且两块载板上的电子元器件之间能够通过导电连接件实现电气互连，因此，可以实现带空腔的三维系统级封装结构。该封装结构具有互连距离短、可靠性高的特点。通过本发明提供的带空腔的三维系统级封装结构及封装方法，不仅可以增加系统功能，并且还可以减小系统的整体面积和体积(例如，封装面积最大可减少50％)，提高系统集成度。
为了方便安装，可选地，在进行模塑时，如图7所示，将环形模塑体103形成为上部具有台阶状缺口103f的形状，这样，在将第二载板105倒扣在环形模塑体103上时，可以将其倒扣到环形模塑体103的台阶状缺口103f中，以使第二载板105能够被嵌入到环形模塑体103的上端面103a中，从而封盖空腔104，如图2所示。由此，可以提高封装结构的机械性能，并且安装方便，能够增强空腔104的密闭性。
此外，在布设第一导电连接件107时，在一种实施方式中，可以将第一导电连接件107直接设置在空腔104内，以使第一导电连接件104的一端与第一载板101的布线结构101a电连接，如图3a、图3b和图6d所示。或者，在另一实施方式中，如图8a所示，可以首先对环形模塑体103进行打孔，以在该环形模塑体103上形成从该环形模塑体103的上表面103b到下表面103c贯穿该环形模塑体103的通孔103d。例如，可以通过激光钻孔或机械钻孔的方式进行模塑打孔。之后，如图8b所示，将第一导电连接件107填充到通孔103d内，以使该第一导电连接件107的一端与第一载板101的布线结构101b电连接。例如，可以通过在通孔103d内注入导电材料(例如，铜)来形成第一导电连接件107。
通过将第一导电连接件107填充到环形模塑体103的通孔103d内，可以提高第一元器件组102与第二元器件组106之间的电气互连的稳定性。并且，第一导电连接件107能够与空腔104相隔离，从而可以防止对空腔104内的元器件产生干扰，提高元器件的工作稳定性和可靠性。
此外，为了实现封装结构与其他外部电气组件进行通信，可选地，该封装方法还可以包括：在第一载板101的下表面101c上布设第二导电连接件，并使该第二导电连接件与第一载板101上的布线结构101b电连接，其中，该第二导电连接件用于与第一外部电气组件电连接。例如，当制作第一载板101时，可以预留出用于与第一外部电气组件进行通信的元器件所对应的位置，并预留出与第二导电连接件的互连接口。这样，在形成整个封装结构之前、之中或者之后，可以将第二导电连接件连接到该互连接口上，以使封装结构中负责通信的元器件能够经由布线结构101b和第二导电连接件与第一外部电气组件进行电气通信。
可替换地或附加地，该封装方法还可以包括：在图6e所示的步骤之前，在第二载板105的下表面105a上布设第三导电连接件，并使该第三导电连接件与第二载板105上的布线结构105b电连接。或者，在图6e所示的步骤之后，在第二载板105的上表面105c上布设该第三导电连接件，并使该第三导电连接件与第二载板105上的布线结构105b电连接。其中，该第三导电连接件用于与第二外部电气组件电连接。例如，当制作第二载板105时，可以预留出用于与第二外部电气组件进行通信的元器件所对应的位置，并预留出与第三导电连接件的互连接口。这样，在形成整个封装结构之前、之中或者之后，可以将第三导电连接件连接到该互连接口上，以使封装结构中负责通信的元器件能够经由布线结构105b和第三导电连接件与第二外部电气组件进行电气通信。
通过上述封装方法得到的封装结构能够与其他外部电气组件进行互连，由此，该封装结构能够从该外部电气组件获取电力，和/或与该外部电气组件进行电气通信。
以上结合附图详细描述了本发明的优选实施方式，但是，本发明并不限于上述实施方式中的具体细节，在本发明的技术构思范围内，可以对本发明的技术方案进行多种简单变型，这些简单变型均属于本发明的保护范围。
此外，尽管在附图中以特定顺序描述了本发明方法的操作，但是，这并非要求或者暗示必须按照该特定顺序来执行这些操作，或是必须执行全部所示的操作才能实现期望的结果。附加地或备选地，可以省略某些步骤，将多个步骤合并为一个步骤执行，和/或将一个步骤分解为多个步骤执行。
另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合。为了避免不必要的重复，本发明对各种可能的组合方式不再另行说明。
此外，本发明的各种不同的实施方式之间也可以进行任意组合，只要其不违背本发明的思想，其同样应当视为本发明所公开的内容。

Claims (12)

1.一种用于三维系统级封装的封装结构，其特征在于，包括：
第一载板；
第一元器件组，设置在所述第一载板的上表面，并与所述第一载板上的布线结构电连接，所述第一元器件组包括至少一个非空腔封装型元器件；
环形模塑体，设置在所述第一载板的上表面，并与所述第一载板形成空腔，以及，所述环形模塑体覆盖所述非空腔封装型元器件，以对所述非空腔封装型元器件进行模塑封装；
第二载板，设置在所述环形模塑体上，并封盖所述空腔；
第二元器件组，设置在所述第二载板的下表面，并与所述第二载板上的布线结构电连接，所述第二元器件组中包括至少一个空腔封装型元器件，所述空腔封装型元器件被容纳在所述空腔内；以及
第一导电连接件，连接所述第二载板的布线结构和所述第一载板的布线结构，以使所述第一元器件组与所述第二元器件组之间电气互连。
2.根据权利要求1所述的封装结构，其特征在于，所述第二载板嵌入到所述环形模塑体的上端面中。
3.根据权利要求1所述的封装结构，其特征在于，所述第一元器件组还包括至少一个空腔封装型元器件，并且，所述第一元器件组中的所述空腔封装型元器件被容纳在所述空腔内。
4.根据权利要求1所述的封装结构，其特征在于，所述第一导电连接件被设置在所述空腔内；或者
在所述环形模塑体上形成有从所述环形模塑体的上表面到下表面贯穿该环形模塑体的通孔，所述第一导电连接件被填充在所述通孔内。
5.根据权利要求1所述的封装结构，其特征在于，所述第一导电连接件包括以下中的至少一者：导电柱、导电凸块、导电球、导电插针。
6.根据权利要求1-5中任一项所述的封装结构，其特征在于，
在所述第一载板的下表面上布设有与所述第一载板上的布线结构电连接的第二导电连接件，所述第二导电连接件用于与第一外部电气组件电连接；和/或，
在所述第二载板的上表面上布设有与所述第二载板上的布线结构电连接的第三导电连接件，所述第三导电连接件用于与第二外部电气组件电连接。
7.一种用于三维系统级封装的封装方法，其特征在于，包括：
在第一载板的上表面上布设第一元器件组，并使所述第一元器件组与所述第一载板上的布线结构电连接，其中，所述第一元器件组包括至少一个非空腔封装型元器件；
在所述第一载板的上表面上进行模塑，形成环形模塑体，所述环形模塑体与所述第一载板形成空腔，其中，所述非空腔封装型元器件被所述环形模塑体覆盖以由所述环形模塑体进行模塑封装；
在第二载板的上表面上布设第二元器件组，并使所述第二元器件组与所述第二载板上的布线结构电连接，其中，所述第二元器件组包括至少一个空腔封装型元器件；
布设第一导电连接件，以使所述第一导电连接件的一端与所述第一载板的布线结构电连接；以及
将所述第二载板倒扣在所述环形模塑体上，以封盖所述空腔，并使得所述第一导电连接件的另一端连接所述第二载板的布线结构，以及将所述第二元器件组中的所述空腔封装型元器件容纳在所述空腔内。
8.根据权利要求7所述的封装方法，其特征在于，所述第一元器件组还包括至少一个空腔封装型元器件，并且，所述第一元器件组中的所述空腔封装型元器件被容纳在所述空腔内。
9.根据权利要求7所述的封装方法，其特征在于，所述将所述第二载板倒扣在所述环形模塑体上，以封盖所述空腔的步骤包括：
将所述第二载板倒扣在所述环形模塑体上，并使所述第二载板嵌入到所述环形模塑体的上端面中，以封盖所述空腔。
10.根据权利要求7所述的封装方法，其特征在于，所述布设第一导电连接件，以使所述第一导电连接件的一端与所述第一载板的布线结构电连接的步骤包括：
将所述第一导电连接件设置在所述空腔内，以使所述第一导电连接件的一端与所述第一载板的布线结构电连接；或者
所述布设第一导电连接件，以使所述第一导电连接件的一端与所述第一载板的布线结构电连接的步骤包括：
对所述环形模塑体进行打孔，以在所述环形模塑体上形成从所述环形模塑体的上表面到下表面贯穿该环形模塑体的通孔；以及
将所述第一导电连接件填充到所述通孔内，以使所述第一导电连接件的一端与所述第一载板的布线结构电连接。
11.根据权利要求7所述的封装方法，其特征在于，所述第一导电连接件包括以下中的至少一者：导电柱、导电凸块、导电球、导电插针。
12.根据权利要求7-11中任一项所述的封装方法，其特征在于，所述方法还包括：
在所述第一载板的下表面上布设第二导电连接件，并使所述第二导电连接件与所述第一载板上的布线结构电连接，其中，所述第二导电连接件用于与第一外部电气组件电连接；和/或
在将所述第二载板倒扣在所述环形模塑体上，以封盖所述空腔的步骤之前，在所述第二载板的下表面上布设第三导电连接件，并使所述第三导电连接件与所述第二载板上的布线结构电连接，或者在将所述第二载板倒扣在所述环形模塑体上，以封盖所述空腔的步骤之后，在所述第二载板的上表面上布设第三导电连接件，并使所述第三导电连接件与所述第二载板上的布线结构电连接，其中，所述第三导电连接件用于与第二外部电气组件电连接。
CN201610281266.7A 2016-04-28 2016-04-28 用于三维系统级封装的封装结构及封装方法 Active CN105957837B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610281266.7A CN105957837B (zh) 2016-04-28 2016-04-28 用于三维系统级封装的封装结构及封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610281266.7A CN105957837B (zh) 2016-04-28 2016-04-28 用于三维系统级封装的封装结构及封装方法

Publications (2)

Publication Number Publication Date
CN105957837A CN105957837A (zh) 2016-09-21
CN105957837B true CN105957837B (zh) 2018-11-06

Family

ID=56913109

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610281266.7A Active CN105957837B (zh) 2016-04-28 2016-04-28 用于三维系统级封装的封装结构及封装方法

Country Status (1)

Country Link
CN (1) CN105957837B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107182171B (zh) * 2017-06-07 2019-02-22 西安微电子技术研究所 一种bga器件的密封保护结构及其密封方法
CN109461729A (zh) * 2018-12-29 2019-03-12 山东盛芯半导体有限公司 一种三维立体封装结构及方法
CN111009515A (zh) * 2019-11-22 2020-04-14 青岛歌尔智能传感器有限公司 一种堆叠式半导体封装件及电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102064159A (zh) * 2010-11-05 2011-05-18 中国兵器工业集团第二一四研究所苏州研发中心 一种多模块封装组件
CN103646879A (zh) * 2013-12-04 2014-03-19 江苏长电科技股份有限公司 一种可拆卸、可组装的SiP封装结构的制作方法
CN204464255U (zh) * 2015-04-16 2015-07-08 歌尔声学股份有限公司 集成传感器的封装结构

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004327641A (ja) * 2003-04-24 2004-11-18 Tdk Corp 電子部品モジュール

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102064159A (zh) * 2010-11-05 2011-05-18 中国兵器工业集团第二一四研究所苏州研发中心 一种多模块封装组件
CN103646879A (zh) * 2013-12-04 2014-03-19 江苏长电科技股份有限公司 一种可拆卸、可组装的SiP封装结构的制作方法
CN204464255U (zh) * 2015-04-16 2015-07-08 歌尔声学股份有限公司 集成传感器的封装结构

Also Published As

Publication number Publication date
CN105957837A (zh) 2016-09-21

Similar Documents

Publication Publication Date Title
CN105428334B (zh) 半导体封装结构
US6492726B1 (en) Chip scale packaging with multi-layer flip chip arrangement and ball grid array interconnection
KR100884199B1 (ko) 몰디드 플라스틱 에어리어 어레이 패키지의 패키지 적층을위한 상호 연결 구조 및 형성
EP3168864B1 (en) Packaged devices with multiple planes of embedded electronic devices
CN100385649C (zh) 半导体器件
US20100320582A1 (en) Integrated circuit packaging system with inward and outward interconnects and method of manufacture thereof
CN105957837B (zh) 用于三维系统级封装的封装结构及封装方法
KR20040075245A (ko) 적층형 반도체 패키지 및 그 제조방법
US8241955B2 (en) Integrated circuit packaging system with mountable inward and outward interconnects and method of manufacture thereof
KR101000457B1 (ko) 다중 기판 영역 기반의 패키지 및 이의 제조 방법
CN105977221B (zh) 气密性封装结构及封装方法
US8816487B2 (en) Integrated circuit packaging system with package-in-package and method of manufacture thereof
US7265442B2 (en) Stacked package integrated circuit
CN102057481B (zh) 具有电源和接地通孔的封装
CN105957838B (zh) 用于三维系统级封装的封装结构及封装方法
CN109585403A (zh) 传感器封装件及其制作方法
US7615487B2 (en) Power delivery package having through wafer vias
CN100466246C (zh) 用于封装的柔性基板
CN105990271A (zh) 具有非水平管芯垫及相应引线框的ic封装
CN209374443U (zh) 芯片封装结构
CN102832330B (zh) 一种圆片级led封装结构
CN101241905A (zh) 半导体器件
CN108461487A (zh) 半导体装置
KR20010028992A (ko) 반도체 패키지 및 그의 제조 방법
CN101281903B (zh) 多重封装的封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant