CN109461729A - 一种三维立体封装结构及方法 - Google Patents

一种三维立体封装结构及方法 Download PDF

Info

Publication number
CN109461729A
CN109461729A CN201811645495.8A CN201811645495A CN109461729A CN 109461729 A CN109461729 A CN 109461729A CN 201811645495 A CN201811645495 A CN 201811645495A CN 109461729 A CN109461729 A CN 109461729A
Authority
CN
China
Prior art keywords
support plate
chip
lower support
upper support
encapsulating structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811645495.8A
Other languages
English (en)
Inventor
刘昭麟
邢广军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong Sheng Core Semiconductor Co Ltd
Original Assignee
Shandong Sheng Core Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Sheng Core Semiconductor Co Ltd filed Critical Shandong Sheng Core Semiconductor Co Ltd
Priority to CN201811645495.8A priority Critical patent/CN109461729A/zh
Publication of CN109461729A publication Critical patent/CN109461729A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032Packages or encapsulation
    • B81B7/00743D packaging, i.e. encapsulation containing one or several MEMS devices arranged in planes non-parallel to the mounting board
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261Processes for packaging MEMS devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165Containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明属于芯片封装技术领域,特别是涉及一种三维立体封装结构及方法,包括上载板和下载板,所述上载板与下载板之间通过腔体支撑结构固定连接,所述腔体支撑结构与上载板、下载板之间形成安装空间;所述上载板的下表面和下载板的上表面分别安装有芯片,所述芯片设置于安装空间中,所述芯片分别与上载板或下载板通过金属丝电气连接;所述上载板与下载板之间通过导体以实现电气通信。本发明在提高封装体芯片密度的情况下,通过内部腔体结构,实现芯片面对面感应、检测需求,实现三维立体封装。

Description

一种三维立体封装结构及方法
技术领域
本发明属于芯片封装技术领域,具体涉及一种三维立体封装结构及方法。
背景技术
随着电子产业的蓬勃发展,电子产品也向着短、小、轻、薄的趋势设计,系统级封装SiP成为了提高芯片封装密度、实现封装体内系统集成的常用技术。例如在以往的多芯片堆叠封装构造中,是将多个芯片堆叠并封胶在一封装材料内,实现芯片封装的微小化以及封装体内系统集成的要求,多个芯片会整合在一个封装构造内,以达到两倍以上的容量或者系统性设计的功能需求。
一般而言,在已知的多芯片封装技术之中常见如说明书附图1所示的结构,使两颗芯片堆叠贴装,其主要包含一载板1A,在该载板1A上堆叠的第一芯片2A和第二芯片3A,复数个金线引线4A用于第一芯片2A及第二芯片3A之间的连接以及与载板电路的连接,电路连接后的结构由外部环氧塑封料进行整体塑封包裹。
在上述结构中,两颗芯片采用垂直堆叠封装结构贴装,在不增加封装总面积的情况下,提高了封装密度。通过芯片间电性互连、芯片与载板互连,实现了不同种类的产品在封装内系统集成,实现了系统级封装。另外,根据封装集成度需要、系统性能需求,可以增加堆叠芯片的层数,实现多层芯片的堆叠封装结构。
但此种多颗芯片的堆叠封装结构,只能是基于底部基板逐层往上叠加贴装,不能实现三维封装,不能实现上下芯片的面对面感应或检测,不能满足MEMS微机械结构不能与塑封料胶体直接接触的需求,由此可见,上述习知的堆叠封装结构技术并不具备内部空腔及三维立体的需求。
发明内容
为了克服现有技术的不足,本发明提供了一种三维立体封装结构及方法,在提高封装体芯片密度的情况下,通过内部腔体结构,实现芯片面对面感应、检测需求,实现三维立体封装。
本发明采用下述技术方案:一种三维立体封装结构,包括上载板和下载板,所述上载板与下载板之间通过腔体支撑结构固定连接,所述腔体支撑结构与上载板、下载板之间形成安装空间;
所述上载板的下表面和下载板的上表面分别安装有芯片,所述芯片设置于安装空间中,所述芯片分别与上载板或下载板通过金属丝电气连接;
所述上载板与下载板之间通过导体以实现电气通信。
进一步,所述上载板、下载板及腔体支撑结构的外部包覆有环氧树脂,所述环氧树脂用于保护芯片免受外界影响。
进一步,所述上载板与下载板相对的表面分别贴装单颗芯片或多颗芯片。
进一步,所述上载板与下载板的材质可以为有机材质、金属、陶瓷或玻璃。
进一步,所述上载板与下载板之间通过金属引线或插针实现外部通信。
进一步,所述安装腔体中填充有环氧树脂。
一种三维立体封装结构的封装方法,包括以下步骤:
步骤1,在下载板的上表面贴装单颗芯片,或通过并排、堆叠的方式贴装多颗芯片;
步骤2,在上载板的下表面贴装单颗芯片,或通过并排、堆叠的方式贴装多颗芯片;
步骤3,将上载板或下载板上的芯片分别通过金属丝电气连接;
步骤4,将腔体支撑结构的上下端面分别与上载板、下载板固定连接以形成安装空间,所述芯片位于所述安装空间中;
步骤5,利用金属引线或插针连接上载板与下载板;
步骤6,利用环氧树脂完成上载板、下载板及腔体支撑结构的封装。
与现有技术相比,本发明的有益效果是:
本发明内部腔体封装结构的外部是环氧塑封注塑,在保证产品整体可靠性的前提下,在芯片内部包含特定形状的腔体,用以实现MEMS传感器安装功能,防止破坏芯片结构,避免微机械结构的产品不能直接与塑封料接触的要求。由于腔体结构尺寸、高度可调,尤其适用于光学距离检测芯片系统的集成。上载板与下载板通过插针或者金属引线电气连接,实现上载板芯片电路与下载板芯片电路的连通,使得整个封装成为一个整体互通的系统结构,实现了三维立体的封结构。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解,本申请的示意性实施例及其说明用于解释本申请,并不构成对本申请的不当限定。
图1是现有技术中多芯片堆叠封装结构示意图;
图2是本发明实施例中的整体结构示意图。
图中:1、下载板;2、第一芯片;3、第二芯片;4、金属丝;5、环氧树脂;
6、上载板;7、第三芯片;8、第四芯片;9、插针;10、腔体支撑结构。
具体实施方式
应该指出,以下详细说明都是例示性的,旨在对本申请提供进一步的说明。除非另有指明,本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。
本发明中左、右、前、后等指示方位的词语是基于附图所示的方位或位置关系,仅是为了描述本发明和简化描述,而不是指示或者暗示所指的装置或部件必须具有特定的方位,以特定的方位构造和操作,不能理解为对本发明的限制。同时第一、第二等词语仅仅是方便区分结构相似或相同的两个结构,并不代表该结构在装置中的重要性。
实施例1,如图2所示,本申请提供了一种三维立体封装结构,包括上载板6和下载板1,所述上载板6与下载板1之间通过腔体支撑结构10固定连接,所述腔体支撑结构10与上载板6、下载板1之间形成安装空间;
具体的,腔体支撑结构10可以根据实际的产品信息进行尺寸、形状设计加工,可以为矩形、圆形等规则形状,也可以是不规则形状,高度由内部贴装的芯片器件及器件间距离决定。腔体支撑结构10可以是通过胶粘的方式与上载板6、下载板1进行黏贴,也可以通过焊料焊接的方式进行组装。根据腔体内部集成的芯片种类的不同,腔体支撑结构10可能是金属、塑料、有机等不同材质。
所述上载板6的下表面和下载板1的上表面分别安装有芯片,所述芯片设置于安装空间中,所述芯片分别与上载板6或下载板1通过金属丝电气连接;
具体的,下载板1的上表面安装有第一芯片2和第二芯片3,所述第二芯片3为MEMS芯片。上载板6的下表面安装有第三芯片7和第四芯片8,所述第四芯片8为光学检测传感器芯片。
优选的,所述上载板6、下载板1及腔体支撑结构10的外部包覆有环氧树脂5,所述环氧树脂5用于保护芯片免受外界影响。
优选的,所述上载板6与下载板1相对的表面分别贴装单颗芯片或多颗芯片。
需要指出的是,上载板6与下载板1上安装的芯片可以为集成电路芯片,也可以为传感器、MEMS等带机械结构的芯片。当安装的芯片具有机械结构时,安装腔体中不具有环氧树脂5,当安装的芯片不具有机械结构时,安装腔中可以填充环氧树脂5。
优选的,上载板6、下载板1是能够满足电气连接布线需求、适用于芯片封装的一般意义上的有机印制电路板、陶瓷板、玻璃板、金属板、金属引线框架等,可以根据具体封装产品的机械强度要求、导热性要求、布线要求灵活选择。
优选的,上载板6与下载板1之间通过金属引线或插针9实现外部通信。
具体的,本申请中上载板6和下载板1都可以进行单颗芯片或者多颗芯片的并列、堆叠贴装,通过金属丝、铝丝等金属丝4键合实现芯片与载板的电性能互连。上载板6与下载板1之间通过腔体支撑结构10实现机械连接,通过插针9或者金属引线实现电气互连、电信号导通。
实施例2,如图2所示,本申请提供了一种三维立体封装结构的封装方法,包括以下步骤:
步骤1,在下载板1的上表面贴装第一芯片2,微组装贴装第二芯片3(MEMS芯片),通过金属丝键合将第一芯片2、第二芯片3与下载板1进行电气互连,完成下载板1的模块结构;
步骤2,在上载板6的下表面贴装第三芯片7与第四芯片8(光学检测传感器芯片),通过金属丝键合将第三芯片7、第四芯片8与上载板6进行电气互连,完成上载板6的模块结构;
步骤3,在组装完成的下载板1上通过胶粘或者金属焊接组装安装腔体支撑结构10;
步骤4,将上载板6通过Flip Chip倒装贴片设备对位贴装至腔体支撑结构10上;
步骤5,进行腔体外插针9或者金属引线的组装焊接,实现上载板6与下载板1中电路系统的互连;
步骤6,使用环氧树脂5,对组装完成的整体结构进行注塑保护,得到完整的三维立体结构封装体。
上述虽然结合附图对本发明的具体实施方式进行了描述,但并非对本发明保护范围的限制,所属领域技术人员应该明白,在本发明的技术方案的基础上,本领域技术人员不需要付出创造性劳动即可做出的各种修改或变形仍在本发明的保护范围以内。

Claims (7)

1.一种三维立体封装结构,其特征是,包括上载板和下载板,所述上载板与下载板之间通过腔体支撑结构固定连接,所述腔体支撑结构与上载板、下载板之间形成安装空间;
所述上载板的下表面和下载板的上表面分别安装有芯片,所述芯片设置于安装空间中,所述芯片分别与上载板或下载板通过金属丝电气连接;
所述上载板与下载板之间通过导体以实现电气通信。
2.如权利要求1所述的三维立体封装结构,其特征是,所述上载板、下载板及腔体支撑结构的外部包覆有环氧树脂,所述环氧树脂用于保护芯片免受外界影响。
3.如权利要求1所述的三维立体封装结构,其特征是,所述上载板与下载板相对的表面分别贴装单颗芯片或多颗芯片。
4.如权利要求1所述的三维立体封装结构,其特征是,所述上载板与下载板的材质可以为有机材质、金属、陶瓷或玻璃。
5.如权利要求1所述的三维立体封装结构,其特征是,上载板与下载板之间通过金属引线或插针实现外部通信。
6.如权利要求1所述的三维立体封装结构,其特征是,所述安装腔体中填充有环氧树脂。
7.一种三维立体封装结构的封装方法,利用了如权利要求1-6中任意一项的三维立体封装结构,其特征是,包括以下步骤:
步骤1,在下载板的上表面贴装单颗芯片,或通过并排、堆叠的方式贴装多颗芯片;
步骤2,在上载板的下表面贴装单颗芯片,或通过并排、堆叠的方式贴装多颗芯片;
步骤3,将上载板或下载板上的芯片分别通过金属丝电气连接;
步骤4,将腔体支撑结构的上下端面分别与上载板、下载板固定连接以形成安装空间,所述芯片位于所述安装空间中;
步骤5,利用金属引线或插针连接上载板与下载板;
步骤6,利用环氧树脂完成上载板、下载板及腔体支撑结构的封装。
CN201811645495.8A 2018-12-29 2018-12-29 一种三维立体封装结构及方法 Pending CN109461729A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811645495.8A CN109461729A (zh) 2018-12-29 2018-12-29 一种三维立体封装结构及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811645495.8A CN109461729A (zh) 2018-12-29 2018-12-29 一种三维立体封装结构及方法

Publications (1)

Publication Number Publication Date
CN109461729A true CN109461729A (zh) 2019-03-12

Family

ID=65615897

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811645495.8A Pending CN109461729A (zh) 2018-12-29 2018-12-29 一种三维立体封装结构及方法

Country Status (1)

Country Link
CN (1) CN109461729A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111009515A (zh) * 2019-11-22 2020-04-14 青岛歌尔智能传感器有限公司 一种堆叠式半导体封装件及电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040264156A1 (en) * 2003-04-24 2004-12-30 Tdk Corporation Electronic component module
CN104902411A (zh) * 2014-03-04 2015-09-09 罗伯特·博世有限公司 具有麦克风传感器功能以及介质传感器功能的部件
CN105957837A (zh) * 2016-04-28 2016-09-21 清华大学 用于三维系统级封装的封装结构及封装方法
CN105977221A (zh) * 2016-04-28 2016-09-28 清华大学 气密性封装结构及封装方法
CN209150115U (zh) * 2018-12-29 2019-07-23 山东盛芯半导体有限公司 一种三维立体封装结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040264156A1 (en) * 2003-04-24 2004-12-30 Tdk Corporation Electronic component module
CN104902411A (zh) * 2014-03-04 2015-09-09 罗伯特·博世有限公司 具有麦克风传感器功能以及介质传感器功能的部件
CN105957837A (zh) * 2016-04-28 2016-09-21 清华大学 用于三维系统级封装的封装结构及封装方法
CN105977221A (zh) * 2016-04-28 2016-09-28 清华大学 气密性封装结构及封装方法
CN209150115U (zh) * 2018-12-29 2019-07-23 山东盛芯半导体有限公司 一种三维立体封装结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111009515A (zh) * 2019-11-22 2020-04-14 青岛歌尔智能传感器有限公司 一种堆叠式半导体封装件及电子设备

Similar Documents

Publication Publication Date Title
US6838754B2 (en) Multi-chip package
US9615456B2 (en) Microelectronic assembly for microelectronic packaging with bond elements to encapsulation surface
US7327020B2 (en) Multi-chip package including at least one semiconductor device enclosed therein
CN104064486B (zh) 半导体装置以及层叠型半导体装置的制造方法
KR101190920B1 (ko) 적층 반도체 패키지 및 그 제조 방법
KR20040062764A (ko) 칩 스케일 적층 패키지
US6916682B2 (en) Semiconductor package device for use with multiple integrated circuits in a stacked configuration and method of formation and testing
CN107324274B (zh) 用于sip三维集成的封装载体
CN206282838U (zh) 无源器件与有源器件的集成封装结构
CN104016296B (zh) 一种封装结构和该封装结构的封装方法
CN111106078A (zh) 一种多芯片集成封装结构
CN102176444B (zh) 高集成度系统级封装结构
CN102110672B (zh) 芯片堆叠封装结构及其制造方法
CN102176450B (zh) 高密度系统级封装结构
CN202025746U (zh) 高集成度系统级封装结构
CN209150115U (zh) 一种三维立体封装结构
CN109461729A (zh) 一种三维立体封装结构及方法
US20080182434A1 (en) Low Cost Stacked Package
CN106744647A (zh) Mems芯片封装结构以及封装方法
CN115832147A (zh) 一种堆叠类封装体结构、工艺及发光芯片器件
CN201994292U (zh) 高密度系统级封装结构
CN102176448B (zh) 扇出系统级封装结构
CN108630626A (zh) 无基板封装结构
CN207330353U (zh) 用于sip三维集成的封装载体
US11296025B2 (en) Interconnection structure and sensor package

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 250102 Jinan Export Processing Zone Phase V Plant Phase I south of Jingshi East Road, high tech Zone, Jinan City, Shandong Province

Applicant after: Shandong Shengxin Electronic Technology Co.,Ltd.

Address before: 250102 Jinan Export Processing Zone Phase V Plant Phase I south of Jingshi East Road, high tech Zone, Jinan City, Shandong Province

Applicant before: SHANDONG SHENGXIN SEMICONDUCTOR Co.,Ltd.