CN112652614B - 一种堆叠型三维封装组件结构及制作方法 - Google Patents

一种堆叠型三维封装组件结构及制作方法 Download PDF

Info

Publication number
CN112652614B
CN112652614B CN202011524212.1A CN202011524212A CN112652614B CN 112652614 B CN112652614 B CN 112652614B CN 202011524212 A CN202011524212 A CN 202011524212A CN 112652614 B CN112652614 B CN 112652614B
Authority
CN
China
Prior art keywords
cavity
multilayer ceramic
layer
aluminum
shell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011524212.1A
Other languages
English (en)
Other versions
CN112652614A (zh
Inventor
庞学满
谢新根
陈骏
陈雨钊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 55 Research Institute
Original Assignee
CETC 55 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 55 Research Institute filed Critical CETC 55 Research Institute
Priority to CN202011524212.1A priority Critical patent/CN112652614B/zh
Publication of CN112652614A publication Critical patent/CN112652614A/zh
Application granted granted Critical
Publication of CN112652614B publication Critical patent/CN112652614B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明涉及一种堆叠型三维封装组件结构及制作方法，组件结构包括若干子组件，每个子组件上设置传输端口，相邻子组件在传输端口处通过固结装置进行互联实现堆叠；每个子组件包括外壳，外壳内设置若干多层陶瓷基板，若干多层陶瓷基板之间采用BGA封装形式进行堆叠与互联，在每个多层陶瓷基板的表面或者底面开设腔体，每个腔体内安装BGA焊盘，芯片通过BGA封装形式焊接在多层陶瓷基板内部；开设在多层陶瓷基板内的腔体可进行局部密封；整个外壳的开口处覆设盖板进行密封；本发明解决了背景技术中存在的问题，提供了一种不仅集成度高、微波性能优良、可靠性好，而且组件拆卸方便的堆叠型三维封装组件结构。

Description

一种堆叠型三维封装组件结构及制作方法
技术领域
本发明涉及一种堆叠型三维封装组件结构及制作方法，属于射频组件三维封装领域。
背景技术
射频微系统组件目前最常用的封装形式是低温共烧陶瓷(LTCC)配合铝基复合金属材料壳体的结构。LTCC基板的介质损耗低、硬度高，可以实现复杂的布线要求，具备实现多通道传输的条件，是目前国内外最常用的射频微系统组件封装形式。铝基复合金属材料壳体为LTCC基板提供信号输入输出通道、散热通道，机械支撑和受保护的工作环境。
随着组件性能指标越发严苛，射频微系统组件必须向着更高的集成度和小型化的方向发展，同时要求可靠性越来越高，由此而引出组件三维封装技术。对于组件三维集成微波电路来说，形成三维结构的关键在于如何实现各平面微波电路间的垂直互连。垂直互连是指三维模块中的电源、接地及层间射频信号所需的互连。互连既要保证微波信号的完整性，又要具有结构简单的特点。组件内部基板之间的通常采用键合方式实现互联，难以满足三维堆叠的要求；组件之间一般采用同轴接插件、球栅阵列焊接、金属弹性体或者毛纽扣连接器等方式进行。普通的焊接互连方式要求连接器间间距很大,而且不易返修；而组件之间球栅阵列焊接可靠性较低，而且更加不容易返修；金属弹性体或者毛钮扣连接器能进行紧密连接,同时无需焊接,因此返修方便，但是金属弹性体和毛纽扣连接的微波重复性不好,容易产生微波反射，不适用于毫米波高频传输。
因此亟需一种新型的堆叠型三维封装组件结构，可以有效解决射频微系统三维封装领域在堆叠互连集成度、微波性能、可靠性，可拆卸等方面的问题。
发明内容
本发明提供一种堆叠型三维封装组件结构及制作方法，解决了背景技术中存在的问题，提供了一种不仅集成度高、微波性能优良、可靠性好，而且组件拆卸方便的堆叠型三维封装组件结构。
本发明解决其技术问题所采用的技术方案是：
一种堆叠型三维封装组件结构，包括若干子组件，每个子组件上设置传输端口，相邻子组件在传输端口处通过固结装置进行互联实现堆叠；
每个子组件包括外壳，外壳内设置若干多层陶瓷基板，若干多层陶瓷基板之间采用BGA封装形式进行堆叠与互联，在每个多层陶瓷基板的表面或者底面开设腔体，每个腔体内安装BGA焊盘，芯片通过BGA封装形式焊接在多层陶瓷基板内部；
开设在多层陶瓷基板内的腔体可进行局部密封；整个外壳的开口处覆设盖板进行密封；
作为本发明的进一步优选，安装在子组件上的传输端口包括高频传输端口以及低频传输端口，相邻子组件的高频传输端口通过双阴级接头进行互联，相邻子组件的低频传输端口通过毛纽扣进行互联；
相邻子组件的外壳衔接处通过铟片进行弹性软连接；
作为本发明的进一步优选，多层陶瓷基板呈凸台结构设置，在多层陶瓷基板形成凸台结构的台阶位置表面设置基板信号传输端；
凸台结构的凸起部分表面或者多层陶瓷基板的底面安装BGA焊盘，相邻多层陶瓷基板通过将相邻BGA焊盘焊接实现堆叠互联；
作为本发明的进一步优选，前述的外壳、盖板均采用梯度硅铝材料制作，其中外壳的底板处硅铝质量比例为硅：铝＝(50-70)：(30-50)，外壳封口处硅铝质量比例为硅：铝＝(20-40)：(60-80)，盖板的硅铝质量比例为硅：铝＝(20-40)：(60-80)；
在每个子组件的外壳表面、盖板表面均镀覆镍层和金层，其中镍层厚度范围为2.5-8.9μm，金层厚度范围为1.3-5.7μm；
作为本发明的进一步优选，设置在多层陶瓷基板上的腔体截面长宽尺寸大于5.0×5.0mm，腔体的深度大于0.2mm；设置在腔体内的芯片通过倒扣焊形式焊接在其内部；
作为本发明的进一步优选，腔体开口位于多层陶瓷基板的表面设置金属化密封区，可伐盖板焊接在腔体开口处的金属化密封区实现腔体的局部密封；
可伐盖板采用铁镍合金材料制作，厚度为0.10mm±0.05mm，在可伐盖板表面镀覆镍层和金层，镍层厚度为2.5-8.9μm，金层厚度为1.3-5.7μm；
作为本发明的进一步优选，多层陶瓷基板介质材料玻璃、氧化铝或者氮化铝陶瓷，采用多层陶瓷工艺制备而成，内部布线材料为金或者银或者钨或者钼金属材料；
表面布线层设置镀镍层和镀金层，镍层厚度范围为2.5-6.0μm，BGA焊盘表面金层厚度范围为0.1-0.3μm，剩余表面布线层金层厚度范围为1.3-5.7μm；
一种堆叠型三维封装组件的制作方法，包括以下步骤：
第一步，按照多层陶瓷配方进行配料、球磨，流延出厚度为0.10mm-0.35mm生瓷片，备用；
第二步，采用多层陶瓷工艺对生瓷片进行打孔、填孔、印刷金属化图形；
第三步，对第二步处理后的生瓷片进行腔体开设以及边缘台阶加工，具体步骤为：
第31步，准备一块设有定位销的铝板，一块设有边框、定位销的镂空铝板，其中，铝板上的定位销与生瓷片位于边缘位置的定位孔位置一致；
第32步，在生瓷片表面的芯片区进行开腔，使其芯片区具备设计要求的镂空腔体图形；
第33步，第32步中开腔后的生瓷片中层数位于边缘台阶位置的多层陶瓷生料带顺次叠在铝板的定位销上，多层陶瓷生料带构成的生瓷片表面平铺上层不锈钢片，上层不锈钢片上开设镂空部分，镂空部分的图形与位于最上层的陶瓷生料带镂空腔体图形相同，且将上层不锈钢片与生瓷片上的镂空腔体图形重合；
第34步，在上层不锈钢片表面铺设软硅胶垫；
第35步，将第34步形成的结构通过塑料包封袋进行真空包封、层压处理，热压压力为100-300psi，获得带腔体的上层台阶陶瓷结构；
第36步，采用第32步-35步的方法制备生瓷片底面的腔体、台阶状结构；
第37步，将经过热压的生瓷片表面部分采用激光烧蚀技术，表面台阶状部分按照产品要求进行加工，在加工过程中产生的带空腔的生瓷带、台阶余料均保留；
第38步，通过激光烧蚀技术加工马兰膜，马兰膜上开设空腔，空腔的尺寸与台阶状凸起部分匹配；
第39步，将下层不锈钢片叠放在设有边框、定位销的镂空铝板表面，下层不锈钢片表面顺次叠加生瓷片底面部分、带空腔的生瓷带、马兰膜、台阶余料、上层不锈钢片，在镂空铝板的上下表面分别布设软硅胶垫；
第40步，将第39步获取的结构再次进行二次包封、热压，热压参数为500-1000psi；
第41步，热压结束后，将台阶余料以及马兰膜取出，得到上下表面均有腔体的且边缘为台阶状的整叠生瓷；
第四步，对第三步获取的生瓷片进行生切、烧结，同时在表面金属化层进行化学镀镍、镀金，得到多层陶瓷基板；
第五步，在多层陶瓷基板的内部焊接芯片，具体步骤为：
第51步，将芯片通过倒扣焊接形式焊接在位于腔体底部的BGA焊盘上；
第52步，将可伐盖板通过低温韩料焊接到腔体开口边缘的密封区域；
第六步，加工每个子组件的外壳，具体步骤为：
第61步，依据子组件的硅铝材料梯度结构要求制作梯度硅铝原材料；
第62步，将梯度硅铝原材料进行机械加工，制成壳体零件；
第63步，对壳体零件表面进行镀镍镀金；
第64步，将标准CSMP接头通过金锡焊料焊接到镀镍镀金后的壳体零件匹配位置，形成子组件外壳；
第七步，将多层陶瓷基板焊接到子组件外壳内，具体包括：
第71步，将第一级的多层陶瓷基板焊接至外壳内腔底部匹配位置，通过键合或者焊接的方式将基板信号传输端的微带线或者焊盘，与子组件对应位置标准CSMP接头引线连接；
第72步，将第二级的多层陶瓷基板的底部通过BGA焊球焊接至第一级的多层陶瓷基板的台阶状凸出部分，通过键合或者焊接的方式将第二级多层陶瓷基板的基板信号传输端的微带线或者焊盘与子组件对应位置上的标准CSMP接头引线相连接；
第73步，依次类推，直至焊接完成多级的多层陶瓷基板；
第八步，将若干子组件连接在一起，具体步骤为：
第81步，在相邻子组件连接处的相对面上贴覆铟片材料；
第82步，每个子组件的高频连接处安装双阴极接头，低频连接处安装毛纽扣，并在毛纽扣接头处涂覆环氧胶进行密封；
第83步，在相邻子组件的固定处安装螺钉进行固定。
通过以上技术方案，相对于现有技术，本发明具有以下有益效果：
1、本发明提供的多层陶瓷基板为凸台型结构，且上下表面都设置了多个可以实现局部密封的腔体，有效提高封装集成度，而且可以方便的实现基板与基板之间的垂直互连，提升了组件内部基板的堆叠层数；
2、本发明采用梯度硅铝材料制作组件的外壳，可以解决散热与匹配性问题，提高封装整体可靠性；
3、本发明采用双阴极与毛纽扣联合的方式传输相邻组件之间的高频与低频信号，可以确保良好的微波传输性能，并具有良好的可拆卸性。
附图说明
下面结合附图和实施例对本发明进一步说明。
图1是本发明提供的堆叠型三维封装组件结构示意图；
图2是本发明提供的多层陶瓷基板结构示意图；
图3是本发明提供的错层陶瓷基本截面图。
图中：1为外壳，2为盖板，3为可伐盖板，4为芯片，5为多层陶瓷基板，6为CSMP接头，7为双阴极接头，8为毛纽扣，9为铟片，10为上层不锈钢片，11为余料，12为下层不锈钢片，13为马兰膜，14为软硅胶垫，15为带空腔的生瓷带，16为定位销，17为镂空铝板，18为BGA焊球。
具体实施方式
现在结合附图对本发明作进一步详细的说明。这些附图均为简化的示意图，仅以示意方式说明本发明的基本结构，因此其仅显示与本发明有关的构成。
本发明为了克服背景技术中的问题，提供了一种堆叠型三维封装组件结构，适用于具有上下多个腔体的多层陶瓷基板5的制备、组件内部多个基板垂直互联以及子组件之间可拆卸的组合形式。
一般包括若干子组件，每个子组件上设置传输端口，相邻子组件在传输端口处通过固结装置进行互联实现堆叠；每个子组件包括外壳1，外壳内设置若干多层陶瓷基板，若干多层陶瓷基板之间采用BGA封装形式进行堆叠与互联，在每个多层陶瓷基板的表面或者底面开设腔体，每个腔体内安装BGA焊盘，芯片4通过BGA封装形式焊接在多层陶瓷基板内部；
开设在多层陶瓷基板内的腔体可进行局部密封；整个外壳的开口处覆设盖板2进行密封。
安装在子组件上的传输端口包括高频传输端口以及低频传输端口，相邻子组件的高频传输端口通过双阴级接头进行互联，相邻子组件的低频传输端口通过毛纽扣8进行互联；相邻子组件的外壳衔接处通过铟片9进行弹性软连接。
本申请中，多层陶瓷基板呈凸台结构设置，在多层陶瓷基板形成凸台结构的台阶位置表面设置基板信号传输端；凸台结构的凸起部分表面或者多层陶瓷基板的底面安装BGA焊盘，相邻多层陶瓷基板通过将相邻BGA焊盘焊接实现堆叠互联。
前述的外壳、盖板均采用梯度硅铝材料制作，其中外壳的底板处硅铝质量比例为硅：铝＝(50-70)：(30-50)，外壳封口处硅铝质量比例为硅：铝＝(20-40)：(60-80)，盖板的硅铝质量比例为硅：铝＝(20-40)：(60-80)；
在每个子组件的外壳表面、盖板表面均镀覆镍层和金层，其中镍层厚度范围为2.5-8.9μm，金层厚度范围为1.3-5.7μm。
设置在多层陶瓷基板上的腔体截面长宽尺寸大于5.0×5.0mm，腔体的深度大于0.2mm；设置在腔体内的芯片通过倒扣焊形式焊接在其内部。腔体开口位于多层陶瓷基板的表面设置金属化密封区，可伐盖板3焊接在腔体开口处的金属化密封区实现腔体的局部密封；可伐盖板采用铁镍合金材料制作，厚度为0.10mm±0.05mm，在可伐盖板表面镀覆镍层和金层，镍层厚度为2.5-8.9μm，金层厚度为1.3-5.7μm。
另外需要特别阐明的是，多层陶瓷基板介质材料玻璃、氧化铝或者氮化铝陶瓷，采用多层陶瓷工艺制备而成，内部布线材料为金或者银或者钨或者钼金属材料；
表面布线层设置镀镍层和镀金层，镍层厚度范围为2.5-6.0μm，BGA焊盘表面金层厚度范围为0.1-0.3μm，剩余表面布线层金层厚度范围为1.3-5.7μm；
图1所示，给出了本申请提供的一种优选实施例，采用氧化铝陶瓷制作多层陶瓷基板，根据氧化铝陶瓷的介电性能通过仿真软件计算所需频段微波信号传输结构以及传输结构的关键尺寸，进而得到整个氧化铝陶瓷基板的布线形式；从图1中可以看出，外壳内多级多层陶瓷基板为三级，从下至上来看，第一级与第三级的多层陶瓷基板结构相同，在多层陶瓷基板的表面凸台的表面位置开设两个腔体，两个腔体的截面长宽尺寸分别为5.0×5.0mm、7.0×7.0mm，深度均为0.5mm，多层陶瓷基板底面进开设一个腔体，第二级的多层陶瓷基板仅在表面凸台的表面开设一个腔体，腔体内部设置BGA焊盘，腔体边缘设置金属化密封区，可以实现局部密封。同时在基板凸台上表面以及基板背面也设置BGA焊盘。
在优选实施例中，外壳的底板处硅铝含量比例为硅：铝＝50：50，外壳封口处硅铝含量比例为硅：铝＝27：63，盖板的硅铝含量比例为硅：铝＝27：63；
基于上述的组件结构，本申请还提供了一种堆叠型三维封装组件的制作方法，包括以下步骤：
第一步，按照多层陶瓷配方进行配料、球磨，流延出厚度为0.10mm-0.35mm生瓷片，备用；
第二步，采用多层陶瓷工艺对生瓷片进行打孔、填孔、印刷金属化图形；
第三步，对第二步处理后的生瓷片进行腔体开设以及边缘台阶加工，具体步骤为：
第31步，准备一块设有定位销16的铝板，一块设有边框、定位销的镂空铝板17，其中，铝板上的定位销与生瓷片位于边缘位置的定位孔位置一致；
第32步，在生瓷片表面的芯片区进行开腔，使其芯片区具备设计要求的镂空腔体图形；
第33步，第32步中开腔后的生瓷片中层数位于边缘台阶位置的多层陶瓷生料带顺次叠在铝板的定位销上，多层陶瓷生料带构成的生瓷片表面平铺上层不锈钢片10，上层不锈钢片上开设镂空部分，镂空部分的图形与位于最上层的陶瓷生料带镂空腔体图形相同，且将上层不锈钢片与生瓷片上的镂空腔体图形重合；
第34步，在上层不锈钢片表面铺设软硅胶垫14，该软硅胶垫为表面附着硅氧烷基的软胶皮制成；
第35步，将第34步形成的结构通过塑料包封袋进行真空包封、层压处理，热压压力为100-300psi，获得带腔体的上层台阶陶瓷结构；
第36步，采用第32步-35步的方法制备生瓷片底面的腔体、台阶状结构；
第37步，将经过热压的生瓷片表面部分采用激光烧蚀技术，表面台阶状部分按照产品要求进行加工，在加工过程中产生的带空腔的生瓷带15、台阶余料11均保留；
第38步，通过激光烧蚀技术加工马兰膜13，马兰膜上开设空腔，空腔的尺寸与台阶状凸起部分匹配；
第39步，将下层不锈钢片12叠放在设有边框、定位销的镂空铝板表面，下层不锈钢片表面顺次叠加生瓷片底面部分、带空腔的生瓷带、马兰膜、台阶余料、上层不锈钢片，在镂空铝板的上下表面分别布设软硅胶垫，获得的结构如图2-图3所示；
第40步，将第39步获取的结构再次进行二次包封、热压，热压参数为500-1000psi；
第41步，热压结束后，将台阶余料以及马兰膜取出，得到上下表面均有腔体的且边缘为台阶状的整叠生瓷；
第四步，对第三步获取的生瓷片进行生切、烧结，同时在表面金属化层进行化学镀镍、镀金，得到多层陶瓷基板；
第五步，在多层陶瓷基板的内部焊接芯片，具体步骤为：
第51步，将芯片通过倒扣焊接形式焊接在位于腔体底部的BGA焊盘上；
第52步，将可伐盖板通过低温韩料焊接到腔体开口边缘的密封区域；
第六步，加工每个子组件的外壳，具体步骤为：
第61步，依据子组件的硅铝材料梯度结构要求制作梯度硅铝原材料；
第62步，将梯度硅铝原材料进行机械加工，制成壳体零件；
第63步，对壳体零件表面进行镀镍镀金，镍层厚度为2.5-8.9μm，金层厚度为1.3-5.7μm；
第64步，将标准CSMP接头6通过金锡焊料焊接到镀镍镀金后的壳体零件匹配位置，形成子组件外壳；
第七步，将多层陶瓷基板焊接到子组件外壳内，具体包括：
第71步，将第一级的多层陶瓷基板焊接至外壳内腔底部匹配位置，通过键合或者焊接的方式将基板信号传输端的微带线或者焊盘，与子组件对应位置标准CSMP接头引线连接；
第72步，将第二级的多层陶瓷基板的底部通过BGA焊球18焊接至第一级的多层陶瓷基板的台阶状凸出部分，通过键合或者焊接的方式将第二级多层陶瓷基板的基板信号传输端的微带线或者焊盘与子组件对应位置上的标准CSMP接头引线相连接；
第73步，依次类推，直至焊接完成多级的多层陶瓷基板；
第八步，将若干子组件连接在一起，具体步骤为：
第81步，在相邻子组件连接处的相对面上贴覆铟片材料；
第82步，每个子组件的高频连接处安装双阴极接头7，低频连接处安装毛纽扣，并在毛纽扣接头处涂覆环氧胶进行密封；
第83步，在相邻子组件的固定处安装螺钉进行固定。
通过本申请制作出的堆叠型三维封装组件结构整体传输微波信号频率可以达到40GHz，双阴极以及毛纽扣的连接具有可插拔性，因此具有很好的可拆卸性；多层陶瓷基板内部局部密封区域封帽后可以实现，气密性≤1×10-9Pa·m3/s(He)，温度循环大于100次(-65℃～+150℃)；子组件在封帽后气密性≤1×10-7Pa·m3/s(He)。
本技术领域技术人员可以理解，除非另外定义，这里使用的所有术语(包括技术术语和科学术语)具有与本申请所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样定义，不会用理想化或过于正式的含义来解释。
本申请中所述的“和/或”的含义指的是各自单独存在或两者同时存在的情况均包括在内。
本申请中所述的“连接”的含义可以是部件之间的直接连接也可以是部件间通过其它部件的间接连接。
以上述依据本发明的理想实施例为启示，通过上述的说明内容，相关工作人员完全可以在不偏离本项发明技术思想的范围内，进行多样的变更以及修改。本项发明的技术性范围并不局限于说明书上的内容，必须要根据权利要求范围来确定其技术性范围。

Claims (7)

1.一种堆叠型三维封装组件结构，其特征在于：包括若干子组件，每个子组件上设置传输端口，相邻子组件在传输端口处通过固结装置进行互联实现堆叠；
每个子组件包括外壳，外壳内设置若干多层陶瓷基板，若干多层陶瓷基板之间采用BGA封装形式进行堆叠与互联，在每个多层陶瓷基板的表面或者底面开设腔体，每个腔体内安装BGA焊盘，芯片通过BGA封装形式焊接在多层陶瓷基板内部；
开设在多层陶瓷基板内的腔体可进行局部密封；整个外壳的开口处覆设盖板进行密封；
安装在子组件上的传输端口包括高频传输端口以及低频传输端口，相邻子组件的高频传输端口通过双阴极接头进行互联，相邻子组件的低频传输端口通过毛纽扣进行互联；
相邻子组件的外壳衔接处通过铟片进行弹性软连接。
2.根据权利要求1所述的堆叠型三维封装组件结构，其特征在于：多层陶瓷基板呈凸台结构设置，在多层陶瓷基板形成凸台结构的台阶位置表面设置基板信号传输端；
凸台结构的凸起部分表面或者多层陶瓷基板的底面安装BGA焊盘，相邻多层陶瓷基板通过将相邻BGA焊盘焊接实现堆叠互联。
3.根据权利要求1所述的堆叠型三维封装组件结构，其特征在于：前述的外壳、盖板均采用梯度硅铝材料制作，其中外壳的底板处硅铝质量比例为硅：铝＝50-70：30-50，外壳封口处硅铝质量比例为硅：铝＝20-40：60-80，盖板的硅铝质量比例为硅：铝＝20-40：60-80；
在每个子组件的外壳表面、盖板表面均镀覆镍层和金层，其中镍层厚度范围为2.5-8.9μm，金层厚度范围为1.3-5.7μm。
4.根据权利要求1所述的堆叠型三维封装组件结构，其特征在于：设置在多层陶瓷基板上的腔体截面长宽尺寸大于5.0×5.0mm，腔体的深度大于0.2mm；设置在腔体内的芯片通过倒扣焊形式焊接在其内部。
5.根据权利要求1所述的堆叠型三维封装组件结构，其特征在于：腔体开口位于多层陶瓷基板的表面设置金属化密封区，可伐盖板焊接在腔体开口处的金属化密封区实现腔体的局部密封；
可伐盖板采用铁镍合金材料制作，厚度为0.10mm±0.05mm，在可伐盖板表面镀覆镍层和金层，镍层厚度为2.5-8.9μm，金层厚度为1.3-5.7μm。
6.根据权利要求1所述的堆叠型三维封装组件结构，其特征在于：多层陶瓷基板介质材料玻璃、氧化铝或者氮化铝陶瓷，采用多层陶瓷工艺制备而成，内部布线材料为金或者银或者钨或者钼金属材料；
表面布线层设置镀镍层和镀金层，镍层厚度范围为2.5-6.0μm，BGA焊盘表面金层厚度范围为0.1-0.3μm，剩余表面布线层金层厚度范围为1.3-5.7μm。
7.一种堆叠型三维封装组件的制作方法，其特征在于：包括以下步骤：
第一步，按照多层陶瓷配方进行配料、球磨，流延出厚度为0.10mm-0.35mm生瓷片，备用；
第二步，采用多层陶瓷工艺对生瓷片进行打孔、填孔、印刷金属化图形；
第三步，对第二步处理后的生瓷片进行腔体开设以及边缘台阶加工，具体步骤为：
第31步，准备一块设有定位销的铝板，一块设有边框、定位销的镂空铝板，其中，铝板上的定位销与生瓷片位于边缘位置的定位孔位置一致；
第32步，在生瓷片表面的芯片区进行开腔，使其芯片区具备设计要求的镂空腔体图形；
第33步，第32步中开腔后的生瓷片中层数位于边缘台阶位置的多层陶瓷生料带顺次叠在铝板的定位销上，多层陶瓷生料带构成的生瓷片表面平铺上层不锈钢片，上层不锈钢片上开设镂空部分，镂空部分的图形与位于最上层的陶瓷生料带镂空腔体图形相同，且将上层不锈钢片与生瓷片上的镂空腔体图形重合；
第34步，在上层不锈钢片表面铺设软硅胶垫；
第35步，将第34步形成的结构通过塑料包封袋进行真空包封、层压处理，热压压力为100-300psi，获得带腔体的上层台阶陶瓷结构；
第36步，采用第32步-35步的方法制备生瓷片底面的腔体、台阶状结构；
第37步，将经过热压的生瓷片表面部分采用激光烧蚀技术，表面台阶状部分按照产品要求进行加工，在加工过程中产生的带空腔的生瓷带、台阶余料均保留；
第38步，通过激光烧蚀技术加工马兰膜，马兰膜上开设空腔，空腔的尺寸与台阶状凸起部分匹配；
第39步，将下层不锈钢片叠放在设有边框、定位销的镂空铝板表面，下层不锈钢片表面顺次叠加生瓷片底面部分、带空腔的生瓷带、马兰膜、台阶余料、上层不锈钢片，在镂空铝板的上下表面分别布设软硅胶垫；
第40步，将第39步获取的结构再次进行二次包封、热压，热压参数为500-1000psi；
第41步，热压结束后，将台阶余料以及马兰膜取出，得到上下表面均有腔体的且边缘为台阶状的整叠生瓷；
第四步，对第三步获取的生瓷片进行生切、烧结，同时在表面金属化层进行化学镀镍、镀金，得到多层陶瓷基板；
第五步，在多层陶瓷基板的内部焊接芯片，具体步骤为：
第51步，将芯片通过倒扣焊接形式焊接在位于腔体底部的BGA焊盘上；
第52步，将可伐盖板通过低温韩料焊接到腔体开口边缘的密封区域；
第六步，加工每个子组件的外壳，具体步骤为：
第61步，依据子组件的硅铝材料梯度结构要求制作梯度硅铝原材料；
第62步，将梯度硅铝原材料进行机械加工，制成壳体零件；
第63步，对壳体零件表面进行镀镍镀金；
第64步，将标准CSMP接头通过金锡焊料焊接到镀镍镀金后的壳体零件匹配位置，形成子组件外壳；
第七步，将多层陶瓷基板焊接到子组件外壳内，具体包括：
第71步，将第一级的多层陶瓷基板焊接至外壳内腔底部匹配位置，通过键合或者焊接的方式将基板信号传输端的微带线或者焊盘，与子组件对应位置标准CSMP接头引线连接；
第72步，将第二级的多层陶瓷基板的底部通过BGA焊球焊接至第一级的多层陶瓷基板的台阶状凸出部分，通过键合或者焊接的方式将第二级多层陶瓷基板的基板信号传输端的微带线或者焊盘与子组件对应位置上的标准CSMP接头引线相连接；
第73步，依次类推，直至焊接完成多级的多层陶瓷基板；
第八步，将若干子组件连接在一起，具体步骤为：
第81步，在相邻子组件连接处的相对面上贴覆铟片材料；
第82步，每个子组件的高频连接处安装双阴极接头，低频连接处安装毛纽扣，并在毛纽扣接头处涂覆环氧胶进行密封；
第83步，在相邻子组件的固定处安装螺钉进行固定。
CN202011524212.1A 2020-12-22 2020-12-22 一种堆叠型三维封装组件结构及制作方法 Active CN112652614B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011524212.1A CN112652614B (zh) 2020-12-22 2020-12-22 一种堆叠型三维封装组件结构及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011524212.1A CN112652614B (zh) 2020-12-22 2020-12-22 一种堆叠型三维封装组件结构及制作方法

Publications (2)

Publication Number Publication Date
CN112652614A CN112652614A (zh) 2021-04-13
CN112652614B true CN112652614B (zh) 2022-07-22

Family

ID=75358765

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011524212.1A Active CN112652614B (zh) 2020-12-22 2020-12-22 一种堆叠型三维封装组件结构及制作方法

Country Status (1)

Country Link
CN (1) CN112652614B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113848615B (zh) * 2021-08-30 2023-06-09 中国电子科技集团公司第十三研究所 陶瓷封装外壳

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102064159A (zh) * 2010-11-05 2011-05-18 中国兵器工业集团第二一四研究所苏州研发中心 一种多模块封装组件
CN111128908A (zh) * 2019-11-22 2020-05-08 中国电子科技集团公司第十三研究所 三维堆叠电路结构及其制备方法
CN111599689A (zh) * 2020-05-27 2020-08-28 上海芯波电子科技有限公司 一种基于wb芯片的双面挖腔陶瓷封装工艺

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102064159A (zh) * 2010-11-05 2011-05-18 中国兵器工业集团第二一四研究所苏州研发中心 一种多模块封装组件
CN111128908A (zh) * 2019-11-22 2020-05-08 中国电子科技集团公司第十三研究所 三维堆叠电路结构及其制备方法
CN111599689A (zh) * 2020-05-27 2020-08-28 上海芯波电子科技有限公司 一种基于wb芯片的双面挖腔陶瓷封装工艺

Also Published As

Publication number Publication date
CN112652614A (zh) 2021-04-13

Similar Documents

Publication Publication Date Title
CN112635444B (zh) 一种具有三维堆叠形式的微系统封装组件及其制作方法
EP4109518A1 (en) Three-dimensional packaging housing structure of radio frequency microsystem and manufacturing method
US8040286B2 (en) High frequency module
US9153863B2 (en) Low temperature co-fired ceramic (LTCC) system in a package (SiP) configurations for microwave/millimeter wave packaging applications
Zhang et al. Antenna-in-package design for wirebond interconnection to highly integrated 60-GHz radios
EP1317801B1 (en) Thick film millimeter wave transceiver module
CN106100677B (zh) 一种tr组件的多维功分网络的封装方法
US20220320023A1 (en) Ceramic Encapsulating Casing and Mounting Structure Thereof
CN104332413A (zh) 一体化集成t/r组件芯片的3d组装方法
WO2002095969A1 (en) Millimeter wave transceiver module
CN215496704U (zh) 一种基于HTCC的Ku波段集成封装微波组件
CN101118890A (zh) 带有集成无源元件的硅基封装装置
CN112652613A (zh) 一种具有三维堆叠形式的多通道微系统封装组件及其制作方法
CN111586964A (zh) 基于lcp基板的高密度高频微波组件制备方法及微波组件
US8969733B1 (en) High power RF circuit
CN111146190A (zh) 一种硅基三维集成微波变频组件
CN112652614B (zh) 一种堆叠型三维封装组件结构及制作方法
CN106711565A (zh) 一种小型化三维倒置t/r组件
CN112652582A (zh) 一种具有异质集成双面腔结构的微系统封装外壳及制作方法
CN113937087A (zh) 基于htcc技术的布线结构及其制备方法、陶瓷外壳
CN114337720B (zh) 相控阵天线射频前端组件及系统
CN210489608U (zh) 一种满足Ka波段TR组件封装的陶瓷外壳
CN112635443B (zh) 具有多级基板堆叠与垂直散热通道的射频微系统三维封装组件与制作方法
CN115274568A (zh) 一种射频前端三维集成结构
TW202240800A (zh) 微電子h框架裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant