CN104332413A - 一体化集成t/r组件芯片的3d组装方法 - Google Patents

一体化集成t/r组件芯片的3d组装方法 Download PDF

Info

Publication number
CN104332413A
CN104332413A CN201410238362.4A CN201410238362A CN104332413A CN 104332413 A CN104332413 A CN 104332413A CN 201410238362 A CN201410238362 A CN 201410238362A CN 104332413 A CN104332413 A CN 104332413A
Authority
CN
China
Prior art keywords
chip
layer
integrated
ltcc substrate
ceramic chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410238362.4A
Other languages
English (en)
Inventor
赖复尧
赵青
李晓艳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 10 Research Institute
Original Assignee
CETC 10 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 10 Research Institute filed Critical CETC 10 Research Institute
Priority to CN201410238362.4A priority Critical patent/CN104332413A/zh
Publication of CN104332413A publication Critical patent/CN104332413A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Waveguide Switches, Polarizers, And Phase Shifters (AREA)

Abstract

本发明提出一种一体化集成T/R组件芯片的3D组装方法，旨在提供一种性能可靠，密度更高，功能更多、信号传输更快、性能更好、相对成本会更低的T/R组件。本发明通过下述方案予以实现：把印有电路图形的平面电路，通过层间垂直互联向z向拓展为三维电路的生瓷片叠层；把有源器件立体封装在生瓷片叠层(5)的矩形空腔(7)内，电源调制器放在生瓷片叠层底部的背面，外部信号从生瓷片叠层背面的低频接口输入到生瓷片叠层(5)的焊盘；芯片之间通过生瓷片叠层间金丝键合垂直互联结构进行射频连接，Z方向将生瓷片精确对位叠压，然后在900℃下进行烧结，制成三维空间互不干扰的高密度电路、内置无源元件、表面可贴装裸芯片或者封装芯片的三维电路低温共烧陶瓷LTCC基板。

Description

一体化集成T/R组件芯片的3D组装方法
技术领域
本发明涉及一种毫米波有源相控阵天线中，T/R组件芯片的3D集成组装方法。
背景技术
最近几年，随着通讯业务的快速发展，毫米波单片集成电路和高速数字处理芯片的飞速进步，使得高密度集成的毫米波有源相控阵T/R的应用成为可能。我国在轨卫星系统和通信数据链的广泛应用，对相控阵T/R组件的传输速率及安装空间要求越来越高，要求相控阵T/R组件具备密度更高，功能更多、信号传输更快、性能更好、可靠性更高，相对成本会更低等要求，使得毫米波有源相控阵T/R组件的应用非常迫切。
2008年，杨光育等人在“电子工艺技术”第1期刊上发表了一篇题为“电子产品3D—立体组装技术”的文献，给出了PCB上元器件采用垂直、堆垛等多种方式实现基板上元器件立体组装的概念。它分为两种形式：一是CSP/BGA封装芯片与芯片的堆叠、二是利用QFP封装型大芯片底部空间组装0201微小型封装的阻容器件实现芯片与无源元件在Z轴方向的组装，该立体组装技术的不足之处在于不系统，仅是从物理空间的角度简略描述，没有给出与一个产品对象相结合的设计方法，不具备一个完整功能的可实现性。
2007年，郑大安等人在“电讯技术”第3期刊上发表了一篇题为“板级立体组装侧向互联技术”的文献，给出了侧向立体互联可制造性设计技术中的立体结构仿真设计的方法，基于满足振动的侧向互联的形式描述，以及描述了侧向立体互联相关的工艺技术，该立体组装技术是基于堆砌的产品设计制造方法，对一个具有功能的产品要求体积小，重量轻来讲，很难实现。
2008年，钱可伟等人在“电子元件与材料”第6期刊上发表了一篇题为“基于LTCC技术的X波段接收机前端设计与制作”的文献，给出了X波段接收机的前端模块的设计方法，没有将发射功能和接收功能一起设计，不适合T/R组件的设计和组装。
2005年，严伟等人在“电子学报”第11期刊上发表了一篇题为“基于LTCC技术的三维集成微波组件”的文献，给出了垂直通孔和微波传输线连接的三种方式，并应用于穿墙结构的设计和仿真，从原理上进行了初步仿真验证，没有结合具体电讯信号及相应芯片设计结合，从而实现立体组装。
通常一部有源相控阵雷达含有成百上千只T/R组件，通道总数可能数千甚至上万。不管具体的工作频段及工作平台有何差异，T/R组件的基本构成是相同的，主要包括功率放大器、驱动放大器、收发切换开关、移相器、衰减器、限幅器、低噪声放大器、环行器、逻辑控制电路、多路功分合成网络等基本单元组成。这些基本单元，有的可以直接设计加工集成到电路板上，比如微带传输线、开关、耦合器、滤波器等；有的直接设计加工成MMIC芯片(如功放、驱放等)然后表贴于电路板上。因此，从功能和结构上，T/R组件可以看作是一种具有收发功能的微波多芯片模块。三维多芯片组件(3D一MCM)是在二维多芯片组件(2D一MCM,通常指的MCM均系二维)技术基础上发展起来的高级多芯片组件技术。二者的区别在于：3D一MCM是采用三维(x，y，z方向)结构形式对IC芯片进行三维集成的技术，而2D一MCM则是在二维(x,y方向)对IC芯片集成，即采用二维结构形式对IC芯片进行高密度组装，是IC芯片的二维集成技术。三维多芯片组件技术是现代微组装技术发展的重要方向，是微电子技术领域跨世纪的一项关键技术。在2D、3D情况下，连线越长，寄生的电感、电容越大，延迟也越大。最短的互连线通常为2～4mm。
总而言之，传统的毫米波有源相控阵天线的T/R组件，在芯片组装上采用二维平面结构，对于频率高，功能复杂的应用，采用二维平面结构设计很难满足半波长的体积空间限制。因此，对于毫米波有源相控阵天线的T/R组件，如何在受限的空间内实现使多个芯片的组装互联，保证毫米波有源相控阵天线长时、可靠高性能的工作，目前还没有确定的技术方案。
TR组件集成电路的实现主要有低温共烧陶瓷(LTCC)技术、薄膜技术、硅片半导体技术、多层电路板技术等。LTCC技术是无源多层高密度集成的主流技术。LTCC整合型组件包括各种基板，承载或内埋多种被动组件的产品，整合型组件产品项目包含零组件(components)、基板(subsT/R ates)与模块(modules)。LTCC技术是将陶瓷粉末流延制成厚度精确而且致密的生瓷带，在生瓷带上利用机械或激光打孔、微孔注浆、精密导体浆料印刷等工艺制出所需要的电路图形，并将多个被动组件(如低容值电容、电阻、滤波器、阻抗转换器、耦合器等)通过浆料印制埋入多层陶瓷基板中，然后叠压在一起，内外电极可分别使用金、银、铜等金属，在900℃下烧结，制成三维空间屏蔽性较好的高密度电路，也可制成内置无源元件的三维电路基板，在其表面可以贴装IC和有源器件，制成无源/有源集成的功能模块，可进一步将电路小型化与高密度化，特别适合用于高频通讯用组件。为了满足其性能要求，采用低温共烧陶瓷LTCC、高温共烧陶瓷HTCC、薄膜多层电路技术、多层微波印制电路技术等多层集成技术来研制和生产T/R组件成为必然选择，在制造T/R组件的选择上，可以采用薄膜技术在陶瓷基板或金属基板上直接制造T/R组件(4～5)，发挥薄膜高精度、高集成度、高功率的性能，这种方法成本较高。
发明内容
本发明的目的是提出一种设计难度小，性能可靠，集成度高，互连密度高、信号传输更快、性能更好、相对成本会更低，一体化集成T/R组件芯片的3D组装方法。
本发明的上述目的可以通过以下措施来达到。一体化集成T/R组件芯片的3D组装方法，其特征在于包括如下步骤：首先将放在同一水平层面的多个芯片或器件分解到空间上垂直的多个水平面上，把印有电路图形的平面电路，通过层间垂直互联向z向拓展为三维电路的生瓷片叠层；其次，在Z方向上制出矩形空腔7，把有源器件立体封装在生瓷片叠层5的矩形空腔7内，电阻集成在生瓷片叠层(5)的表面，电源调制器放在生瓷片叠层底部的背面，外部信号从生瓷片叠层背面的低频接口输入到生瓷片叠层5的D01层焊盘；生瓷片层各芯片之间通过生瓷片叠层间金丝键合垂直互联结构进行射频连接，实现各射频信号层之间的信号传输，各生瓷片层间以散热通孔阵列连接生瓷片叠层两面的积金地层；Z方向将生瓷片精确对位叠压，然后在900℃下进行烧结，制成三维空间互不干扰的高密度电路、内置无源元件、表面可贴装裸芯片或者封装芯片的三维电路低温共烧陶瓷LTCC基板。芯片热量通过生瓷片的散热通孔阵列传导到安装LTCC的铝或硅铝合金腔体上，实现器件及芯片与腔体之间的热传导。
串并转换芯片放在移相器、衰减器垂直上方的LTCC基板的第一层D01，移相器和衰减器放在LTCC基板的第五层D05，TR多功能芯片放在LTCC基板的第十五层D15，电源调制器放在LTCC基板底部的第二十二层D22背面，各芯片之间通过LTCC层间垂直互联结构实现射频连接。
积金地层以及各层之间的高密度散热通孔阵列实现器件及芯片与腔体之间的热传导，芯片热量通过连接芯片粘接面的散热通孔阵列传导到腔体热沉上。
本发明相比于现有技术具有如下有益效果：
本发明LTCC基板内部是多层布线且经过进程金属化孔导通直至顶层，共烧后没有仄整。通过Z方向将22层生瓷片精确对位叠压并进行低温共烧，形成集成度高，互连密集的高密度的LTCC基板，减少了尺寸、降低了体积和重量，充分利用了有限空间，改变了传统电路xy方向分布的布局方式，通过层间垂直互联将平面电路向z向拓展为三维电路。生瓷片完成叠压后在900℃下烧结，制成三维空间互不干扰的高密度电路、内置无源元件、表面可贴装裸芯片或者封装芯片的三维电路基板。此方案大幅提高了T/R组件的集成度，把传统设计放在同一水平层面的多个芯片或器件分解到在空间上垂直的多个水平面上，从而达到更小的面积却能集成更多芯片或器件的目的。对于多通道集成，每个通道尺寸严格受限的应用(例如有源相控阵天线TR组件)具有直接的缩减体积的效果。同时集成度提高也意味着在多通道集成时更低的相对成本。
射频垂直互连结构实现各射频信号层之间的信号传输，突破了2D结构中二维方向的限制，提高了组装区域内的组装密度，提高了T/R组件的可靠性，信号传输更快、性能更好，在采用自动化组装后能有效提高各通道组装效率。射频垂直互连是多芯片堆叠高性能射频传输的基础。
本发明采用多个大面积金地层以及各层之间的高密度散热通孔阵列实现器件及芯片与腔体之间的热传导，芯片热量通过连接芯片粘接面的散热通孔阵列传导到腔体热沉上，以解决LTCC材料本身热导率低的问题。
附图说明
图1是本发明的毫米波有源相控阵天线的T/R多功能芯片3D组装结构示意图。
图2是本发明的毫米波有源相控阵天线的T/R多功能芯片3D组装透视分解示意图。
图3是图2电源调制组装仰视图。
图4是图2的多功能芯片组装俯视图。
图5是图2的移相器和衰减器组装俯视图。
图6是图2的垂直互联局部构造的透视分解示意图。
图7是图2互联仿真分析图。
图中：1串并转换芯片，2移相器，3衰减器，4T/R多功能芯片，5生瓷片叠层，6电源调制器,7矩形空腔。
具体实施方式
参阅图1到图5。在以下描述的一个最佳实施案例中，工作在Ku(14～18GHz)波段的毫米波有源相控阵天线的T/R组件，该T/R组件芯片3D组装结构主要包括LTCC基板，通过传输线及垂直互联连通在一起的串并转换芯片1、移相器(2)，衰减器3、T/R多功能芯片4以及电源调制器6。作为芯片承载层及芯片互联的LTCC基板内用于芯片粘接的大面积金属地及金属传输线均为金层。LTCC基板顶面和底面为可焊接接地区域，通过金属化通孔与LTCC基板内部接地金属层互连。采用导电胶实现T/R组件芯片与LTCC基板的粘结装配，采用键合的方式实现T/R组件芯片与LTCC基板的电气互联。
根据本发明，基于毫米波有源相控阵天线T/R组件的几种芯片的特点和要求，生瓷片可以使用氟禄公司(Ferro)的型号为A6M生瓷片，相对介电常数为5.8。生瓷片层制成或带有矩形空腔7的及所需要的电路图形，电路图形及谐振器、滤波器、功分器等无源元件采用高精度印刷实现。首先将放在同一水平层面的多个芯片或器件分解到空间上垂直的多个水平面上，把印有电路图形的平面电路，通过层间垂直互联向z向拓展为三维电路的生瓷片叠层；其次，在Z方向上制出矩形空腔7，把有源器件立体封装在生瓷片叠层5的矩形空腔7内，电阻集成在生瓷片叠层5的表面，电源调制器放在生瓷片叠层5底部的背面，外部信号从生瓷片叠层5背面的低频接口输入到生瓷片叠层5的第一次D01层焊盘；生瓷片层各芯片之间通过生瓷片叠层间金丝键合垂直互联结构进行射频连接，实现各射频信号层之间的信号传输，各生瓷片粘接层间以散热通孔阵列连接生瓷片叠层5两面的积金地层，芯片热量通过连接生瓷片粘接面的散热通孔阵列传导到铝或硅铝合金腔体上，实现器件及芯片与腔体之间的热传导；Z方向将生瓷片精确对位叠压，然后在900℃下进行烧结，制成三维空间互不干扰的高密度电路、内置无源元件、表面可贴装裸芯片或者封装芯片的三维电路低温共烧陶瓷LTCC基板。
在本实施例中，生瓷片叠层可以采用22层。上述生瓷片烧制而成的LTCC基板可以但不限于是22层。在900℃下烧结制成在三维空间互不干扰的具有高密度电路、内置无源元件和表面可贴装IC及有源器件的三维电路基板LTCC，表面电阻通过激光调阻技术实现阻值的精确控制。把电阻集成在LTCC基板的表面，有源器件立体封装在LTCC基板的矩形空腔7内，NiCr层充当电阻层。有源器件：串并转换芯片1、移相器2、衰减器3、T/R多功能芯片4安装在LTCC基板设计制成的矩形空腔7内，用导电胶粘合固定，芯片之间的互连传输线采用微带线。微带线与芯片之间采用引线键合WB，串并转换芯片1与移相器2，衰减器3之间通过LTCC基板的第一层D01到第五层D05的低频线路互联，控制信号从串并转换芯片1输入到LTCC基板的第五层D05的移相器2，衰减器3的控制焊盘。
串并转换芯片1放在移相器2、衰减器3垂直上方的LTCC基板的第一层D01，移相器2和衰减器3放在LTCC基板的第五层D05，并与T/R多功能芯片4之间垂直互联连接，将T/R多功能芯片4放在LTCC基板的第十五层D15，电源调制器6放在LTCC基板底部的第二十二层D22背面，各层之间以散热通孔阵列及大面积金地层实现与腔体之间的热传导。
通过LTCC基板的第一层D01到第二十二层D22层的低频互联，外部信号从LTCC基板的D22层背面低频接口输入到LTCC基板的第一层D01焊盘，通过金丝键合与串并转换芯片1输入端相连。电源调制器6的输入也位于LTCC基板的D22层背面低频接口处，经过电源调制后，通过LTCC基板的第22层D22到第15层D15的低频垂直互联把调制后的电源输入到位于LTCC基板的第十五层D15的T/R多功能芯片4电源接口焊盘，再通过金丝键合与T/R多功能芯片4连通。为方便芯片承载层及芯片互联通过介质片叠层实现合理的布局，可以将布局在LTCC基板上的芯片分为从下至上四个层次。低频接口位于LTCC基板的左侧，电源调制器6位于LTCC基板第一芯片层右下底部，T/R多功能芯片4固定在第二芯片层，并位于LTCC基板矩形空腔7的底部，移相器2和衰减器3粘接在第三芯片层，位于LTCC基板矩形空腔7的上方，串并转换芯片1位于第四芯片层的顶部。Z方向将生瓷片精确对位叠压后，在21MPa的压力和70℃条件下，等静压10分钟，然后在900℃下烧结制成LTCC基板，再将有源器件立体组装在LTCC基板的矩形空腔7内，制成三维空间互不干扰的高密度电路、内置无源元件、表面可贴装裸芯片或者封装芯片的三维电路低温共烧陶瓷LTCC基板。
参阅图6。在图中描述的微带线到带状线垂直互联的三维模型中，该模型电磁仿真S参数如图7所示，其性能反映了图1所示连接TR多功能芯片4和移相器2，衰减器3的射频互联结构的插损及驻波特性。根据仿真可得，该层间互联结构插损约为0.2dB，回波优于25dB；根据经验实物插损应优于0.5dB，回波应优于15dB。

Claims (10)

1.一体化集成T/R组件芯片的3D组装方法，其特征在于包括如下步骤：首先将放在同一水平层面的多个芯片或器件分解到空间上垂直的多个水平面上，把印有电路图形的平面电路，通过层间垂直互联向z向拓展为三维电路的生瓷片叠层；其次，在Z方向上制出矩形空腔(7)，把有源器件立体封装在生瓷片叠层(5)的矩形空腔(7)内，电阻集成在生瓷片叠层(5)的表面，电源调制器放在生瓷片叠层底部的背面，外部信号从生瓷片叠层背面的低频接口输入到生瓷片叠层(5)的第一层D01焊盘；生瓷片层各芯片之间通过生瓷片叠层间金丝键合垂直互联结构进行射频连接，实现各射频信号层之间的信号传输，Z方向将生瓷片精确对位叠压，然后在900℃下进行烧结，制成三维空间互不干扰的高密度电路、内置无源元件、表面可贴装裸芯片或者封装芯片的三维电路低温共烧陶瓷LTCC基板。 
2.根据权利要求1所述的一体化集成T/R组件芯片的3D组装方法，其特征在于，芯片热量通过生瓷片的散热通孔阵列传导到安装LTCC的铝或硅铝合金腔体上，实现器件及芯片与腔体之间的热传导。 
3.根据权利要求1所述的用于一体化集成T/R组件芯片的3D组装方法，其特征在于，各生瓷片层间以散热通孔阵列连接生瓷片叠层两面的积金地层。
4.根据权利要求3所述的用于一体化集成T/R组件芯片的3D组装方法，其特征在于，积金地层以及各层之间的高密度散热通孔阵列实现器件及芯片与腔体之间的热传导，芯片热量通过连接芯片粘接面的散热通孔阵列传导到腔体热沉上。 
5.根据权利要求1所述的一体化集成T/R组件芯片的3D组装方法，其特征在于，T/R组件多功能芯片(4)放在介质片叠层(5)的第十五层D15，以散热通孔阵列及大面积金地层实现与腔体之间的热传导。 
6.根据权利要求1所述的一体化集成T/R组件芯片的3D组装方法，其特征在于，作为芯片承载层及芯片互联的LTCC基板内用于芯片粘接的大面积金属地及金属传输线均为金层。 
7.根据权利要求1所述的一体化集成T/R组件芯片的3D组装方法，其特征在于，有源器件：串并转换芯片(1)、移相器(2)、衰减器(3)、T/R多功能芯片(4)安装在LTCC基板设计制成的矩形空腔(7)内，用导电胶粘合固定，芯片之间的互连传输线采用微带线。 
8.根据权利要求7所述的一体化集成T/R组件芯片的3D组装方法，其特征在于，微带线与芯片之间采用引线键合WB，串并转换芯片(1)与移相器(2)、衰减器(3)之间通过LTCC基板的第一层D01到第五层D05层的低频线路互联，控制信号从串并转换芯片(1)输入到LTCC基板的D05层的移相器(2)，衰减器(3)的控制焊盘。 
9.根据权利要求8所述的一体化集成T/R组件芯片的3D组装方法，其特征在于，串并转换 芯片(1)放在移相器(2)、衰减器(3)垂直上方的LTCC基板的第一层D01，移相器(2)和衰减器(3)放在LTCC基板的第五层D05，并与T/R多功能芯片(4)之间垂直互联连接，将T/R多功能芯片(4)放在LTCC基板的第十五层D15，电源调制器(6)放在LTCC基板底部的第二十二层D22背面，各层之间以散热通孔阵列及大面积金地层实现与腔体之间的热传导。 
10.根据权利要求1所述的一体化集成T/R组件芯片的3D组装方法，其特征在于，LTCC基板顶面和底面为可焊接接地区域，通过金属化通孔与LTCC基板内部接地金属层互连。 
CN201410238362.4A 2014-05-30 2014-05-30 一体化集成t/r组件芯片的3d组装方法 Pending CN104332413A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410238362.4A CN104332413A (zh) 2014-05-30 2014-05-30 一体化集成t/r组件芯片的3d组装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410238362.4A CN104332413A (zh) 2014-05-30 2014-05-30 一体化集成t/r组件芯片的3d组装方法

Publications (1)

Publication Number Publication Date
CN104332413A true CN104332413A (zh) 2015-02-04

Family

ID=52407120

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410238362.4A Pending CN104332413A (zh) 2014-05-30 2014-05-30 一体化集成t/r组件芯片的3d组装方法

Country Status (1)

Country Link
CN (1) CN104332413A (zh)

Cited By (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104714212A (zh) * 2015-02-15 2015-06-17 中国电子科技集团公司第三十八研究所 T/r组件控制芯片及其在有源相控阵天线系统中的应用
CN104916895A (zh) * 2015-05-31 2015-09-16 中国电子科技集团公司第十研究所 射频与带状线接口组装方法
CN105150663A (zh) * 2015-08-17 2015-12-16 太原风华信息装备股份有限公司 带框生瓷片面压叠片机
CN105182297A (zh) * 2015-09-17 2015-12-23 浙江大学 基于ltcc的相控阵雷达tr射频组件及相控阵雷达
CN105245270A (zh) * 2015-09-21 2016-01-13 西安空间无线电技术研究所 一种小型化星载8mm频段发射通道
CN105762117A (zh) * 2016-05-06 2016-07-13 中国工程物理研究院电子工程研究所 一种ltcc基板的交错层叠三维封装结构
CN105866747A (zh) * 2016-05-11 2016-08-17 中国电子科技集团公司第三十八研究所 一种有源相控阵雷达收发组件及其制作方法
CN106128964A (zh) * 2016-07-17 2016-11-16 王培培 一种叠层集成电路封装结构的封装方法
CN106206458A (zh) * 2016-07-17 2016-12-07 王培培 一种叠层集成电路封装结构
WO2017024854A1 (zh) * 2015-08-13 2017-02-16 上海航天电子通讯设备研究所 一种基于铝基板的三维封装用垂直互连结构及其制备方法
CN106981720A (zh) * 2017-01-12 2017-07-25 西南电子技术研究所（中国电子科技集团公司第十研究所） 毫米波瓦式相控阵天线集成tr组件
CN107732373A (zh) * 2017-11-09 2018-02-23 中国电子科技集团公司第五十四研究所 一种微波垂直互连陶瓷连接结构
CN108269791A (zh) * 2018-02-06 2018-07-10 深圳市傲科光电子有限公司 混合印刷电路板
CN108462475A (zh) * 2017-02-21 2018-08-28 波音公司 3d低通量、高功率mmic放大器
CN109801908A (zh) * 2019-01-29 2019-05-24 西安微电子技术研究所 一种射频模块及其制备方法
CN109860137A (zh) * 2018-12-12 2019-06-07 中国电子科技集团公司第五十五研究所 小型化高密度fpga系统级3d封装电路
CN109891674A (zh) * 2016-12-16 2019-06-14 雷声公司 用于有源电子扫描阵列(aesa)的瓦片
CN109904128A (zh) * 2019-03-13 2019-06-18 中国科学院微电子研究所 基于硅基载板的三维集成t/r组件封装结构及封装方法
CN109946651A (zh) * 2019-01-22 2019-06-28 浙江铖昌科技有限公司 基于三维封装结构的多功能相控阵tr芯片
CN110034095A (zh) * 2019-02-28 2019-07-19 西南电子技术研究所（中国电子科技集团公司第十研究所） 三维堆叠封装集成tr模组
CN110412578A (zh) * 2019-07-02 2019-11-05 中国航空工业集团公司雷华电子技术研究所 一种轻型化、低剖面二维有源机载气象雷达
CN110991137A (zh) * 2019-12-19 2020-04-10 西安电子工程研究所 一种三维射频电路设计方法
CN112051551A (zh) * 2020-09-10 2020-12-08 上海无线电设备研究所 基于硅基三维集成的微小型雷达高频大功率有源子阵
CN113098551A (zh) * 2021-04-27 2021-07-09 电子科技大学 一种htcc三维立体收发组件
CN113196562A (zh) * 2018-12-06 2021-07-30 宁录·罗斯普夏 多层腔室结构及其制造方法
CN113567929A (zh) * 2021-07-12 2021-10-29 南京国博电子股份有限公司 一种3d异构集成多功能收发芯片
CN113690217A (zh) * 2021-09-16 2021-11-23 苏州通富超威半导体有限公司 一种半导体组件
CN114124008A (zh) * 2021-11-12 2022-03-01 中国电子科技集团公司第二十九研究所 一种宽带自适应agc电路及其装配方法
JP2022524399A (ja) * 2019-06-19 2022-05-02 レイセオン カンパニー モジュール式電子走査アレイ（ｅｓａ）
CN114554688A (zh) * 2022-02-22 2022-05-27 上海交通大学 基于电热兼容的多层ltcc基板的发射前端装置
CN115513153A (zh) * 2022-11-11 2022-12-23 成都华芯天微科技有限公司 一种大功率多通道多芯片3d立体封装结构
CN116207050A (zh) * 2023-05-05 2023-06-02 成都恪赛科技有限公司 一种相控阵tr芯片封装结构
CN117855206A (zh) * 2024-01-10 2024-04-09 南京航空航天大学 基于微波多层基板的多种类芯片三维异构集成结构及方法

Cited By (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104714212A (zh) * 2015-02-15 2015-06-17 中国电子科技集团公司第三十八研究所 T/r组件控制芯片及其在有源相控阵天线系统中的应用
CN104714212B (zh) * 2015-02-15 2017-03-01 中国电子科技集团公司第三十八研究所 T/r组件控制芯片及其在有源相控阵天线系统中的应用
CN104916895A (zh) * 2015-05-31 2015-09-16 中国电子科技集团公司第十研究所 射频与带状线接口组装方法
WO2017024854A1 (zh) * 2015-08-13 2017-02-16 上海航天电子通讯设备研究所 一种基于铝基板的三维封装用垂直互连结构及其制备方法
CN105150663A (zh) * 2015-08-17 2015-12-16 太原风华信息装备股份有限公司 带框生瓷片面压叠片机
CN105182297A (zh) * 2015-09-17 2015-12-23 浙江大学 基于ltcc的相控阵雷达tr射频组件及相控阵雷达
CN105245270B (zh) * 2015-09-21 2018-08-07 西安空间无线电技术研究所 一种小型化星载8mm频段发射通道
CN105245270A (zh) * 2015-09-21 2016-01-13 西安空间无线电技术研究所 一种小型化星载8mm频段发射通道
CN105762117A (zh) * 2016-05-06 2016-07-13 中国工程物理研究院电子工程研究所 一种ltcc基板的交错层叠三维封装结构
CN105762117B (zh) * 2016-05-06 2018-10-09 中国工程物理研究院电子工程研究所 一种ltcc基板的交错层叠三维封装结构
CN105866747A (zh) * 2016-05-11 2016-08-17 中国电子科技集团公司第三十八研究所 一种有源相控阵雷达收发组件及其制作方法
CN106128964A (zh) * 2016-07-17 2016-11-16 王培培 一种叠层集成电路封装结构的封装方法
CN106206458B (zh) * 2016-07-17 2018-09-25 高燕妮 一种叠层集成电路封装结构
CN106128964B (zh) * 2016-07-17 2018-10-02 高燕妮 一种叠层集成电路封装结构的封装方法
CN106206458A (zh) * 2016-07-17 2016-12-07 王培培 一种叠层集成电路封装结构
CN109891674B (zh) * 2016-12-16 2021-08-24 雷声公司 用于有源电子扫描阵列(aesa)的瓦片
CN109891674A (zh) * 2016-12-16 2019-06-14 雷声公司 用于有源电子扫描阵列(aesa)的瓦片
CN106981720A (zh) * 2017-01-12 2017-07-25 西南电子技术研究所（中国电子科技集团公司第十研究所） 毫米波瓦式相控阵天线集成tr组件
CN106981720B (zh) * 2017-01-12 2020-07-17 西南电子技术研究所（中国电子科技集团公司第十研究所） 毫米波瓦式相控阵天线集成tr组件
CN108462475A (zh) * 2017-02-21 2018-08-28 波音公司 3d低通量、高功率mmic放大器
CN108462475B (zh) * 2017-02-21 2023-08-04 波音公司 3d低通量、高功率mmic放大器
CN107732373A (zh) * 2017-11-09 2018-02-23 中国电子科技集团公司第五十四研究所 一种微波垂直互连陶瓷连接结构
CN108269791A (zh) * 2018-02-06 2018-07-10 深圳市傲科光电子有限公司 混合印刷电路板
CN108269791B (zh) * 2018-02-06 2023-12-08 深圳市傲科光电子有限公司 混合印刷电路板
CN113196562A (zh) * 2018-12-06 2021-07-30 宁录·罗斯普夏 多层腔室结构及其制造方法
CN113196562B (zh) * 2018-12-06 2023-09-26 宁录·罗斯普夏 多层腔室结构及其制造方法
US11848473B2 (en) 2018-12-06 2023-12-19 Nimrod Rospsha Method of constructing a cavity comprising forming one or more conductively coated openings in a plurality of boards and placing a rod or tuning post therein
CN109860137A (zh) * 2018-12-12 2019-06-07 中国电子科技集团公司第五十五研究所 小型化高密度fpga系统级3d封装电路
CN109946651A (zh) * 2019-01-22 2019-06-28 浙江铖昌科技有限公司 基于三维封装结构的多功能相控阵tr芯片
CN109801908A (zh) * 2019-01-29 2019-05-24 西安微电子技术研究所 一种射频模块及其制备方法
CN110034095A (zh) * 2019-02-28 2019-07-19 西南电子技术研究所（中国电子科技集团公司第十研究所） 三维堆叠封装集成tr模组
CN109904128B (zh) * 2019-03-13 2020-12-11 中国科学院微电子研究所 基于硅基载板的三维集成t/r组件封装结构及封装方法
CN109904128A (zh) * 2019-03-13 2019-06-18 中国科学院微电子研究所 基于硅基载板的三维集成t/r组件封装结构及封装方法
JP2022524399A (ja) * 2019-06-19 2022-05-02 レイセオン カンパニー モジュール式電子走査アレイ（ｅｓａ）
JP7159484B2 (ja) 2019-06-19 2022-10-24 レイセオン カンパニー モジュール式電子走査アレイ（ｅｓａ）
CN110412578A (zh) * 2019-07-02 2019-11-05 中国航空工业集团公司雷华电子技术研究所 一种轻型化、低剖面二维有源机载气象雷达
CN110991137A (zh) * 2019-12-19 2020-04-10 西安电子工程研究所 一种三维射频电路设计方法
CN112051551A (zh) * 2020-09-10 2020-12-08 上海无线电设备研究所 基于硅基三维集成的微小型雷达高频大功率有源子阵
CN112051551B (zh) * 2020-09-10 2024-01-02 上海无线电设备研究所 基于硅基三维集成的微小型雷达高频大功率有源子阵
CN113098551A (zh) * 2021-04-27 2021-07-09 电子科技大学 一种htcc三维立体收发组件
CN113567929A (zh) * 2021-07-12 2021-10-29 南京国博电子股份有限公司 一种3d异构集成多功能收发芯片
CN113690217A (zh) * 2021-09-16 2021-11-23 苏州通富超威半导体有限公司 一种半导体组件
CN114124008A (zh) * 2021-11-12 2022-03-01 中国电子科技集团公司第二十九研究所 一种宽带自适应agc电路及其装配方法
CN114554688A (zh) * 2022-02-22 2022-05-27 上海交通大学 基于电热兼容的多层ltcc基板的发射前端装置
CN115513153B (zh) * 2022-11-11 2023-02-07 成都华芯天微科技有限公司 一种大功率多通道多芯片3d立体封装结构
CN115513153A (zh) * 2022-11-11 2022-12-23 成都华芯天微科技有限公司 一种大功率多通道多芯片3d立体封装结构
CN116207050B (zh) * 2023-05-05 2023-07-07 成都恪赛科技有限公司 一种相控阵tr芯片封装结构
CN116207050A (zh) * 2023-05-05 2023-06-02 成都恪赛科技有限公司 一种相控阵tr芯片封装结构
CN117855206A (zh) * 2024-01-10 2024-04-09 南京航空航天大学 基于微波多层基板的多种类芯片三维异构集成结构及方法

Similar Documents

Publication Publication Date Title
CN104332413A (zh) 一体化集成t/r组件芯片的3d组装方法
US9153863B2 (en) Low temperature co-fired ceramic (LTCC) system in a package (SiP) configurations for microwave/millimeter wave packaging applications
CN111276787B (zh) 三维集成毫米波AiP相控阵阵元
Heyen et al. Novel LTCC/BGA modules for highly integrated millimeter-wave transceivers
CN112051551B (zh) 基于硅基三维集成的微小型雷达高频大功率有源子阵
US8536954B2 (en) Millimeter wave multi-layer packaging including an RFIC cavity and a radiating cavity therein
US20140145883A1 (en) Millimeter-wave radio frequency integrated circuit packages with integrated antennas
CN111146190B (zh) 一种硅基三维集成微波变频组件
CN111180899B (zh) 一种基于微系统的轻薄化高密度集成天线阵面架构
CN105846841B (zh) 硅基三维立体集成接收前端
WO2013144862A1 (en) Electronic package for millimeter wave semiconductor dies
CN103515356A (zh) 一种叠层式三维ltcc垂直互连微波模块
Hauhe et al. High density packaging of X-band active array modules
CN215496704U (zh) 一种基于HTCC的Ku波段集成封装微波组件
CN102709275B (zh) 同轴型非接触式3d-mcm垂直互连方法
CN106102350A (zh) 一种tr组件的封装方法
Samanta Ceramics for the future: Advanced millimeter-wave multilayer multichip module integration and packaging
CN102201607A (zh) 基于ltcc技术的微带-带状线转换
EP1976350B1 (en) Method and structure for RF antenna module
CN114025479B (zh) 电路板之间的垂直互连结构、封装器件、微系统及其方法
CN114630511B (zh) 一种双向变频一体化组件的实现方法
CN206673954U (zh) 基于微波数字复合基板技术的多芯片射频收发装置
Tseng Compact LTCC rat-race couplers using multilayered phase-delay and phase-advance T-equivalent sections
CN113540777A (zh) 基于有源aip单元的平板相控阵天线架构
Koç et al. High-performance miniaturized quad T/R module for X-band low-profile AESA

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150204