CN106206458A - 一种叠层集成电路封装结构 - Google Patents

一种叠层集成电路封装结构 Download PDF

Info

Publication number
CN106206458A
CN106206458A CN201610560316.5A CN201610560316A CN106206458A CN 106206458 A CN106206458 A CN 106206458A CN 201610560316 A CN201610560316 A CN 201610560316A CN 106206458 A CN106206458 A CN 106206458A
Authority
CN
China
Prior art keywords
layer
chip
integrated circuit
encapsulating structure
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610560316.5A
Other languages
English (en)
Other versions
CN106206458B (zh
Inventor
王培培
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Zhuoyu Intelligent Technology Co., Ltd.
Original Assignee
王培培
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 王培培 filed Critical 王培培
Priority to CN201610560316.5A priority Critical patent/CN106206458B/zh
Priority to CN201810936567.8A priority patent/CN109360808B/zh
Priority to CN201810937368.9A priority patent/CN109360809A/zh
Priority to CN201810937371.0A priority patent/CN109360810A/zh
Publication of CN106206458A publication Critical patent/CN106206458A/zh
Application granted granted Critical
Publication of CN106206458B publication Critical patent/CN106206458B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions

Abstract

本发明提供了一种叠层集成电路封装结构，其具有多层封装层，所述多层封装层的除最底层的其他各层的底部分别具有线路，所述线路分别于其所对应的层中的集成电路芯片电连接，层层之间的线路层彼此通过封装层电隔离，封装体的侧表面上具有点阵式焊盘，线路层分别于所述焊盘中的部分或全部进行电连接以引出端子。本发明减小了封装体积，增强了封装的灵活性。

Description

一种叠层集成电路封装结构
技术领域
本发明涉及集成电路封装领域，具体涉及一种叠层集成电路封装结构。
背景技术
在集成电路封装中，多采用打线或布线的方式进行电连接各集成电路芯片的引脚，以达到既定的封装体功能模块，叠置的芯片封装可以减小封装体积，是目前采用较广的发展方式。但是叠置封装容易造成打线间交叉短路或布线太乱不易更改的问题，这样得到的封装体往往体积较大且封装极为不灵便，布线也不能随意调整和更改。
发明内容
基于解决上述封装中的问题，本发明提供了一种叠层集成电路封装结构，其具有封装基板，所述封装基板上设置有多个焊盘，在所述封装基板上设置有多层封装层，所述多层封装的每一层的厚度均等于每层所封装的集成电路芯片的最大厚度，所述多层封装层的除最底层的其他各层均具有容纳所述集成电路芯片的凹槽，上层封装层的集成电路芯片分别叠置在其下层封装层集成电路芯片上，所述多层封装层的除最底层的其他各层的底部分别具有线路，所述线路分别于其所对应的层中的集成电路芯片电连接，层层之间的线路层彼此通过封装层电隔离，封装体的侧表面上具有点阵式焊盘，线路层分别于所述焊盘中的部分或全部进行电连接以引出端子。
其中，焊盘只是被封装层覆盖一半。
其中，所述线路的水平高度和所述点阵式焊盘每层的高度相同，呈对应关系。
其中，焊盘与点阵式焊盘列向对齐。
其还包括侧表面上的重分布线，所述重分布线根据封装结构的功能需要而电连接不同的点阵式焊盘，并耦合至相应的焊盘上。
其中，重分布线跨越不同的侧表面。
其中，所述多层封装层的集成电路芯片包括多个，其厚度也不同，其中除最厚的芯片外其余芯片上方均设置有刚性构件。
其中，所述刚性构件的厚度等于最厚的芯片的厚度减去对应的较薄的芯片的厚度。
本发明的优点如下：
（1）利用叠层封装，减小封装体积，增强封装的灵活性；
（2）利用封装体侧表面的点阵式焊盘进行线路再分布，增加了布线的灵活性；
（3）刚性构件的使用防止了叠层封装的弯折翘曲。
附图说明
图1为本发明的集成电路封装结构的截面图；
图2为本发明的集成电路封装结构的俯视图；
图3为本发明的集成电路封装结构的一侧表面电连接图；
图4为本发明的集成电路封装结构的立体图。
具体实施方式
参见图1，本发明首先提供了一种叠层集成电路封装结构，其封装结构为一长方体封装体，其具有封装基板1，封装基板1上设置有多个焊盘2，在基板1上设置有多层封装层7，所述多层封装层7的每一层的厚度根据每层所封装的集成电路芯片3的厚度不同而不同，每一层的厚度均等于每层所封装的集成电路芯片3的最大厚度，例如在第三层封装层7中的两个集成电路芯片的厚度不同，但是该层的厚度等于较厚的集成电路芯片的厚度，在这种情况下，为了防止上层集成电路芯片的弯折，在较薄的芯片3上方设置一刚性构件6，其厚度等于较厚芯片的厚度减去较薄芯片的厚度。
所述多层封装层7的除最底层（第1层）的其他各层（第2-5层）均具有容纳集成电路芯片3的凹槽9，凹槽9呈阶梯状分布，所述凹槽9可用封装材料进行灌封，所述封装材料为环氧树脂或聚酰亚胺等。第3-5层的集成电路芯片3依次叠置在其下层的集成电路芯片3上，可以电隔离或者也可以电接触。第2-5层的封装层7的底部分别具有线路4，所述线路4分别于其所对应的层中的集成电路芯片3电连接，层层之间的线路层彼此通过封装层7电隔离，封装体的侧表面上具有点阵式焊盘5，线路层分别于所述焊盘中的部分或全部进行电连接以引出端子。此外，焊盘2只是被封装层7覆盖一半，这样有利于后续重布线的电连接。
参见图2，其只示意性描述了只具有两层封装层7的俯视图，可以看出每层的线路4的水平高度和焊盘每层的高度相同，呈对应关系，且根据实际需要，线路4可以在各层中根据实际情况的不同实现再分布。
参见图3，在该封装结构体的一个侧表面上，点阵式焊盘5为4×3的矩阵，焊盘2与点阵式焊盘5列向对齐，方便于重布线，根据实际电连接的需要，可将不同的焊盘5通过重分布线8电连接，并耦合至相应的焊盘2上。
参见图4，其立体的展示了侧表面的电连接情况，重分布线8可以跨越不同的侧表面以电连接不同表面的焊盘5。
最后应说明的是：显然，上述实施例仅仅是为清楚地说明本发明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本发明的保护范围之中。

Claims (8)

1.一种叠层集成电路封装结构，其具有封装基板，所述封装基板上设置有多个焊盘，在所述封装基板上设置有多层封装层，所述多层封装的每一层的厚度均等于每层所封装的集成电路芯片的最大厚度，所述多层封装层的除最底层的其他各层均具有容纳所述集成电路芯片的凹槽，上层封装层的集成电路芯片分别叠置在其下层封装层集成电路芯片上，所述多层封装层的除最底层的其他各层的底部分别具有线路，所述线路分别于其所对应的层中的集成电路芯片电连接，层层之间的线路层彼此通过封装层电隔离，封装体的侧表面上具有点阵式焊盘，线路层分别与所述焊盘中的部分或全部进行电连接以引出端子。
2.根据权利要求1所述的叠层集成电路封装结构，其特征在于：焊盘只是被封装层覆盖一半。
3.根据权利要求1所述的叠层集成电路封装结构，其特征在于：所述线路的水平高度和所述点阵式焊盘每层的高度相同，呈对应关系。
4.根据权利要求1所述的叠层集成电路封装结构，其特征在于：焊盘与点阵式焊盘列向对齐。
5.根据权利要求1所述的叠层集成电路封装结构，其特征在于：还包括侧表面上的重分布线，所述重分布线根据封装结构的功能需要而电连接不同的点阵式焊盘，并耦合至相应的焊盘上。
6.根据权利要求5所述的叠层集成电路封装结构，其特征在于：重分布线跨越不同的侧表面。
7.根据权利要求1所述的叠层集成电路封装结构，其特征在于：所述多层封装层的集成电路芯片包括多个，其厚度也不同，其中除最厚的芯片外其余芯片上方均设置有刚性构件。
8.根据权利要求1所述的叠层集成电路封装结构，其特征在于：所述刚性构件的厚度等于最厚的芯片的厚度减去对应的较薄的芯片的厚度。
CN201610560316.5A 2016-07-17 2016-07-17 一种叠层集成电路封装结构 Active CN106206458B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201610560316.5A CN106206458B (zh) 2016-07-17 2016-07-17 一种叠层集成电路封装结构
CN201810936567.8A CN109360808B (zh) 2016-07-17 2016-07-17 多层封装集成电路芯片的叠层集成电路封装结构
CN201810937368.9A CN109360809A (zh) 2016-07-17 2016-07-17 叠层集成电路芯片封装结构
CN201810937371.0A CN109360810A (zh) 2016-07-17 2016-07-17 一种多层封装集成电路芯片的叠层集成电路封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610560316.5A CN106206458B (zh) 2016-07-17 2016-07-17 一种叠层集成电路封装结构

Related Child Applications (3)

Application Number Title Priority Date Filing Date
CN201810936567.8A Division CN109360808B (zh) 2016-07-17 2016-07-17 多层封装集成电路芯片的叠层集成电路封装结构
CN201810937368.9A Division CN109360809A (zh) 2016-07-17 2016-07-17 叠层集成电路芯片封装结构
CN201810937371.0A Division CN109360810A (zh) 2016-07-17 2016-07-17 一种多层封装集成电路芯片的叠层集成电路封装结构

Publications (2)

Publication Number Publication Date
CN106206458A true CN106206458A (zh) 2016-12-07
CN106206458B CN106206458B (zh) 2018-09-25

Family

ID=57475277

Family Applications (4)

Application Number Title Priority Date Filing Date
CN201810937371.0A Pending CN109360810A (zh) 2016-07-17 2016-07-17 一种多层封装集成电路芯片的叠层集成电路封装结构
CN201810937368.9A Withdrawn CN109360809A (zh) 2016-07-17 2016-07-17 叠层集成电路芯片封装结构
CN201810936567.8A Active CN109360808B (zh) 2016-07-17 2016-07-17 多层封装集成电路芯片的叠层集成电路封装结构
CN201610560316.5A Active CN106206458B (zh) 2016-07-17 2016-07-17 一种叠层集成电路封装结构

Family Applications Before (3)

Application Number Title Priority Date Filing Date
CN201810937371.0A Pending CN109360810A (zh) 2016-07-17 2016-07-17 一种多层封装集成电路芯片的叠层集成电路封装结构
CN201810937368.9A Withdrawn CN109360809A (zh) 2016-07-17 2016-07-17 叠层集成电路芯片封装结构
CN201810936567.8A Active CN109360808B (zh) 2016-07-17 2016-07-17 多层封装集成电路芯片的叠层集成电路封装结构

Country Status (1)

Country Link
CN (4) CN109360810A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107889355A (zh) * 2017-11-10 2018-04-06 广东欧珀移动通信有限公司 一种电路板组件以及电子设备
WO2019179184A1 (zh) * 2018-03-21 2019-09-26 华为技术有限公司 一种封装结构及其制作方法、电子设备
CN112435995A (zh) * 2020-09-30 2021-03-02 日月光半导体制造股份有限公司 半导体封装结构及其制造方法
CN112435966A (zh) * 2020-11-27 2021-03-02 上海易卜半导体有限公司 封装件及其形成方法
US11973061B2 (en) 2020-11-27 2024-04-30 Yibu Semiconductor Co., Ltd. Chip package including stacked chips and chip couplers

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010048152A1 (en) * 1998-06-30 2001-12-06 Moden Walter L. Stackable ceramic fbga for high thermal applications
CN102332410A (zh) * 2011-09-29 2012-01-25 山东华芯半导体有限公司 一种芯片的封装方法及其封装结构
CN103208431A (zh) * 2012-01-17 2013-07-17 南茂科技股份有限公司 半导体封装结构及其制作方法
CN104332413A (zh) * 2014-05-30 2015-02-04 中国电子科技集团公司第十研究所 一体化集成t/r组件芯片的3d组装方法
US20150162283A1 (en) * 2013-12-09 2015-06-11 Aeroflex Colorado Springs, Inc. Integrated circuit shielding technique utilizing stacked die technology incorporating top and bottom nickel-iron alloy shields having a low coefficient of thermal expansion

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5731166A (en) * 1980-07-31 1982-02-19 Fujitsu Ltd Semiconductor device
TW373308B (en) * 1995-02-24 1999-11-01 Agere Systems Inc Thin packaging of multi-chip modules with enhanced thermal/power management
JP3589928B2 (ja) * 2000-02-22 2004-11-17 株式会社東芝 半導体装置
KR100665217B1 (ko) * 2005-07-05 2007-01-09 삼성전기주식회사 반도체 멀티칩 패키지
US8354743B2 (en) * 2010-01-27 2013-01-15 Honeywell International Inc. Multi-tiered integrated circuit package
JP5846187B2 (ja) * 2013-12-05 2016-01-20 株式会社村田製作所 部品内蔵モジュール
CN105546366A (zh) * 2015-12-29 2016-05-04 中国科学院半导体研究所 一种光色可调的led叠层光源模块

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010048152A1 (en) * 1998-06-30 2001-12-06 Moden Walter L. Stackable ceramic fbga for high thermal applications
CN102332410A (zh) * 2011-09-29 2012-01-25 山东华芯半导体有限公司 一种芯片的封装方法及其封装结构
CN103208431A (zh) * 2012-01-17 2013-07-17 南茂科技股份有限公司 半导体封装结构及其制作方法
US20150162283A1 (en) * 2013-12-09 2015-06-11 Aeroflex Colorado Springs, Inc. Integrated circuit shielding technique utilizing stacked die technology incorporating top and bottom nickel-iron alloy shields having a low coefficient of thermal expansion
CN104332413A (zh) * 2014-05-30 2015-02-04 中国电子科技集团公司第十研究所 一体化集成t/r组件芯片的3d组装方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107889355A (zh) * 2017-11-10 2018-04-06 广东欧珀移动通信有限公司 一种电路板组件以及电子设备
WO2019179184A1 (zh) * 2018-03-21 2019-09-26 华为技术有限公司 一种封装结构及其制作方法、电子设备
CN112435995A (zh) * 2020-09-30 2021-03-02 日月光半导体制造股份有限公司 半导体封装结构及其制造方法
CN112435966A (zh) * 2020-11-27 2021-03-02 上海易卜半导体有限公司 封装件及其形成方法
US11973061B2 (en) 2020-11-27 2024-04-30 Yibu Semiconductor Co., Ltd. Chip package including stacked chips and chip couplers

Also Published As

Publication number Publication date
CN109360810A (zh) 2019-02-19
CN109360808B (zh) 2021-07-23
CN109360808A (zh) 2019-02-19
CN106206458B (zh) 2018-09-25
CN109360809A (zh) 2019-02-19

Similar Documents

Publication Publication Date Title
JP6290464B2 (ja) 半導体装置及び半導体装置の製造方法
CN106206458A (zh) 一种叠层集成电路封装结构
US8022555B2 (en) Semiconductor package and method of forming the same
KR101046394B1 (ko) 스택 패키지
CN102044512B (zh) 集成电路及三维堆叠的多重芯片模块
US8873245B2 (en) Embedded chip-on-chip package and package-on-package comprising same
CN109427745A (zh) 半导体结构及其制造方法
CN108022923B (zh) 半导体封装
KR101190920B1 (ko) 적층 반도체 패키지 및 그 제조 방법
US9299685B2 (en) Multi-chip package having a logic chip disposed in a package substrate opening and connecting to an interposer
TW201351579A (zh) 高密度立體封裝
US20100314730A1 (en) Stacked hybrid interposer through silicon via (TSV) package
TW201717353A (zh) 系統級封裝
US10784202B2 (en) High-density chip-to-chip interconnection with silicon bridge
CN106910732A (zh) 半导体封装
CN105977220A (zh) 半导体封装组件
KR20150009146A (ko) 멀티-칩 패키지
CN108807361B (zh) 一种芯片堆栈立体封装结构
CN206259351U (zh) 电子设备
CN106128964A (zh) 一种叠层集成电路封装结构的封装方法
TWI642163B (zh) 半導體封裝結構
TWI685944B (zh) 三維直通矽晶貫孔結構
KR100808582B1 (ko) 칩 적층 패키지
KR20120126366A (ko) 반도체 장치
CN107316841B (zh) 电子封装件及基板结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20180828

Address after: 325600 Yuhong Road, Hongqiao Town, Yueqing, Zhejiang Province, No. 14

Applicant after: Gao Yanni

Address before: 226300 266 Century Avenue, Nantong hi tech Zone, Nantong, Jiangsu

Applicant before: Wang Peipei

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20190612

Address after: 226000 Xingyuan Road 288, Nantong High-tech Industrial Development Zone, Jiangsu Province

Patentee after: Jiangsu Zhuoyu Intelligent Technology Co., Ltd.

Address before: 325600 Yuhong Road, Hongqiao Town, Yueqing, Zhejiang Province, No. 14

Patentee before: Gao Yanni

TR01 Transfer of patent right