CN112435966A - 封装件及其形成方法 - Google Patents

封装件及其形成方法 Download PDF

Info

Publication number
CN112435966A
CN112435966A CN202011359780.0A CN202011359780A CN112435966A CN 112435966 A CN112435966 A CN 112435966A CN 202011359780 A CN202011359780 A CN 202011359780A CN 112435966 A CN112435966 A CN 112435966A
Authority
CN
China
Prior art keywords
chip
couplers
coupler
stack
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011359780.0A
Other languages
English (en)
Other versions
CN112435966B (zh
Inventor
李维平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Yibu Semiconductor Co ltd
Original Assignee
Shanghai Yibu Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to CN202011359780.0A priority Critical patent/CN112435966B/zh
Application filed by Shanghai Yibu Semiconductor Co ltd filed Critical Shanghai Yibu Semiconductor Co ltd
Publication of CN112435966A publication Critical patent/CN112435966A/zh
Application granted granted Critical
Publication of CN112435966B publication Critical patent/CN112435966B/zh
Priority to KR1020210164057A priority patent/KR102612873B1/ko
Priority to US17/535,985 priority patent/US20220173074A1/en
Priority to US17/535,987 priority patent/US20220173075A1/en
Priority to TW110144184A priority patent/TWI803071B/zh
Priority to US17/535,984 priority patent/US11973061B2/en
Priority to US18/413,020 priority patent/US20240153918A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/111—Manufacture and pre-treatment of the bump connector preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13008—Bump connector integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Auxiliary Devices For And Details Of Packaging Control (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供一种形成封装件的方法，所述方法包括：在载体的上方放置多个第一芯片层，每个第一芯片层包括正面朝下的多个第一芯片和在所述多个第一芯片之间的多个芯片联接器；在所述多个第一芯片层上放置并组装第二芯片层，所述第二芯片层包括正面朝下的多个第二芯片；在所述载体的上方对所述多个第一芯片层和所述第二芯片层进行模塑处理；去除所述载体以形成封装件主体，并在所述封装件主体的下方添加重布线层和凸点；以及分割所述封装件主体以形成多个所述封装件。

Description

封装件及其形成方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种封装件及其形成方法。
背景技术
目前，半导体集成电路所需的功能越来越多，所需的计算速度越来越快，在这种形势下，业界已经开始在芯片堆叠技术的研发上增加投入，以探索在芯片堆叠技术中更有效的解决方案。然而，传统的晶圆级封装(WLP)技术无法实现芯片的堆叠。而在传统的芯片堆叠技术中，堆叠大多是在最终组装中完成的，并且需要利用硅片通孔(TSV，ThroughSilicon Via)、玻璃基板通孔(TGV，Through Glass Via)、塑封层通孔(TMV，Through MoldVia)或者引线键合(Wire-bond)等技术来实现堆叠芯片间的竖直联接。传统堆叠技术的封装工艺较复杂并且成本较高。
发明内容
本发明实施例提供一种形成封装件的方案，该封装件包含堆叠的多个芯片。
本发明的一个方面提出了一种形成封装件的方法，其可以包括：在载体的上方放置多个第一芯片层，每个第一芯片层包括正面朝下的多个第一芯片和在所述多个第一芯片之间的多个芯片联接器；在所述多个第一芯片层上放置并组装第二芯片层，所述第二芯片层包括正面朝下的多个第二芯片；在所述载体的上方对所述多个第一芯片层和所述第二芯片层进行模塑处理；去除所述载体以形成封装件主体，并在所述封装件主体的下方添加重布线层和凸点；以及分割所述封装件主体以形成多个所述封装件。
多个芯片联接器可以是有源联接器件或无源联接器件。
多个芯片联接器可以被设置成在竖直方向上包含至少一个通孔。
在由位于不同第一芯片层中的多个芯片联接器形成的堆叠中，每个芯片联接器在竖直方向上的中心轴线可以不完全重合。
在由位于不同第一芯片层中的多个芯片联接器形成的堆叠中，每个芯片联接器在竖直方向上的中心轴线可以与相隔一个第一芯片层的第一芯片层中的芯片联接器在竖直方向上的中心轴线重合。
在由位于不同第一芯片层中的多个芯片联接器形成的堆叠中，每个芯片联接器在竖直方向上的中心轴线可以彼此不重合。
封装件可以包括由多个第一芯片堆叠在一起而形成的第一芯片堆叠、放置在所述第一芯片堆叠上方第二芯片和由多个被分割的芯片联接器堆叠在一起而形成的两个芯片联接器堆叠，其中，所述第二芯片被组装在所述两个芯片联接器堆叠的上方，其中，所述第二芯片能够通过所述芯片联接器堆叠和所述重布线层电联接至所述第一芯片堆叠，或者所述第二芯片能够通过所述芯片联接器堆叠电联接至所述第一芯片堆叠。
本发明的另一个方面提出了一种形成封装件的方法，其可以包括：在载体的上方放置多个第一芯片层，每个第一芯片层包括正面朝下的多个第一芯片和在所述多个第一芯片之间的多个第一芯片联接器和多个第二芯片联接器；在所述多个第一芯片层上放置并组装第二芯片层，所述第二芯片层包括正面朝下的多个第二芯片；在所述载体的上方对所述多个第一芯片层和所述第二芯片层进行模塑处理；去除所述载体以形成封装件主体，并在所述封装件主体的下方添加重布线层和凸点；以及分割所述封装件主体以形成多个所述封装件。
多个第一芯片联接器可以是有源联接器件或无源联接器件，并且所述多个第二芯片联接器可以是有源联接器件或无源联接器件。
多个第一芯片联接器和多个第二芯片联接器可以被设置成在竖直方向上包含至少一个通孔。
在每个第一芯片层中，每个第一芯片与相邻的两个第一芯片之间可以分别设置有一个第一芯片联接器和一个第二芯片联接器。
在由位于不同第一芯片层中的多个第一芯片联接器和多个第二芯片联接器形成的堆叠中，相同的芯片联接器可以彼此之间不相邻。
封装件可以包括由多个第一芯片堆叠在一起而形成的第一芯片堆叠、放置在所述第一芯片堆叠上方第二芯片和由多个被分割的芯片联接器堆叠在一起而形成的两个芯片联接器堆叠，其中，所述第二芯片被组装在所述两个芯片联接器堆叠的上方，其中，所述第二芯片能够通过所述芯片联接器堆叠和所述重布线层电联接至所述第一芯片堆叠，或者所述第二芯片能够通过所述芯片联接器堆叠电联接至所述第一芯片堆叠。
本发明的又一个方面提出了一种封装件，包括：重布线层，其包括第一侧和第二侧；多个凸点，其设置在所述重布线层的第一侧；第一芯片堆叠，其组装在所述重布线层的第二侧，所述第一芯片堆叠包括被正面朝下放置的多个第一芯片；第一芯片联接器堆叠和第二芯片联接器堆叠，其放置并组装在所述重布线层的第二侧上，并且分别水平地放置并组装在所述第一芯片堆叠的两侧；以及第二芯片，其放置在所述第一芯片堆叠的上方并组装在所述第一芯片联接器堆叠和所述第二芯片联接器堆叠的上方，其中，所述封装件被模塑处理成塑封结构。
第一和所述第二芯片联接器堆叠可以均包括多个第一芯片联接器和多个第二芯片联接器。
第一芯片联接器可以是有源联接器件或无源联接器件，并且第二芯片联接器可以是有源联接器件或无源联接器件。
第一芯片联接器和第二芯片联接器可以被设置成在竖直方向上包含至少一个通孔。
在所述第一芯片联接器堆叠和所述第二芯片联接器堆叠中，相同的芯片联接器彼此之间可以不相邻。
在所述封装件中，位于不同芯片联接器堆叠中的相同的芯片联接器彼此之间在竖直方向上可以不处于相同的高度。
第一芯片联接器堆叠和第二芯片联接器堆叠可以均包括多个芯片联接器，所述多个芯片联接器中的每一个在水平方向上的面积可以不同。
所述多个芯片联接器中的每一个可以是有源联接器件或无源联接器件。
所述多个芯片联接器中的每一个可以被设置成在竖直方向上包含至少一个通孔。
本发明的实施例利用芯片联接器和一站式的WLP工艺实现芯片的堆叠，无需在功能芯片中使用TSV等垂直联接芯片的技术。因此，降低了三维多层芯片封装的复杂度和制造成本。
此外，本发明的实施例还能够通过合理的布局，从而使芯片和芯片联接器的规格和尺寸尽可能地统一化和标准化，从而缩减在实施形成封装件的方法之前制造芯片和芯片联接器的成本。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举本发明的具体实施方式。
附图说明
通过参考附图阅读下文的详细描述，本发明示例性实施方式的上述以及其他目的、特征和优点将变得易于理解。在附图中，以示例性而非限制性的方式示出了本发明的若干实施方式，其中：
在附图中，相同或对应的标号表示相同或对应的部分。
图1示出了根据本发明实施例的形成封装件的方法的流程图。
图2至4示出了形成根据本发明第一实施例的封装件的剖面示意图。
图5至7示出了形成根据本发明第二实施例的封装件的剖面示意图。
具体实施方式
以下公开内容提供了许多用于实现本发明的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实施例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”、“在…上方”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)原件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。器件可以以其它方式定向(旋转90度或在其它方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。另外，在本文中，术语“组装”是指在各个电子器件之间实现电路联接。术语“芯片”可以指各种类型的芯片，例如逻辑芯片、储存芯片等。
图1示出了根据本发明实施例的形成封装件的方法的流程图。在该方法中包括如下四个步骤：
步骤100：在载体上放置并组装芯片层。
步骤200：对芯片层进行模塑处理。
步骤300：去除载体以形成封装件主体，并添加重布线层和凸点。
步骤400：分割封装件主体以形成封装件。
在一些实施例中，载体是表面平整度很高的部件，可以将至少一个芯片层堆叠在载体上。在对芯片层进行模塑处理后，可以在载体上形成塑封结构。在一些实施例中，用于模塑处理的材料可以包括添加或没有添加硅基或玻璃填料的环氧树脂、有机聚合物或其它化合物为原料的固体或者液体塑封材料。
在一些实施例中，去除载体的步骤、添加重布线层和凸点的步骤和分割封装件主体的步骤是晶圆级封装(WLP)中已知的步骤。
下面将基于上述方法并参照各个附图说明本发明的各个实施例。
图2至4示出了形成根据本发明第一实施例的封装件的剖面示意图。图2示出了在实施步骤100和200后的封装结构的示意图。
如图2所示，在载体10上放置并组装了五个芯片层，其中位于下面的四个芯片层为第一芯片层，最上面的芯片层为第二芯片层。第一芯片层可以包括多个第一芯片11和多个芯片联接器13。第二芯片层可以包括多个第二芯片12。在一些实施例中，可以具有至少两个第一芯片层，而不仅限于四个第一芯片层。
可以首先将第一芯片11和芯片联接器13在水平方向上间隔地放置在载体10上以形成一个第一芯片层，然后可以在该第一芯片层上再堆叠多个第一芯片层，最后将第二芯片层放置并组装在位于最上面的第一芯片层上。芯片包括正面和背面。在本领域中，具有例如凸点的表面被认为是正面。在一些实施例中，第一芯片11和第二芯片12是正面朝下放置的。
在本文中，芯片联接器可以用于电联接不同的电子器件，所述电子器件例如包括芯片、重布线层和其他芯片联接器等各种器件；芯片联接器所联接的电子器件通常不与芯片联接器处于相同的芯片层中。在一些实施例中，芯片联接器可以由玻璃或硅等材料制成。在一些实施例中，芯片联接器可以是有源联接器件或无源联接器件。例如，芯片联接器在竖直方向上可以具有若干通孔14。可以在通孔14中填充导电介质。在一些实施例中，芯片联接器的上表面和下表面上都可以设置导电线路，从而在一个表面上使不同的通孔电联接。
在不同的芯片层之间还可以设置粘合点(adhesive dot)，如在图2中所示的粘合点18。粘合点用于隔离和固定不同的芯片层。在一些实施例中，粘合点由非导电介质制成。在一些实施例中，将省略对粘合点的说明。
在将各个芯片层放置并组装完毕，还可以对各个芯片层进行模塑处理后以形成塑封结构15。
另外，如图2所示，由位于不同第一芯片层中的多个芯片联接器形成的任一堆叠中，每个芯片联接器在竖直方向上的中心轴线不完全重合。例如，在任一芯片联接器堆叠中的最下面的芯片联接器的中心轴线不与位于该芯片联接器上方的中心轴线重合，但是与相隔一个第一芯片层中的芯片联接器的中心轴线重合。
在另一些实施例中，由位于不同第一芯片层中的多个芯片联接器形成的任一堆叠中，每个芯片联接器在竖直方向上的中心轴线不重合。例如，每个芯片联接器的中心轴线都与其上方的芯片联接器的中心轴线在水平方向上相隔预定距离。
图3示出了在实施步骤300后的封装件主体的结构。
如图3所示，五个芯片层已被模塑处理，并形成了塑封结构15。在去除载体10后，可以在封装件主体的下方添加重布线层16，并且在重布线层16下添加凸点17。
图4示出了在实施步骤400后的封装件的结构。
该封装件包括由八个被分割的芯片联接器形成的两个芯片联接器堆叠、由四个第一芯片11形成的第一芯片堆叠和一个第二芯片12。
第二芯片12可以分别通过两个芯片联接器堆叠和重布线层、或可以分别通过两个芯片联接器堆叠而电联接到第一芯片堆叠。在一些实施例中，第二芯片12可以通过任意一个芯片联接器堆叠和重布线层电联接至第一芯片堆叠中的任意一个第一芯片11，或者第二芯片12可以通过任意一个芯片联接器堆叠电联接至所述第一芯片堆叠中的任意一个第一芯片11。
当然，由于第一芯片层的数量可以为至少两个，因此第一芯片堆叠中的第一芯片11的数量以及每个芯片联接器堆叠中的芯片联接器的数量也可以为至少两个。
在一些实施例中，由于在图2和3中的每个芯片联接器堆叠中的每个芯片联接器在竖直方向上的中心轴线不完全重合，因此在如图4所示的由被分割的芯片联接器形成的任一堆叠中，每个被分割的芯片联接器与相隔一个芯片联接器的芯片联接器在水平方向上的面积相同。
在另一些实施例中，由于还存在每个芯片联接器堆叠中的每个芯片联接器在竖直方向上的中心轴线不重合的情况，因此在每个封装件中的多个芯片联接器可以形成多种形式的芯片联接器堆叠，例如梯形堆叠或倒梯形堆叠。这使得在每个芯片联接器堆叠中，多个芯片联接器中的每一个在水平方向上的面积不同。
根据本发明第一实施例，通过对芯片和芯片联接器的合理布局，能够使得多个第一芯片和多个芯片联接器的规格或尺寸统一，从而缩减在实施形成封装件的方法之前制造芯片和芯片联接器的成本。
图5至7示出了形成根据本发明第二实施例的封装件的剖面示意图。第二实施例是第一实施例的变体。图5示出了在实施步骤100和200后的封装结构的示意图。
如图5所示，在载体20上放置并组装了五个芯片层，其中位于下面的四个芯片层为第一芯片层，最上面的芯片层为第二芯片层。第一芯片层可以包括多个第一芯片21、多个第一芯片联接器23和多个第二芯片联接器28。第二芯片层可以包括多个第二芯片22。在一些实施例中，可以具有至少两个第一芯片层，而不仅限于四个第一芯片层。
可以首先将第一芯片21、第一芯片联接器23和第二芯片联接器28在水平方向上间隔地放置在载体20上以形成一个第一芯片层。例如，任意一个第一芯片的左右两侧是不同的芯片联接器。
然后可以在该第一芯片层上再堆叠多个第一芯片层。在一些实施例中，每个第一芯片层中的芯片联接器的放置位置不完全相同。例如，相邻的第一芯片层中的芯片联接器的放置位置完全相反，使得在由第一芯片联接器23和第二芯片联接器28形成的芯片联接器堆叠中，第一芯片联接器23位于两个第二芯片联接器28之间而第二芯片联接器28位于两个第一芯片联接器23之间，如图5所示。
最后可以将第二芯片层放置并组装在位于最上面的第一芯片层上。芯片包括正面和背面。在本领域中，具有例如凸点的表面被认为是正面。在一些实施例中，第一芯片21和第二芯片22是正面朝下放置的。
在将各个芯片层放置并组装完毕，还可以对各个芯片层进行模塑处理后以形成塑封结构25。
图6示出了在实施步骤300后的封装件主体的结构。
如图6所示，五个芯片层已被模塑处理，并形成了塑封结构25。在去除载体20后，可以在封装件主体的下方添加重布线层16，并且在重布线层26下添加凸点27。
图7示出了在实施步骤400后的封装件的结构。
该封装件包括由八个被分割的芯片联接器形成的两个芯片联接器堆叠、由四个第一芯片21形成的第一芯片堆叠和一个第二芯片22。每个芯片联接器堆叠包括间隔布置的两个被分割的第一芯片联接器23和两个被分割的第二芯片联接器28，使得相同的芯片联接器彼此之间不相邻。在一些实施例中，位于不同芯片联接器堆叠中的相同的芯片联接器彼此之间在竖直方向上不处于相同的高度。
第二芯片22可以分别通过两个芯片联接器堆叠和重布线层、或可以分别通过两个芯片联接器堆叠而电联接到第一芯片堆叠。在一些实施例中，第二芯片22可以通过任意一个芯片联接器堆叠和重布线层电联接至第一芯片堆叠中的任意一个第一芯片21，或者第二芯片22可以通过任意一个芯片联接器堆叠电联接至所述第一芯片堆叠中的任意一个第一芯片21。
当然，由于第一芯片层的数量可以为至少两个，因此第一芯片堆叠中的第一芯片的数量以及每个芯片联接器堆叠中的芯片联接器的数量也可以为至少两个。
根据本发明第二实施例，通过对芯片和芯片联接器的合理布局，能够使得多个第一芯片、部分芯片联接器的规格或尺寸统一，从而缩减在实施形成封装件的方法之前制造芯片和芯片联接器的成本。
上面概述了若干实施例的特征，使得本领域人员可以更好地理解本发明的方面。本领域人员应该理解，它们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。

Claims (22)

1.一种形成封装件的方法，所述方法包括：
在载体的上方放置多个第一芯片层，每个第一芯片层包括正面朝下的多个第一芯片和在所述多个第一芯片之间的多个芯片联接器；
在所述多个第一芯片层上放置并组装第二芯片层，所述第二芯片层包括正面朝下的多个第二芯片；
在所述载体的上方对所述多个第一芯片层和所述第二芯片层进行模塑处理；
去除所述载体以形成封装件主体，并在所述封装件主体的下方添加重布线层和凸点；和
分割所述封装件主体以形成多个所述封装件。
2.根据权利要求1所述的方法，其中，所述多个芯片联接器是有源联接器件或无源联接器件。
3.根据权利要求1所述的方法，其中，所述多个芯片联接器被设置成在竖直方向上包含至少一个通孔。
4.根据权利要求1所述的方法，其中，在由位于不同第一芯片层中的多个芯片联接器形成的堆叠中，每个芯片联接器在竖直方向上的中心轴线不完全重合。
5.根据权利要求4所述的方法，其中，在由位于不同第一芯片层中的多个芯片联接器形成的堆叠中，每个芯片联接器在竖直方向上的中心轴线与相隔一个第一芯片层的第一芯片层中的芯片联接器在竖直方向上的中心轴线重合。
6.根据权利要求1所述的方法，其中，在由位于不同第一芯片层中的多个芯片联接器形成的堆叠中，每个芯片联接器在竖直方向上的中心轴线彼此不重合。
7.根据权利要求1所述的方法，其中，所述封装件包括由多个第一芯片堆叠在一起而形成的第一芯片堆叠、放置在所述第一芯片堆叠上方第二芯片和由多个被分割的芯片联接器堆叠在一起而形成的两个芯片联接器堆叠，其中，所述第二芯片被组装在所述两个芯片联接器堆叠的上方，其中，所述第二芯片能够通过所述芯片联接器堆叠和所述重布线层电联接至所述第一芯片堆叠，或者所述第二芯片能够通过所述芯片联接器堆叠电联接至所述第一芯片堆叠。
8.一种形成封装件的方法，所述方法包括：
在载体的上方放置多个第一芯片层，每个第一芯片层包括正面朝下的多个第一芯片和在所述多个第一芯片之间的多个第一芯片联接器和多个第二芯片联接器；
在所述多个第一芯片层上放置并组装第二芯片层，所述第二芯片层包括正面朝下的多个第二芯片；
在所述载体的上方对所述多个第一芯片层和所述第二芯片层进行模塑处理；
去除所述载体以形成封装件主体，并在所述封装件主体的下方添加重布线层和凸点；和
分割所述封装件主体以形成多个所述封装件。
9.根据权利要求8所述的方法，其中，所述多个第一芯片联接器是有源联接器件或无源联接器件，并且所述多个第二芯片联接器是有源联接器件或无源联接器件。
10.根据权利要求8所述的方法，其中，所述多个第一芯片联接器和所述多个第二芯片联接器被设置成在竖直方向上包含至少一个通孔。
11.根据权利要求8所述的方法，其中，在所述每个第一芯片层中，每个第一芯片与相邻的两个第一芯片之间分别设置有一个第一芯片联接器和一个第二芯片联接器。
12.根据权利要求8所述的方法，其中，在由位于不同第一芯片层中的多个第一芯片联接器和多个第二芯片联接器形成的堆叠中，相同的芯片联接器彼此之间不相邻。
13.根据权利要求8所述的方法，其中，所述封装件包括由多个第一芯片堆叠在一起而形成的第一芯片堆叠、放置在所述第一芯片堆叠上方第二芯片和由多个被分割的芯片联接器堆叠在一起而形成的两个芯片联接器堆叠，其中，所述第二芯片被组装在所述两个芯片联接器堆叠的上方，其中，所述第二芯片能够通过所述芯片联接器堆叠和所述重布线层电联接至所述第一芯片堆叠，或者所述第二芯片能够通过所述芯片联接器堆叠电联接至所述第一芯片堆叠。
14.一种封装件，包括：
重布线层，其包括第一侧和第二侧；
多个凸点，其设置在所述重布线层的第一侧；
第一芯片堆叠，其组装在所述重布线层的第二侧，所述第一芯片堆叠包括被正面朝下放置的多个第一芯片；
第一芯片联接器堆叠和第二芯片联接器堆叠，其放置并组装在所述重布线层的第二侧上，并且分别水平地放置并组装在所述第一芯片堆叠的两侧；和
第二芯片，其放置在所述第一芯片堆叠的上方并组装在所述第一芯片联接器堆叠和所述第二芯片联接器堆叠的上方，
其中，所述封装件被模塑处理成塑封结构。
15.根据权利要求14所述的方法，其中，所述第一芯片联接器堆叠和所述第二芯片联接器堆叠均包括多个第一芯片联接器和多个第二芯片联接器。
16.根据权利要求15所述的方法，其中，所述第一芯片联接器是有源联接器件或无源联接器件，并且所述第二芯片联接器是有源联接器件或无源联接器件。
17.根据权利要求15所述的方法，其中，所述第一芯片联接器和所述第二芯片联接器被设置成在竖直方向上包含至少一个通孔。
18.根据权利要求15所述的方法，其中，在所述第一芯片联接器堆叠和所述第二芯片联接器堆叠中，相同的芯片联接器彼此之间不相邻。
19.根据权利要求18所述的方法，其中，在所述封装件中，位于不同芯片联接器堆叠中的相同的芯片联接器彼此之间在竖直方向上不处于相同的高度。
20.根据权利要求14所述的方法，其中，所述第一芯片联接器堆叠和所述第二芯片联接器堆叠均包括多个芯片联接器，所述多个芯片联接器中的每一个在水平方向上的面积不同。
21.根据权利要求20所述的方法，其中，所述多个芯片联接器中的每一个是有源联接器件或无源联接器件。
22.根据权利要求21所述的方法，其中，所述多个芯片联接器中的每一个被设置成在竖直方向上包含至少一个通孔。
CN202011359780.0A 2020-11-27 2020-11-27 封装件及其形成方法 Active CN112435966B (zh)

Priority Applications (7)

Application Number Priority Date Filing Date Title
CN202011359780.0A CN112435966B (zh) 2020-11-27 2020-11-27 封装件及其形成方法
KR1020210164057A KR102612873B1 (ko) 2020-11-27 2021-11-25 패키지 및 그 형성 방법
US17/535,984 US11973061B2 (en) 2020-11-27 2021-11-26 Chip package including stacked chips and chip couplers
TW110144184A TWI803071B (zh) 2020-11-27 2021-11-26 封裝件及其形成方法
US17/535,985 US20220173074A1 (en) 2020-11-27 2021-11-26 Chip Package and Method of Forming Chip Packages
US17/535,987 US20220173075A1 (en) 2020-11-27 2021-11-26 Chip Package and Method of Forming the Same
US18/413,020 US20240153918A1 (en) 2020-11-27 2024-01-15 Method of Forming Packages of Stacked Chips

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011359780.0A CN112435966B (zh) 2020-11-27 2020-11-27 封装件及其形成方法

Publications (2)

Publication Number Publication Date
CN112435966A true CN112435966A (zh) 2021-03-02
CN112435966B CN112435966B (zh) 2021-09-14

Family

ID=74699320

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011359780.0A Active CN112435966B (zh) 2020-11-27 2020-11-27 封装件及其形成方法

Country Status (3)

Country Link
KR (1) KR102612873B1 (zh)
CN (1) CN112435966B (zh)
TW (1) TWI803071B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101425510A (zh) * 2007-11-01 2009-05-06 育霈科技股份有限公司 半导体元件的叠层封装结构及其方法
US20110024916A1 (en) * 2008-12-01 2011-02-03 Stats Chippac, Ltd. Semiconductor Device and Method of Forming an Interposer Package with Through Silicon Vias
CN106206458A (zh) * 2016-07-17 2016-12-07 王培培 一种叠层集成电路封装结构
CN106463493A (zh) * 2014-05-09 2017-02-22 高通股份有限公司 用于PoP封装的基板块
WO2017160284A1 (en) * 2016-03-16 2017-09-21 Intel Corporation Stairstep interposers with integrated shielding for electronics packages
CN107818922A (zh) * 2016-09-13 2018-03-20 三星电子株式会社 制造半导体封装的方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9601461B2 (en) * 2015-08-12 2017-03-21 Semtech Corporation Semiconductor device and method of forming inverted pyramid cavity semiconductor package
KR20200076778A (ko) * 2018-12-19 2020-06-30 삼성전자주식회사 반도체 패키지의 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101425510A (zh) * 2007-11-01 2009-05-06 育霈科技股份有限公司 半导体元件的叠层封装结构及其方法
US20110024916A1 (en) * 2008-12-01 2011-02-03 Stats Chippac, Ltd. Semiconductor Device and Method of Forming an Interposer Package with Through Silicon Vias
CN106463493A (zh) * 2014-05-09 2017-02-22 高通股份有限公司 用于PoP封装的基板块
WO2017160284A1 (en) * 2016-03-16 2017-09-21 Intel Corporation Stairstep interposers with integrated shielding for electronics packages
CN106206458A (zh) * 2016-07-17 2016-12-07 王培培 一种叠层集成电路封装结构
CN107818922A (zh) * 2016-09-13 2018-03-20 三星电子株式会社 制造半导体封装的方法

Also Published As

Publication number Publication date
TW202221804A (zh) 2022-06-01
CN112435966B (zh) 2021-09-14
KR102612873B1 (ko) 2023-12-12
TWI803071B (zh) 2023-05-21
KR20220074766A (ko) 2022-06-03

Similar Documents

Publication Publication Date Title
TWI587467B (zh) 半導體封裝結構及形成該半導體封裝結構的方法
TWI608575B (zh) 半導體元件、半導體封裝及其製造方法
US20120146216A1 (en) Semiconductor package and fabrication method thereof
KR20230078607A (ko) 팬 아웃 패키지 및 이의 형성 방법
CN112435966B (zh) 封装件及其形成方法
CN113327911B (zh) 重布线层结构及其制备方法、封装结构及其制备方法
US11626341B2 (en) Package structure
CN112420530B (zh) 封装件及其形成方法
CN112420529B (zh) 封装件及形成封装件的方法
TW202310080A (zh) 封裝結構與其形成方法
US20220173073A1 (en) Chip Package and Method of Forming
TWI810754B (zh) 封裝件及其形成方法
CN110828430A (zh) 一种封装结构及其制备方法
CN210516718U (zh) 一种封装结构
US20230137691A1 (en) Hybrid organic and non-organic interposer with embedded component in molding structure and methods for forming the same
US20240113030A1 (en) Package substrate including memory bridge die and methods for forming the same
CN117810186A (zh) 一种封装模块及封装模块制备方法
KR20120027807A (ko) 적층 패키지 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant