KR20120126366A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20120126366A
KR20120126366A KR1020110044099A KR20110044099A KR20120126366A KR 20120126366 A KR20120126366 A KR 20120126366A KR 1020110044099 A KR1020110044099 A KR 1020110044099A KR 20110044099 A KR20110044099 A KR 20110044099A KR 20120126366 A KR20120126366 A KR 20120126366A
Authority
KR
South Korea
Prior art keywords
semiconductor
connecting member
semiconductor device
structures
electrically connected
Prior art date
Application number
KR1020110044099A
Other languages
English (en)
Inventor
김기영
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020110044099A priority Critical patent/KR20120126366A/ko
Priority to CN2012100465565A priority patent/CN102779801A/zh
Priority to US13/412,245 priority patent/US8441129B2/en
Publication of KR20120126366A publication Critical patent/KR20120126366A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13011—Shape comprising apertures or cavities, e.g. hollow bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13026—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body
    • H01L2224/13027—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body the bump connector being offset with respect to the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 다수개의 반도체 칩들을 플립 칩 본딩하여 반도체 패키지의 특성 및 제조 수율을 향상시킬 수 있는 반도체 장치를 개시한다. 개시된 본 발명에 따른 반도체 장치는, 제1 전극 패드를 갖는 제1 구조체와, 상기 제1 구조체 상에 상기 제1 전극 패드를 노출시키면서 페이스-업(Face-up) 타입으로 배치되고, 적어도 둘 이상의 철부를 갖는 요철 형상의 제1 접속부재를 구비한 제2 구조체 및 상기 제2 구조체 상부에 페이스-다운(Face-down) 타입으로 배치되고, 상기 제2 구조체와 마주보는 면에 적어도 둘 이상의 철부를 갖는 요철 형상의 제2 접속부재를 구비한 제3 구조체를 포함하며, 상기 제2 접속부재의 철부 중 일부가 상기 노출된 제1 전극 패드와 전기적으로 연결되고 상기 제2 접속부재의 나머지 철부 중 적어도 하나가 상기 제1 접속부재와 전기적으로 연결된 것을 특징으로 한다.

Description

반도체 장치 {SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치에 관한 것으로, 보다 상세하게, 다수개의 반도체 칩들을 플립 칩 본딩하여 반도체 패키지의 특성 및 제조 수율을 향상시킬 수 있는 반도체 장치에 관한 것이다.
일반적으로, 반도체 패키징 기술은 기판 상에 반도체 칩을 실장하거나 상기 기판 및 반도체 칩을 포함하는 패키지를 서로 전기적으로 연결하고 포장하여 반도체 패키지 제품을 제조하는 기술을 말한다. 상기 반도체 패키지는 기판 및 상기 기판 상에 안착된 반도체 칩을 포함하며, 상기 반도체 칩을 상기 기판과 전기적으로 연결시키기 위해 와이어 본딩 방식 또는 플립 칩 본딩 방식 등을 통해 제조된다.
상기 와이어 본딩 방식을 적용하여 반도체 패키지를 제조하는 경우에는, 기판 상에 접착제의 개재하에 반도체 칩을 부착하고, 상기 기판과 상기 반도체 칩이 전기적으로 연결되도록 상기 반도체 칩의 본딩 패드와 상기 기판의 본드 핑거를 와이어 본딩 공정을 통해 금속 와이어로 연결한다.
하지만, 상기 와이어 본딩 방식을 적용하여 반도체 패키지를 제조하는 경우에는, 상기 금속 와이어를 통하여 반도체 칩과 기판 간의 전기적인 신호 교환이 이루어지기 때문에 반도체 패키지의 동작속도가 느리며, 많은 수의 와이어가 사용되는 것으로 인해 반도체 칩의 전기적 특성 열화가 발생되는 단점이 있다.
상기 플립 칩 본딩 방식을 적용하여 반도체 패키지를 제조하는 경우에는, 기판 상에 접속부재의 개재 하에 반도체 칩을 서로 마주보도록 플립 칩 본딩함으로써, 상기 기판과 상기 반도체 칩이 상기 접속부재에 의해 전기적으로 연결된다. 그리고 나서, 상기 반도체 칩과 기판 사이의 공간을 충진하기 위한 언더필 공정을 수행한다.
그리고, 상기 플립칩 본딩 방식을 적용하여 반도체 패키지를 제조하는 경우에는, 상기 접속부재를 통하여 서로 마주보도록 배치된 반도체 칩과 기판 간의 전기적인 신호 교환이 이루어지기 때문에, 상기 와이어 본딩 방식을 적용하는 경우보다 신호 전달 경로가 상대적으로 짧아 반도체 패키지의 동작속도 측면에서는 유리하다는 장점이 있다.
그러나, 상기 플립 칩 본딩 방식을 적용하여 반도체 패키지를 제조하는 경우에는, 기판과 반도체 칩이 서로 마주보도록 배치된 상태에서 전기적인 연결이 이루어짐에 따라, 상기 기판 상에 다수개의 반도체 칩들을 스택되는 경우 상기 반도체 칩들 간 및 상기 반도체 칩들과 기판 간의 전기적인 연결이 어렵다는 한계가 있다.
본 발명은 다수개의 반도체 칩들을 플립 칩 본딩할 수 있는 반도체 장치를 제공한다.
또한, 본 발명은 반도체 패키지의 특성 및 제조 수율을 향상시킬 수 있는 반도체 장치를 제공한다.
본 발명의 실시예에 따른 반도체 장치는, 제1 전극 패드를 갖는 제1 구조체와, 상기 제1 구조체 상에 상기 제1 전극 패드를 노출시키면서 페이스-업(Face-up) 타입으로 배치되고, 적어도 둘 이상의 철부를 갖는 요철 형상의 제1 접속부재를 구비한 제2 구조체 및 상기 제2 구조체 상부에 페이스-다운(Face-down) 타입으로 배치되고, 상기 제2 구조체와 마주보는 면에 적어도 둘 이상의 철부를 갖는 요철 형상의 제2 접속부재를 구비한 제3 구조체를 포함하며, 상기 제2 접속부재의 철부 중 일부가 상기 노출된 제1 전극 패드와 전기적으로 연결되고 상기 제2 접속부재의 나머지 철부 중 적어도 하나가 상기 제1 접속부재와 전기적으로 연결된 것을 특징으로 한다.
상기 제1 구조체는 반도체 소자 또는 인쇄회로기판 중 어느 하나이다.
상기 반도체 소자는 이미지 센서, 메모리 반도체, 시스템 반도체, 수동 소자, 능동 소자 및 센서 반도체 중 선택된 어느 하나이다.
상기 인쇄회로기판은 모듈 기판, 패키지 기판, 메인 보드 및 플렉서블 기판 중 선택된 어느 하나이다.
상기 제2 및 제3 구조체는 각각 반도체 칩 또는 반도체 패키지 중 어느 하나이다.
상기 제1 및 제2 접속부재는 범프를 포함한다.
본 발명의 실시예에 따른 반도체 장치는, 상기 제1 구조체와 상기 제2 구조체 사이에 형성된 접착제를 더 포함한다.
본 발명의 실시예에 따른 반도체 장치는, 상기 제2 구조체와 상기 제3 구조체 사이에 페이스-다운(Face-down) 타입으로 배치되며, 상기 제1 접속부재와 전기적으로 연결된 제3 접속부재를 구비한 제4 구조체를 더 포함한다.
상기 제4 구조체는 반도체 칩 또는 반도체 패키지 중 어느 하나이다.
상기 제3 접속부재는 범프, 솔더볼, 및 도전성 포스트 중 어느 하나이다.
본 발명의 실시예에 따른 반도체 장치는, 상기 제3 구조체와 상기 제4 구조체 사이에 형성된 접착제를 더 포함한다.
상기 제4 구조체는 적어도 하나 이상의 다수개이다.
상기 다수개의 제4 구조체들은 계단식으로 스택된다.
상기 다수개의 제4 구조체들의 제3 접속부재들은 각각 서로 다른 높이를 갖는다.
본 발명의 실시예에 따른 반도체 장치는, 상기 다수개의 제4 구조체들 사이에 각각 형성된 접착제를 더 포함한다.
본 발명은 플립 칩 본딩 방식의 반도체 패키지에 있어서, 계단식으로 스택된 다수개의 반도체 칩들을 요철 형상의 접속부재를 통해 상호 전기적으로 연결함으로써 다수개의 반도체 칩들을 플립 칩 본딩 방식으로 스택할 수 있으며, 이를 통해, 반도체 패키지의 용량이 증가되고 반도체 패키지의 특성 및 신뢰성을 향상시킬 수 있다.
도 1은 본 발명의 실시예에 따른 반도체 패키지를 도시한 단면도이다.
도 2는 본 발명의 다른 실시예에 따른 반도체 패키지를 도시한 단면도이다.
도 3은 본 발명의 또 다른 실시예에 따른 반도체 패키지를 도시한 단면도이다.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
도 1은 본 발명의 실시예에 따른 반도체 패키지를 도시한 단면도이다.
도시된 바와 같이, 제1 구조체(110) 상부에 제2 구조체(120) 및 제2 구조체(130)가 배치되어 있다.
상기 제1 구조체(110)는, 예를 들어, 이미지 센서, 메모리 반도체, 시스템 반도체, 수동소자, 능동 소자 및 센서 반도체 등의 반도체 소자이거나, 또는, 모듈 기판, 패키지 기판, 플렉서블 기판, 메인 보드 등의 인쇄회로기판 중 선택된 어느 하나이다. 상기 제2 구조체(120) 및 제3 구조체(130)는, 예를 들어, 각각 반도체 칩 또는 반도체 패키지 중 선택된 어느 하나이다.
이하에서는, 제1 구조체(110)가 인쇄회로기판이고 제2 및 제3 구조체(120, 130)가 각각 반도체 칩인 경우를 예로 들어 설명하도록 한다.
상기 제1 구조체(110)는 상면 및 상기 상면에 대향하는 하면을 갖는다. 상기 제1 구조체(110)의 상면에는 제1 전극 패드(112)가 형성되어 있으며, 상기 제1 구조체(110)의 하면에는 상기 제1 전극 패드(112)와 전기적으로 연결되는 제2 전극 패드(114)가 형성되어 있다. 상기 제1 전극 패드(112)는, 예컨대, 본드핑거이고, 상기 제2 전극 패드(114)는, 예컨대, 볼랜드이다.
상기 제1 구조체(110)의 상면 상에 접착제(105)의 개재 하에 제2 구조체(120)가 배치되어 있다. 상기 제2 구조체(120)는 상기 제1 구조체(110)의 제1 전극 패드(112)가 노출되도록 배치된다. 상기 제2 구조체(120)의 일면 상에는 제1 본딩패드(122)가 형성되어 있으며, 상기 제2 구조체(120)는 상기 제1 본딩패드(122)가 형성된 일면이 위로 향하도록 페이스-업(Face-up) 타입으로 배치되어 있다.
상기 제2 구조체(120)의 제1 본딩패드(122) 상에는 오목한 요부 및 볼록한 철부를 포함하는 요철 형상의 제1 접속부재(125)가 구비되어 있다. 상기 제1 접속부재(125)는 적어도 둘 이상의, 예컨대, 두 개의 철부를 갖는다. 상기 제1 접속부재(125)는, 예컨대, 범프를 포함한다.
상기 제2 구조체(120) 상부에 제3 구조체(130)가 배치되어 있다. 상기 제3 구조체(130)의 일면 상에는 제2 본딩패드(132)가 형성되어 있으며, 상기 제3 구조체(130)는 상기 제2 본딩패드(132)가 형성된 일면이 아래로 향하도록 페이스-다운(Face-down) 타입으로 배치되어 있다. 즉, 살기 제2 구조체(120)와 상기 제3 구조체(130)는 각각의 제1 본딩패드(122)와 제2 본딩패드(132)가 형성된 일면이 서로 마주보도록 배치되어 있다.
상기 제3 구조체(130)의 제2 본딩패드(132) 상에는 오목한 요부 및 볼록한 철부를 포함하는 요철 형상의 제2 접속부재(135)가 구비되어 있다. 상기 제2 접속부재(135)는 적어도 둘 이상의, 예컨대, 세 개의 철부를 갖는다. 상기 제2 접속부재(135)는, 예컨대, 범프를 포함한다.
여기서, 상기 제3 구조체(130)의 제2 접속부재(135)는 상기 철부 중 일부가 제1 구조체(110)의 노출된 제1 전극 패드(112)와 전기적으로 연결되고, 나머지 철부 중 적어도 하나가 상기 제2 구조체(120)의 제1 접속부재(125)와 전기적으로 연결되어 있다.
즉, 상기 제3 구조체(130)의 제2 접속부재(135)가 적어도 둘 이상의 철부를 포함하는 요철 형상을 가짐에 따라, 상기 제2 접속부재(135)의 철부 중 일부는 제1 구조체(110)와 전기적으로 연결됨과 아울러 나머지 철부들은 서로 마주보도록 배치된 제2 구조체(120)와 전기적으로 연결될 수 있으며, 그래서, 본 발명은 상기 제1 내지 제3 구조체(110, 120, 130) 간의 상호 전기적인 연결이 용이하게 이루어진다.
또한, 상기 제3 구조체(130)의 제2 접속부재(135)는 상기 제1 구조체(110) 및 제2 구조체(120)와 연결되는 부분에서의 높이 차이를 보완하기 위해, 상기 제1 구조체(110)와 연결되는 부분에서 상기 철부가 상대적으로 더 높은 높이를 갖는 것이 바람직하다.
한편, 도시하지는 않았으나, 상기 제3 구조체(130)의 제2 접속부재(135)는 제1 구조체(110) 및 제2 구조체(120)와 연결되는 부분에서 상기 철부가 서로 동일한 높이를 갖는 것도 가능하며, 이 경우, 각 부분에서의 높이 차이를 보완하기 위해, 상기 제1 구조체(110)와 연결되는 제2 접속부재(135) 부분의 철부 상에 추가로 접속부재가 배치되는 것이 바람직하다.
상기 제2 및 제3 구조체(120, 130)들이 배치된 제1 구조체(110)의 상면 상에는 상기 제1 구조체(110)의 상면을 밀봉하는 봉지부재(150)가 형성되어 있으며, 상기 제1 구조체(110) 하면의 제2 전극 패드(114) 상에는 외부접속단자(160)가 형성되어 있다.
이상에서와 같이, 본 발명에서는 제1 구조체(110) 상에 다수개의 철부를 갖는 요철 형상의 제1 접속부재(125)를 갖는 제2 구조체(120)가 배치되고, 상기 제2 구조체(120) 상부에 다수개의 철부를 갖는 요철 형상의 제2 접속부재(135)를 갖는 제3 구조체(130)가 상기 제2 구조체(120)과 마주보도록 배치됨에 따라, 상기 제1 구조체 내지 제3 구조체들 간의 상호 전기적인 연결이 용이하게 이루어진다.
즉, 본 발명에서는 상기 제3 구조체(130)의 제2 접속부재(135)가 다수개의 철부를 갖는 요철 형상을 가짐에 따라. 상기 다수개의 철부들 중 일부는 제1 구조체(110)와 전기적으로 연결됨과 아울러 나머지 철부들 중 적어도 하나는 제2 구조체(120)와 전기적으로 연결될 수 있으며, 그래서, 상기 제2 접속부재(135)에 의해 제1 구조체(110)와 제3 구조체(130) 간의 전기적인 연결뿐 아니라 제2 구조체(120)와 제3 구조체(130) 간의 전기적인 연결이 용이하게 이루어질 수 있다.
따라서, 본 발명은 신호 전달 경로가 상대적으로 짧아 반도체 패키지의 동작속도 측면에서는 유리한 플립 칩 본딩 방식을 통해 반도체 패키지를 제조하는 경우에도, 제1 구조체(110) 상에 다수개의 반도체 칩들, 예컨대, 제2 내지 제3 구조체(120, 130)들을 스택하는 것이 가능하므로, 반도체 패키지의 특성이 개선됨과 아울러 반도체 패키지의 실장 밀도 및 용량을 효과적으로 증가시킬 수 있다.
한편, 전술한 본 발명의 실시예에서는 제1 구조체(110) 상에 제2 구조체(120) 및 제3 구조체(130)가 배치되는 경우에 대해 도시하고 설명하였으나, 본 발명의 다른 실시예로서, 상기 제2 구조체(120)와 제3 구조체(130) 사이에 추가로 제4 구조체가 배치되는 것도 가능하다.
도 2는 본 발명의 다른 실시예에 따른 반도체 패키지를 도시한 단면도이다.
도시된 바와 같이, 제1 구조체(110)는 제1 전극 패드(112)가 형성된 상면 및 상기 제1 전극 패드(112)와 전기적으로 연결된 제2 전극 패드(114)가 형성된 하면을 갖는다. 상기 제1 구조체(110)의 상면 상에는 접착제(105)의 개재하에 제2 구조체(120)가 배치되어 있다. 상기 제2 구조체(120)는 제1 본딩패드(122)가 형성된 일면이 위로 향하도록 페이스-업 타입으로 배치되어 있으며, 상기 제1 구조체(110)의 제1 전극 패드(112)가 노출되도록 배치되어 있다.
제2 구조체(120)의 제1 본딩패드(122) 상에는 오목한 요부 및 볼록한 철부를 포함하는 요철 형상의 제1 접속부재(125)가 구비되어 있다. 상기 제1 접속부재(125)는 적어도 둘 이상의, 예컨대, 세 개의 철부를 갖는다. 상기 제1 접속부재(125)는, 예컨대, 범프를 포함한다.
상기 제2 구조체(120) 상부에는 제4 구조체(140)가 배치되어 있다. 상기 제4 구조체(140)는 반도체 칩 또는 반도체 패키지 중 어느 하나이다. 예를 들어, 상기 제4 구조체(140)는 반도체 칩이다. 상기 제4 구조체(140)는 상기 제2 구조체(120)의 제1 접속부재(125) 일부분, 예컨대, 상기 제1 접속부재(125) 가장자리 부분의 철부가 노출되도록 배치된다.
또한, 상기 제4 구조체(140)는 제3 본딩패드(142)가 형성된 일면이 상기 제2 구조체(120)와 마주보도록 페이스 다운 타입으로 배치되어 있으며, 상기 제3 본딩패드(142) 상에는 제3 접속부재(145)가 형성되어 있다. 상기 제3 접속부재(145)는 범프, 솔더볼, 및 도전성 포스트 중 어느 하나이다.
여기서, 상기 제4 구조체의 상기 제3 접속부재(145)는 그 아래에 배치된 제2 구조체(120)의 제1 접속부재(125) 일부분, 즉, 상기 제1 접속부재(125)의 다수개의 철부들 중 일부 철부와 전기적으로 연결되어 있다. 즉, 서로 마주보도록 배치된 제2 구조체(120)과 제4 구조체(140)는 상기 제1 및 제3 접속부재(125, 145)에 의해 상호 전기적으로 연결되어 있다.
한편, 도시하지는 않았으나, 상기 제2 구조체(120)와 제4 구조체(140)는 상기 제3 접속부재(145) 없이 제4 구조체(140)의 제3 본딩패드(142)와 제2 구조체(120)의 제1 접속부재(125) 간의 접속을 통해 상호 전기적으로 연결되는 것도 가능하다.
상기 제4 구조체(140) 상에 접착제(105)의 개재하에 제3 구조체(130)가 배치되어 있다. 상기 제3 구조체(130)의 일면 상에는 제2 본딩패드(132)가 형성되어 있으며, 상기 제3 구조체(130)는 상기 제2 본딩패드(132)가 형성된 일면이 아래로 향하도록 페이스-다운 타입으로 배치되어 있다. 상기 제3 구조체(130)의 제2 본딩패드(132) 상에는 오목한 요부 및 볼록한 철부를 포함하는 요철 형상의 제2 접속부재(135)가 구비되어 있다. 상기 제2 접속부재(135)는 적어도 둘 이상의, 예컨대, 세 개의 철부를 갖는다. 상기 제2 접속부재(135)는, 예컨대, 범프를 포함한다.
여기서, 상기 제3 구조체(130)의 제2 접속부재(135)는 상기 철부 중 일부가 제1 구조체(110)의 노출된 제1 전극 패드(112)와 전기적으로 연결되고, 나머지 철부 중 적어도 하나가 상기 제2 구조체(120)의 제1 접속부재(125)와 전기적으로 연결되어 있다.
한편, 도시하지는 않았으나, 상기 제3 구조체(130)의 제2 접속부재(135)는 제1 구조체(110) 및 제2 구조체(120)와 연결되는 부분에서 상기 철부가 서로 동일한 높이를 갖는 것도 가능하며, 이 경우, 각 부분에서의 높이 차이를 보완하기 위해, 상기 제1 구조체(110)와 연결되는 제2 접속부재(135) 부분의 철부 상에 추가로 접속부재가 배치되는 것이 바람직하다.
상기 제2 내지 제4 구조체(120, 130, 140)들이 배치된 제1 구조체(110)의 상면 상에는 상기 제1 구조체(110)의 상면을 밀봉하는 봉지부재(150)가 형성되어 있으며, 상기 제1 구조체(110) 하면의 제2 전극 패드(114) 상에는 외부접속단자(160)가 형성되어 있다.
이상에서와 같이, 본 발명의 다른 실시예에서는 상기 제3 구조체(130)가 다수개의 철부를 갖는 요철 형상의 제2 접속부재(135)를 구비함으로써, 상기 제2 접속부재(135)의 철부들 중 일부는 제1 구조체(110)와 전기적으로 연결되고 나머지 일부는 제2 구조체(120)와 전기적으로 연결될 수 있다.
게다가, 본 발명의 다른 실시예에서는 상기 제2 구조체(120)가 다수개의 철부를 갖는 요철 형상의 제1 접속부재(125)를 구비함으로써, 상기 제1 접속부재(125)의 철부 중 일부는 제4 구조체(140)와 전기적으로 연결되고 나머지 일부는 제3 구조체(130)와 전기적으로 연결될 수 있다.
그래서, 본 발명의 다른 실시예에서는 상기 제2 구조체(120)와 제3 구조체(130) 사이에 추가로 제4 구조체(140)가 배치되더라도, 상기 제1 구조체(110)와 제2 구조체(120) 및 제3 구조체(130) 간의 전기적인 연결은 물론 제4 구조체(140)와의 전기적인 연결 또한 용이하게 이루어지므로, 보다 많은 구조체들 간의 전기적인 연결이 가능하다는 장점이 있다
한편, 전술한 본 발명의 다른 실시예에서는 제2 구조체(120)과 제3 구조체(130)의 사이에 하나의 제4 구조체(140)가 배치되는 경우에 대해 도시하고 설명하였으나, 본 발명의 또 다른 실시예로서 상기 제2 구조체(120)과 제3 구조체(130)의 사이에 적어도 둘 이상의 다수개의 제4 구조체(140)들을 배치하는 것도 가능하다.
도 3은 본 발명의 또 다른 실시예에 따른 반도체 패키지를 도시한 단면도이다.
도시된 바와 같이, 제1 구조체(100) 상에 제2 및 제3 구조체(120, 130)가 배치되어 있다. 상기 제1 내지 제3 구조체(110, 120, 130)는 전술한 본 발명의 실시예 및 다른 실시예와 동일한 구조로 배치된다.
상기 제2 구조체(120)와 제3 구조체(130) 사이에 적어도 둘 이상의 다수개의, 예컨대, 3개의 제4 구조체(140)들이 배치되어 있다. 그리고, 상기 제2 구조체(120)의 제1 접속부재(125)는 적어도 둘 이상, 예컨대, 다섯 개의 철부를 갖는 요철 형상으로 형성되며, 상기 제1 접속부재(125)의 개수는 그 상부에 스택되는 제4 구조체(140)들의 개수에 따라 조절 가능하다.
상기 다수개의 제4 구조체(140)들은 상기 제2 구조체(120) 상에 계단식으로 스택되어 있으며, 상기 제2 구조체(120)의 제1 접속부재(125) 일 부분이 노출되도록 각각 배치되어 있다. 또한, 상기 제4 구조체(140)들 사이에는 각각 접착제(105)가 형성되어 있다. 상기 다수개의 제4 구조체(140)들의 각 일면 상에는 각각 제3 본딩패드(142)들이 형성되어 있으며, 상기 각 제4 구조체(140)들은 상기 제3 본딩패드(142)들이 형성된 일면이 아래로 향하도록 페이스-다운 타입으로 각각 배치되어 있다.
상기 각 제4 구조체(140)들의 각 제3 본딩패드(142)들 상에는 제3 접속부재(145)들이 각각 형성되어 있으며, 상기 제3 접속부재(145)들은 각각 범프, 솔더볼 및 도전성 포스트 중 어느 하나를 포함한다. 여기서, 상기 각 제3 접속부재(145)들은 그 아래에 배치된 제2 구조체(120)의 제1 접속부재(125)들과 각각 전기적으로 연결되어 있다. 즉, 제2 구조체(120)과 서로 마주보도록 배치되며 계단식으로 스택된 제4 구조체(140)들은 상기 제1 및 제3 접속부재(125, 145)들에 의해 제2 구조체(120)과 각각 전기적으로 연결되어 있다.
그리고, 계단식으로 스택된 제4 구조체(140)들은 각 제4 구조체들이 배치된 높이 차이를 보완하기 위해, 상기 제3 접속부재(145)들이 각각 서로 다른 높이를 갖는 것이 바람직하다. 한편, 도시하지는 않았으나, 상기 제3 접속부재(145)들은 서로 동일한 높이를 갖는 것도 가능하며, 이 경우, 각 제4 구조체(140) 간의 높이 차이를 보완하기 위해, 상기 제1 접속부재(125)와 제3 접속부재(145) 사이에 추가로 접속부재가 배치되는 것이 바람직하다.
이상에서와 같이, 본 발명의 또 다른 실시예에서는 제2 구조체(120)와 제3 구조체(130) 사이에 다수개의 제4 구조체(140)들을 계단식으로 스택함으로써, 상기 제1 구조체(110) 상에 보다 많은 수의 구조체들을 스택하는 것이 가능하며, 따라서, 반도체 패키지의 실장 밀도 및 용량을 효과적으로 증가시킬 수 있다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
105 : 접착제 110 : 제1 구조체
112 : 제1 전극 패드 114 : 제2 전극 패드
120 : 제2 구조체 122 : 제1 본딩패드
125 : 제1 접속부재 130 : 제3 구조체
132 : 제2 본딩패드 135 : 제2 접속부재
140 : 제4 구조체 142 : 제3 본딩패드
145 : 제3 접속부재 150 : 봉지부재
160 : 외부접속단자

Claims (15)

  1. 제1 전극 패드를 갖는 제1 구조체;
    상기 제1 구조체 상에 상기 제1 전극 패드를 노출시키면서 페이스-업(Face-up) 타입으로 배치되고, 적어도 둘 이상의 철부를 갖는 요철 형상의 제1 접속부재를 구비한 제2 구조체; 및
    상기 제2 구조체 상부에 페이스-다운(Face-down) 타입으로 배치되고, 상기 제2 구조체와 마주보는 면에 적어도 둘 이상의 철부를 갖는 요철 형상의 제2 접속부재를 구비한 제3 구조체를 포함하며,
    상기 제2 접속부재의 철부 중 일부가 상기 노출된 제1 전극 패드와 전기적으로 연결되고 상기 제2 접속부재의 나머지 철부 중 적어도 하나가 상기 제1 접속부재와 전기적으로 연결된 것을 특징으로 하는 반도체 장치.
  2. 제 1 항에 있어서,
    상기 제1 구조체는 반도체 소자 또는 인쇄회로기판 중 어느 하나인 것을 특징으로 하는 반도체 장치.
  3. 제 2 항에 있어서,
    상기 반도체 소자는 이미지 센서, 메모리 반도체, 시스템 반도체, 수동 소자, 능동 소자 및 센서 반도체 중 선택된 어느 하나인 것을 특징으로 하는 반도체 장치.
  4. 제 2 항에 있어서,
    상기 인쇄회로기판은 모듈 기판, 패키지 기판, 메인 보드 및 플렉서블 기판 중 선택된 어느 하나인 것을 특징으로 하는 반도체 장치.
  5. 제 1 항에 있어서,
    상기 제2 및 제3 구조체는 각각 반도체 칩 또는 반도체 패키지 중 어느 하나인 것을 특징으로 하는 반도체 장치.
  6. 제 1 항에 있어서,
    상기 제1 및 제2 접속부재는 범프를 포함하는 것을 특징으로 하는 반도체 장치.
  7. 제 1 항에 있어서,
    상기 제1 구조체와 상기 제2 구조체 사이에 형성된 접착제;
    를 더 포함하는 것을 특징으로 하는 반도체 장치.
  8. 제 1 항에 있어서,
    상기 제2 구조체와 상기 제3 구조체 사이에 페이스-다운(Face-down) 타입으로 배치되며, 상기 제1 접속부재와 전기적으로 연결된 제3 접속부재를 구비한 제4 구조체를 더 포함하는 것을 특징으로 하는 반도체 장치.
  9. 제 8 항에 있어서,
    상기 제4 구조체는 반도체 칩 또는 반도체 패키지 중 어느 하나인 것을 특징으로 하는 반도체 장치.
  10. 제 8 항에 있어서,
    상기 제3 접속부재는 범프, 솔더볼, 및 도전성 포스트 중 어느 하나인 것을 특징으로 하는 반도체 장치.
  11. 제 8 항에 있어서,
    상기 제3 구조체와 상기 제4 구조체 사이에 형성된 접착제;
    를 더 포함하는 것을 특징으로 하는 반도체 장치.
  12. 제 8 항에 있어서,
    상기 제4 구조체는 적어도 하나 이상의 다수개인 것을 특징으로 하는 반도체 장치.
  13. 제 12 항에 있어서,
    상기 다수개의 제4 구조체들은 계단식으로 스택된 것을 특징으로 하는 반도체 장치.
  14. 제 12 항에 있어서,
    상기 다수개의 제4 구조체들의 제3 접속부재들은 각각 서로 다른 높이를 갖는 것을 특징으로 하는 반도체 장치.
  15. 제 12 항에 있어서,
    상기 다수개의 제4 구조체들 사이에 각각 형성된 접착제;
    를 더 포함하는 것을 특징으로 하는 반도체 장치.
KR1020110044099A 2011-05-11 2011-05-11 반도체 장치 KR20120126366A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020110044099A KR20120126366A (ko) 2011-05-11 2011-05-11 반도체 장치
CN2012100465565A CN102779801A (zh) 2011-05-11 2012-02-27 半导体装置
US13/412,245 US8441129B2 (en) 2011-05-11 2012-03-05 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110044099A KR20120126366A (ko) 2011-05-11 2011-05-11 반도체 장치

Publications (1)

Publication Number Publication Date
KR20120126366A true KR20120126366A (ko) 2012-11-21

Family

ID=47124665

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110044099A KR20120126366A (ko) 2011-05-11 2011-05-11 반도체 장치

Country Status (3)

Country Link
US (1) US8441129B2 (ko)
KR (1) KR20120126366A (ko)
CN (1) CN102779801A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109599388A (zh) * 2018-10-26 2019-04-09 陈彭 一种用于封装天线的封装结构
JP2022135727A (ja) * 2021-03-05 2022-09-15 キオクシア株式会社 半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004179232A (ja) * 2002-11-25 2004-06-24 Seiko Epson Corp 半導体装置及びその製造方法並びに電子機器
JP2005260053A (ja) * 2004-03-12 2005-09-22 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
JP4541253B2 (ja) * 2005-08-23 2010-09-08 新光電気工業株式会社 半導体パッケージ及びその製造方法
KR100881183B1 (ko) * 2006-11-21 2009-02-05 삼성전자주식회사 높이가 다른 범프를 갖는 반도체 칩 및 이를 포함하는반도체 패키지
CN101232004A (zh) * 2007-01-23 2008-07-30 联华电子股份有限公司 芯片堆叠封装结构
US20090014856A1 (en) * 2007-07-10 2009-01-15 International Business Machine Corporation Microbump seal
KR20090055316A (ko) * 2007-11-28 2009-06-02 삼성전자주식회사 반도체 패키지와, 이를 구비하는 전자 기기 및 반도체패키지의 제조방법
US20090243069A1 (en) * 2008-03-26 2009-10-01 Zigmund Ramirez Camacho Integrated circuit package system with redistribution
CN100583431C (zh) * 2008-05-04 2010-01-20 日月光半导体制造股份有限公司 堆叠式芯片封装结构的制作方法
JP2010262992A (ja) * 2009-04-30 2010-11-18 Sanyo Electric Co Ltd 半導体モジュールおよび携帯機器
US7968995B2 (en) * 2009-06-11 2011-06-28 Stats Chippac Ltd. Integrated circuit packaging system with package-on-package and method of manufacture thereof
US8080867B2 (en) * 2009-10-29 2011-12-20 Stats Chippac Ltd. Integrated circuit packaging system with stacked integrated circuit and method of manufacture thereof

Also Published As

Publication number Publication date
US20120286426A1 (en) 2012-11-15
CN102779801A (zh) 2012-11-14
US8441129B2 (en) 2013-05-14

Similar Documents

Publication Publication Date Title
KR101050402B1 (ko) 프로세서 및 메모리 패키지 어셈블리를 포함하는 반도체 멀티패키지 모듈
US20080029884A1 (en) Multichip device and method for producing a multichip device
KR20100088514A (ko) 반도체 패키지
KR101219484B1 (ko) 반도체 칩 모듈 및 이를 갖는 반도체 패키지 및 패키지 모듈
KR20120126364A (ko) 반도체 칩 모듈 및 이를 갖는 플래나 스택 패키지
KR20120126366A (ko) 반도체 장치
KR100808582B1 (ko) 칩 적층 패키지
KR20090043945A (ko) 스택 패키지
KR20090088271A (ko) 스택 패키지
KR20120126365A (ko) 유닛 패키지 및 이를 갖는 스택 패키지
KR101185858B1 (ko) 반도체 칩 및 이를 갖는 적층 반도체 패키지
KR20080067891A (ko) 멀티 칩 패키지
KR101096440B1 (ko) 듀얼 다이 패키지
KR20110105165A (ko) 인터포저 및 이를 갖는 스택 패키지
KR101123800B1 (ko) 반도체 패키지
TWI762058B (zh) 半導體封裝件
KR20070078953A (ko) 적층형 패키지
KR20110107117A (ko) 반도체 패키지
KR20090077580A (ko) 멀티 칩 패키지
KR20060128376A (ko) 칩 스택 패키지
KR101006518B1 (ko) 스택 패키지
KR20080020386A (ko) 멀티 칩 패키지
KR20110105158A (ko) 반도체 칩 모듈 및 이를 이용한 반도체 패키지
KR101019705B1 (ko) 반도체 패키지 제조용 기판 및 이를 이용한 반도체 패키지
KR20090074493A (ko) 스택 패키지

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid