CN109360808B - 多层封装集成电路芯片的叠层集成电路封装结构 - Google Patents

多层封装集成电路芯片的叠层集成电路封装结构 Download PDF

Info

Publication number
CN109360808B
CN109360808B CN201810936567.8A CN201810936567A CN109360808B CN 109360808 B CN109360808 B CN 109360808B CN 201810936567 A CN201810936567 A CN 201810936567A CN 109360808 B CN109360808 B CN 109360808B
Authority
CN
China
Prior art keywords
layer
packaging
integrated circuit
layers
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810936567.8A
Other languages
English (en)
Other versions
CN109360808A (zh
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xinchuang Tianmen Electronic Technology Co ltd
Zhongou Hubei Intellectual Property Service Co ltd
Original Assignee
Xinchuang Tianmen Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xinchuang Tianmen Electronic Technology Co ltd filed Critical Xinchuang Tianmen Electronic Technology Co ltd
Priority to CN201810936567.8A priority Critical patent/CN109360808B/zh
Publication of CN109360808A publication Critical patent/CN109360808A/zh
Application granted granted Critical
Publication of CN109360808B publication Critical patent/CN109360808B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了一种多层封装集成电路芯片的叠层集成电路封装结构，其具有多层封装层，所述多层封装层的除最底层的其他各层的底部分别具有线路，所述线路分别于其所对应的层中的集成电路芯片电连接，层层之间的线路层彼此通过封装层电隔离，封装体的侧表面上具有点阵式焊盘，线路层分别于所述焊盘中的部分或全部进行电连接以引出端子。本发明减小了封装体积，增强了封装的灵活性。

Description

多层封装集成电路芯片的叠层集成电路封装结构
技术领域
本发明涉及集成电路封装领域，具体涉及一种多层封装集成电路芯片的叠层集成电路封装结构。
背景技术
在集成电路封装中，多采用打线或布线的方式进行电连接各集成电路芯片的引脚，以达到既定的封装体功能模块，叠置的芯片封装可以减小封装体积，是目前采用较广的发展方式。但是叠置封装容易造成打线间交叉短路或布线太乱不易更改的问题，这样得到的封装体往往体积较大且封装极为不灵便，布线也不能随意调整和更改。
发明内容
基于解决上述封装中的问题，本发明提供了一种多层封装集成电路芯片的叠层集成电路封装结构，其具有封装基板，所述封装基板上设置有多个焊盘，在所述封装基板上设置有多层封装层，所述多层封装的每一层的厚度均等于每层所封装的集成电路芯片的最大厚度，所述多层封装层的除最底层的其他各层均具有容纳所述集成电路芯片的凹槽，上层封装层的集成电路芯片分别叠置在其下层封装层集成电路芯片上，所述多层封装层的除最底层的其他各层的底部分别具有线路，所述线路分别于其所对应的层中的集成电路芯片电连接，层层之间的线路层彼此通过封装层电隔离，封装体的侧表面上具有点阵式焊盘，线路层分别与所述点阵式焊盘中的部分或全部进行电连接以引出端子。
其中，封装基板上的焊盘只是被封装层覆盖一半。
其中，所述线路的水平高度和所述点阵式焊盘每层的高度相同，呈对应关系。
其中，封装基板上的焊盘与点阵式焊盘列向对齐。
其中，还包括侧表面上的重分布线，所述重分布线根据封装结构的功能需要而电连接不同的点阵式焊盘，并耦合至相应的封装基板上的焊盘上。
其中，重分布线跨越不同的侧表面。
其中，所述多层封装层的集成电路芯片包括多个，多层封装层的每一层的厚度根据每层所封装的集成芯片的厚度不同而不同。
其中，所述多层封装层的每一层中可包括多个集成电路芯片，其中每层较薄的芯片上设有刚性构件。
其中，所述刚性构件的厚度等于最厚的芯片的厚度减去对应的较薄的芯片的厚度。
本发明的优点如下：
（1）利用叠层封装，减小封装体积，增强封装的灵活性；
（2）利用封装体侧表面的点阵式焊盘进行线路再分布，增加了布线的灵活性；
（3）刚性构件的使用防止了叠层封装的弯折翘曲。
附图说明
图1为本发明的集成电路封装结构的截面图；
图2为本发明的集成电路封装结构的俯视图；
图3为本发明的集成电路封装结构的一侧表面电连接图；
图4为本发明的集成电路封装结构的立体图。
具体实施方式
参见图1，本发明首先提供了一种叠层集成电路封装结构，其封装结构为一长方体封装体，其具有封装基板1，封装基板1上设置有多个焊盘2，在基板1上设置有多层封装层7，所述多层封装层7的每一层的厚度根据每层所封装的集成电路芯片3的厚度不同而不同，每一层的厚度均等于每层所封装的集成电路芯片3的最大厚度，例如在第三层封装层7中的两个集成电路芯片的厚度不同，但是该层的厚度等于较厚的集成电路芯片的厚度，在这种情况下，为了防止上层集成电路芯片的弯折，在较薄的芯片3上方设置一刚性构件6，其厚度等于较厚芯片的厚度减去较薄芯片的厚度。
所述多层封装层7的除最底层（第1层）的其他各层（第2-5层）均具有容纳集成电路芯片3的凹槽9，凹槽9呈阶梯状分布，所述凹槽9可用封装材料进行灌封，所述封装材料为环氧树脂或聚酰亚胺等。第3-5层的集成电路芯片3依次叠置在其下层的集成电路芯片3上，可以电隔离或者也可以电接触。第2-5层的封装层7的底部分别具有线路4，所述线路4分别于其所对应的层中的集成电路芯片3电连接，层层之间的线路层彼此通过封装层7电隔离，封装体的侧表面上具有点阵式焊盘5，线路层分别于所述焊盘中的部分或全部进行电连接以引出端子。此外，焊盘2只是被封装层7覆盖一半，这样有利于后续重布线的电连接。
参见图2，其只示意性描述了只具有两层封装层7的俯视图，可以看出每层的线路4的水平高度和焊盘每层的高度相同，呈对应关系，且根据实际需要，线路4可以在各层中根据实际情况的不同实现再分布。
参见图3，在该封装结构体的一个侧表面上，点阵式焊盘5为4×3的矩阵，焊盘2与点阵式焊盘5列向对齐，方便于重布线，根据实际电连接的需要，可将不同的焊盘5通过重分布线8电连接，并耦合至相应的焊盘2上。
参见图4，其立体的展示了侧表面的电连接情况，重分布线8可以跨越不同的侧表面以电连接不同表面的焊盘5。
最后应说明的是：显然，上述实施例仅仅是为清楚地说明本发明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本发明的保护范围之中。

Claims (1)

1.一种多层封装集成电路芯片的叠层集成电路封装结构，其具有封装基板，所述封装基板上设置有多个焊盘，在所述封装基板上设置有多层封装层，且封装基板上的焊盘只是被封装层覆盖一半；所述多层封装的每一层的厚度均等于每层所封装的集成电路芯片的最大厚度，所述多层封装层的除最底层的其他各层均具有容纳所述集成电路芯片的凹槽，上层封装层的集成电路芯片分别叠置在其下层封装层集成电路芯片上；所述多层封装层的除最底层的其他各层的底部分别具有线路，所述线路分别于其所对应的层中的集成电路芯片电连接，层层之间的线路层彼此通过封装层电隔离；封装体的侧表面上具有点阵式焊盘，所述点阵式焊盘与封装基板上的焊盘列项对齐；每层线路的水平高度和点阵式焊盘每层的高度相同，呈对应关系，且线路层分别与所述点阵式焊盘中的部分或全部进行电连接以引出端子；
还包括侧表面上的重分布线，所述重分布线根据封装结构的功能需要而电连接不同的点阵式焊盘，并耦合至相应的封装基板上的焊盘上；
所述多层封装层的集成电路芯片包括多个，多层封装层的每一层的厚度根据每层所封装的集成芯片的厚度不同而不同；所述多层封装层的每一层中可包括多个集成电路芯片，其中每层较薄的芯片上设有刚性构件；所述刚性构件的厚度等于最厚的芯片的厚度减去对应的较薄的芯片的厚度。
CN201810936567.8A 2016-07-17 2016-07-17 多层封装集成电路芯片的叠层集成电路封装结构 Active CN109360808B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810936567.8A CN109360808B (zh) 2016-07-17 2016-07-17 多层封装集成电路芯片的叠层集成电路封装结构

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201810936567.8A CN109360808B (zh) 2016-07-17 2016-07-17 多层封装集成电路芯片的叠层集成电路封装结构
CN201610560316.5A CN106206458B (zh) 2016-07-17 2016-07-17 一种叠层集成电路封装结构

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201610560316.5A Division CN106206458B (zh) 2016-07-17 2016-07-17 一种叠层集成电路封装结构

Publications (2)

Publication Number Publication Date
CN109360808A CN109360808A (zh) 2019-02-19
CN109360808B true CN109360808B (zh) 2021-07-23

Family

ID=57475277

Family Applications (4)

Application Number Title Priority Date Filing Date
CN201810936567.8A Active CN109360808B (zh) 2016-07-17 2016-07-17 多层封装集成电路芯片的叠层集成电路封装结构
CN201810937368.9A Withdrawn CN109360809A (zh) 2016-07-17 2016-07-17 叠层集成电路芯片封装结构
CN201610560316.5A Active CN106206458B (zh) 2016-07-17 2016-07-17 一种叠层集成电路封装结构
CN201810937371.0A Pending CN109360810A (zh) 2016-07-17 2016-07-17 一种多层封装集成电路芯片的叠层集成电路封装结构

Family Applications After (3)

Application Number Title Priority Date Filing Date
CN201810937368.9A Withdrawn CN109360809A (zh) 2016-07-17 2016-07-17 叠层集成电路芯片封装结构
CN201610560316.5A Active CN106206458B (zh) 2016-07-17 2016-07-17 一种叠层集成电路封装结构
CN201810937371.0A Pending CN109360810A (zh) 2016-07-17 2016-07-17 一种多层封装集成电路芯片的叠层集成电路封装结构

Country Status (1)

Country Link
CN (4) CN109360808B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107889355B (zh) * 2017-11-10 2020-12-01 Oppo广东移动通信有限公司 一种电路板组件以及电子设备
CN110299329A (zh) * 2018-03-21 2019-10-01 华为技术有限公司 一种封装结构及其制作方法、电子设备
CN112435995A (zh) * 2020-09-30 2021-03-02 日月光半导体制造股份有限公司 半导体封装结构及其制造方法
CN112435966B (zh) * 2020-11-27 2021-09-14 上海易卜半导体有限公司 封装件及其形成方法
US12087737B2 (en) 2020-11-27 2024-09-10 Yibu Semiconductor Co., Ltd. Method of forming chip package having stacked chips

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5731166A (en) * 1980-07-31 1982-02-19 Fujitsu Ltd Semiconductor device
US5646828A (en) * 1995-02-24 1997-07-08 Lucent Technologies Inc. Thin packaging of multi-chip modules with enhanced thermal/power management
JP2001237362A (ja) * 2000-02-22 2001-08-31 Toshiba Corp 半導体装置
TWI311359B (en) * 2005-07-05 2009-06-21 Samsung Electro Mech Semiconductor multi-chip package
CN105546366A (zh) * 2015-12-29 2016-05-04 中国科学院半导体研究所 一种光色可调的led叠层光源模块

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6297548B1 (en) * 1998-06-30 2001-10-02 Micron Technology, Inc. Stackable ceramic FBGA for high thermal applications
US8354743B2 (en) * 2010-01-27 2013-01-15 Honeywell International Inc. Multi-tiered integrated circuit package
CN102332410A (zh) * 2011-09-29 2012-01-25 山东华芯半导体有限公司 一种芯片的封装方法及其封装结构
TWI490960B (zh) * 2012-01-17 2015-07-01 Chipmos Technologies Inc 半導體封裝結構及其製作方法
JP5846187B2 (ja) * 2013-12-05 2016-01-20 株式会社村田製作所 部品内蔵モジュール
US9209138B2 (en) * 2013-12-09 2015-12-08 Aeroflex Colorado Springs, Inc. Integrated circuit shielding technique utilizing stacked die technology incorporating top and bottom nickel-iron alloy shields having a low coefficient of thermal expansion
CN104332413A (zh) * 2014-05-30 2015-02-04 中国电子科技集团公司第十研究所 一体化集成t/r组件芯片的3d组装方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5731166A (en) * 1980-07-31 1982-02-19 Fujitsu Ltd Semiconductor device
US5646828A (en) * 1995-02-24 1997-07-08 Lucent Technologies Inc. Thin packaging of multi-chip modules with enhanced thermal/power management
JP2001237362A (ja) * 2000-02-22 2001-08-31 Toshiba Corp 半導体装置
TWI311359B (en) * 2005-07-05 2009-06-21 Samsung Electro Mech Semiconductor multi-chip package
CN105546366A (zh) * 2015-12-29 2016-05-04 中国科学院半导体研究所 一种光色可调的led叠层光源模块

Also Published As

Publication number Publication date
CN106206458B (zh) 2018-09-25
CN106206458A (zh) 2016-12-07
CN109360808A (zh) 2019-02-19
CN109360810A (zh) 2019-02-19
CN109360809A (zh) 2019-02-19

Similar Documents

Publication Publication Date Title
CN109360808B (zh) 多层封装集成电路芯片的叠层集成电路封装结构
KR102167599B1 (ko) 칩 스택 임베디드 패키지
US8368198B2 (en) Stacked package of semiconductor device
US7829990B1 (en) Stackable semiconductor package including laminate interposer
KR101190920B1 (ko) 적층 반도체 패키지 및 그 제조 방법
US8637984B2 (en) Multi-chip package with pillar connection
KR102342277B1 (ko) 다수의 반도체 다이 기와식 스택을 포함하는 반도체 소자 어셈블리
US20050200003A1 (en) Multi-chip package
US20140246781A1 (en) Semiconductor device, method of forming a packaged chip device and chip package
US8164189B2 (en) Multi-chip semiconductor device
KR20110124063A (ko) 적층형 반도체 패키지
US7468553B2 (en) Stackable micropackages and stacked modules
KR20080027586A (ko) 반도체 다이 모듈 및 반도체 패키지와 반도체 패키지 제조방법
KR20190087026A (ko) 서로 다른 방향으로 스택된 칩 스택들을 포함하는 반도체 패키지
KR101185457B1 (ko) 적층형 반도체 패키지 및 그 제조 방법
KR20090027325A (ko) 반도체 패키지 및 이를 갖는 반도체 모듈
JP4602223B2 (ja) 半導体装置とそれを用いた半導体パッケージ
US20070170571A1 (en) Low profile semiconductor system having a partial-cavity substrate
US20080073772A1 (en) Stacked semiconductor package and method of manufacturing the same
KR101185858B1 (ko) 반도체 칩 및 이를 갖는 적층 반도체 패키지
KR20010073345A (ko) 적층 패키지
KR20120033848A (ko) 적층 반도체 패키지
US20230011439A1 (en) Semiconductor Device Package Die Stacking System and Method
TW202339159A (zh) 半導體裝置及半導體裝置之製造方法
KR20240074215A (ko) 반도체 패키지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20210623

Address after: 431700 Xinchuang Electronic Information Industrial Park, Qiaoxiang Development Zone, Tianmen City, Hubei Province (317 Xihu Road)

Applicant after: Xinchuang (Tianmen) Electronic Technology Co.,Ltd.

Address before: 430070 room 01, R & D No. 3, 4 / F, building C5, phase III, Rongke Zhigu industrial project, Liqiao village, Hongshan District, Wuhan City, Hubei Province

Applicant before: Zhongou (Hubei) Intellectual Property Service Co.,Ltd.

Effective date of registration: 20210623

Address after: 430070 room 01, R & D No. 3, 4 / F, building C5, phase III, Rongke Zhigu industrial project, Liqiao village, Hongshan District, Wuhan City, Hubei Province

Applicant after: Zhongou (Hubei) Intellectual Property Service Co.,Ltd.

Address before: 325600 Dongjie village, Hongqiao Town, Yueqing City, Wenzhou City, Zhejiang Province

Applicant before: He Fan

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: Laminated integrated circuit packaging structure of multilayer packaging integrated circuit chip

Effective date of registration: 20220118

Granted publication date: 20210723

Pledgee: Bank of China Limited Tianmen branch

Pledgor: Xinchuang (Tianmen) Electronic Technology Co.,Ltd.

Registration number: Y2022980000633

PE01 Entry into force of the registration of the contract for pledge of patent right