CN108269791B - 混合印刷电路板 - Google Patents

混合印刷电路板 Download PDF

Info

Publication number
CN108269791B
CN108269791B CN201810117275.1A CN201810117275A CN108269791B CN 108269791 B CN108269791 B CN 108269791B CN 201810117275 A CN201810117275 A CN 201810117275A CN 108269791 B CN108269791 B CN 108269791B
Authority
CN
China
Prior art keywords
frequency substrate
substrate
high frequency
low frequency
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810117275.1A
Other languages
English (en)
Other versions
CN108269791A (zh
Inventor
袁亚兴
商松泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aluksen Optoelectronics Co ltd
Original Assignee
Aluksen Optoelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aluksen Optoelectronics Co ltd filed Critical Aluksen Optoelectronics Co ltd
Priority to CN201810117275.1A priority Critical patent/CN108269791B/zh
Publication of CN108269791A publication Critical patent/CN108269791A/zh
Application granted granted Critical
Publication of CN108269791B publication Critical patent/CN108269791B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6683—High-frequency adaptations for monolithic microwave integrated circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structure Of Printed Boards (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

本发明公开了一种混合印刷电路板，其包括低频基板，高频基板，以及单片微波集成电路晶粒，所述MMIC晶粒倒装于所述高频基板上，所述低频基板包括第一低频基板和第二低频基板，所述高频基板包括第一高频基板和第二高频基板，所述第一高频基板和第二高频基板相互间隔并层压于所述第二低频基板的一表面，所述第一低频基板层压于所述第二低频基板的所述表面且位于所述第一高频基板和第二高频基板之间，所述第一高频基板、第二高频基板和所述倒装的单片微波集成电路晶粒，以及所述第一低频基板共同定义一腔体。本发明能够有效降低杂散电感，从而获得更好的工作带宽，提高系统的射频性能。

Description

混合印刷电路板
技术领域
本发明涉及集成电路技术领域，更具体地说，本发明涉及一种用于芯片倒装的混合印刷电路板。
背景技术
目前，在集成电路技术领域，传统的芯片模块封装是通过使用多个分立集成电路(IC，Integrated Circuits)以及多个有源和无源电子元件组成的。采用这些传统方法的缺点是体积大，功耗大，信号线长，随着工作频率不断提高，其已经成为一个制约提高模块性能的严重问题。与使用多个分立集成电路以及多个有源和无源电子元件组成的传统系统不同，多芯片模块(MCM，Multi-Chip Module)封装技术由于克服了分立元件的缺陷，近年来获得了长足的发展。
但是，封装尺寸的减小和运行频率的提高给系统级封装(SiP，System-In-Package)厂商带来了一些挑战。由于技术的限制和不同特性材料的集成，电路基板的成本大幅提高。另外，由于工艺性问题，有时则有可能需要在模块的高频性能上作出妥协。
工业上广泛使用的典型MCM基板是低温共烧陶瓷(LTCC，Co-fired Ceramics)，陶瓷和层压玻璃纤维印刷电路板，每种材料都有其优点和缺点：
1、LTCC，虽然其由于损耗正切常数低而具有良好的射频性能，但基板容易翘曲，图案比薄膜处理的陶瓷基板精确度低，制造成本高。
2、陶瓷，基于薄膜的基板具有上述所有材料中最好的射频和微波性能。但是，由于其成本很高，所以应当被用于必要的地方。同时，其材料本身十分易碎，应特别注意安装。此外，可供选择的基板厚度也是有限的，因此限制了设计的灵活性。
3、层压玻璃纤维材料，选择层厚的成本低，灵活性大。可设算大量的层数以实现复杂的性能。然而，其缺陷在于它们在微波频段的高损耗特性。
图1示出了一种使用传统混合基板设计的MCM方案。在这种设计中，将高频单片微波集成电路(MMIC，Monolithic Microwave Integrated Circuits)晶粒安装在由陶瓷和有机层压印刷线路板组成的混合基板上。MMIC晶粒和基板之间通过键合引线电连接。由于通常位于晶粒顶部的键合焊盘与基板表面之间的高度差异，以及MMIC晶粒的物理厚度，键合引线的长度不能太短，在实际情况下，键合引线的长度大约在50μm至100μm之间。由于这种过长的键合引线长度，及其显著的固有杂散电感，因此会限制系统的射频性能。此外，图1所示的结构中层压有机层压印刷线路板的层数非常有限，有可能降低整个系统功能的复杂性，这是不理想的。
倒装芯片设计是降低键合引线产生的杂散电感的有效方法。在微波电路中，通常需要为电磁波传播创建一个空腔。典型的高性能基板(例如陶瓷)的材料是十分易碎的，因此在使用倒装芯片组装工艺时，缺少制造出这种空腔的可行性。这种空腔的高度被限制在约60μm的凸起触点内，难以通过改变腔的高度来优化射频/微波性能。
有鉴于此，确有必要提供一种制造成本低、电路功能复杂以及工作带宽更好的用于芯片倒装的混合印刷电路基板。
发明内容
本发明的目的在于：克服现有技术的不足，提供一种制造成本低、电路功能复杂以及工作带宽更好的用于芯片倒装的混合印刷电路基板。
为了实现上述发明目的，本发明提供了一种混合印刷电路板，其包括低频基板，高频基板，以及单片微波集成电路(MMIC，Multi-Chip Module)晶粒，所述MMIC晶粒倒装于所述高频基板上，其中，所述低频基板包括第一低频基板和第二低频基板，所述高频基板包括第一高频基板和第二高频基板，所述第一高频基板和第二高频基板相互间隔并层压于所述第二低频基板的一表面，所述第一低频基板层压于所述第二低频基板的所述表面且位于所述第一高频基板和第二高频基板之间，所述第一高频基板、第二高频基板和所述倒装的MMIC晶粒，以及所述第一低频基板共同限定一腔体。
作为本申请的一种实施方式，所述第一高频基板和第二高频基板表面分别设有第一辐射单元和第二辐射单元，所述MMIC晶粒靠近所述腔体的表面设有第三辐射单元，所述第一辐射单元和第二辐射单元分别位于所述腔体的两侧，所述MMIC晶粒位于所述腔体的上方。
作为本申请的一种实施方式，所述第一、第二辐射单元和第三辐射单元用于收发电磁波，所述第三辐射单元和第一低频基板之间的距离是电磁波的半波长的整数倍。
作为本申请的一种实施方式，所述低频基板包括N块层压低频基板，所述N块层压低频基板从第一低频基板、第二低频基板开始依次层压。
作为本申请的一种实施方式，所述第一低频基板的表面积小于所述第二低频基板的表面积。
作为本申请的一种实施方式，所述第一高频基板和第二高频基板与第一低频基板之间分别设置有间隙。
作为本申请的一种实施方式，所述MMIC晶粒通过一凸起结构倒装设置在第一高频基板和第二高频基板上。
作为本申请的一种实施方式，所述MMIC晶粒和高频基板之间的间距小于等于60μm。
作为本申请的一种实施方式，所述高频基板的材质选自氧化铝、氮化铝、氧化铍、石英、陶瓷和蓝宝石中的一种或多种。
作为本申请的一种实施方式，所述N块层压低频基板之间通过低频基板间开设的通孔和穿过通孔的内层导线实现电连接。
相对于现有技术，本发明混合印刷电路板在低频基板、高频基板和MMIC晶粒之间设置用于电磁波传输的腔体，通过采用不同厚度的第一低频基板使得腔体的高度为电磁波长的一半，能够有效降低杂散电感，从而获得更好的工作带宽，提高系统的射频性能。同时，本发明混合印刷电路板可以任意地增加基板的层数，使得电路的功能复杂性得到提高。此外，由于昂贵的高性能材料只是用在关键的射频和微波电路上，因此可以降低成本。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1所示为传统混合基板设计的示意图。
图2为本发明混合印刷电路板的示意图。
图3为使用传统电路板的两种放大器设计的频率响应特性。
图4为使用本发明混合印刷电路板的两种放大器设计的频率响应特性。
其中，附图标记说明如下：
10 低频基板 200b 第二辐射单元
10a 第一低频基板 300a 第三辐射单元
10b 第二低频基板 302 凸起结构
10n 第N低频基板 30 MMIC晶粒
20 高频基板 70 腔体
20a 第一高频基板 1 放大器1
20b 第二高频基板 2 放大器2
200a 第一辐射单元
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。
在本发明的描述中，需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。
请参阅图2所示，本发明提供了一种混合印刷电路板，其包括低频基板10，高频基板20，以及单片微波集成电路(MMIC，Multi-Chip Module)晶粒30，MMIC晶粒30倒装于高频基板20上，其中，低频基板10包括第一低频基板10a和第二低频基板10b，高频基板20包括第一高频基板20a和第二高频基板20b，第一高频基板20a和第二高频基板20b相互间隔并层压于第二低频基板10b的一表面，第一低频基板10a层压于第二低频基板10b的所述表面且位于第一高频基板20a和第二高频基板20b之间，第一高频基板20a、第二高频基板20b和倒装的MMIC晶粒30，以及第一低频基板10a共同限定一腔体70。其中，MMIC晶粒30通过凸起结构302倒装设置在第一高频基板20a和第二高频基板20b上。作为本申请的一种实施方式，MMIC晶粒30和高频基板20之间的间距小于等于60μm。本发明的混合印刷电路板用于实现芯片的倒装。
作为本发明的一种实施方式，低频基板10可以包括N块层压低频基板10a，10b…10n，所述N块层压低频基板10a，10b…10n从第一低频基板10a、第二低频基板10b开始到第N低频基板10n依次层压。在本发明中，可用常见的焊膏或导电银环氧树脂来构建这些层压结构。N块层压低频基板10a，10b…10n之间通过低频基板间开设的通孔(未示出)和穿过通孔的内层导线(未示出)实现电连接。
本发明所采用的低频基板10为低成本的有机基板，例如FR-4(环氧玻璃布层压板)。这种有机基板材料为印刷电路板提供了一种低成本的高密度电路解决方案，并已被广泛应用于大多数电子系统。缺点是它们的高频特性(损耗正切系数)，这使得它在高于5GHz的高频下工作时损耗非常大。对于本发明所采用的高频基板20，可以采用具有优异的材料特性(极低的损耗正切系数)的氧化铝、氮化铝、氧化铍、石英、陶瓷或蓝宝石等材料。
由第一高频基板20a、第二高频基板20b和倒装的MMIC晶粒30，以及第一低频基板10a共同定义的腔体70，其高度取决于所采用的第一低频基板10a与第一高频基板20a、第二高频基板20b之间的高度差。为了使得腔体70的设置能够满足共振的条件，需要使得腔体70的高度为纵向半波长的整数倍。标准陶瓷高频基板20的厚度包括：0.254mm，0.381mm，0.508mm，0.635mm，0.762mm，1.016mm和2.159mm，第一低频基板10a可以采用不同厚度的低频基板，或者包括多层相互层压的不同规格的低频基板，以获得预期的腔体70的高度。第一高频基板20a和第二高频基板20b的表面分别设有第一辐射单元200a和第二辐射单元200b，MMIC晶粒30靠近腔体70的表面设有第三辐射单元300a，第一辐射单元200a和第二辐射单元200b分别位于腔体70的两侧，MMIC晶粒30位于腔体70的上方。第一辐射单元200a、第二辐射单元200b和第三辐射单元300a之间的传递的电磁波可以在腔体70内达到基本共振。作为本发明的一种实施方式，MMIC晶粒30设计在64GBaud的速率下工作，空气中的电磁波长约为5mm，为了达到基本谐振，腔体70的长度应为波长的一半，即2.5mm或这个长度的整数倍。这种技术提供了一种实现微波腔放大器的低成本的方法。
为了实现将第一低频基板10a设置于第一高频基板20a、第二高频基板20b之间的间隔中，第一低频基板10a的表面积小于第二低频基板10b的表面积。作为本发明的一种实施方式，第一高频基板20和第二高频基板20与第一低频基板10a之间分别设置有间隙。这种设计可以考虑到热胀冷缩的因素，避免出现第一低频基板10a与第一高频基板20a和或第二高频基板20b之间出现相互挤压的情况。
图3和图4比较了两种不同驱动放大器MMIC设计(放大器1和放大器2)的频率响应特性，图3表示使用传统电路板的两种设计的频率响应特性，图4表述使用本发明的混合电路板的两种设计的频率响应特性。其中，y轴表示放大器的增益，x轴表示频率。放大器1设计的典型3dB带宽从35GHz增加到44GHz，增加了约20％，放大器2设计的典型3dB带宽从27GHz增加到32GHz，增加了约18％。在低频时，传统的宽带放大器可以达到所需的增益而没有问题。随着频率的增加，增益逐渐下降，放大器电路跟不上速度(或频率)。显然，这些性能提高主要来自杂散电感的减少。本发明混合印刷电路板可以实现更高的带宽，使得能够传输更高容量的数据且不失真。
本发明混合印刷电路板可以用于任何要求高工作频率(10GHz以上)的高性能系统级封装(SiP)或多芯片模块(MCM)。本发明混合印刷电路板可以用于光纤传输设备内的发射模块和接收模块，包括发射端使用的调制器驱动器和激光二极管驱动器，以及接收端使用的集成光电二极管和跨阻放大器。本发明混合印刷电路板还可以在雷达或无线基站上，其可用于功率放大器模块，本地振荡模块，合成器和低噪声放大器。
相对于现有技术，本发明的技术效果至少包括：
1、本发明在低频基板、高频基板和MMIC晶粒之间设置用于电磁波传输的腔体，通过采用不同厚度的第一低频基板使得腔体的高度为电磁波长的一半，能够有效降低杂散电感，从而获得更好的工作带宽，提高系统的射频性能。
2、可以任意地增加基板的层数，使得电路的功能复杂性得到提高。
3、由于昂贵的高性能材料只是用在关键的射频和微波电路上，因此可以降低成本。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种混合印刷电路板，其包括低频基板，高频基板，以及单片微波集成电路晶粒，所述单片微波集成电路晶粒倒装于所述高频基板上，其中，所述低频基板包括第一低频基板和第二低频基板，所述高频基板包括第一高频基板和第二高频基板，所述第一高频基板和第二高频基板相互间隔并层压于所述第二低频基板的一表面，所述第一低频基板层压于所述第二低频基板的所述表面且位于所述第一高频基板和第二高频基板之间，所述第一高频基板、第二高频基板和所述倒装的单片微波集成电路晶粒，以及所述第一低频基板共同限定一腔体。
2.根据权利要求1所述的混合印刷电路板，其中，所述第一高频基板和第二高频基板表面分别设有第一辐射单元和第二辐射单元，所述单片微波集成电路晶粒靠近所述腔体的表面设有第三辐射单元，所述第一辐射单元和第二辐射单元分别位于所述腔体的两侧，所述单片微波集成电路晶粒位于所述腔体的上方。
3.根据权利要求2所述的混合印刷电路板，其中，所述第一、第二辐射单元和第三辐射单元用于收发电磁波，所述第三辐射单元和第一低频基板之间的距离是电磁波的半波长的整数倍。
4.根据权利要求1所述的混合印刷电路板，其中，所述低频基板包括N块层压低频基板，所述N块层压低频基板从第一低频基板、第二低频基板开始依次层压。
5.根据权利要求1所述的混合印刷电路板，其中，所述第一低频基板的表面积小于所述第二低频基板的表面积。
6.根据权利要求1所述的混合印刷电路板，其中，所述第一高频基板和第二高频基板与第一低频基板之间分别设置有间隙。
7.根据权利要求1所述的混合印刷电路板，其中，所述单片微波集成电路晶粒通过一凸起结构倒装设置在第一高频基板和第二高频基板上。
8.根据权利要求7所述的混合印刷电路板，其中，所述单片微波集成电路晶粒和高频基板之间的间距小于等于60μm。
9.根据权利要求1所述的混合印刷电路板，其中，所述高频基板的材质选自氧化铝、氮化铝、氧化铍、石英、陶瓷和蓝宝石中的一种或多种。
10.根据权利要求4所述的混合印刷电路板，其中，所述N块层压低频基板之间通过低频基板间开设的通孔和穿过通孔的内层导线实现电连接。
CN201810117275.1A 2018-02-06 2018-02-06 混合印刷电路板 Active CN108269791B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810117275.1A CN108269791B (zh) 2018-02-06 2018-02-06 混合印刷电路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810117275.1A CN108269791B (zh) 2018-02-06 2018-02-06 混合印刷电路板

Publications (2)

Publication Number Publication Date
CN108269791A CN108269791A (zh) 2018-07-10
CN108269791B true CN108269791B (zh) 2023-12-08

Family

ID=62773612

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810117275.1A Active CN108269791B (zh) 2018-02-06 2018-02-06 混合印刷电路板

Country Status (1)

Country Link
CN (1) CN108269791B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5717245A (en) * 1994-03-30 1998-02-10 Plessey Semiconductors Limited Ball grid array arrangement
CN1249121A (zh) * 1997-03-12 2000-03-29 西门子公司 用于具有高频构件电气设备的、特别是用于移动无线电信设备的印刷电路板
US6476463B1 (en) * 1998-05-28 2002-11-05 Nec Corporation Microwave integrated circuit multi-chip-module
CN101211903A (zh) * 2006-12-29 2008-07-02 育霈科技股份有限公司 射频模块封装结构及其形成方法
CN104332413A (zh) * 2014-05-30 2015-02-04 中国电子科技集团公司第十研究所 一体化集成t/r组件芯片的3d组装方法
CN107113018A (zh) * 2014-12-25 2017-08-29 株式会社村田制作所 高频模块

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5717245A (en) * 1994-03-30 1998-02-10 Plessey Semiconductors Limited Ball grid array arrangement
CN1249121A (zh) * 1997-03-12 2000-03-29 西门子公司 用于具有高频构件电气设备的、特别是用于移动无线电信设备的印刷电路板
US6476463B1 (en) * 1998-05-28 2002-11-05 Nec Corporation Microwave integrated circuit multi-chip-module
CN101211903A (zh) * 2006-12-29 2008-07-02 育霈科技股份有限公司 射频模块封装结构及其形成方法
CN104332413A (zh) * 2014-05-30 2015-02-04 中国电子科技集团公司第十研究所 一体化集成t/r组件芯片的3d组装方法
CN107113018A (zh) * 2014-12-25 2017-08-29 株式会社村田制作所 高频模块

Also Published As

Publication number Publication date
CN108269791A (zh) 2018-07-10

Similar Documents

Publication Publication Date Title
US9196951B2 (en) Millimeter-wave radio frequency integrated circuit packages with integrated antennas
US9985346B2 (en) Wireless communications package with integrated antennas and air cavity
US10033081B2 (en) Package structure including a package substrate having an integrated waveguide coupled to first and second integrated circuits, where the package substrate is mounted to an application board
JP3973402B2 (ja) 高周波回路モジュール
US9819098B2 (en) Antenna-in-package structures with broadside and end-fire radiations
US8256685B2 (en) Compact millimeter wave packages with integrated antennas
US7518221B2 (en) Apparatus and methods for packaging integrated circuit chips with antennas formed from package lead wires
KR100723635B1 (ko) 고주파 신호를 전달하기 위한 변환 회로 및 이를 구비한송수신 모듈
JP3629399B2 (ja) アンテナ一体化マイクロ波・ミリ波モジュール
US8981881B2 (en) Stacked module
US8952846B2 (en) Electronic apparatus, method of making the same, and transceiving device
KR100986230B1 (ko) 다층구조 패키지 및 이를 이용한 위상배열 레이다송수신모듈 패키지
US7352260B2 (en) Transceiver using low temperature co-fired ceramic method
CN108269791B (zh) 混合印刷电路板
JP7067640B2 (ja) 電磁バンドギャップ構造、及び、パッケージ構造
CN208111438U (zh) 混合印刷电路板
CN208111437U (zh) 混合印刷电路板
CN108470729A (zh) 混合印刷电路板
JP2006067376A (ja) アンテナモジュール
JP2006067375A (ja) アンテナモジュール
KR101938227B1 (ko) 도파관 패키지
WO2019153121A1 (zh) 混合印刷电路板
TW202306332A (zh) 毫米波射頻結構
CN116231276A (zh) 片上天线和片上天线装置
WO2019153122A1 (zh) 混合印刷电路板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant