CN104714212A - T/r组件控制芯片及其在有源相控阵天线系统中的应用 - Google Patents

Abstract

本发明公开了T/R组件控制芯片及其在有源相控阵天线系统中的应用。该控制芯片具有：上电保护与系统复位电路，根据系统清零信号CLEAR控制二级锁存寄存器的清零端，在系统清零信号CLEAR有效时，将二级锁存寄存器内的数据清零，T/R组件处于保护状态；逻辑冲突保护电路，在发射同步信号TR_T和接收同步信号TR_R同时为高电平时，收/发缓冲驱动器均关闭，T/R组件处于保护状态；电压异常与系统掉电保护电路，在控制芯片的电源电压异常时，控制缓冲驱动器关闭，T/R组件处于保护状态。本发明具有上电保护、系统复位、逻辑冲突保护、电压异常保护、系统掉电保护功能，提高有源天线系统的集成度，降低相控阵系统全寿命周期成本。本发明还公开该控制芯片在有源相控阵天线系统中的应用。

Description

T/R组件控制芯片及其在有源相控阵天线系统中的应用

技术领域

本发明涉及一种芯片，尤其涉及到一种具有多种保护功能的T/R组件控制芯片。

背景技术

随着应用与需求的快速发展，有源相控阵天线系统得到广泛应用，而T/R组件是其中的关键器件，在一部有源相控阵天线系统中T/R组件数量多、成本高，特别是二维有源相控阵天线系统，通常含有成千上万只T/R组件，有的甚至多至10万只，T/R组件的成本占整部雷达成本的大部分。因此T/R组件的安全性是有源天线系统设计中需着重考虑的问题。

图1为现有T/R组件典型的控制芯片内部电路图。SD为串行数据，SC为串行时钟，END为一级锁存信号，SYN为二级锁存信号，接收同步信号TR_R作为选择开关器的收/发转换控制信号。T/R组件控制芯片主要功能就是将控制T/R组件的串行数据SD转换成并行数据后，分别控制衰减器、移相器和工作状态选择等，以及在各种异常状况下对T/R组件进行保护。

图2为T/R组件典型的工作时序图，TR_T为发射同步信号，TR_R为接收同步信号，系统要求T/R组件不能同时工作，因此系统设计中TR_R的前沿比TR_T提前Δt1，TR_R的后沿比TR_T滞后Δt2(Δt1和Δt2的具体时间由系统工作需要确定)，所以图1中的收发转换控制信号选择了系统接收同步信号TR_R。

有源相控阵天线系统的安全性设计主要有以下几方面。

1.逻辑冲突保护：T/R组件的收发开关以及收发电源都受系统逻辑时序控制，收发时序要在逻辑上保证分开工作，如果系统由于异常原因导致时序信号的逻辑发生冲突，很有可能导致T/R组件烧毁。现有设计通常是在天线波束控制系统中增加逻辑保护的功能，但这都是建立在天线波束控制系统工作正常的基础上，如果波束控制系统工作不正常，将失去逻辑冲突保护功能。

2.上电、断电以及电压异常保护：由于T/R组件的功率放大芯片通常需要双电源工作，要求上电时先加栅压(-5V供电)后加漏压(+8V供电)，断电时，先降漏压再降栅压，加电顺序错误将导致功率放大芯片烧毁。通常设计中一种方法是系统供电将栅压和漏压分开供电，严格控制开关电顺序，但这种方法不能排除人为操作失误导致开关电顺序错误；另一种做法是通过栅压调制漏压，保证先有栅压后再加漏压，但这种办法不能保证系统断电或者电压异常时栅压和漏压的断电顺序，因为漏压通常接有较大电容，放电时间一般比栅压慢，控制电路在断电时无法提供正常的控制时序，很有可能在栅压缺失的情况下打开漏压导致功率放大芯片烧毁。

目前相控阵天线系统在机载和星载平台上的应用越来越普遍，基于承载平台的限制，对电子设备的重量、体积、功耗等都有特殊要求，因此对其进行减重、压缩、提高效率和集成化设计是非常必要的。目前T/R组件使用的控制芯片都只是将控制数据进行简单串并转换的芯片，而由这种简单串并转换芯片设计的T/R组件构成的有源相控阵天线系统的安全性设计都需要在T/R组件内部或者外部控制系统中增加很多附加电路或者设备，这不仅增加了系统成本，更重要的是导致T/R组件或者系统体积、重量、功耗的增加，无法满足系统集成化设计的要求。

发明内容

本发明的目的在于基于现有只有简单串并转换功能的T/R组件控制芯片的基础上增加多种保护功能，提供一种具有上电保护、系统复位、逻辑冲突保护、电压异常保护以及系统掉电保护功能的T/R组件控制芯片，这不仅大幅提高有源天线系统的集成度，还大幅降低相控阵系统全寿命周期成本。

本发明是通过以下技术方案实现的：一种具有多种保护功能的T/R组件控制芯片，其包括：

移位寄存器，根据串行时钟SC经输入端SD接收外部输入的串行数据同时完成该串行数据的串-并转换，转换后的数据共32位并分为三类：一、接收控制数据，接收移相D0_1～D7_1，接收衰减D8_1～D13_1；二、发射控制数据，发射移相D0_2～D7_2，接收衰减D8_2～D13_2；三、状态控制数据，接收/发射/负载使能：D14_2、D15_2，故障报告允许：D15_1；

一级锁存寄存器，其在该串行数据传送结束后接收一级锁存信号END，将完成串-并转换后的数据D0_1～D15_1、D0_2～D15_2锁存在该第一级锁存器内；

二级锁存寄存器，其在收到二级锁存信号SYN时，将该一级锁存器内的数据D0_1_E～D15_1_E、D0_2_E～D15_2_E锁存在该二级锁存器内；

选择开关器，其根据发射同步信号TR_T和接收同步信号TR_R选择该二级锁存器内锁存的接收控制数据D0_1_S～D13_1_S或发射状态控制数据D0_2_S～D13_2_S；

缓冲驱动器，其将该选择开关器选择的控制数据D0_1_S～D13_1_S或D0_2_S～D13_2_S经缓冲驱动后发送至待控制器件；

上电保护与系统复位电路，其根据系统清零信号CLEAR控制该二级锁存寄存器的清零端，在系统清零信号CLEAR有效时，将该二级锁存寄存器内的数据清零，该控制芯片处于负载态；

逻辑冲突保护电路，其在发射同步信号TR_T和接收同步信号TR_R同时为高电平时，控制该选择开关器、该缓冲驱动器均关闭，该控制芯片处于负载态；

电压异常与系统掉电保护电路，其在该控制芯片的电源电压异常时，控制该缓冲驱动器关闭，该控制芯片处于负载态。

作为上述方案的进一步，该上电保护与系统复位电路包括电容C1、电阻R1、与门A1，电阻R1的一端连接电源Vcc，电阻R1的另一端经由电容C1接地且还作为与门A1的输入端，与门A1还将系统清零信号CLEAR作为自身的另一输入端，与门A1的输出端连接至该二级锁存寄存器的清零端。

优选地，该逻辑冲突保护电路包括与非门A2、与门A3、与门A4、或非门A7、与门A8、与门A9；发射同步信号TR_T作为与非门A2、与门A3的输入信号，接收同步信号TR_R作为与非门A2、与门A4的输入信号；与非门A2的输出信号作为与门A3、与门A4的输入信号，与门A3的输出信号作为与门A9的输入信号，与门A4的输出信号作为与门A8的输入信号且还用于控制该选择开关器的开启；与门A8的输出信号、与门A9的输出信号均作为或非门A7的输入信号，或非门A7的输出信号用于控制该缓冲驱动器的开启。

优选地，该电压异常与系统掉电保护电路包括与门A5、电源Vcc比较电路、电源Vee比较电路；该电源Vcc比较电路从电源Vcc取样作为比较电压V+in产生两路互补输出的TTL电平V+out1、V+out2，该电源Vee比较电路从电源Vee取样作为比较电压V-in产生两路互补输出的TTL电平V-out1、V-out2；V+out1、V-out1作为与门A5的输入信号，与门A5的输出信号作为与门A8、A9的输入信号。

优选地，该电压异常与系统掉电保护电路还包括与非门A10、或门A6；V+out2、V-out2作为或门A6的输入信号，或门A6的输出信号作为与非门A10的输入信号，与非门A10的输入信号还包括该二级锁存寄存器的故障报告允许控制位信号。

优选地，该电压异常与系统掉电保护电路还包括反相器A11、反相器A12；与门A8的输出TR_R_O+，经反相器A11输出TR_R_O-，与门A9的输出TR_T_O+，经反相器A12输出TR_T_O-，TR_R_O+与TR_R_O-、TR_T_O+与TR_T_O-作为互补输出的两组电源调制信号将收发外部电源的关断。

优选地，该电源Vcc比较电路包括电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、比较器U1、反相器A13、电压源D1；电源Vcc经由电阻R2、电阻R3、电阻R4接地，还经由电阻R5、电阻R6接地，还连接至比较器U1的电源端；电压源D1的正极连接在电阻R2、电阻R3之间，电压源D1的负极接地；比较器U1的同相端连接在电阻R5、电阻R6之间，比较器U1的反相端连接在电阻R3、电阻R4之间，比较器U1的接地端接地，比较器U1的输出端输出V+out1，比较器U1的输出端还通过反相器A13输出V+out2。

优选地，该电源Vee比较电路包括电阻R7、电阻R8、电阻R9、电阻R10、电阻R11、比较器U2、反相器A14、电压源D2、二极管D3；电源Vee经由电阻R7、电阻R8、电阻R9接地，还经由电阻R10、电阻R11接地，还连接至比较器U2的电源端；电压源D2的正极连接在电阻R7、电阻R8之间，电压源D2的负极接地；比较器U2的同相端连接在电阻R10、电阻R11之间，比较器U2的反相端连接在电阻R8、电阻R9之间，比较器U2的接地端接地，比较器U2的输出端输出V-out1，比较器U2的输出端还通过反相器A14输出V-out2；二极管D3的正极接地，二极管D3的负极连接比较器U2的反相端。

本发明还提供上述具有多种保护功能的T/R组件控制芯片在有源相控阵天线系统中的应用。

本发明涉及T/R组件控制芯片的设计改进，具体是在满足T/R组件(收/发组件)基本控制功能的基础上增加了多种自我保护功能，可以在不增加其他外围电路的情况下保护T/R组件不出现异常损坏，提高了系统集成度并大幅降低有源相控阵天线系统的全寿命周期成本。

本发明与现有技术相比，具有如下显而易见的突出实质性特点和显著优点：

1.采用本发明，T/R组件的电源调制信号和开关状态受到数据位、收发时序以及供电电源联合控制，其中只要有一项发生故障，都能将T/R组件置于负载态并关断收发电源，从而保护有源相控阵天线系统中大量贵重的T/R组件，不会因为异常故障导致损坏，保证雷达系统稳定可靠的工作并避免了大量财产损失；

2.采用本发明，仅在控制芯片内部增加保护电路，无需其他外围电路，将原来需要在T/R组件或者系统中的保护电路集成在芯片内部，从而大幅降低T/R组件和系统设计复杂度，并大幅降低T/R组件和系统的成本、体积、重量和功耗，有利于系统的高集成度设计。

附图说明

图1为现有T/R组件典型控制芯片内部电路图；

图2为图2中T/R组件典型控制芯片的工作时序图；

图3为本发明T/R组件控制芯片的内部电路图；

图4为图3中T/R组件控制芯片的系统复位时序图；

图5为图3中电源Vcc比较电路的电路图；

图6为图3中电源Vee比较电路的电路图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合实施实例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

本发明具有多种保护功能的T/R组件控制芯片主要应用于有源相控阵天线系统中。本发明的T/R组件控制芯片构思如下。

1、在现有T/R组件控制芯片的基础上增加上电保护/系统复位功能，思路是：在芯片内部二级锁存器增加清零控制端，当系统初始上电时，将寄存器内部数据清零，在波束控制系统正常工作前始终保证T/R组件处于负载态，并控制收发电源调制信号切断收发电源；同时，如果T/R组件工作时，系统状态不正常需要系统复位时，也可通过该控制端“CLEAR”将芯片内部寄存器中数据清零，使T/R组件处于负载态。

2、在现有T/R组件控制芯片的基础上增加系统掉电保护/电压异常保护功能，思路是：在芯片内部增加电压比较电路，当系统电压异常或者系统掉电时，迅速切断收发电源并将T/R组件置于负载态，从而保护T/R组件不至于损坏。

3、在现有T/R组件控制芯片的基础上增加逻辑冲突保护功能，思路是：将T/R组件收发时序进行逻辑运算，保证逻辑冲突时，将收发时序均置为低电平，切断收发电源，从而保护T/R组件。

请参阅图3，本发明较佳实施方式提供的具有多种保护功能的T/R组件控制芯片包括移位寄存器U31、一级锁存寄存器U32、二级锁存寄存器U33、选择开关器U34、缓冲驱动器U35、上电保护与系统复位电路、逻辑冲突保护电路、电压异常与系统掉电保护电路。

T/R组件控制芯片主要功能就是将控制T/R组件的串行数据SD转换成并行数据后，分别控制衰减器、移相器和状态开关。串行数据SD位数根据系统需要确定，本发明以32位串行数据SD来进行论述(D31和D30为开关状态控制，分别对应接收态(01)、发射态(10)和负载态(00)，D29～D16位发射态控制数据，D15为故障允许信号，D14无效位，D13～D0为接收态控制数据)。由于串行数据SD中包含有接收状态和发射状态不同的控制数据，通常由收发时序信号(如发射同步信号TR_T和接收同步信号TR_R)选择。移位寄存器U31由串行时钟SC将串行数SD据写入。为了提高相控阵天线的波束切换时间，通常有两级锁存器，即一级锁存寄存器U32与二级锁存寄存器U33。一级锁存寄存器U32在串行数据SD传送结束后接收一级锁存信号END，将完成串-并转换的控制数据锁存在一级锁存寄存器U32内。二级锁存寄存器U33在收到二级锁存信号SYN时，将一级锁存寄存器U32内的数据锁存在二级锁存寄存器U33内。选择开关器U34根据发射同步信号TR_T和接收同步信号TR_R选择二级锁存寄存器U33内锁存的接收状态或发射状态控制数据。缓冲驱动器U35将选择开关器U34选择的数据缓冲驱动后发送至待控制器件。

请结合图4，因此，数据传送结束后发送一级锁存信号END，将数据锁存在第一级锁存器U32内，二级锁存信号SYN通常为系统的波位切换信号，T/R组件接收到二级锁存信号SYN后将一级锁存器U32内部数据发送至二级锁存器U33内，再由收发切换时序信号来选择收发不同状态数据经缓冲驱动后发送至待控制器件。

上电保护与系统复位电路根据系统清零信号CLEAR控制二级锁存寄存器U33的清零端，在系统清零信号CLEAR有效时，将二级锁存寄存器U33内的数据清零，使T/R组件按处于负载态。该上电保护与系统复位电路包括电容C1、电阻R1、与门A1。电阻R1的一端连接电源Vcc，电阻R1的另一端经由电容C1接地且还作为与门A1的输入端，与门A1还将系统清零信号CLEAR作为自身的另一输入端，与门A1的输出端连接至二级锁存寄存器U33的清零端。

当上电的瞬间，与门A1联接电容C1、电阻R1的一端为“0”，A1输出“0”，将二级锁存寄存器U33清零，此时D15_2_S、D14_2_S均为“0”，与门A9、A8均输出“0”，或非门A7输出“1”，使T/R组件为负载态；当系统需要进行复位操作时，向与门A1的“CLEAR”端发送一个宽度为微秒级的低电平脉冲，即可将二级锁存寄存器U33清零，此时D15_2_S、D14_2_S均为“0”，与门A9、A8均输出“0”，或非门A7输出“1”，使T/R组件为负载态。

因此，在系统上电的瞬间到系统控制正常工作期间，可自动切换T/R组件控制芯片到负载态，并关断收发电源，从而保护T/R组件控制芯片不被损毁。当系统在需要的时候，可以向“CLEAR”端发送一个低电平脉冲将二级锁存寄存器U33内部数据清零，控制T/R组件控制芯片到负载态并关断收发电源，从而使雷达系统处于静默状态。

逻辑冲突保护电路在发射同步信号TR_T和接收同步信号TR_R同时为高电平时，控制选择开关器U34、缓冲驱动器均关闭U35，该控制芯片处于负载态。该逻辑冲突保护电路包括与非门A2、与门A3、与门A4、或非门A7、与门A8、与门A9。发射同步信号TR_T作为与非门A2、与门A3的输入信号，接收同步信号TR_R作为与非门A2、与门A4的输入信号。与非门A2的输出信号作为与门A3、与门A4的输入信号，与门A3的输出信号作为与门A9的输入信号，与门A4的输出信号作为与门A8的输入信号且还用于控制该选择开关器的开启。与门A8的输出信号、与门A9的输出信号均作为或非门A7的输入信号，或非门A7的输出信号为高电平。

因此，当收发时序发生逻辑冲突时，能够通过逻辑运算将收发时序控制成低电平，控制T/R组件控制芯片到负载态并关断收发电源，从而保护T/R组件控制芯片不被损毁。

当系统出现逻辑冲突即输入信号TR_T、TR_R同时为“1”时，如果没有保护电路，则TR_T_O+、TR_R_O+经过缓冲驱动器输出的开关控制信号使T/R组件的收/发通道同时开启，因此会导致接收通道自激或深度饱和而损坏，或因不能及时退出饱和状态而使接收通道不能正常工作；当采用了由上述电路组成的逻辑冲突保护电路后，当系统出现逻辑冲突即输入信号TR_T、TR_R同时为“1”时，经与非门A2输出“0”，使与门A3、A4输出均为“0”，后续电路与门A8、A9输出为“0”，或非门A7输出“1”，即可使得T/R组件为负载态。

电压异常与系统掉电保护电路在该控制芯片的电源电压异常时，控制缓冲驱动器U35关闭，该控制芯片处于负载态。该电压异常与系统掉电保护电路包括与门A5、电源Vcc比较电路U36、电源Vee比较电路U37、与非门A10、或门A6、反相器A11、反相器A12。

该电源Vcc比较电路U36从电源Vcc取样作为比较电压V+in输出两组互补输出的TTL电平V+out1、V+out2，该电源Vee比较电路U37从电源Vee取样作为比较电压V-in输出两组互补输出的TTL电平V-out1、V-out2。V+out1、V-out1作为与门A5的输入信号，与门A5的输出信号作为与门A8、与门A9的输入信号。

当电源Vcc出现异常，V+out1为“0”，使与门A8、A9输出“0”，或非门A7输出“1”，即使得T/R组件为负载态；当电源Vee出现异常，V-out1为“0”，同样使得T/R组件为负载态。

与非门A10的输入信号还包括该二级锁存寄存器的故障报告允许控制位信号。故障报告允许控制位D15_1_S，由系统根据需要进行设置。当电源Vcc或Vee出现异常，V+out2或V-out2为高电平，经或门A6输出为“1”，如果系统设置D15_1_S为“1”，则与非门A10输出电源故障信号“0”，系统接到故障报告后可根据需要；当系统设置D15_1_S为“0”时，与非门A10输出总是为“1”，即系统不接受组件的故障报告。

请结合图5，该电源Vcc比较电路U36包括电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、比较器U1、反相器A13、电压源D1。电源Vcc经由电阻R2、电阻R3、电阻R4接地，还经由电阻R5、电阻R6接地，还连接至比较器U1的电源端；电压源D1的正极连接在电阻R2、电阻R3之间，电压源D1的负极接地。比较器U1的同相端连接在电阻R5、电阻R6之间接收比较电压Vd，比较器U1的反相端连接在电阻R3、电阻R4之间接收参考电压Vref，比较器U1的接地端接地，比较器U1的输出端输出V+out1，比较器U1的输出端还通过反相器A13输出V+out2。

请结合图6，该电源Vee比较电路U37包括电阻R7、电阻R8、电阻R9、电阻R10、电阻R11、比较器U2、反相器A14、电压源D2、二极管D3。电源Vee经由电阻R7、电阻R8、电阻R9接地，还经由电阻R10、电阻R11接地，还连接至比较器U2的电源端。电压源D2的正极连接在电阻R7、电阻R8之间参考电压Vref，电压源D2的负极接地。比较器U2的同相端连接在电阻R10、电阻R11之间，比较器U2的反相端连接在电阻R8、电阻R9之间比较电压Vd，比较器U2的接地端接地，比较器U2的输出端输出V-out1，比较器U2的输出端还通过反相器A14输出V-out2。二极管D3的正极接地，二极管D3的负极连接比较器U2的反相端。

V+out2、V-out2作为或门A6的输入信号，或门A6的输出信号作为与非门A10的输入信号，与非门A10输出电源故障信号。与门A8的输出作为TR_R_O+，与门A8的输出通过反相器A11输出TR_R_O-，与门A9的输出作为TR_T_O+，与门A9的输出通过反相器A12输出TR_T_O-，TR_R_O+与TR_R_O-、TR_T_O+与TR_T_O-作为互补输出的两组电源调制信号将收发外部电源的关断。

开关控制信号：

TR_T_O+——发射同步信号，“1”为发射态，“0”为停止状态

TR_R_O+——接收同步信号，“1”为接收态，“0”为停止状态

FZ——负载态控制，“1”为负载态，负载态即为组件的保护状态。

在上述说明中，“1”表示高电平，“0”表示低电平；三个信号在同一时刻只有一个为“1”。

因此，本发明集成了电压比较电路，当工作电压异常时，能够控制T/R组件到负载态并关断收发电源，从而保护T/R组件不被损毁。当系统意外掉电，系统级保护功能失效时，能够控制T/R组件到负载态并关断收发电源，从而保护T/R组件不被损毁。原来T/R组件控制芯片单独控制电源调制的收发时序以及单独控制开关状态的数据位，现在都将和电压比较电路的输出关联控制，其中只要有一项发生故障，都能将T/R组件置于负载态并关断收发电源，从而保护T/R组件不被损毁。

综上介绍，本发明的具有多种保护功能的T/R组件控制芯片具备以下优点。

1、上电保护：系统初始上电的瞬间，由于电容C1的存在，电阻R1和电容C1间电压为低电平，与门A1输出低电平至二级锁存器U33，将二级锁存器U33内数据清0，在系统控制正常前，送至T/R组件控制芯片中U33数据都为0，T/R组件始终处于负载态。待电容C1充电完成后，电阻R1和电容C1间电压为高电平，这时二级锁存器U33即可接受写入数据的操作接收新的数据，使T/R组件处于系统要求的状态。

2、系统复位：当系统需要进行复位操作时，只需将系统清零信号CLEAR置成低电平，二级锁存器U33内部数据将清零，控制T/R组件处于负载态。

3、逻辑冲突保护：由上述可知，TR_T和TR_R不能同时为高电平，如果同时为高电平时，与非门A2输出低电平，与门A3、与门A4、与门A8和与门A9也输出低电平，控制T/R组件处于负载态，从而保护T/R组件避免损坏。FZ信号也是负载态控制信号，这是由于兼容考虑各种T/R组件控制芯片开关的控制需要，逻辑冲突时，与门A8和与门A9输出经或非门A7输出高电平信号，控制T/R组件处于负载态。

4、电压异常保护：T/R组件控制芯片的控制主要由+5V提供，功率放大芯片的栅压主要由-5V提供，这两个电压如果异常将导致T/R组件控制芯片控制异常或烧毁。本发明采用两组电源电压比较器完成两组电源的电压异常保护功能。

V+in为+5V比较电压，从Vcc取样，正常情况下为+5V，V+out1和V+out2为两组互补输出的TTL电平，当V+in在正常允许的电压范围内变化时，V+out1输出高电平，V+out2输出低电平；当V+in超出正常运行范围，V+out1输出低电平，V+out2输出高电平。图5为+5V电压比较电路具体电路图。

V-in为-5V比较电压，从Vee取样，正常情况下为-5V，V-out1和V-out2为两组互补输出的TTL电平，当V-in在正常允许的电压范围内变化时，V-out1输出高电平，V-out2输出低电平；当V-in超出正常运行范围，V-out1输出低电平，V-out2输出高电平。图6为-5V电压比较电路具体电路图。

当任何一组电压异常时，与门A5将输出低电平，与门A8和与门A9也输出低电平，控制T/R组件处于负载态，同时互补输出两对电源调制信号(TR_T_O+、TR_T_O-；TR_R_O+、TR_R_O-)将收发电源关断，从而保护T/R组件控制芯片，避免损坏。同时或非门A7也输出高电平控制T/R组件控制芯片处于负载态。同时，或门A6输出高电平，如果故障允许数据控制位D15_1_S为高，与非门A10输出低电平，输出电源故障信号。

5、系统掉电保护：T/R组件控制芯片内-5V电源功耗最小，所接电容通常很少，而+5V和+8V所接的电容通常较多。系统掉电时，由于电容的储能效应，-5V最先放电，这时+5V和+8V都还有电压存在，而T/R组件控制芯片处于失控状态，此时如果T/R组件控制芯片处于发射态，由于栅压已经为0，功率放大芯片将烧毁。而采用本发明，由于有电压比较器的存在，-5V一旦低于预设的门限电压，就将T/R组件置于负载态，同时电源调制信号也处于低电平，无论+5V和+8V如何变化，T/R组件控制芯片都将得到有效保护，具体保护原理同电压异常保护。

6、上述保护功能都集成在T/R组件控制芯片内部，无需外部电路支持，能够提高系统集成度。

7、上述保护功能有效改善了T/R组件控制芯片在多种异常情况下易于损毁的现状，大幅降低相控阵系统的全寿命周期成本。

以上内容是结合具体的电路图对本发明所作的详细说明，不能认定本发明具体实施仅限于这些说明。对于本发明所属技术领域的技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单替换和变更，如采用其他位数的串行数据，采用不同的电压比较电路，采用不同的逻辑处理等等，都应当视为属于本发明由所提交的权利要求书确定的发明保护范围。

Claims (9)

1.一种具有多种保护功能的T/R组件控制芯片，其包括：

移位寄存器，根据串行时钟SC经输入端SD接收外部输入的串行数据同时完成该串行数据的串-并转换，转换后的数据共32位并分为三类：一、接收控制数据，接收移相D0_1～D7_1，接收衰减D8_1～D13_1；二、发射控制数据，发射移相D0_2～D7_2，接收衰减D8_2～D13_2；三、状态控制数据，接收/发射/负载使能：D14_2、D15_2，故障报告允许：D15_1；

一级锁存寄存器，其在该串行数据传送结束后接收一级锁存信号END，将完成串-并转换后的数据D0_1～D15_1、D0_2～D15_2锁存在该第一级锁存器内；

二级锁存寄存器，其在收到二级锁存信号SYN时，将该一级锁存器内的数据D0_1_E～D15_1_E、D0_2_E～D15_2_E锁存在该二级锁存器内；

选择开关器，其根据发射同步信号TR_T和接收同步信号TR_R选择该二级锁存器内锁存的接收控制数据D0_1_S～D13_1_S或发射状态控制数据D0_2_S～D13_2_S；

缓冲驱动器，其将该选择开关器选择的控制数据D0_1_S～D13_1_S或D0_2_S～D13_2_S经缓冲驱动后发送至待控制器件；

其特征在于：该控制芯片还包括：

上电保护与系统复位电路，其根据系统清零信号CLEAR控制该二级锁存寄存器的清零端，在系统清零信号CLEAR有效时，将该二级锁存寄存器内的数据清零，该控制芯片处于负载态；

逻辑冲突保护电路，其在发射同步信号TR_T和接收同步信号TR_R同时为高电平时，控制该选择开关器、该缓冲驱动器均关闭，该控制芯片处于负载态；

电压异常与系统掉电保护电路，其在该控制芯片的电源电压异常时，控制该缓冲驱动器关闭，该控制芯片处于负载态。

2.如权利要求1所述的具有多种保护功能的T/R组件控制芯片，其特征在于：该上电保护与系统复位电路包括电容C1、电阻R1、与门A1，电阻R1的一端连接电源Vcc，电阻R1的另一端经由电容C1接地且还作为与门A1的输入端，与门A1还将系统清零信号CLEAR作为自身的另一输入端，与门A1的输出端连接至该二级锁存寄存器的清零端。

3.如权利要求1所述的具有多种保护功能的T/R组件控制芯片，其特征在于：该逻辑冲突保护电路包括与非门A2、与门A3、与门A4、或非门A7、与门A8、与门A9；发射同步信号TR_T作为与非门A2、与门A3的输入信号，接收同步信号TR_R作为与非门A2、与门A4的输入信号；与非门A2的输出信号作为与门A3、与门A4的输入信号，与门A3的输出信号作为与门A9的输入信号，与门A4的输出信号作为与门A8的输入信号且还用于控制该选择开关器的开启；与门A8的输出信号、与门A9的输出信号均作为或非门A7的输入信号，或非门A7的输出信号用于控制该缓冲驱动器的开启。

4.如权利要求3所述的具有多种保护功能的T/R组件控制芯片，其特征在于：该电压异常与系统掉电保护电路包括与门A5、电源Vcc比较电路、电源Vee比较电路；该电源Vcc比较电路从电源Vcc取样作为比较电压V+in产生两路互补输出的TTL电平V+out1、V+out2，该电源Vee比较电路从电源Vee取样作为比较电压V-in产生两路互补输出的TTL电平V-out1、V-out2；V+out1、V-out1作为与门A5的输入信号，与门A5的输出信号作为与门A8、A9的输入信号。

5.如权利要求4所述的具有多种保护功能的T/R组件控制芯片，其特征在于：该电压异常与系统掉电保护电路还包括与非门A10、或门A6；V+out2、V-out2作为或门A6的输入信号，或门A6的输出信号作为与非门A10的输入信号，与非门A10的输入信号还包括该二级锁存寄存器的故障报告允许控制位信号。

6.如权利要求5所述的具有多种保护功能的T/R组件控制芯片，其特征在于：该电压异常与系统掉电保护电路还包括反相器A11、反相器A12；与门A8的输出TR_R_O+，经反相器A11输出TR_R_O-，与门A9的输出TR_T_O+，经反相器A12输出TR_T_O-，TR_R_O+与TR_R_O-、TR_T_O+与TR_T_O-作为互补输出的两组电源调制信号将收发外部电源的关断。

7.如权利要求4所述的具有多种保护功能的T/R组件控制芯片，其特征在于：该电源Vcc比较电路包括电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、比较器U1、反相器A13、电压源D1；电源Vcc经由电阻R2、电阻R3、电阻R4接地，还经由电阻R5、电阻R6接地，还连接至比较器U1的电源端；电压源D1的正极连接在电阻R2、电阻R3之间，电压源D1的负极接地；比较器U1的同相端连接在电阻R5、电阻R6之间，比较器U1的反相端连接在电阻R3、电阻R4之间，比较器U1的接地端接地，比较器U1的输出端输出V+out1，比较器U1的输出端还通过反相器A13输出V+out2。

8.如权利要求4所述的具有多种保护功能的T/R组件控制芯片，其特征在于：该电源Vee比较电路包括电阻R7、电阻R8、电阻R9、电阻R10、电阻R11、比较器U2、反相器A14、电压源D2、二极管D3；电源Vee经由电阻R7、电阻R8、电阻R9接地，还经由电阻R10、电阻R11接地，还连接至比较器U2的电源端；电压源D2的正极连接在电阻R7、电阻R8之间，电压源D2的负极接地；比较器U2的同相端连接在电阻R10、电阻R11之间，比较器U2的反相端连接在电阻R8、电阻R9之间，比较器U2的接地端接地，比较器U2的输出端输出V-out1，比较器U2的输出端还通过反相器A14输出V-out2；二极管D3的正极接地，二极管D3的负极连接比较器U2的反相端。

9.如权利要求1至8中任意一项所述的具有多种保护功能的T/R组件控制芯片在有源相控阵天线系统中的应用。