CN101930219B - 一种放电控制电路及计算机 - Google Patents

Abstract

本发明适用于放电控制领域，提供了一种放电控制电路及计算机，放电控制电路包括：关机检测电路、储能电路以及放电控制信号产生电路；当放电控制信号产生电路的使能端接收到关机检测电路输出的关机信号时，放电控制信号产生电路将储能电路输出的能量转换为放电控制信号并输出控制放电回路对残留电压进行放电。本发明提供的放电控制电路采用储能电路进行储能，电脑关机后由储能电路给关机检测电路供电，当放电控制信号产生电路的使能端接收到关机检测电路输出的关机信号时，将储能电路输出的能量转换为放电控制信号并输出控制放电回路对残留电压进行放电；实现了关机后对电源的快速放电，使得电脑关机后残留电压不会影响到下一次开机动作。

Description

一种放电控制电路及计算机

技术领域

本发明属于放电控制领域，尤其涉及一种放电控制电路及计算机。

背景技术

随着计算机信息技术的发展、计算机的日益普及以及商业化的日趋激烈，对计算机性能的要求越来越高，对计算机所需的各组电源均要求能够提供更大的输出，这样使得电源的输出耦合电容也随之增大。当关闭电脑设备时，即在从关机时的工作电压降到0V的这个过程中，由于负载没有处在工作状态，因此这些大容量的储能元件里残留的电源就不能及时有效地流到大地。这时，如果又进行下一次开机，可能会因为电路还没有恢复到初始状态，在上电自动检测过程中，出现配置不匹配，使得整个开机过程无法正确进行下去，甚至还会因为信号状态不正确而损坏电路上的元件。

现有技术(专利号为：ZL01122712.5)中提到了一种快速放电线路，设置于电脑设备中，由逻辑门、晶体管与负载元件藕接组成；通过负载元件上的压降，使电脑设备的工作电压快速导入接地端。虽然该快速放电线路中的逻辑门具备供电电源SB，但是，对于工作在AT电源模式下的电脑设备(如CompactPCI设备)，它是随着电源模块的机械开关的导通而对设备供电，一旦电源模块的机械开关断开后，供电电源也就被关掉了，系统就得不到供电。另外，如果供电电源是一直存在的，那么放电电路在下一次开机时还可能处在放电状态，导致在开机瞬间会把一部分电流经由放电电路流到大地，使得其他电路所需要的电流不够，产生新的不开机问题。

发明内容

本发明实施例的目的在于提供一种放电控制电路，旨在解决现有技术中存在的三个问题：

(1)电脑关机后残留电压会影响到下一次开机动作；

(2)对于工作在AT电源模式下的电脑设备，一旦电源模块的机械开关断开后系统得不到供电；

(3)对于供电电源一直存在的电脑设备，放电电路在下一次开机时还可能处在放电状态，导致在开机瞬间会把一部分电流经由放电电路流到大地，使得其他电路所需要的电流不够，产生新的不开机问题。

本发明实施例是这样实现的，一种放电控制电路，所述放电控制电路包括：

关机检测电路，其输入端连接电源，当检测到有关机动作时输出关机信号；

储能电路，其输入端连接所述电源，所述储能电路的第一输出端连接至所述关机检测电路的电源端；以及

放电控制信号产生电路，其输入端连接至所述储能电路的第二输出端，所述放电控制信号产生电路的使能端连接至所述关机检测电路的输出端，所述放电控制信号产生电路的输出端连接放电回路，当所述放电控制信号产生电路的使能端接收到所述关机信号时，所述放电控制信号产生电路将所述储能电路的第二输出端输出的能量转换为放电控制信号并输出控制所述放电回路对残留电压进行放电。

其中，所述关机检测电路进一步包括：逻辑运算单元，其输入端连接所述电源，对输入的电平信号进行逻辑运算后输出运算结果；以及反相单元，其输入端连接至所述逻辑运算单元的输出端，所述反相单元的输出端连接至所述放电控制信号产生电路的使能端，所述反相单元将所述逻辑运算单元输出的运算结果进行反相后输出关机信号。

其中，所述逻辑运算单元包括与门，所述反相单元包括反相器。

其中，所述储能电路进一步包括：第一储能元件以及第二储能元件；所述第一储能元件的一端连接至所述电源、所述关机检测电路的电源端和所述放电控制信号产生电路的输入端，所述第一储能元件的另一端接地；所述第二储能元件的一端连接至所述放电控制信号产生电路的输入端和所述第一储能元件的一端，所述第二储能元件的另一端接地。

其中，所述储能电路还包括：串联连接至所述电源与所述第一储能元件的一端之间的第一开关管以及第二开关管。

其中，所述第一开关管为第一MOS管，所述第二开关管为第二MOS管，所述第一MOS管的栅极与所述第二MOS管的栅极连接后再连接至所述电源的12V电源端，所述第一MOS管的源极连接至所述电源的5V电源端，所述第一MOS管的漏极与所述第二MOS管的漏极连接，所述第二MOS管的源极连接至所述第一储能元件的一端。

其中，所述第一储能元件以及所述第二储能元件均为电解电容。

其中，所述放电控制信号产生电路进一步包括：低压差线性稳压器、第一电阻以及第二电阻；所述低压差线性稳压器的输入端连接至所述储能电路的第二输出端，所述低压差线性稳压器的使能端连接至所述关机检测电路的输出端，所述低压差线性稳压器的输出端连接放电回路；所述第一电阻与所述第二电阻串联连接至所述低压差线性稳压器的输出端与地之间；所述第一电阻与所述第二电阻的串联连接端连接至所述低压差线性稳压器的反馈端。

其中，所述放电回路包括：第三开关管以及限流电阻；所述第三开关管的控制端连接至所述放电控制信号产生电路的输出端，所述第三开关管的一端通过所述限流电阻连接至所述残留电压，所述第三开关管的另一端接地。

本发明实施例的目的还在于提供一种计算机，其包括放电控制电路，所述放电控制电路是采用上述放电控制电路。

本发明实施例提供的放电控制电路采用储能电路进行储能，电脑关机后由储能电路给关机检测电路供电，当放电控制信号产生电路的使能端接收到关机检测电路输出的关机信号时，将储能电路输出的能量转换为放电控制信号并输出控制放电回路对残留电压进行放电；实现了关机后对电源的快速放电，使得电脑关机后残留电压不会影响到下一次开机动作。

附图说明

图1是本发明实施例提供的放电控制电路的模块结构示意图；

图2是本发明实施例提供的放电控制电路的电路图；

图3是本发明实施例提供的放电回路的电路图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

本发明实施例提供的放电控制电路采用储能电路进行储能，电脑关机后由储能电路给关机检测电路供电，当放电控制信号产生电路的使能端接收到关机检测电路输出的关机信号时，将储能电路输出的能量转换为放电控制信号并输出控制放电回路对残留电压进行放电。

本发明实施例提供的放电控制电路主要应用于计算机中，其模块结构如图1所示，为了便于说明，仅示出了与本发明实施例相关的部分，详述如下。

放电控制电路2包括：关机检测电路21、储能电路22以及放电控制信号产生电路23；其中关机检测电路21的输入端连接电源1，当检测到有关机动作时输出关机信号；储能电路22的输入端连接电源1，储能电路22的第一输出端连接至关机检测电路21的电源端；放电控制信号产生电路23的输入端连接至储能电路22的第二输出端，放电控制信号产生电路23的使能端连接至关机检测电路21的输出端，放电控制信号产生电路23的输出端连接放电回路3，当放电控制信号产生电路23的使能端接收到关机信号时，放电控制信号产生电路23将储能电路22第二输出端输出的能量转换为放电控制信号并输出控制放电回路3对残留电压进行放电。

本发明实施例提供的放电控制电路采用储能电路进行储能，电脑关机后由储能电路给关机检测电路供电，当放电控制信号产生电路的使能端接收到关机检测电路输出的关机信号时，将储能电路输出的能量转换为放电控制信号并输出控制放电回路对残留电压进行放电，使得电脑关机后残留电压不会影响到下一次开机动作。

图2示出了本发明实施例提供的放电控制电路的具体电路，为了便于说明，仅示出了与本发明实施例相关的部分，详述如下。

关机检测电路21进一步包括：逻辑运算单元211以及反相单元212；其中，逻辑运算单元211的输入端连接电源1，对输入的电平信号进行逻辑运算后输出运算结果；反相单元212的输入端连接至逻辑运算单元211的输出端，反相单元212的输出端连接至放电控制信号产生电路23的使能端，反相单元212将逻辑运算单元211输出的运算结果进行反相后输出关机信号。

作为本发明的一个实施例，逻辑运算单元211包括与门U4；反相单元212包括反相器U1。

由于本发明实施例提供的放电控制电路同样可以应用于供电电源一直存在的电脑设备中，因此关机检测电路21要检测两个信号：5V信号和EXT_PG信号；这两个信号中只要有一个是低电平状态就会输出关机信号并触发放电控制信号产生电路23输出放电控制信号，并由放电控制信号产生电路23控制放电回路3对残留电压进行放电。对于关机后电源处于无源状态的电脑设备，关机检测电路21可通过5V信号来检测是否有关机动作；对于关机后还处于有源状态的电脑设备，关机检测电路21可通过检测EXT_PG信号来检测是否有关机动作；这两个信号5V和EXT_PG经过与门U4进行逻辑与运算后再送到反相器U1进行反相，输出关机信号EN_R，当关机信号EN_R为高电平时就表示有关机动作。这样就可以解决现有技术(专利号为：ZL01122712.5)中不开机的问题。

在本发明实施例中，关机检测电路21还包括D1、电阻R6、电阻R13、电阻R16、电阻R17、电阻R3、以及电阻R5；其中，与门U4的一个输入端通过电阻R6连接至5V电源端，与门U4的另一个输入端通过电阻R13连接至EXT PG电源端，与门U4的输出端通过电阻R5连接至反相器U1的输入端，与门U4的输出端还通过电阻R3接地；反相器U1的输出端输出关机信号；电阻R16连接至5V电源端与地之间；电阻R17连接至EXT_PG电源端与地之间。

在本发明实施例中，储能电路22进一步包括：第一储能元件以及第二储能元件；其中，第一储能元件的一端S0连接电源1，第一储能元件的一端S0还连接至关机检测电路21的电源端，第一储能元件的一端还连接至放电控制信号产生电路23的输入端，第一储能元件的另一端接地，第二储能元件的一端连接至放电控制信号产生电路23的输入端，第二储能元件的一端还连接至第一储能元件的一端S0，第二储能元件的另一端接地。

作为本发明的一个实施例，第一储能元件可以为电解电容C1，第二储能元件可以为电解电容C2。

在本发明实施例中，储能电路22还包括：串联连接至电源1与第一储能元件的一端S0之间的第一开关管以及第二开关管；为了防止关机后能量的回流，使用了第一开关管以及第二开关管进行阻断。

作为本发明的一个实施例，第一开关管可以为第一MOS管Q1，第二开关管可以为第二MOS管Q2；其中，第一MOS管Q1的栅极与第二MOS管Q2的栅极连接后连接至电源的12V电源端，第一MOS管Q1的源极连接至电源的5V电源端，第一MOS管Q1的漏极与第二MOS管Q2的漏极连接，第二MOS管Q2的源极连接至第一储能元件的一端S0。

在本发明实施例中，第一MOS管Q1以及第二MOS管Q2均为含寄生二极管的MOS管。

在本发明实施例中，储能电路22还包括：电容C3和电容C4，其中，电容C3的一端连接至第一MOS管Q1的栅极，电容C3的一端还通过电阻R1连接至12V电源端，电容C3的另一端接地；电容C4的一端连接至第二MOS管Q2的栅极，电容C4的一端还通过电阻R1连接至12V电源端，电容C4的另一端接地。

在本发明实施例中，放电控制信号产生电路23进一步包括：低压差线性稳压器(Low Dropout Regulator，LDO)、第一电阻R7以及第二电阻R8；其中，低压差线性稳压器的输入端VIN连接至储能电路22的第二输出端，低压差线性稳压器的使能端EN连接至关机检测电路21的输出端，低压差线性稳压器的输出端VOUT连接放电回路3；第一电阻R7与第二电阻R8串联连接至低压差线性稳压器的输出端VOUT与地之间；第一电阻R7与第二电阻R8的串联连接端连接至低压差线性稳压器的反馈端FB；低压差线性稳压器的地端GND接地。

作为本发明的一个实施例，放电控制信号产生电路23还包括连接至低压差线性稳压器的输出端VOUT与地之间的电容C6。

在本发明实施例中，放电控制电路2还包括：电阻R2、R4、R15以及电容C5、C7、C8；其中，电阻R2以及电阻R15依次串联连接至反相器U1的输出端与低压差线性稳压器的使能端EN之间，电阻R2以及电阻R15的串联连接端通过电阻R4接地，电阻R2以及电阻R15的串联连接端还通过电容C5接地；电容C7连接至低压差线性稳压器的输入端VIN与地之间；电容C8连接至低压差线性稳压器的输入端VIN与地之间。

在本发明实施例中，图3示出了放电回路3的具体电路，为了便于说明，仅示出了与本发明实施例相关的部分，详述如下。

放电回路3进一步包括：第三开关管Q3以及限流电阻R9；其中，第三开关管Q3的控制端连接至放电控制信号产生电路23的输出端，第三开关管Q3的一端通过限流电阻R9连接至残留电压VCC1，第三开关管Q3的另一端接地。限流电阻R9是为了减小电流对第三开关管Q3的冲击，保护第三开关管Q3不被烧坏。

如果有两路残留电压VCC1、VCC2需要被放电，那么放电回路3还包括第四开关管Q5，其中第四开关管Q5的控制端连接至放电控制信号产生电路23的输出端，第四开关管Q5的一端通过限流电阻R11连接至残留电压VCC2，第四开关管Q5的另一端接地。限流电阻R11是为了减小电流对第四开关管Q5的冲击，保护第四开关管Q5不被烧坏。

作为本发明的一个实施例，第三开关管Q3以及第四开关管Q5均为含有寄生二极管的MOS管。

现结合图2以及图3对本发明实施例提供的放电控制电路的工作原理描述如下：关机检测电路21要检测两个信号：5V信号，EXT_PG信号；这两个信号只要有一个是低电平经过与门U4进行逻辑与运算再送到U1进行反相，得到关机信号EN_R；在电脑正常运行时，12V电源端输出高电平，第一MOS管Q1和第二MOS管Q2同时导通，5V电源端输出电源对电解电容C1和C2充电；一旦关机12V电源端输出低电平，第一MOS管Q1断开，阻断了电解电容C1和C2上的能量回流；电解电容C1和C2上储存的能量用于在关机后给关机检测电路21以及放电控制信号产生电路23供电；关机后如果5V电源端处于掉电状态，存储的能量将会通过D1中的一个二极管对U1和U4供电，保证关机后关机检测电路21能够正常工作。低压差线性稳压器LDO用于产生放电控制信号，关机后，关机信号EN_R为高电平，LDO开始工作将储能电路22所储存的能量转化为放电控制信号，第三开关管Q3和第四开关管Q5在放电控制信号的控制下将残留电压VCC1和VCC2泄放到地；这样就不会影响到下一次开机动作。

本发明实施例提供的放电控制电路采用储能电路进行储能，电脑关机后由储能电路给关机检测电路供电，当放电控制信号产生电路的使能端接收到关机检测电路输出的关机信号时，将储能电路输出的能量转换为放电控制信号并输出控制放电回路对残留电压进行放电；实现了关机后对电源的快速放电，使得电脑关机后残留电压不会影响到下一次开机动作。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种放电控制电路，其特征在于，所述放电控制电路包括：

关机检测电路，其输入端连接电源，当检测到有关机动作时输出关机信号；

储能电路，其输入端连接所述电源，所述储能电路的第一输出端连接至所述关机检测电路的电源端；以及

放电控制信号产生电路，其输入端连接至所述储能电路的第二输出端，所述放电控制信号产生电路的使能端连接至所述关机检测电路的输出端，所述放电控制信号产生电路的输出端连接放电回路，当所述放电控制信号产生电路的使能端接收到所述关机信号时，所述放电控制信号产生电路将所述储能电路的第二输出端输出的能量转换为放电控制信号并输出控制所述放电回路对残留电压进行放电；

所述关机检测电路包括：逻辑运算单元，其输入端连接所述电源，对输入的电平信号进行逻辑运算后输出运算结果；以及反相单元，其输入端连接至所述逻辑运算单元的输出端，所述反相单元的输出端连接至所述放电控制信号产生电路的使能端，所述反相单元将所述逻辑运算单元输出的运算结果进行反相后输出关机信号；

所述放电控制信号产生电路包括：

低压差线性稳压器、第一电阻以及第二电阻；

所述低压差线性稳压器的输入端连接至所述储能电路的第二输出端，所述低压差线性稳压器的使能端连接至所述关机检测电路的输出端，所述低压差线性稳压器的输出端连接放电回路；

所述第一电阻与所述第二电阻串联连接至所述低压差线性稳压器的输出端与地之间；

所述第一电阻与所述第二电阻的串联连接端连接至所述低压差线性稳压器的反馈端。

2.如权利要求1所述的放电控制电路，其特征在于，所述逻辑运算单元包括与门，所述反相单元包括反相器。

3.如权利要求1所述的放电控制电路，其特征在于，所述储能电路进一步包括：

第一储能元件以及第二储能元件；

所述第一储能元件的一端连接至所述电源、所述关机检测电路的电源端和所述放电控制信号产生电路的输入端，所述第一储能元件的另一端接地；

所述第二储能元件的一端连接至所述放电控制信号产生电路的输入端和所述第一储能元件的一端，所述第二储能元件的另一端接地。

4.如权利要求3所述的放电控制电路，其特征在于，所述储能电路还包括：

串联连接至所述电源与所述第一储能元件的一端之间的第一开关管以及第二开关管。

5.如权利要求4所述的放电控制电路，其特征在于，所述第一开关管为第一MOS管，所述第二开关管为第二MOS管，所述第一MOS管的栅极与所述第二MOS管的栅极连接后再连接至所述电源的12V电源端，所述第一MOS管的源极连接至所述电源的5V电源端，所述第一MOS管的漏极与所述第二MOS管的漏极连接，所述第二MOS管的源极连接至所述第一储能元件的一端。

6.如权利要求3所述的放电控制电路，其特征在于，所述第一储能元件以及所述第二储能元件均为电解电容。

7.如权利要求1所述的放电控制电路，其特征在于，所述放电回路包括：

第三开关管以及限流电阻；

所述第三开关管的控制端连接至所述放电控制信号产生电路的输出端，所述第三开关管的一端通过所述限流电阻连接至所述残留电压，所述第三开关管的另一端接地。

8.一种计算机，其包括放电控制电路，其特征在于，所述放电控制电路是采用权利要求1至7任一项所述的放电控制电路。

Images