CN103633973A - 具零待机电流消耗的电源重置电路 - Google Patents

具零待机电流消耗的电源重置电路 Download PDF

Info

Publication number
CN103633973A
CN103633973A CN201210298503.2A CN201210298503A CN103633973A CN 103633973 A CN103633973 A CN 103633973A CN 201210298503 A CN201210298503 A CN 201210298503A CN 103633973 A CN103633973 A CN 103633973A
Authority
CN
China
Prior art keywords
voltage
reference node
power supply
transistor
supply reset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210298503.2A
Other languages
English (en)
Other versions
CN103633973B (zh
Inventor
卢孝华
郭志明
王宇淳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Elite Semiconductor Memory Technology Inc
Original Assignee
Eon Silicon Solutions Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Eon Silicon Solutions Inc filed Critical Eon Silicon Solutions Inc
Priority to CN201210298503.2A priority Critical patent/CN103633973B/zh
Publication of CN103633973A publication Critical patent/CN103633973A/zh
Application granted granted Critical
Publication of CN103633973B publication Critical patent/CN103633973B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electronic Switches (AREA)

Abstract

本发明揭露一种具零待机电流消耗的电源重置电路,包含:电量储存单元、第一至第三电压检测单元、开关单元及电源重置单元,该电量储存单元用于藉由该供给电压源储存电量,该第一至第三电压检测单元是耦接该供给电压源以根据供给电压源的正常供应阶段、中断供应(shut down)阶段、电压缓升(ramp up)阶段的变化来开启该第一至第三电压检测单元中的开关电路,以控制电源重置单元所输出的电压位准,进而产生该电源重置信号。藉此,本发明的电源重置电路可于待机状态下(供给电压源的正常供应阶段)不额外消耗电流,而具有零电流消耗的特性。

Description

具零待机电流消耗的电源重置电路
技术领域
本发明是关于一种电源重置电路,更特别的是关于一种具零待机电流消耗的电源重置电路。
背景技术
集成电路的芯片在各种电子装置中是扮演着重要的角色,传统上,这些芯片会随着主机电源处于正常运作、待机运作或关机时会有着不同的电压供应。而当电源供应主机当机或由关机状态启动时,芯片皆须要被重置,以确保芯片可正常地运作。
芯片的重置信号的产生是由一电源重置电路来控制的,如前所述,当电源供应主机当机或由关机状态启动时等的状态下,电源重置电路需产生电源重置信号来触发相应的芯片进行重置。
然而,于电源供应主机的正常供电状态下,传统的电源重置电路处于一种待机状态,传统的电源重置电路于此状态下仍会消耗一定的电流,此等消耗往往是不被期望的,其容易产生不期望的热及缩短芯片寿命或降低电池寿命等的缺失。
发明内容
本发明的一目的在于提出一种可检测供给电压源并于其中断供电时可产生一重置信号来重置芯片的电源重置电路。
本发明的另一目的在于使该电源重置电路于待机状态时无须消耗电流。
为达上述目的及其他目的,本发明的电源重置电路是用于根据一供给电压源的变化产生一电源重置信号,包含:一电量储存单元,是具有一第一临界电压值,其输入端耦接该供给电压源,输出端耦接第一参考节点,该电量储存单元用于在该供给电压源的电压值高于该第一临界电压值时进行充电,以及用于在该供给电压源的电压值低于该第一临界电压值时进行放电;一第一电压检测单元,是耦接于该第一参考节点与第二参考节点间,该第一电压检测单元接收该供给电压源以于该供给电压源低于第二临界电压值时使该第二参考节点的电压追踪该第一参考节点的电压,以及用于在该供给电压源高于第二临界电压时使该第二参考节点的电压下拉至一参考电压;一第二电压检测单元,是耦接于该供给电压源与该第二参考节点间,该第二电压检测单元并耦接第三参考节点,以于该第三参考节点具有该参考电压时始才会导通流经该第二电压检测单元的该供给电压源与该第二参考节点间的路径;一第三电压检测单元,是耦接于该供给电压源与该第三参考节点间,该第三电压检测单元并耦接第二参考节点,以于该第二参考节点具有该参考电压时始导通流经该第三电压检测单元的该供给电压源与该第三参考节点间的路径;一开关单元,是耦接于该第三参考节点与一参考电压端之间,该开关单元并耦接第二参考节点,以于该第二参考节点具有该参考电压时才会导通流经该开关单元的该第三参考节点与该参考电压端间的路径,使该第三参考节点的电压下拉至该参考电压;及一电源重置单元,其输入端是耦接该第三参考节点,以依据该第三参考节点具有的电压位准于输出端产生该电源重置信号的输出。
于一实施例中,该电量储存单元包含:一第二导电型第一晶体管,其栅极端与源极端是一同耦接该供给电压源,其漏极端是耦接该第一参考节点;及一第二导电型第二晶体管,是具有该第一临界电压值,其栅极端是耦接该第一参考节点,其源极端及漏极端是一同耦接至接地。
于一实施例中,该第一电压检测单元包含:一第一导电型晶体管组,是具有该第二临界电压值,其串接有二个第一导电型的晶体管,其栅极端皆耦接至该供给电压源,该第一导电型晶体管组中的第一个晶体管的源极端是耦接该第一参考节点,第二个晶体管的漏极端是耦接该第二参考节点,其中,于该供给电压源低于第二临界电压值时才会让该二个第一导电型的晶体管导通;及一第二导电型晶体管组,是具有该第二临界电压值,其串接有三个第二导电型的晶体管,其栅极端皆耦接至该供给电压源,该第二导电型晶体管组中的第一个晶体管的源极端是耦接该第二参考节点,第三个晶体管的漏极端则是耦接至该参考电压,其中,于该供给电压源高于第二临界电压值时才会让该三个第二导电型的晶体管导通。
于一实施例中,该第二电压检测单元包含:一第一导电型第一晶体管,其源极端是耦接该供给电压源,漏极端是耦接该第二参考节点,栅极端是耦接该第三参考节点,其中该第一导电型第一晶体管的启始电压是为该参考电压。
于一实施例中,该第三电压检测单元包含:一第一导电型第二晶体管,其源极端是耦接该供给电压源,其栅极端是耦接该第二参考节点;及一第一导电型第三晶体管,其源极端是耦接该第一导电型第二晶体管的漏极端,其栅极端是耦接该第二参考节点,其漏极端是耦接该第三参考节点,其中,该第一导电型第二晶体管及该第一导电型第三晶体管的启始电压皆为该参考电压。
于一实施例中,该开关单元包含:一第二导电型第三晶体管,其源极端是耦接该第三参考节点,其栅极端是耦接该第二参考节点,其漏极端是耦接该参考电压端。
于一实施例中,该电源重置单元是为一反相器,该反相器的输入端是耦接该第三参考节点,用于输出相反于该第三参考节点的电压位准的该电源重置信号。
前述各实施例中,该第一导电型晶体管可为P型晶体管,该第二导电型晶体管可为N型晶体管。
藉此,本发明的电源重置电路运作来对芯片提供电源重置信号,来重置芯片的状态,且于待机模式下,由于本发明的重置电路截止了供给电压源至接地的路径,因此可达到待机状态下的零电流消耗的功效。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为本发明一实施例中的电源重置电路的功能方块图;
图2为本发明一实施例中的电源重置电路的电路示意图。
附图标记
100        电量储存单元
210        第一电压检测单元
220        第二电压检测单元
230        第三电压检测单元
300        开关单元
400        电源重置单元
MP1        第一导电型第一晶体管
MP2        第一导电型第二晶体管
MP3        第一导电型第三晶体管
MP4        第一导电型晶体管组的第一个晶体管
MP5        第一导电型晶体管组的第二个晶体管
MN1        第二导电型第一晶体管,
MN2        第二导电型第二晶体管
MN3        第二导电型第三晶体管
MN4        第二导电型晶体管组的第一个晶体管
MN5        第二导电型晶体管组的第二个晶体管
MN6        第二导电型晶体管组的第三个晶体管
N1         第一参考节点
N2         第二参考节点
N3         第三参考节点
INV1       反相器POR        电源重置信号
Vcc        供给电压源
Vref       参考电压
具体实施方式
为充分了解本发明的目的、特征及功效,兹藉由下述具体的实施例,并配合所附的图式,对本发明做一详细说明,说明如后:
首先请参阅图1,是本发明一实施例中的电源重置电路的功能方块图。
本发明的电源重置电路是用于根据供给电压源的变化产生一信号POR,当此信号位于逻辑高位准时即为电源重置信号,可触发对应芯片进行重置动作。
于本发明的实施例中,电源重置电路包含:电量储存单元100、第一电压检测单元210、第二电压检测单元220、第三电压检测单元230、开关单元300及电源重置单元400。
电量储存单元100具有一第一临界电压值,电量储存单元100的输入端耦接该供给电压源,输出端耦接第一参考节点N1。该电量储存单元100用于在该供给电压源Vcc的电压值高于该第一临界电压值时,可使该供给电压源对该电量储存单元100充电。以及该电量储存单元100用于在该供给电压源Vcc的电压值低于该第一临界电压值时进行放电,使该第一参考节点N1具有该电量储存单元100的放电电压。
第一电压检测单元210耦接于该第一参考节点N1与第二参考节点N2间。该第一电压检测单元210接收该供给电压源Vcc,以于该供给电压源Vcc低于第二临界电压值时使该第二参考节点N2的电压追踪(track)该第一参考节点N1的电压。该第一电压检测单元210并用于在该供给电压源Vcc高于第二临界电压时使该第二参考节点N2的电压下拉至一参考电压Vref。
第二电压检测单元220耦接于该供给电压源Vcc与该第二参考节点N2间。以及,该第二电压检测单元220并耦接第三参考节点N3且受控于该第三参考节点N3的电压位准。该第二电压检测单元220用于在该第三参考节点N3具有该参考电压Vref时始导通流经该第二电压检测单元220的该供给电压源Vcc与该第二参考节点N2间的电流路径。
第三电压检测单元230耦接于该供给电压源Vcc与该第三参考节点N3间。以及,该第三电压检测单元230并耦接于第二参考节点N2且受控于该第二参考节点N2的电压位准。该第三电压检测单元230用于在该第二参考节点N2具有该参考电压Vref时始导通流经该第三电压检测单元230的该供给电压源Vcc与该第三参考节点N3间的电流路径。
开关单元300耦接于该第三参考节点N3与一参考电压端(提供参考电压Vref)之间。以及,该开关单元300并耦接第二参考节点N2且受控于该第二参考节点N2的电压位准。该开关单元300用于在该第二参考节点N2具有该参考电压时始导通流经该开关单元300的该第三参考节点N3与该参考电压端间的电流路径,使该第三参考节点N3的电压位准下拉至参考电压Vref的电压位准。
电源重置单元400的输入端是耦接该第三参考节点N3,使得电源重置单元400得以该依据该第三参考节点N3具有的电压位准于输出端产生的信号POR是为该电源重置信号,而可使对应的电路组件重置。
接着请参阅图2,是本发明一实施例中的电源重置电路的电路示意图。
本实施例的该电量储存单元100可由一第二导电型第一晶体管MN1及一第二导电型第二晶体管MN2来实施。该第二导电型第一晶体管MN1的栅极端与源极端一同耦接该供给电压源Vcc,其漏极端则是耦接该第一参考节点。该第二导电型第二晶体管MN2具有该第一临界电压值,其栅极端耦接该第一参考节点,其源极端及漏极端一同耦接至接地。其中,该第二导电型第一晶体管MN1可依据供给电压源Vcc的电压位准来将其下降一偏移电压(亦即该第一临界电压值),因此,该第二导电型第二晶体管MN2被充饱时,该第二导电型第二晶体管MN2上的跨压会小于供给电压源Vcc一个第一临界电压值。
本实施例的第一电压检测单元210可由第一导电型晶体管组(MP4、MP5)及第二导电型晶体管组(MN4、MN5、MN6)来实施。第一导电型晶体管组(MP4、MP5)具有该第二临界电压值,其串接有二个第一导电型的晶体管(MP4、MP5),其栅极端皆耦接至该供给电压源Vcc,该第一导电型晶体管组中的第一个晶体管MP4的源极端是耦接该第一参考节点N1,第二个晶体管MP5的漏极端是耦接该第二参考节点N2,其中,具有该第二临界电压值的第一导电型晶体管组(MP4、MP5)是被设定为:于该供给电压源Vcc低于第二临界电压值时始让该二个第一导电型的晶体管(MP4、MP5)导通。第二导电型晶体管组(MN4、MN5、MN6)是具有该第二临界电压值,其串接有三个第二导电型的晶体管(MN4、MN5、MN6),其栅极端皆耦接至该供给电压源,该第二导电型晶体管组中的第一个晶体管MN4的源极端是耦接该第二参考节点N2,第三个晶体管MN6的漏极端则是耦接至该参考电压Vref,其中,具有该第二临界电压值的第二导电型晶体管组(MN4、MN5、MN6)是被设定为:于该供给电压源Vcc高于第二临界电压值时始让该三个第二导电型的晶体管(MN4、MN5、MN6)导通。
本实施例的第二电压检测单元220可由第一导电型第一晶体管MP1来实施。第一导电型第一晶体管MP1的源极端是耦接该供给电压源Vcc,漏极端是耦接该第二参考节点N2,栅极端是耦接该第三参考节点N3。其中,该第一导电型第一晶体管MP1的启始电压是被设定为使用具有该参考电压Vref为启始电压的第一导电型晶体管。
本实施例的第三电压检测单元230可由第一导电型第二晶体管MP2及第一导电型第三晶体管MP3来实施。第一导电型第二晶体管MP2的源极端是耦接该供给电压源Vcc,其栅极端是耦接该第二参考节点N2。第一导电型第三晶体管MP3的源极端是耦接该第一导电型第二晶体管MP2的漏极端,其栅极端是耦接该第二参考节点N2,其漏极端是耦接该第三参考节点N3。其中,该第一导电型第二晶体管MP2及该第一导电型第三晶体管MP3皆被设定为使用具有该参考电压Vref为启始电压的第一导电型晶体管。
本实施例的开关单元300可由第二导电型第三晶体管MN3来实施。第二导电型第三晶体管MN3的源极端是耦接该第三参考节点N3,其栅极端是耦接该第二参考节点N2,其漏极端是耦接该参考电压端(提供参考电压Vref)。
本实施例的电源重置单元400可由反相器来实施。该反相器INV1的输入端是耦接该第三参考节点N3。该反相器INV1用于输出相反于该第三参考节点N3的电压位准的信号POR,以于该供给电压源Vcc中断供电(shut down)后于电压缓升(ramp up)时使输出的信号POR为电源重置信号。
接着将依图2说明本发明的电源重置电路于供给电压源Vcc的中断供应(shut down)阶段、电压缓升(ramp up)阶段、及正常供应阶段的各阶段下的电路作用方式。此外,后述的说明是以该参考电压Vref为接地电压为例。
当系统的电源中断时,供给电压源Vcc处于中断供应(shut down)阶段。随着供给电压源Vcc的中断,晶体管MN2开始放电(discharge)程序。由于晶体管MN1会使晶体管MN2上的跨压小于供给电压源Vcc一个第一临界电压值,因此随着供给电压源Vcc的中断,虽然晶体管MN2开始放电,第一参考节点N1上具有的电压仍会快速地下降。此外,因晶体管MP4、MP5、MN4、MN5、MN6的运作皆与供给电压源Vcc的供给电压有关,随着供给电压源Vcc的中断,晶体管MP4、MP5会被打开,晶体管MN4、MN5、MN6则是被关闭,也因此,该第二参考节点N2的电压会追踪(track)着该第一参考节点N1的电压。由于供给电压源Vcc中断前,晶体管MN4、MN5、MN6非处于关闭状态,因此第二参考节点N2的电压为接地电压(此例是以参考电压为接地电压为例),是故,在供给电压源Vcc中断后,晶体管MN4、MN5、MN6被关闭,第二参考节点N2的电压因追踪着第一参考节点N1而被升起。随着第二参考节点N2的电压的升起,晶体管MN3被打开,且晶体管MP2、MP3被关闭,也因此,第三参考节点N3的电压被拉至接地电压且同时晶体管MP1被打开。此阶段下,信号POR追踪供给电压源Vcc且因反相器的作用下而具有逻辑高电压位准“1”。
当系统电源中断后,开始进行电压缓升(ramp up)。随着电压升起,晶体管MP4、MP5被关闭,晶体管MN4、MN5、MN6被打开。因此,第二参考节点N2的电压掉至接地电压,也因此,晶体管MN3被关闭,晶体管MP2、MP3被打开。随着晶体管MP2、MP3的打开,第三参考节点N3的电压追踪着供给电压源Vcc,信号POR因反相器的作用下而由逻辑高电压位准转为逻辑低电压位准“0”,进成为该电源重置信号而产生一脉冲将对应的电路组件重置。
当系统电源正常供应后,电源重置电路是处于待机状态,本发明的电源重置电路于待机状态下是具有零待机电流消耗的特性。于供给电压源Vcc正常供应阶段下,晶体管MN2被以供给电压源Vcc的电压扣掉该第一临界电压值的电压充电,使该晶体管MN2作用为一电容。由于供给电压源Vcc正常供电,晶体管MP4、MP5被关闭,晶体管MN4、MN5、MN6被打开,第二参考节点N2的电压被拉至接地电压。由于第二参考节点N2的电压掉至接地电压,晶体管MN3被关闭,晶体管MP2、MP3被打开。此时,第三参考节点N3的电压为供给电压源Vcc的电压且晶体管MP1被关闭。此阶段下,第三参考节点N3的电压为该供给电压源Vcc的电压位准,信号POR因反相器的作用下而维持逻辑低电压位准“0”。此外,于此阶段下由于晶体管MP4、MP5、MN3皆被关闭着,因此,对于供给电压源Vcc来说不具有可连通至接地的电流路径,进而不会有耗电流的情况产生,达到待机状态下的零电流消耗的功效。
前述例子是设定为以信号POR由逻辑高电压位准“1”转态为逻辑低电压位准“0”时会触发电子组件的重置动作。
综上所述,本发明的电源重置电路于待机状态下截止了供给电压源Vcc至接地的电流路径,而可达到待机状态的零电流的消耗,进而节省能源的耗用。
本发明在上文中已以较佳实施例揭露,然本领域普通技术人员应理解的是,该实施例仅用于描绘本发明,而不应解读为限制本发明的范围。应注意的是,举凡与该实施例等效的变化与置换,均应设为涵盖于本发明的范畴内。因此,本发明的保护范围当以权利要求书所界定的范围为准。

Claims (8)

1.一种具零待机电流消耗的电源重置电路,其特征在于,所述的电源重置电路是用于根据一供给电压源的变化产生一电源重置信号,所述的电源重置电路包含:
一电量储存单元,具有一第一临界电压值,其输入端耦接所述供给电压源,输出端耦接第一参考节点,所述电量储存单元用于在所述供给电压源的电压值高于所述第一临界电压值时进行充电,以及用于在所述供给电压源的电压值低于所述第一临界电压值时进行放电;
一第一电压检测单元,耦接于所述第一参考节点与第二参考节点间,所述第一电压检测单元接收所述供给电压源以于所述供给电压源低于第二临界电压值时使所述第二参考节点的电压追踪所述第一参考节点的电压,以及用于在所述供给电压源高于第二临界电压时使所述第二参考节点的电压下拉至一参考电压;
一第二电压检测单元,耦接于所述供给电压源与所述第二参考节点间,所述第二电压检测单元并耦接第三参考节点,以于所述第三参考节点具有所述参考电压时始导通流经所述第二电压检测单元的所述供给电压源与所述第二参考节点间的路径;
一第三电压检测单元,耦接于所述供给电压源与所述第三参考节点间,所述第三电压检测单元并耦接第二参考节点,以于所述第二参考节点具有所述参考电压时始导通流经所述第三电压检测单元的所述供给电压源与所述第三参考节点间的路径;
一开关单元,耦接于所述第三参考节点与一参考电压端之间,所述开关单元并耦接第二参考节点,以于所述第二参考节点具有所述参考电压时始导通流经所述开关单元的所述第三参考节点与所述参考电压端间的路径,使所述第三参考节点的电压下拉至所述参考电压;及
一电源重置单元,其输入端是耦接所述第三参考节点,以依据所述第三参考节点具有的电压位准于输出端产生所述电源重置信号的输出。
2.根据权利要求1所述的电源重置电路,其特征在于,所述电量储存单元包含:
一第二导电型第一晶体管,其栅极端与源极端一同耦接所述供给电压源,其漏极端耦接所述第一参考节点;及
一第二导电型第二晶体管,具有所述第一临界电压值,其栅极端耦接所述第一参考节点,其源极端及漏极端一同耦接至接地。
3.根据权利要求1所述的电源重置电路,其特征在于,所述第一电压检测单元包含:
一第一导电型晶体管组,具有所述第二临界电压值,其串接有二个第一导电型的晶体管,其栅极端皆耦接至所述供给电压源,所述第一导电型晶体管组中的第一个晶体管的源极端耦接所述第一参考节点,第二个晶体管的漏极端耦接所述第二参考节点,其中,于所述供给电压源低于第二临界电压值时才会让所述二个第一导电型的晶体管导通;及
一第二导电型晶体管组,具有所述第二临界电压值,其串接有三个第二导电型的晶体管,其栅极端皆耦接至所述供给电压源,所述第二导电型晶体管组中的第一个晶体管的源极端耦接所述第二参考节点,第三个晶体管的漏极端则是耦接至所述参考电压,其中,于所述供给电压源高于第二临界电压值时才会让所述三个第二导电型的晶体管导通。
4.根据权利要求3所述的电源重置电路,其特征在于,所述第一导电型晶体管是为P型晶体管,所述第二导电型晶体管是为N型晶体管。
5.根据权利要求1所述的电源重置电路,其特征在于,所述第二电压检测单元包含:
一第一导电型第一晶体管,其源极端是耦接所述供给电压源,漏极端是耦接所述第二参考节点,栅极端是耦接所述第三参考节点,其中所述第一导电型第一晶体管的启始电压为所述参考电压。
6.根据权利要求1所述的电源重置电路,其特征在于,所述第三电压检测单元包含:
一第一导电型第二晶体管,其源极端耦接所述供给电压源,其栅极端是耦接所述第二参考节点;及
一第一导电型第三晶体管,其源极端耦接所述第一导电型第二晶体管的漏极端,其栅极端耦接所述第二参考节点,其漏极端耦接所述第三参考节点,
其中,所述第一导电型第二晶体管及所述第一导电型第三晶体管的启始电压皆为所述参考电压。
7.根据权利要求1所述的电源重置电路,其特征在于,所述开关单元包含:
一第二导电型第三晶体管,其源极端耦接所述第三参考节点,其栅极端耦接所述第二参考节点,其漏极端耦接所述参考电压端。
8.根据权利要求1所述的电源重置电路,其特征在于,所述电源重置单元是为一反相器,所述反相器的输入端是耦接所述第三参考节点,用于输出相反于所述第三参考节点的电压位准的所述电源重置信号。
CN201210298503.2A 2012-08-21 2012-08-21 具零待机电流消耗的电源重置电路 Active CN103633973B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210298503.2A CN103633973B (zh) 2012-08-21 2012-08-21 具零待机电流消耗的电源重置电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210298503.2A CN103633973B (zh) 2012-08-21 2012-08-21 具零待机电流消耗的电源重置电路

Publications (2)

Publication Number Publication Date
CN103633973A true CN103633973A (zh) 2014-03-12
CN103633973B CN103633973B (zh) 2018-06-01

Family

ID=50214670

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210298503.2A Active CN103633973B (zh) 2012-08-21 2012-08-21 具零待机电流消耗的电源重置电路

Country Status (1)

Country Link
CN (1) CN103633973B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107844071A (zh) * 2017-08-30 2018-03-27 松下家电研究开发(杭州)有限公司 控制方法、零待机电源开关及家用电器
CN109785874A (zh) * 2017-11-15 2019-05-21 广达电脑股份有限公司 电源重置电路
CN111565034A (zh) * 2019-02-14 2020-08-21 华邦电子股份有限公司 电源下降重置电路以及电源下降重置信号产生方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USH497H (en) * 1987-01-14 1988-07-05 The United States Of America As Represented By The Secretary Of The Air Force Ratioed power on reset circuit
WO1999060703A1 (en) * 1998-05-20 1999-11-25 Maxim Integrated Products, Inc. Zero dc current power-on reset circuit
KR100476875B1 (ko) * 1997-10-08 2005-07-12 삼성전자주식회사 파워온리셋회로
CN102377416A (zh) * 2010-08-06 2012-03-14 盛群半导体股份有限公司 电源重置电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USH497H (en) * 1987-01-14 1988-07-05 The United States Of America As Represented By The Secretary Of The Air Force Ratioed power on reset circuit
KR100476875B1 (ko) * 1997-10-08 2005-07-12 삼성전자주식회사 파워온리셋회로
WO1999060703A1 (en) * 1998-05-20 1999-11-25 Maxim Integrated Products, Inc. Zero dc current power-on reset circuit
CN102377416A (zh) * 2010-08-06 2012-03-14 盛群半导体股份有限公司 电源重置电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
高明伦等: "一种基于比较器的新型片内上电复位电路的实现", 《中国集成电路》, no. 63, 15 August 2004 (2004-08-15) *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107844071A (zh) * 2017-08-30 2018-03-27 松下家电研究开发(杭州)有限公司 控制方法、零待机电源开关及家用电器
CN107844071B (zh) * 2017-08-30 2020-07-07 松下家电研究开发(杭州)有限公司 控制方法、零待机电源开关及家用电器
CN109785874A (zh) * 2017-11-15 2019-05-21 广达电脑股份有限公司 电源重置电路
CN109785874B (zh) * 2017-11-15 2020-10-20 广达电脑股份有限公司 电源重置电路
CN111565034A (zh) * 2019-02-14 2020-08-21 华邦电子股份有限公司 电源下降重置电路以及电源下降重置信号产生方法
CN111565034B (zh) * 2019-02-14 2023-07-25 华邦电子股份有限公司 电源下降重置电路以及电源下降重置信号产生方法

Also Published As

Publication number Publication date
CN103633973B (zh) 2018-06-01

Similar Documents

Publication Publication Date Title
CN103095265B (zh) 一种上电和掉电自动复位检测电路
CN101394171B (zh) 一种静态零功耗上电复位电路
US8222867B2 (en) Battery charging and discharging apparatus and method
CN100559326C (zh) 低电压检测系统
CN102739215A (zh) 低功耗上电复位电路
CN103001475B (zh) 应用于同步升压型dc-dc转换器的短路保护电路
CN105281726A (zh) 一种新型上电复位电路
US20120274153A1 (en) Load switch having load detection
CN207304102U (zh) 一种自恢复保护电路及过放电保护电路
CN106160712B (zh) 一种带lvr功能的por电路
CN101930219B (zh) 一种放电控制电路及计算机
CN107733031A (zh) 一种自恢复保护电路及过放电保护电路
CN103633973A (zh) 具零待机电流消耗的电源重置电路
CN203537356U (zh) 上电复位电路
CN102346529B (zh) 电源控制电路
TWI475375B (zh) 省電裝置
CN110580096B (zh) 一种可降低功耗的微控制单元及其控制方法
CN103135645B (zh) 一种应用于电源管理电路中的快速下电控制电路
CN205212497U (zh) 一种低功耗关机电路及低功耗防供电系统
CN205490464U (zh) 一种快速放电的延时电路
CN106300248A (zh) 一种电流控制方式的欠压保护电路
CN209765023U (zh) 一种充电检测电路
CN102403987A (zh) 在低压下实现数据断电保持的电路和方法
CN206135536U (zh) 系统时钟供电装置和电器
CN202930901U (zh) 液晶屏tcon板的供电保护电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20180504

Address after: Hsinchu City, Taiwan, China

Applicant after: Jinghao Science & Technology Co., Ltd.

Address before: Hsinchu County, Taiwan, China

Applicant before: Eon Silicon Solution Inc.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant