CN111565034B - 电源下降重置电路以及电源下降重置信号产生方法 - Google Patents

电源下降重置电路以及电源下降重置信号产生方法 Download PDF

Info

Publication number
CN111565034B
CN111565034B CN201911338766.XA CN201911338766A CN111565034B CN 111565034 B CN111565034 B CN 111565034B CN 201911338766 A CN201911338766 A CN 201911338766A CN 111565034 B CN111565034 B CN 111565034B
Authority
CN
China
Prior art keywords
power
supply voltage
circuit
down reset
step circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911338766.XA
Other languages
English (en)
Other versions
CN111565034A (zh
Inventor
黄科颕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Publication of CN111565034A publication Critical patent/CN111565034A/zh
Application granted granted Critical
Publication of CN111565034B publication Critical patent/CN111565034B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/02—Shaping pulses by amplifying
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electronic Switches (AREA)

Abstract

本公开涉及一种电源下降重置电路，包括但不限于：第一步骤电路，用以检测每单位时间的供电电压的变化，并响应于第一步骤电路判断每单位时间的供电电压的变化下降至零以下，以传送致能信号，其中，当每单位时间的Vcc的变化大于或等于零时，第一步骤电路不消耗任何电流；以及第二步骤电路，电性连接至第一步骤电路，并用以响应于接收致能信号，以检测Vcc，以及响应于判断Vcc下降至低于预设工作电压，以产生电源下降重置信号，其中第二步骤电路在接收致能信号后消耗工作电流。

Description

电源下降重置电路以及电源下降重置信号产生方法
技术领域
本公开涉及用于供电芯片的电源下降重置电路以及电源下降重置信号产生方法。
背景技术
传统上，电源重置(Power on Reset,POR)电路用以产生供电芯片(Power SupplyChip)的电源重置信号，且为了获得供电芯片的电流状态信息(Current StatusInformation)，会触发用于读取状态比特(Status Bits)的电源上升读取信号(Power upRead Signal)。在供电芯片的偏压(Vcc)下降至低于预设Vcc工作电压但高于接地电压的工作电压后，可触发全系统重启(System Wide Reboot)。POR电路由供电芯片使用，而当供电芯片处于待机模式(Standby Mode)时，供电芯片通常不允许消耗电流，但是当供电芯片处于待机模式时仍有可能发生电源下降。因为现实的供电芯片的特性可能与理想的供电芯片的特性不相同，故POR机制可能无法如预期地运作。
图1A是示出触发理想的POR电路的POR信号。依据图1A，假设最低Vcc工作电压电平111是预设的，并以虚线表示。随着Vcc电压上升，当Vcc电压在第一时间点101达到最低Vcc工作电压电平111时，POR将在第一时间点101发生。当Vcc工作电压在第二时间点102下降至低于最低Vcc工作电压电平111时，供电芯片将POR电路设置为准备好触发POR。当Vcc工作电压在第三时间点103回升并超过最低Vcc工作电压时，POR将在第三时间点103发生。然而，现实的POR电路可能与这些特性不相同。
图1B示出由供电芯片的典型POR电路产生的实际POR信号的特性。假设最低Vcc工作电压电平111是预设的，并以虚线表示。实际上，第四时间点104的POR重置电压可能低于最低Vcc工作电压电平111。此外，因为将POR电路设置为POR，Vcc可能下降得不够低。这样的问题在图1C中将进一步描述。
请参考图1C，假设最低Vcc工作电压电平是预设的，并以虚线表示。随着Vcc电压上升，当Vcc电压在第五时间点105超过最低Vcc工作电压电平111时，POR将在第五时间点105附近发生，但是发生POR的电压可能低于最低Vcc工作电压电平111。当Vcc工作电压在第六时间点106下降至低于最低Vcc工作电压时，供电芯片将POR电路设置为准备好触发POR。当Vcc工作电压在第七时间点107回升并超过最低Vcc工作电压时，POR将在第七时间点附近发生。然而，供电芯片在第六时间点106将POR电路设置为准备好触发POR的情况可能实际上不会发生，因为，在低于最低Vcc工作电压电平111的情况，Vcc工作电压实际上可能不会下降得足够多。因此，第七时间点附近的POR也不会发生。
上述问题可总结如下。第一，为了发生POR，以使Vcc工作电压完全达到预设电压并不容易。第二，在低于最低Vcc工作电压电平111的情况，Vcc工作电压可能不会下降至足够低的电压。第三，因为当供电芯片处于待机模式时POR电路应该几乎不消耗电流，故设计POR电路是不容易的。基于上述考虑，POR电路可能仍需要进行改进。
发明内容
为了解决上述问题，本公开涉及一种电源下降重置电路及其电源下降重置产生方法。
在一示范性实施例中，本公开涉及一种电源下降重置电路，其包括但不限于：第一步骤电路，用以检测每单位时间的供电电压的变化，并响应于第一步骤电路判断每单位时间的供电电压的变化下降至零以下，以传送致能信号，其中，当每单位时间的Vcc变化大于或等于零时，第一步骤电路不消耗任何电流；以及第二步骤电路，电性连接至第一步骤电路，并用以响应于接收致能信号，以检测Vcc，以及响应于判断Vcc下降至低于预设工作电压，以产生电源下降重置信号，其中第二步骤电路在接收致能信号后消耗工作电流。
在一示范性实施例中，本公开涉及一种用于供电芯片的电源下降重置信号产生方法。所述方法包括但不限于：利用第一步骤电路检测是否发生供电电压的下降，其中，当供电电压上升或保持恒定时，第一步骤电路不消耗任何电流；响应于第一步骤电路检测到供电电压下降，利用第一步骤电路发送致能信号；响应于接收致能信号，以使用第二步骤电路以检测供电电压是否下降至低于预设工作电压，其中第二步骤电路在接收致能信号后消耗工作电流；以及响应于检测到供电电压下降至低于预设工作电压，以产生电源下降重置信号。
为了使本公开的上述特征及优点易于理解，以下详细描述附图的示范性实施例。应当理解的是，以上的一般性描述及以下的详细描述都是示范性的，且旨在提供对请求保护的本公开的进一步说明。
然而，应当理解的是，这个概述可以不包含本公开的所有方面及实施例，故不意味着以任何方式进行限制或限定。此外，本公开也将包括对于本领域技术人员而言显而易见的改进及修改。
附图说明
本公开包括附图以提供对本公开的进一步理解，且附图被并入本说明书中并构成本说明书的一部分。附图示出了本公开的实施例，并与本说明书的公开内容一起用以解释本发明的原理。
图1A是示出触发理想的POR电路的POR信号；
图1B是示出触发现实的POR电路的POR信号；
图1C是示出现实的POR信号的缺点；
图2是示出依据本公开的一个示范性实施例的POR电路的功能方块图；
图3是示出依据本公开的一个示范性实施例的供电芯片所使用的电源下降重置信号产生方法的流程图；
图4是示出依据本公开的一个示范性实施例的第二步骤电路的实施例；
图5是示出依据本公开的一个示范性实施例的电源下降重置信号的产生的时序图；
图6是示出依据本公开的一个示范性实施例的示出电源下降重置信号的产生的进一步细节的时序图；
图7是示出依据本公开的一个示范性实施例的第一步骤电路的实施例。
附图标号说明：
101：第一时间点
102：第二时间点
103：第三时间点
104：第四时间点
105：第五时间点
106：第六时间点
107：第七时间点
111：最低Vcc工作电压电平
POR：电源重置
201：第一步骤电路
202：第二步骤电路
S301～S304：步骤
401：第一或门
402：第二或门
501、502、601、602：部分
701：第一电阻器
702：第二电阻器
703：晶体管
704：电容器
Vcc：供电电压
Vp：源极端点的电压
Ip：流经晶体管及第二电阻器的电流
具体实施方式
现在将详细参考本公开的本示范性实施例，其实施例在附图中示出。只要有可能，在附图及说明书中使用相同的附图标号表示相同或相似的部分。
为了解决上述的一些或全部问题，本公开提供一种用于供电芯片的POR电路的电源下降重置电路及电源下降重置信号产生方法。图2是示出依据本公开的一个示范性实施例的POR电路的功能方块图。电源下降重置电路将包括但不限于第一步骤电路201及连接至第一步骤电路201的第二步骤电路202。电源下降重置电路可以是供电芯片的POR电路的一部分，并会产生重置信号以重置供电芯片，其中供电芯片可以是电子装置的一部分。
第一步骤电路201用以检测是否存在供电电压(即，Vcc)的下降。响应于检测到供电电压的下降，第一步骤电路201会向第二步骤电路202传送致能信号(Enable Signal)。供电电压的下降可定义为每单位时间的供电电压的变化小于零(即，dVcc/dt<0)。值得注意的是，当供电电压上升或保持恒定时，第一步骤电路201应当几乎不消耗电流。
第二步骤电路202电性连接至第一步骤电路201，并用以响应于接收致能信号，以检测供电电压电平。响应于判断供电电压下降至低于预设工作电压(例如，标号111)，第二步骤电路202会产生电源下降重置信号。值得注意的是，在接收致能信号后且当供电电压下降时，第二步骤电路202会消耗工作电流。
基本上，当检测到供电电压下降并且随后下降至低于预设电压(即，最小供电电压电平)时，第一步骤电路201及第二步骤电路202将输出电源下降重置信号，其中电源下降重置信号将重置供电芯片。第一步骤电路201在检测到供电电压下降的情况下会产生致能信号，且当供电电压下降至低于预设电压时，致能信号将触发第二步骤电路202以使第二步骤电路202输出电源下降重置信号。当供电电压增加或保持恒定时，第一步骤电路201不消耗任何电流，且因为第二步骤电路202会消耗电流，故供电电压检测会更准确。电源下降重置信号将重置供电芯片，并恢复状态比特，就像供电芯片平常执行的电源上升读取一样。
图3是示出依据本公开的一个示范性实施例的供电芯片所使用的电源下降重置信号产生方法的流程图。于步骤S301中，电源下降重置电路的第一步骤电路会检测是否发生供电电压的下降。当供电电压上升或保持恒定时，第一步骤电路不消耗任何电流。于步骤S302中，响应于第一步骤电路检测到供电电压的下降的发生，第一步骤电路会传送致能信号。于步骤S303中，响应于接收致能信号，电源下降重置电路的第二步骤电路会检测供电电压是否下降至低于预设工作电压。于步骤S304中，响应于判断供电电压下降至低于预设操作电压，第二步骤电路会产生电源下降重置信号。
图4是示出依据本公开的一个示范性实施例的第二步骤电路的实施例。除了图3的202的第二步骤电路之外，第二步骤电路202还可以包括第一或门(OR Gate)401，其中第一或门接收电源下降检测信号(Power Drop Detect Signal)及电源下降重置信号以产生致能信号。若第一步骤电路201检测到供电电压的下降或者电源下降重置信号的产生，第二步骤电路202会接收致能信号。第二步骤电路202可以进一步包括第二或门402，二或门402接收第二步骤电路202的输出与POR信号并产生电源下降重置信号。响应于接收POR信号或者指示供电电压下降至低于预设工作电压的检测结果，将产生电源下降重置信号。第二步骤电路202在接收到致能信号及检测结果后消耗工作电流，其中检测结果指示供电电压下降至低于预设工作电压。
图5是示出依据本公开的一个示范性实施例的电源下降重置信号的产生的时序图。如图5的实施例所示，当供电电压下降时，第一步骤电路201会被触发以输出致能信号，其中致能信号在部分501期间致能(Enable)第二步骤电路202，并且当供电电压下降至低于最低供电工作电压时，第二步骤电路202会输出第二电压信号502，其中第二电压信号502产生电源下降重置信号并恢复供电芯片的状态比特(如部分502所示)。当供电电压下降至低于最小供电工作电压时，重置点就会发生。
图6是示出依据本公开的一个示范性实施例的示出电源下降重置信号的产生的进一步细节的时序图。如图6的实施利所示，当供电电压下降时，第一步骤电路201会被触发以输出致能信号，其中致能信号在部分601期间致能第二步骤电路202，并且当供电电压下降至低于最低供电工作电压时，第二步骤电路202输出第二电压信号602，其中第二电压信号602产生电源下降重置信号并恢复供电芯片的状态比特(如部分502所示)。随着POR信号上升并达到恰好低于最小供电工作电压，因为在POR信号及第二步骤电路202的输出之间具有“或”运算，电源下降重置信号将造成重置。当供电电压下降至低于最小供电工作电压时，即使POR电压是不确定的或没有下降得足够多，第二步骤电路202也会使电源下降重置信号重置供电芯片。以这种方式，可以避免如图1B中描述的现实的POR信号的问题，且即使没有消耗电流，POR重置机制更可能实现其可靠地重置供电芯片的目标。
图7是示出依据本公开的一个示范性实施例的第一步骤电路的实施例。第一步骤电路201可以包括电性连接至晶体管703的第一电阻器701，其中晶体管703连接至第二电阻器702。晶体管703可以是但不限于PMOS晶体管。第一电阻器701的一个端点连接至供电电压(Vcc)，而第一电阻器701的另一个端点连接至晶体管703的第一端点，其中晶体管703的第一端点可以是PMOS晶体管的源极端点。晶体管703的栅极端点连接至供电电压，并且晶体管703的第二端点(例如，漏极端点)连接至第二电阻器702。源极端点还可以包括电容器704，其中电容器704可用作高频噪音的滤波器。第二电阻器702的另一个端点可接地或连接参考电压。
假设晶体管703是PMOS晶体管，则响应于供电电压的下降，晶体管703的源极端点的电压Vp当供电电压(例如，Vcc)下降时可能大于此时的供电电压。下降的供电电压反而可使流经晶体管703及第二电阻器702的电流Ip上升，从而产生电源下降检测信号。
综上所述，本公开适合用于供电芯片中，并能在供电电压稳定或正在上升时，在不消耗电流的同时可靠地产生重置信号。

Claims (8)

1.一种电源下降重置电路，包括：
第一步骤电路，用以检测供电电压的下降，并响应于所述第一步骤电路检测到所述供电电压的下降，以传送致能信号，其中，当所述供电电压上升或保持恒定时，所述第一步骤电路不消耗电流；以及
第二步骤电路，电性连接至所述第一步骤电路，并用以响应于接收所述致能信号，以检测所述供电电压，以及响应于判断所述供电电压下降至低于预设工作电压，以产生电源下降重置信号，其中所述第二步骤电路在接收所述致能信号后消耗工作电流，
其中所述第一步骤电路包括电性连接至晶体管的第一电阻器，其中所述晶体管连接至第二电阻器，其中所述第一电阻器的第一端点连接至所述供电电压，所述第一电阻器的第二端点连接至所述晶体管的第一端点，所述晶体管的栅极端点连接至所述供电电压，以及所述晶体管的第二端点连接至所述第二电阻器，其中，响应于所述供电电压的下降，所述晶体管的第一端点的电压大于所述供电电压，而流经所述第二电阻器的电流上升，进而产生电源下降检测信号。
2.根据权利要求1所述的电源下降重置电路，其中所述第二步骤电路还包括第一或门，其中所述第一或门接收所述电源下降检测信号及所述电源下降重置信号，并产生所述致能信号，其中所述第二步骤电路还包括第二或门，并响应于接收电源重置信号及指示所述供电电压下降至低于所述预设工作电压的检测结果，以产生所述电源下降重置信号。
3.根据权利要求2所述的电源下降重置电路，其中所述第二步骤电路在接收所述致能信号后消耗所述工作电流包括：
响应于接收所述致能信号及指示所述供电电压下降至低于所述预设工作电压的检测结果，所述第二步骤电路消耗所述工作电流，
其中所述第一步骤电路检测所述供电电压的下降包括：
检测每单位时间的所述供电电压的变化是否下降至零以下。
4.根据权利要求1所述的电源下降重置电路，其中所述电源下降重置电路耦接至电源重置电路，并设置于供电芯片内，其中所述电源下降重置信号恢复所述供电芯片的状态比特。
5.一种用于供电芯片的电源下降重置信号产生方法，包括：
利用第一步骤电路检测供电电压是否发生下降，其中当所述供电电压上升或保持恒定时，所述第一步骤电路不消耗电流；
响应于所述第一步骤电路检测到所述供电电压发生下降，以利用所述第一步骤电路传送致能信号；
响应于接收所述致能信号，以利用第二步骤电路检测所述供电电压是否下降至低于预设工作电压，其中所述第二步骤电路在接收所述致能信号后消耗工作电流；以及
响应于判断所述供电电压下降至低于所述预设工作电压，以产生所述电源下降重置信号，
其中所述第一步骤电路包括电性连接至晶体管的第一电阻器，其中所述晶体管连接至第二电阻器，其中所述第一电阻器的第一端点连接至所述供电电压，所述第一电阻器的第二端连接至所述晶体管的第一端点，所述晶体管的栅极连接至所述供电电压，以及所述晶体管的第二端点连接至第二电阻，其中，响应于所述供电电压的下降，所述晶体管的第一端点的电压大于所述供电电压，而流经所述第二电阻器的电流上升，进而产生电源下降检测信号。
6.根据权利要求5所述的电源下降重置信号产生方法，其中所述第二步骤电路还包括第一或门，其中所述第一或门接收所述电源下降检测信号及所述电源下降重置信号，并产生所述致能信号，其中第所述二步骤电路还包括第二或门，并响应于接收电源重置信号及指示所述供电电压下降至低于所述预设工作电压的检测结果，以产生所述电源下降重置信号。
7.根据权利要求6所述的电源下降重置信号产生方法，其中所述第二步骤电路在接收所述致能信号后消耗所述工作电流包括：
响应于接收所述致能信号及指示所述供电电压下降至低于所述预设工作电压的检测结果，所述第二步骤电路消耗所述工作电流，
其中所述第一步骤电路检测所述供电电压的下降包括：
检测每单位时间的所述供电电压的变化是否下降至零以下。
8.根据权利要求5所述的电源下降重置信号产生方法，其中电源下降重置电路耦接至电源重置电路，并设置于供电芯片内，其中所述电源下降重置信号恢复所述供电芯片的状态比特。
CN201911338766.XA 2019-02-14 2019-12-23 电源下降重置电路以及电源下降重置信号产生方法 Active CN111565034B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/275,349 2019-02-14
US16/275,349 US10666233B1 (en) 2019-02-14 2019-02-14 Power drop reset circuit for power supply chip and power drop reset signal generating method

Publications (2)

Publication Number Publication Date
CN111565034A CN111565034A (zh) 2020-08-21
CN111565034B true CN111565034B (zh) 2023-07-25

Family

ID=70774837

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911338766.XA Active CN111565034B (zh) 2019-02-14 2019-12-23 电源下降重置电路以及电源下降重置信号产生方法

Country Status (3)

Country Link
US (1) US10666233B1 (zh)
CN (1) CN111565034B (zh)
TW (1) TWI714363B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6181173B1 (en) * 1998-10-01 2001-01-30 Ericsson Inc. Power-on reset circuit
CN102739215A (zh) * 2011-04-07 2012-10-17 Nxp股份有限公司 低功耗上电复位电路
CN103633973A (zh) * 2012-08-21 2014-03-12 宜扬科技股份有限公司 具零待机电流消耗的电源重置电路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100562636B1 (ko) * 2003-12-30 2006-03-20 주식회사 하이닉스반도체 반도체 메모리 소자의 파워업 회로
US8897085B2 (en) 2012-03-19 2014-11-25 Sandisk Technologies Inc. Immunity against temporary and short power drops in non-volatile memory: pausing techniques
US8692593B1 (en) * 2012-09-14 2014-04-08 Nxp B.V. Zero or ultra-low DC current consumption power-on and brown-out detector
TWI465015B (zh) * 2012-12-05 2014-12-11 Richtek Technology Corp 電壓轉換電路以及電壓轉換控制器
US9628061B2 (en) 2015-01-14 2017-04-18 Macronix International Co., Ltd. Power drop detector circuit and operating method of same
CN105281726B (zh) 2015-11-20 2018-06-19 中国科学院微电子研究所 一种上电复位电路
TWI641220B (zh) * 2018-03-22 2018-11-11 華邦電子股份有限公司 電源開啟重置電路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6181173B1 (en) * 1998-10-01 2001-01-30 Ericsson Inc. Power-on reset circuit
CN102739215A (zh) * 2011-04-07 2012-10-17 Nxp股份有限公司 低功耗上电复位电路
CN103633973A (zh) * 2012-08-21 2014-03-12 宜扬科技股份有限公司 具零待机电流消耗的电源重置电路

Also Published As

Publication number Publication date
US10666233B1 (en) 2020-05-26
TW202036220A (zh) 2020-10-01
TWI714363B (zh) 2020-12-21
CN111565034A (zh) 2020-08-21

Similar Documents

Publication Publication Date Title
KR950001308B1 (ko) 반도체 집적회로장치
CN107272856B (zh) 低功率复位电路
CN110988571B (zh) 负载插入检测电路、系统和方法
US5587866A (en) Power-on reset circuit
CN111565034B (zh) 电源下降重置电路以及电源下降重置信号产生方法
CN111913100B (zh) 一种时钟信号丢失检测电路
CN117559979A (zh) 上电复位电路
CN210157165U (zh) 下电复位电路及电源装置
CN112187232B (zh) 一种上电检测电路及上电检测方法
EP3716011B1 (en) Power management integrated circuit
US11003232B2 (en) Power management integrated circuit including a supervisory circuit that controls a switch arranged between a node of an electrical resistance circuit and a reference potential node
JP6847997B2 (ja) 低自己消費電流パワーオンリセット回路
JP2006074210A (ja) 半導体集積回路装置のリセット回路
CN111736679B (zh) 芯片复位方法、装置和单片机
US20230369970A1 (en) Voltage generator and voltage generating method thereof
JP2001339285A (ja) パワーオフ検出回路
CN110429930B (zh) 下电复位电路及电源装置
CN115173365B (zh) 过压保护装置的控制方法以及过压保护装置
JP2000165221A (ja) 電源電圧監視回路
CN113452361B (zh) 具有倒灌电流防止机制的通用串行总线信号输出电路
JP2775088B2 (ja) 異常検出装置
JP2008211708A (ja) 信号ライン監視回路、保護方法およびそれらを用いた電子機器
US20200373693A1 (en) Electronic device and control method thereof
JPH11338558A (ja) 定電圧出力装置
JP4194247B2 (ja) マイクロコンピュータ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant