TWI641220B - 電源開啟重置電路 - Google Patents

Abstract

電源開啟重置電路包括第一反向電路、第二反向電路、充電裝置、輸出緩衝器、電流汲取器以及第一電容。第一反向電路及第二反向電路反向耦接在電壓偵測端與信號控制端間。電流汲取器依據電源電壓以及信號控制端上的電壓以由電壓偵測端汲取電流。充電裝置依據信號控制端上的電壓以對電壓偵測端進行充電。輸出緩衝器依據信號控制端上的電壓以產生重置信號。

Description

電源開啟重置電路

本發明是有關於一種電源開啟重置電路，且特別是有關於一種可有效產生重置信號的電源開啟重置電路。

電源開啟重置（Power On Reset, POR）電路，在積體電路中，扮演重要的角色。其中，電源開啟重置電路用以偵測電源電壓的變動狀態，並在電源電壓被啟動或重新被啟動的過程中，產生重置信號以使積體電路中的邏輯電路可以進行重置（初始化）的動作，並避免誤動作的發生。

在習知的技術領域中，積體電路在運作過程中，可能因為雜訊干擾或負載過大等因素，造成電源電壓不穩定的狀態。在需求上，當電源電壓降低至預設的電壓準位以下後再回升時，電源開啟重置電路需動作並產生有效的重置信號，並且，在當電源電壓為下降至低於預設的電壓準位時，電源開啟重置電路則不宜產生有效的重置信號。因此，如何因應電源電壓的變化來產生合適且有效的重置信號，為本領域設計者重要的課題。

本發明提供一種電源開啟重置電路，可有效產生重置信號。

本發明的電源開啟重置電路包括第一反向電路、第二反向電路、充電裝置、輸出緩衝器、電流汲取器以及第一電容。第一反向電路具有輸入端耦接至電壓偵測端，第一反向電路的輸出端耦接至信號控制端。第二反向電路具有輸入端耦接至信號控制端，第二反向電路並具有輸出端耦接至電壓偵測端。電流汲取器耦接至電壓偵測端，依據電源電壓以及信號控制端上的電壓以由電壓偵測端汲取電流。充電裝置耦接至電壓偵測端，依據信號控制端上的電壓以對電壓偵測端進行充電。輸出緩衝器耦接至信號控制端，並依據信號控制端上的電壓以產生重置信號。第一電容耦接在電壓偵測端以及電源電壓間。

基於上述，本發明提供充電裝置，並在當電源電壓產生變化時，對電壓偵測端進行充電動作，並促使信號控制端上的電壓有效被拉低。如此一來，輸出緩衝器可有效的產生重置信號，降低重置動作失敗的可能性。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

請參照圖1，圖1繪示本發明一實施例的電源開啟重置電路的示意圖。電源開啟重置電路100包括第一反向電路110、第二反向電路120、充電裝置130、輸出緩衝器140、電流汲取器150以及電容Mcap1。第一反向電路110的輸入端耦接至電壓偵測端NODE0，第一反向電路110的輸出端則耦接至信號控制端A。第二反向電路120的輸入端耦接至信號控制端A，第二反向電路120的輸出端則耦接至電壓偵測端NODE0。也就是說，第一反向電路110以及第二反向電路120依相反方向耦接在電壓偵測端NODE0以及信號控制端A間。充電裝置130耦接至電壓偵測端NODE0，依據信號控制端A上的電壓以對電壓偵測端NODE0進行充電。輸出緩衝器140耦接至信號控制端A，並依據信號控制端A上的電壓產生重置信號PORRST。電容Mcap1則耦接在電源電壓VDD以及電壓偵測端NODE0間。電流汲取器150耦接至電壓偵測端NODE0，並接收信號控制端A上的電壓以及電源電壓VDD。

當電源電壓VDD被啟動時，電源電壓VDD的電壓值由低電壓上升至高電壓。在電源電壓VDD的上升過程中，電壓偵測端NODE0上的電壓可隨著電源電壓VDD的上升而被抬升。在當電壓偵測端NODE0上的電壓未大於第一反向電路110的臨界電壓時，信號控制端A上的電壓會隨著電源電壓VDD的上升而被抬升。

在當電壓偵測端NODE0上的電壓大於第一反向電路110的臨界電壓時，信號控制端A上的電壓受控於第一反向電路110的動作而被拉低為低電壓（例如等於參考接地電壓）。在此同時，輸出緩衝器140可以依據等於參考接地電壓的信號控制端A上的電壓來產生例如為邏輯高準位的重置信號PORRST。

在本實施例中，輸出緩衝器140可以透過反向信號控制端A上的電壓來產生重置信號PORRST。

在當信號控制端A上的電壓為低電壓準位時，電流汲取器150開始啟動電流汲取的功能，並對電壓偵測端NODE0進行電流汲取動作，並使電壓偵測端NODE0進行放電動作。在當電源電壓VDD上升至足夠高的電壓準位時，充電裝置130對電壓偵測端NODE0進行充電的動作被停止，且電流汲取器150對電壓偵測端NODE0進行的放電動作被加速。如此一來，電壓偵測端NODE0上的電壓依據放電動作而下降，並使信號控制端A上的電壓轉態為高電壓。同時，輸出緩衝器140依據等於高電壓的信號控制端A上的電壓來產生例如為低電壓準位的重置信號PORRST。

值得一提的，當信號控制端A上的電壓轉態為高電壓後，電流汲取器150對電壓偵測端NODE0進行的放電動作會被終止。

若在後序的動作中，電源電壓VDD發生下降狀況，並下降至相對低的一第一電壓時，基於第一反向電路110依據電源電壓VDD進行操作，電源電壓VDD的下降動作會使第一反向電路110產生在信號控制端A上的電壓對應下降。接著，若電源電壓VDD由第一電壓開始上升時，充電裝置130隨著電源電壓VDD的上升動作，對電壓偵測端NODE0進行充電動作，並透過第一反向電路110使信號控制端A上的電壓被拉低為低電壓（例如等於參考接地電壓），並使輸出緩衝器140產生有效的邏輯高準位的重置信號PORRST。

在此請特別注意，若電源電壓VDD由第一電壓回升至正常電壓準位的速度過快時，基於本發明實施例中，充電裝置130會隨著電源電壓VDD的上升動作，對電壓偵測端NODE0進行充電動作，並使電壓偵測端NODE0上的電壓可以快速的被抬升，因此，可有效避免因電壓偵測端NODE0上的電壓，因來不及上升而導致邏輯高準位的重置信號PORRST無法被有效產生的風險。

以下請參照圖2，圖2繪示本發明另一實施例的電源開啟重置電路的電路圖。電源開啟重置電路200包括第一反向電路210、第二反向電路220、電流汲取器250、充電裝置230、輸出緩衝器240、電容Mcap1以及電阻電容電路260。第一反向電路210的輸入端耦接至電壓偵測端NODE0，第一反向電路210的輸出端耦接至信號控制端A。電阻電容電路260耦接在信號控制端A以及參考接地端GND間。第二反向電路220的輸入端耦接至信號控制端A，第二反向電路220的輸出端接至電壓偵測端NODE0。電流汲取器250接收電源電壓VDD以及信號控制端A上的電壓，並耦接至電壓偵測端NODE0。輸出緩衝器240耦接至及信號控制端A。充電裝置230耦接至電壓偵測端NODE0，電容Mcap1則耦接在電源電壓VDD以及電壓偵測端NODE0間。

在本實施例中，第一反向電路210包括電晶體M11及M12。電晶體M11的第一端接收電源電壓VDD，電晶體M11的第二端耦接至電晶體M12的第一端，並形成第一反向電路210的輸出端，其中，第一反向電路210的輸出端耦接至信號控制端A。並且，電晶體M11、M12的控制端共同耦接至電壓偵測端NODE0，並形成第一反向電路210的輸入端。

電阻電容電路260包括電容Mcap2以及電阻RA1。電容Mcap2可以為電晶體電容，並串接在信號控制端A以及參考接地端GND間。電阻RA1則與電容Mcap2並聯耦接。電容Mcap2可用以對信號控制端A上的電壓進行穩壓及濾波的動作，電阻RA1則可提供信號控制端A對參考接地端GND的一放電路徑。

第二反向電路220包括電晶體M21及M22。電晶體M21的第一端接收電源電壓VDD，電晶體M21的第二端耦接至電晶體M22的第一端，並形成第二反向電路220的輸出端，其中，第二反向電路220的輸出端耦接至電壓偵測端NODE0。並且，電晶體M21、M22的控制端共同耦接至信號控制端A，並形成第二反向電路220的輸入端。

充電裝置230包括電流源ICS1以及開關SW。電流源ICS1以及開關SW相互串接，並串接在電源電壓VDD以及電壓偵測端NODE0間。電流源ICS1另耦接至信號控制端A，並依據信號控制端A上的電壓來產生充電電流，並透過開關SW來提供充電電流以對電壓偵測端NODE0充電。值得一提的，電流源ICS1可在信號控制端A上的電壓為相對低的低電壓時，產生充電電流以對電壓偵測端NODE0充電。

開關SW受控於重置信號PORRST，並可在重置信號PORRST為低邏輯準位時被導通。相對的，當重置信號PORRST為高邏輯準位時，開關SW則會被斷開。在本實施例中，開關SW可以利用P型電晶體來建構。

輸出緩衝器240則可以由一個或多個的反向器IV1~IVN來建構，其中，反向器IV1~IVN相互串連。第一級的反向器IV1的輸入端耦接至信號控制端A，輸出緩衝器240並透過反向信號控制端A上的電壓，以在最後一級的反向器IVN的輸出端上產生重置信號PORRST。

輸出緩衝器240中的反向器的數量沒有特定的限制，在本發明實施例中，基於重置信號PORRST與信號控制端A上的電壓反向，輸出緩衝器240中的反向器的數量可以為奇數。

在本實施例中，電容Mcap1、Mcap2均為電晶體電容，當然，在本發明其他實施例中，電容Mcap1、Mcap2可以為任意形式本領域具通常知識者所熟知的材料來建構，沒有固定的限制。此外，本實施例中的電晶體M11、M21可為P型電晶體，電晶體M12、M22則可為N型電晶體。

以下並請參照圖3，圖3繪示本發明再一實施例的電源開啟重置電路的電路圖。電源開啟重置電路300包括第一反向電路310、第二反向電路320、電流汲取器350、充電裝置330、輸出緩衝器340、電容Mcap1以及電阻電容電路360。值得注意的，在本實施例中，充電裝置330中包括電晶體Mrst以建構電流源。電流汲取器350則包括電晶體M31-M33。

在本實施例中，電晶體M31的第一端接收電源電壓VDD，電晶體M31的第二端接至電晶體M33的第一端。電晶體M32以及M33則耦接成電流鏡的電路組態，其中，電晶體M32的第一端耦接至電壓偵測端NODE0，並可對電壓偵測端NODE0進行電流汲取動作。附帶一提的，在本實施例中，電阻R1串接在電晶體M21的第二端與電晶體M22的第一端的耦接路徑間，電阻R2則串接在電晶體M31的第二端與電晶體M33的第一端的耦接路徑間。

電晶體M32以及M33則耦接成電流鏡，可依據偏壓電壓POR_VD的大小來產生汲取電流，並對電壓偵測端NODE0進行電流汲取動作，其中，當偏壓電壓POR_VD越大時，汲取電流的電流值越大。

關於電源開啟重置電路300的動作細節，請同步參照圖3以及圖4，其中圖4繪示本發明實施例的電源開啟重置電路的動作波形圖。在時間點T1前，電源電壓VDD由參考接地電壓上升，對應於此，信號控制端A以及電壓偵測端NODE0上的電壓VA以及VNODE0隨電源電壓VDD的上升而上升。同時，輸出緩衝器340產生隨電源電壓VDD的上升而上升的重置信號PORRST。值得注意的，此時電壓VNODE0因受到充電裝置330所進行的充電動作的影響，電壓VNODE0可快速的被提升，並在時間點T1後，因電壓VNODE0被提升至大於第一反向電路310的臨界電壓，而使電壓VA被拉低。

對應於電壓VA的被拉低動作，重置信號PORRST在時間點T1後被拉高至邏輯高準位。同時，重置信號PORRST使充電裝置330中的開關SW被斷開，以中斷充電裝置330的充電動作。並且，電流汲取器350也依據低電壓的電壓VA而產生偏壓電壓POR_VD，而隨著偏壓電壓POR_VD的上升，電晶體M32提供由電壓偵測端NODE0汲取電流的能力，並使電壓偵測端NODE0上的電壓VNODE0快速的下降。

隨著電壓VNODE0的下降，第一反向器電路310可使信號控制端A上的電壓VA上拉，同時，輸出緩衝器340可依據上拉的電壓以使重置信號PORRST降低為邏輯低準位。

此外，在時點T2時，電源電壓VDD開始下降。此時，信號控制端A上的電壓VA隨著電源電壓VDD的下降而下降。電源電壓VDD下降至一固定準位後不再降低，並在時間點T3時開始拉升。在時間點T3中，電壓偵測端NODE0上的電壓VNODE0隨著電源電壓VDD的拉升而上升，並且，透過充電裝置330的充電動作，電壓偵測端NODE0上的電壓VNODE0快速的上升並使信號控制端A上的電壓VA快速的下降。如此一來，輸出緩衝器340可在時間點T4上產生邏輯高準位的重置信號PORRST。也就是說，電源開啟重置電路300可產生有效的重置信號PORRST。

在此請特別注意，基於在時間點T3後，充電裝置330所進行的充電動作，可以使得電壓偵測端NODE0上的電壓VNODE0的上升速度可以加快。如此一來，即使電源電壓VDD的上升速度過快，可以及時的拉低信號控制端A上的電壓VA，並可產生有效的重置信號PORRST。

綜上所述，本發明的電源開啟重置電路，透過充電裝置以在電源電壓下降後並回升的過程中，對電壓偵測端上的電壓進行充電動作，以加快電壓偵測端上的電壓的上升速度。如此一來，輸出緩衝器可有效的產生重置信號的脈波（例如正脈波），並有效重置積體電路中的邏輯電路，維持積體電路的正常運作。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

100、200、300‧‧‧電源開啟重置電路
110、210、310‧‧‧第一反向電路
120、220、320‧‧‧第二反向電路
130、230、330‧‧‧充電裝置
140、240、340‧‧‧輸出緩衝器
150、250、350‧‧‧電流汲取器
260、360‧‧‧電阻電容電路
A‧‧‧信號控制端
GND‧‧‧參考接地端
ICS1‧‧‧電流源
IV1~IVN‧‧‧反向器
M11、M12、M21、M22、Mrst、M31-M33‧‧‧電晶體
Mcap1、Mcap2‧‧‧電容
NODE0‧‧‧電壓偵測端
PORRST‧‧‧重置信號
POR_VD‧‧‧偏壓電壓
RA1、R1、R2‧‧‧電阻
SW‧‧‧開關
T1-T4‧‧‧時間點
VA、VNODE0‧‧‧電壓
VDD‧‧‧電源電壓

圖1繪示本發明一實施例的電源開啟重置電路的示意圖。 圖2繪示本發明另一實施例的電源開啟重置電路的電路圖。 圖3繪示本發明再一實施例的電源開啟重置電路的電路圖。 圖4繪示本發明實施例的電源開啟重置電路的動作波形圖。

Claims (13)

1. 一種電源開啟重置電路，包括： 一第一反向電路，具有輸入端耦接至一電壓偵測端，該第一反向電路的輸出端耦接至一信號控制端； 一第二反向電路，具有輸入端耦接至該信號控制端，該第二反向電路並具有輸出端耦接至該電壓偵測端； 一電流汲取器，耦接至該電壓偵測端，依據一電源電壓以及該信號控制端上的電壓以由該電壓偵測端汲取電流； 一充電裝置，耦接至該電壓偵測端，依據該信號控制端上的電壓以對該電壓偵測端進行充電； 一輸出緩衝器，耦接至該信號控制端，並依據該信號控制端上的電壓以產生一重置信號；以及 一第一電容，耦接在該電壓偵測端以及該電源電壓間。
2. 如申請專利範圍第1項所述的電源開啟重置電路，更包括： 一電阻電容電路，耦接在該信號控制端與一參考接地端間。
3. 如申請專利範圍第2項所述的電源開啟重置電路，其中該電阻電容電路包括： 一第二電容，串接在該信號控制端與該參考接地端間；以及 一第一電阻，串接在該信號控制端與該參考接地端間。
4. 如申請專利範圍第1項所述的電源開啟重置電路，其中當該電源電壓在一第一時間區間下降時，該信號控制端上的電壓對應下降，當該電源電壓在一第二時間區間回升時，該充電裝置對該電壓偵測端充電，使該信號控制端上的電壓被拉低，並使該輸出緩衝器產生高電壓準位的該重置信號， 其中，該第一時間區間在該第二時間區間之前。
5. 如申請專利範圍第1項所述的電源開啟重置電路，其中該充電裝置包括： 一電流源，耦接在該電源電壓與該電壓偵測端間，依據該信號控制端上的電壓以提供一充電電流對該電壓偵測端進行充電；以及 一開關，與該電流源串聯耦接在該電源電壓與該電壓偵測端間，受控於該重置信號以被導通或斷開。
6. 如申請專利範圍第5項所述的電源開啟重置電路，其中該電流源包括一電晶體，該電晶體的第一端接收該電源電壓，該電晶體的第二端耦接至該電壓偵測端，該電晶體的控制端耦接至該信號控制端。
7. 如申請專利範圍第1項所述的電源開啟重置電路，其中該第一反向電路包括： 一第一電晶體，其第一端耦接至該充電裝置，該第一電晶體的第二端耦接至該信號控制端，該第一電晶體的控制端耦接至該電壓偵測端；以及 一第二電晶體，其第一端耦接至該信號控制端，該第二電晶體的第二端耦接至該參考接地端，該第二電晶體的控制端耦接至該電壓偵測端。
8. 如申請專利範圍第1項所述的電源開啟重置電路，其中該第二反向電路包括： 一第一電晶體，其第一端接收該電源電壓，該第一電晶體的控制端耦接至該信號控制端；以及 一第二電晶體，其第一端接收該第一電晶體的第二端，該第二電晶體的控制端耦接至該信號控制端，該第二電晶體的第二端耦接至該參考接地端。
9. 如申請專利範圍第8項所述的電源開啟重置電路，其中該電流汲取器包括： 一第三電晶體，其第一端接收該電源電壓，該第三電晶體的控制端耦接至該信號控制端； 一第四電晶體，其第一端與控制端共同耦接至該第三電晶體的第二端，該第四電晶體的第二端耦接至該參考接地端；以及 一第五電晶體，其第一端耦接至該第一電晶體的第二端，該第五電晶體的控制端耦接至該第四電晶體的控制端，該第五電晶體的第二端耦接至該參考接地端。
10. 如申請專利範圍第9項所述的電源開啟重置電路，其中該第二反向電路更包括： 一第一電阻，串聯在該第一電晶體的第二端與該第五電晶體的第一端的耦接路徑上； 該電流汲取器更包括： 一第二電阻，串聯在該第三電晶體的第二端與該第四電晶體的第一端的耦接路徑上。
11. 如申請專利範圍第1項所述的電源開啟重置電路，其中該第一電容為電晶體電容。
12. 如申請專利範圍第1項所述的電源開啟重置電路，其中該輸出緩衝器包括至少一反向器，該至少一反向器的輸入端耦接至該信號控制端，該至少一反向器的輸出端產生該重置信號。
13. 如申請專利範圍第12項所述的電源開啟重置電路，其中該輸出緩衝器中的該至少一反向器的數量為奇數。