TWI660551B - 電壓開啟重置信號產生裝置及其電壓偵測電路 - Google Patents

Abstract

一種電壓開啟重置信號產生裝置及其電壓偵測電路。電壓偵測電路包括閂鎖電路、預充電路、下拉開關以及輸出級電路。閂鎖電路具有反向器以及反或閘電路。預充電路依據一電源開啟重置信號或電源電壓以進行預充電動作。下拉開關依據電源開啟重置信號以被導通或斷開。輸出級電路接收電源電壓，基於電源電壓，以依據反向器的輸入端上的電壓以及電源開啟重置信號來產生偵測輸出電壓。

Description

電壓開啟重置信號產生裝置及其電壓偵測電路

本發明是有關於一種電壓開啟重置信號產生裝置及其電壓偵測電路，且特別是有關於一種可因應電源電壓的不同變化狀態的電壓開啟重置信號產生裝置及其電壓偵測電路。

隨著電子科技的進步，積體電路成為電子裝置重要的核心裝置。其中，在積體電路中電源開啟重置（Power On Reset, POR）電路，扮演重要的角色。電源開啟重置電路用以依據電源電壓的變動狀態，並在電源電壓被啟動或重新被啟動的過程中，產生重置信號以使積體電路中的邏輯電路可以進行重置（初始化）的動作，並避免誤動作的發生。

然而，在電子裝置運作的過程中，會因為多種不同的因素，導致電源電壓產生變化。在電源電壓多種可能不同的變化狀態中，習知技術的電源開啟重置電路常無法在各種狀態下，都可以有效產生電源開啟重置信號，導致積體電路在不可預期的狀況下，產生誤動作的現象。

本發明提供一種電壓偵測電路，有效偵測電源電壓的變化狀態。

本發明另提供一種電壓開啟重置信號產生裝置，應用所述的電壓偵測電路，在電源電壓的不同的變化狀態下，產生有效的電壓開啟重置信號。

本發明的電壓偵測電路包括閂鎖電路、預充電路、下拉開關以及輸出級電路。閂鎖電路具有反向器以及反或閘電路。反向器的輸入端耦接至反或閘電路的輸出端。反向器的輸出端耦接至反或閘電路的第一輸入端，反或閘電路的第二輸入端接收參考接地電壓。預充電路耦接在反向器接收電源電壓的路徑間，依據一電源開啟重置信號或電源電壓以進行預充電動作。下拉開關耦接在反向器的輸出端與參考接地電壓間，依據電源開啟重置信號以被導通或斷開。輸出級電路接收電源電壓，基於電源電壓，以依據反向器的輸入端上的電壓以及電源開啟重置信號來產生偵測輸出電壓。

本發明的電壓開啟重置信號產生裝置包括如上述的電壓偵測電路以及電壓開啟重置電路。電壓開啟重置電路透過電壓偵測端以耦接電壓偵測電路。電壓開啟重置電路包括第一反向電路、第二反向電路、電流汲取器、輸出緩衝器以及第一電容。第一反向電路具有輸入端耦接至電壓偵測端以接收偵測輸出電壓，第一反向電路的輸出端耦接至信號控制端。第二反向電路具有輸入端耦接至信號控制端，第二反向電路並具有輸出端以耦接至電壓偵測端。電流汲取器耦接至電壓偵測端，依據電源電壓以及信號控制端上的電壓以由電壓偵測端汲取電流。輸出緩衝器耦接至信號控制端，並依據信號控制端上的電壓以產生電壓開啟重置信號。第一電容耦接在第一反向電路的輸入端以及電源電壓間。

基於上述，本發明的電壓偵測電路透過由反向器、反或閘電路所產生的非平衡型的閂鎖電路來進行電源電壓變化狀態的偵測動作，並據以產生偵測輸出電壓。本發明實施例的電壓開啟重置信號產生裝置接收偵測輸出電壓，並依據偵測輸出電壓來對應不同的電源電壓變化狀態進行不同的初始化動作。如此一來，電壓開啟重置信號產生裝置可以有效的產生電壓開啟重置信號，維持系統的穩定性。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

請參照圖1，圖1繪示本發明一實施例的電壓偵測電路的示意圖。電壓偵測電路100包括閂鎖電路110、預充電路120、輸出級電路130以及下拉開關PDSW1。閂鎖電路110具有反向器111以及反或閘電路112，並透過反向器111以及反或閘電路112形成非平衡式的閂鎖電路。反向器111的輸入端IT1耦接至反或閘電路112的輸出端OT2，反向器111的輸出端OT1耦接至反或閘電路112的輸入端IT2，反或閘電路112的輸入端IT3接收參考接地電壓GND。

在本實施例中，預充電路120耦接在反向器111接收電源電壓VDD的路徑間。預充電路120接收電源開啟重置信號PORRST並依據電源開啟重置信號PORRST，或依據電源電壓VDD以進行預充電動作。下拉開關PDSW1耦接在反向器111的輸出端OT1與參考接地電壓GND間。下拉開關PDSW1依據電源開啟重置信號PORRST以被導通或斷開。附帶一提，在圖1中，電壓偵測電路100另包括電晶體MND。電晶體MND串接在反向器111與參考接地電壓GND的耦接路徑間，電晶體MND為一N型電晶體，並受控於電源電壓VDD。

在本實施例中，輸出級電路130耦接至反向器111的輸入端IT1（亦耦接至反或閘電路112的輸出端OT2）。輸出級電路130接收電源電壓VDD，基於電源電壓VDD以依據反向器111的輸入端IT1上的電壓以及電源開啟重置信號PORRST來產生偵測輸出電壓VNODE0。其中，偵測輸出電壓VNODE0用以反應電源電壓VDD產生變化的變化狀態，進一步來說明，偵測輸出電壓VNODE0用以反應電源電壓VDD產生變化時的電壓下降及/或上升的速度。

在細節方面，在本實施例中，預充電路120包括電晶體MP0、Mpre以及電容Mcap。電晶體MP0的第一端耦接電源電壓VDD，其第二端耦接至反向器111的第一端，電晶體MP0的控制端接收電源開啟重置信號PORRST，並依據電源開啟重置信號PORRST以被導通或斷開。電晶體Mpre與電晶體MP0並聯耦接，電晶體Mpre的控制端耦接至反向器111的第一端，並使電晶體Mpre組態為一二極體。電容Mcap串接在反向器111的第一端與參考接地電壓GND間，在本實施例中，電容Mcap為一電晶體電容。值得注意的，在本發明其他實施例中，電容Mcap亦可透過其他形式的電容來實施，沒有特定的限制。

在另一方面，反向器111包括電晶體MP1以及MN1。電晶體MP1以及MN1串聯耦接於電晶體MP0的第二端與電晶體MND的第一端間。電晶體MP1的第一端耦接至預充電路120，電晶體MP1的第二端耦接至反向器111的輸出端OT1，電晶體MP1的控制端耦接至反或閘電路112的輸出端OT2。電晶體MN1的第一端接至電晶體MP1的第二端，電晶體MN1的第二端耦接至參考接地電壓GND，電晶體MN1的控制端耦接至電晶體MP1的控制端，並形成反向器111的輸入端IT1。此外，反或閘電路112包括電晶體MP2、MP3、MN2以及MN3。電晶體MP2的第一端接收電源電壓VDD，電晶體MP2的第二端耦接至電晶體MP3的第一端。電晶體MP3的第二端則耦接至電晶體MN3的第一端並形成反或閘電路112的輸出端OT2，電晶體MN3的第二端耦接至參考接地電壓GND。電晶體MN2的第一端耦接至反或閘電路112的輸出端OT2，電晶體MN2的第二端耦接至參考接地電壓GND。並且，電晶體MP3以及MN3的控制端相互耦接並形成反或閘電路112的一輸入端IT2，電晶體MP2以及MN2的控制端相互耦接，並形成反或閘電路112的另一輸入端IT3，其中，輸入端IT3接收參考接地電壓GND。

另外，下拉開關PDSW1由電晶體MN0所建構，電晶體MN0的第一端耦接至反向器111的輸出端OT1，電晶體MN0的第二端耦接至參考接地電壓GND，電晶體MN0的控制端接收電源開啟重置信號PORRST。

在本實施例中，輸出級電路130包括電晶體MP4及MSW。電晶體MP4的第一端接收電源電壓VDD，電晶體MP4的第二端耦接至電晶體MSW的第一端，電晶體MSW的第二端產生偵測輸出電壓VNODE0。電晶體MP4以及MSW的控制端分別接收反或閘電路112的輸出端OT2上的電壓以及電源開啟重置信號PORRST。值得一提的，電晶體MP4以及MSW的配置位置可以交換，沒有特定的限制。

關於電壓偵測電路100的動作細節，在當電壓偵測電路100的電源電壓VDD被啟動時，電源電壓VDD隨時間上升，電源開啟重置信號PORRST可追蹤電源電壓VDD逐漸上升。當電源開啟重置信號PORRST的電壓值上升至一定準位後，下拉開關PDSW被導通，並使反向器111的輸出端上的電壓V(QB)被放電至參考接地電壓GND。在此同時，透過電晶體Mpre的預充電效應，電容Mcap耦接至電晶體Mpre的端點上的電壓V(Vx)被充電至等於電源電壓VDD減去電晶體Mpre的臨界電壓Vt。

在另一方面，對應的反向器111的輸出端上的電壓V(QB)的下降，電晶體MP3被導通（電晶體MN3被斷開），反或閘電路112的輸出端OT2上的電壓V(Q)被上拉至等於電源電壓VDD。並使電晶體MP4被斷開，使偵測輸出電壓VNODE0呈現高阻抗的狀態。

此外，在當電源電壓VDD的啟動動作結束後，電源電壓VDD的電壓值到達穩定的電壓準位Vdd’，此時電源開啟重置信號PORRST對應被切換至低電壓準位，並使電晶體MP0被導通。對應於此，電容Mcap上的電壓V(Vx)被充電至電源電壓VDD的穩定的電壓準位Vdd’。

承續上述的實施例，當電源電壓VDD再次發生突然下降的變化（例如下降至電壓Vlow）時，基於此時電容Mcap上的電壓V(Vx)（等於電壓準位Vdd’）會高於電壓Vlow，電晶體MP1可被導通並針對反向器111的輸出端OT1進行充電以拉高電壓V(QB)的電壓值。接著電晶體MN3被導通（電晶體MP3被斷開），並使反或閘電路112的輸出端OT2進行放電，拉低電壓V(Q)的電壓值。

對應於電壓V(Q)的被拉低狀態，電晶體MP4被導通，同時基於為低電壓準位的電源開啟重置信號PORRST，電晶體MSW同步被導通，並使輸出級電路130產生等於電源電壓VDD的偵測輸出電壓VNODE0。

由上述的說明可以得知，透過電容Mcap預存的電壓，當電源電壓VDD產生變化時，反向器111可快速反應並配合反或閘電路112，以使其輸出端OT1、OT2上的電壓V(Q)以及V(QB)的電壓準位產生切換的動作，並透過觸發輸出級電路130以產生對應的偵測輸出電壓VNODE0。

以下請參照圖2，圖2繪示本發明一實施例的電壓開啟重置信號產生裝置的示意圖。電壓開啟重置信號產生裝置200包括電壓偵測電路210以及電壓開啟重置電路220。電壓開啟重置電路220耦接至電壓偵測電路210，並透過電壓偵測端NODE0接收電壓偵測電路210所產生的偵測輸出電壓VNODE0。

關於電壓偵測電路210的實施細節，與前述的電壓偵測電路100相類似，在此恕不多贅述。

在本實施例中，電壓開啟重置電路220包括反向電路221、222、電流汲取器223、輸出緩衝器225以及電容Mcap1。反向電路221具有輸入端耦接至電壓偵測端NODE0以接收偵測輸出電壓VNODE0。反向電路221的輸出端耦接至信號控制端A。反向電路222具有輸入端耦接至信號控制端A，反向電路222並具有輸出端以耦接至電壓偵測端NODE0。電流汲取器223耦接至電壓偵測端NODE0，依據電源電壓VDD以及信號控制端A上的電壓以由電壓偵測端NODE0汲取電流。輸出緩衝器225耦接至信號控制端A，並依據信號控制端A上的電壓以產生電壓開啟重置信號PORRST以及PORb，其中電壓開啟重置信號PORRST與電壓開啟重置信號PORb互為反相信號。電容Mcap1耦接在反向電路221的輸入端以及電源電壓VDD間。

在本實施例中，電壓開啟重置電路220更包括電阻電容電路224。電阻電容電路224具有相互並聯的電阻R3及電容Mcap2。電阻R3及電容Mcap2耦接在信號控制端A與參考接地電壓GND間。其中，在當電壓偵測電路210所提供的偵測輸出電壓VNODE0為高阻抗狀態時，電阻R3及電容Mcap2可針對信號控制端A上的電壓進行初始化動作，並透過電阻R3執行放電動作，以拉低信號控制端A上的電壓。

反向電路221包括電晶體M1、M0，電晶體M1、M0相互串接於電源電壓VDD以及參考接地電壓GND間。電晶體M1、M0的控制端耦接至電壓偵測端NODE0，反向電路221的輸出端並耦接至信號控制端A。反向電路222包括電晶體M2、M6以及電阻R2。電晶體M2、電阻R2以及電晶體M6依序串接在電源電壓VDD以及參考接地電壓GND間。電晶體M2以及電晶體M6的控制端耦接至信號控制端A，反向電路222的輸出端耦接至電壓偵測端NODE0。

在另一方面，電流汲取器223包括電晶體M3~M5以及電阻R1，其中電晶體M4、M5耦接成電流鏡的型態，而電晶體M3與電阻R1依序耦接在電源電壓VDD以及電晶體M5間。電晶體M3的控制端接收信號控制端A上的電壓，並依據信號控制端A上的電壓產生電流。

關於電壓開啟重置信號產生裝置200的動作細節，在電源電壓VDD被開啟的過程中，信號控制端A以及電壓偵測端NODE0上的電壓VA以及偵測輸出電壓VNODE0隨電源電壓VDD的上升而上升。同時，輸出緩衝器225可透過多個串聯的反向器IV1~IV3來產生隨電源電壓VDD的上升而上升的電源開啟重置信號PORRST。並且，在當偵測輸出電壓VNODE0被提升至大於反向電路221的臨界電壓時，信號控制端A上的電壓VA被拉低。

對應於電壓VA的被拉低動作，電壓開啟重置信號PORRST被拉高至高電壓準位。同時，電流汲取器223也依據低電壓的電壓VA而產生偏壓電壓POR_VD，而隨著偏壓電壓POR_VD的上升，電晶體M4提供由電壓偵測端NODE0汲取電流的能力，並使電壓偵測端NODE0上的偵測輸出電壓VNODE0快速的下降。

隨著偵測輸出電壓VNODE0的下降，反向器電路221可使信號控制端A上的電壓VA上拉，同時，輸出緩衝器225可依據上拉的電壓以使電源開啟重置信號PORRST降低為低電壓準位。

在電源電壓VDD的電壓準位穩定後，當又發生電源電壓VDD下降的狀態時，請同時參照圖2以及圖3，其中圖3繪示本發明實施例的電壓開啟重置信號產生裝置的動作波形圖。其中，電源電壓VDD在時間區間Tf1產生快速下降的狀態，並下降至死區（dead zone）時，電壓偵測電路210可透過使電壓V(Q)以及V(QB)的電壓準位產生切換的狀態，並依據轉態為低電壓準位的電壓V(Q)來產生等於高電壓準位的偵測輸出電壓VNODE0。並透過偵測輸出電壓VNODE0對電壓開啟重置電路220進行初始化動作。

接著，電源電壓VDD在時間區間Tkl中維持為低電壓準位，並在之後的時間區間Tf2上升至穩定的電壓準位。在此同時，偵測輸出電壓VNODE0重新被拉低，並使電壓開啟重置電路220可重新產生高電壓準位的電壓開啟重置信號PORRST。

由圖3的繪示可以得知，本實施例中，在時間區間Tf1中，當電源電壓VDD發生快速下降的狀態時，偵測輸出電壓VNODE0可在時間區間Tf1未結束前快速被拉高。因此，無論時間區間Tkl的長度是否足夠，當進入時間區間Tf2時，電壓開啟重置電路220皆可產生有效的電壓開啟重置信號PORRST，維持系統的正常運作。此外，在電源電壓VDD下降速度過緩的條件下，基於電容Mcap上的電壓與電源電壓VDD的變化是獨立的，本發明實施例的電壓偵測電路210仍可有效切換電壓V(Q)以及V(QB)的電壓準位，並使電壓開啟重置電路220產生有效的電壓開啟重置信號PORRST。

綜上所述，本發明提供電壓偵測電路以偵測電源電壓的變化狀態。並透過設置非分平衡式的閂鎖電路，並在電源電壓發生變化狀態時，透過改變閂鎖電路中的電壓狀態來產生偵測輸出電壓。在本發明實施例中，電壓偵測電路並提供偵測輸出電壓以初始化電壓開啟重置電路，使其產生有效的電壓開啟重置信號。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

100、210‧‧‧電壓偵測電路

110‧‧‧閂鎖電路

120‧‧‧預充電路

130‧‧‧輸出級電路

200‧‧‧電壓開啟重置信號產生裝置

220‧‧‧電壓開啟重置電路

221、222‧‧‧反向電路

223‧‧‧電流汲取器

225‧‧‧輸出緩衝器

PDSW1‧‧‧下拉開關

OT1、OT2‧‧‧輸出端

IT1、IT2、IT3‧‧‧輸入端

GND‧‧‧參考接地電壓

PORRST、PORb‧‧‧電源開啟重置信號

VDD‧‧‧電源電壓

MND、MP0、Mpre、MP1、MN1、MP2、MP3、MN2、MN3、MN0、MP4、MSW、M1~M6‧‧‧電晶體

V(QB)、V(Vx)、V(Q)、VA‧‧‧電壓

VNODE0‧‧‧偵測輸出電壓

Mcap、Mcap1、Mcap2‧‧‧電容

NODE0‧‧‧電壓偵測端

A‧‧‧信號控制端

R1~R3‧‧‧電阻

Tf1、Tf2、Tkl‧‧‧時間區間

圖1繪示本發明一實施例的電壓偵測電路的示意圖。 圖2繪示本發明一實施例的電壓開啟重置信號產生裝置的示意圖。 圖3繪示本發明實施例的電壓開啟重置信號產生裝置的動作波形圖。

Claims (12)

1. 一種電壓偵測電路，用以偵測一電源電壓的變化狀態，包括： 一閂鎖電路，具有一反向器以及一反或閘電路，該反向器的輸入端耦接至該反或閘電路的輸出端，該反向器的輸出端耦接至該反或閘電路的第一輸入端，該反或閘電路的第二輸入端接收一參考接地電壓； 一預充電路，耦接在該反向器接收該電源電壓的路徑間，依據一電源開啟重置信號或該電源電壓以進行預充電動作； 一下拉開關，耦接在該反向器的輸出端與該參考接地電壓間，依據該電源開啟重置信號以被導通或斷開；以及 一輸出級電路，接收該電源電壓，基於該電源電壓，以依據該反向器的輸入端上的電壓以及該電源開啟重置信號來產生一偵測輸出電壓。
2. 如申請專利範圍第1項所述的電壓偵測電路，其中該預充電路包括： 一第一電晶體，耦接在該電源電壓以及該反向器的第一端間，依據該電源開啟重置信號以被導通或斷開； 一二極體，其陽極接收該電源電壓，該二極體的陰極耦接至該反向器的第一端； 一電容，耦接在該反向器的第一端與該參考接地電壓間， 其中，該反向器的第一端用以接收該電源電壓。
3. 如申請專利範圍第2項所述的電壓偵測電路，其中該二極體為一第二電晶體，該第二電晶體的第一端接收該電源電壓，該第二電晶體的第二端耦接至該第二電晶體的控制端以及該反向器的第一端，該第二電晶體為P型電晶體。
4. 如申請專利範圍第2項所述的電壓偵測電路，其中該下拉開關包括： 一第二電晶體，其第一端耦接至該反向器的輸出端，該第二電晶體的第二端耦接至該參考接地電壓，該第二電晶體接收該電源開啟重置信號。
5. 如申請專利範圍第1項所述的電壓偵測電路，其中該反向器包括： 一第一電晶體，其第一端接至該預充電路，該第一電晶體的第二端耦接至該反向器的輸出端，該第一電晶體的控制端耦接至該反或閘電路的輸出端；以及 一第二電晶體，其第一端接至該第一電晶體的第二端，該第二電晶體的第二端耦接至該參考接地電壓，該第二電晶體的控制端耦接至該第一電晶體的控制端。
6. 如申請專利範圍第5項所述的電壓偵測電路，更包括： 一第三電晶體，耦接在該第二電晶體耦接至該參考接地電壓的路徑間，該第三電晶體的控制端接收該電源電壓。
7. 如申請專利範圍第1項所述的電壓偵測電路，其中該反或閘電路包括： 一第一電晶體，其第一端接收該電源電壓，該第一電晶體的控制端為該反或閘電路的第二輸入端； 一第二電晶體，其第一端耦接至該第一電晶體的第二端，該第二電晶體的第二端耦接至該反向器的輸入端，該第二電晶體的控制端耦接至該反向器的輸出端； 一第三電晶體，其第一端耦接至該第二電晶體的第二端，該第三電晶體的第二端耦接至該參考接地電壓，該第三電晶體的控制端耦接至該第二電晶體的控制端；以及 一第四電晶體，其第一端耦接至該第二電晶體的第二端，該第四電晶體的第二端耦接至該參考接地電壓，該第四電晶體的控制端耦接至該參考接地電壓。
8. 如申請專利範圍第1項所述的電壓偵測電路，其中該輸出級電路包括： 一第一電晶體，其第一端接收該電源電壓，該第一電晶體的控制端耦接至該反或閘電路的輸出端；以及 一第二電晶體，其第一端耦接至該第一電晶體的第二端，該第二電晶體的第二端產生該偵測輸出電壓，該第二電晶體的控制端接收該電源開啟重置信號。
9. 一種電壓開啟重置信號產生裝置，包括： 如申請專利範圍1所述的電壓偵測電路；以及 一電壓開啟重置電路，透過一電壓偵測端以耦接該電壓偵測電路，包括： 一第一反向電路，具有輸入端耦接至該電壓偵測端以接收該偵測輸出電壓，該第一反向電路的輸出端耦接至一信號控制端； 一第二反向電路，具有輸入端耦接至該信號控制端，該第二反向電路並具有輸出端以耦接至該電壓偵測端； 一電流汲取器，耦接至該電壓偵測端，依據該電源電壓以及該信號控制端上的電壓以由該電壓偵測端汲取電流； 一輸出緩衝器，耦接至該信號控制端，並依據該信號控制端上的電壓以產生該電壓開啟重置信號；以及 一電容，耦接在該第一反向電路的輸入端以及該電源電壓間。
10. 如申請專利範圍第9項所述的電壓開啟重置信號產生裝置，其中該電壓開啟重置電路更包括： 一電阻電容電路，具有相互並聯的一電阻及一電容，耦接在該信號控制端與該參考接地電壓間。
11. 如申請專利範圍第9項所述的電壓開啟重置信號產生裝置，其中該電流汲取器包括： 一第一電晶體，其第一端接收該電源電壓，該第一電晶體的控制端耦接至該信號控制端； 一第二電晶體，其第一端與控制端共同耦接至該第二電晶體的第二端，該第二電晶體的第二端耦接至該參考接地電壓；以及 一第三電晶體，其第一端耦接至該第一電晶體的第二端，該第三電晶體的控制端耦接至該第二電晶體的控制端，該第三電晶體的第二端耦接至該參考接地電壓。
12. 如申請專利範圍第9項所述的電壓開啟重置信號產生裝置，其中該輸出緩衝器包括至少一反向器，該至少一反向器的輸入端耦接至該信號控制端，該至少一反向器的輸出端產生該電源開啟重置信號。