CN210157165U - 下电复位电路及电源装置 - Google Patents

Abstract

本实用新型涉及一种下电复位电路及电源装置，在线性稳压器的输入电压小于预设电压阈值时，输出复位信号，并通过锁存模块锁存复位信号，在输入电压下电时保持复位信号有效。最后，通过在半导体开关管的受控端接收到复位信号时，导通半导体开关管的第一开关端和第二开关端。通过半导体开关管泄放线性稳压器的输出端电荷，加速放电。基于此，在降低复位电路的体积的同时，提高放电的速度和可靠性。

Description

下电复位电路及电源装置

技术领域

本实用新型涉及电子电路技术领域，特别是涉及一种下电复位电路及电源装置。

背景技术

线性稳压器作为新一代的集成电路稳压器，可提供稳定的电源电压，被广泛应用在MCU系统中。传统的线性稳压器一般具有使能功能，当系统上电时，在使能信号的作用下，线性稳压器工作在有效状态。当系统掉电时或线性稳压器工作在睡眠状态时，线性稳压器的功率管被关断，输出负载电容通过负载电阻以及反馈电阻放电。当负载电容较大，负载电阻和反馈电阻都比较大时，放电时间会比较长。通常地，放电时间一般是秒的量级。此时，如果使能信号出现高频率切换或抖动时，线性稳压器的功率管会快速的导通并对输出负载电容不断充电，由于放电时间比较长，就会造成输出电压不断增加。当电荷累积到一定程度就会造成与输出电压相关的器件损坏，包括线性稳压器本身的器件和系统中线性稳压器的负载器件。

在传统的线性稳压器中，一般是通过RC复位电路来满足线性稳压器的下电复位。然而，由于RC复位电路的体积较大，容易占用过多的电路版图，难以适应日益发展的现代工艺要求。

实用新型内容

基于此，有必要针对RC复位电路的体积较大，容易占用过多的电路版图，难以适应日益发展的现代工艺要求，提供一种下电复位电路及电源装置。

一种下电复位电路，包括：

电压检测模块；电压检测模块用于检测线性稳压器的输入电压，在输入电压小于预设电压阈值时，输出复位信号；

锁存模块；锁存模块用于锁存复位信号；

半导体开关管；半导体开关管的受控端用于接入复位信号，半导体开关管的第一开关端用于接入线性稳压器的输出电压，半导体开关管的第二开关端用于连接公共端；半导体开关管用于在半导体开关管的受控端接入复位信号时，导通半导体开关管的第一开关端和第二开关端。

上述下电复位电路，在线性稳压器的输入电压小于预设电压阈值时，输出复位信号，并通过锁存模块锁存复位信号，在输入电压下电时保持复位信号有效。最后，通过在半导体开关管的受控端接收到复位信号时，导通半导体开关管的第一开关端和第二开关端。通过半导体开关管泄放线性稳压器的输出端电荷，加速放电。基于此，在降低复位电路的体积的同时，提高放电的速度和可靠性。

在其中一个实施例中，还包括：

电压域转换模块；电压域转换模块用于将复位信号转换为输出电压。

在其中一个实施例中，电压检测模块包括：

电平判断单元；电平判断单元用于检测输入电压，在输入电压小于预设电压阈值时输出第一开关信号，在输入电压大于预设电压阈值时输出第二开关信号；

分压单元；分压单元一端用于接入输入电压；

受控开关；受控开关的第一开关端连接分压单元的另一端，受控开关的第二开关端用于连接公共端；受控开关用于在接收到第一开关信号时导通受控开关的第一开关端和第二开关端，否则断开受控开关的第一开关端和第二开关端；

非门单元；非门单元的输入端连接受控开关的第一开关端，非门单元的输出端用于输出复位信号。

在其中一个实施例中，电平判断单元包括：

第一PMOS管；第一PMOS管的源极用于接入输入电压，第一PMOS管的栅极连接第一PMOS管的漏极；

第二PMOS管；第二PMOS管的源极连接第一PMOS管的漏极，第二PMOS管的栅极连接第二PMOS管的漏极，第二PMOS管的漏极用于输出第一开关信号或第二开关信号；

第三PMOS管；第三PMOS管的源极连接第二PMOS管的漏极，第三PMOS管的栅极连接第三PMOS管的漏极，第三PMOS管的漏极用于连接公共端。

在其中一个实施例中，受控开关包括：

第一NMOS管；第一NMOS管的漏极连接分压单元的另一端，第一NMOS管的源极用于连接公共端；第一NMOS管的栅极用于接收第一开关信号或第二开关信号。

在其中一个实施例中，非门单元包括斯密特触发器。

在其中一个实施例中，电压域转换模块包括：

第四PMOS管；第四PMOS管的源极用于接入输入电压，第四PMOS管的栅极用于接入复位信号。

第五PMOS管；第五PMOS管的源极用于接入输出电压，第五PMOS管的栅极连接第四PMOS管的漏极；

第六PMOS管；第六PMOS管的源极用于接入输出电压，第六PMOS管的栅极连接第五PMOS管的漏极，第六PMOS管的漏极连接半导体开关管的受控端；

第二NMOS管；第二NMOS管的栅极连接第四PMOS管的栅极，第二NMOS管的漏极连接第四PMOS管的漏极，第二NMOS管的源极用于连接公共端；

第三NMOS管；第三NMOS管的栅极连接第五PMOS管的栅极，第三NMOS管的漏极连接第五PMOS管的漏极，第三NMOS管的源极用于连接公共端；

第四NMOS管；第四NMOS管的栅极连接第六PMOS管的栅极，第四NMOS管的漏极连接第六PMOS管的漏极，第四NMOS管的源极用于连接公共端。

在其中一个实施例中，锁存模块包括：

第七PMOS管；第七PMOS管的源极用于接入输入电压；

第八PMOS管；第八PMOS管的源极用于接入输入电压；

第九PMOS管；第九PMOS管的漏极连接第八PMOS管的漏极，第九PMOS管的源极连接第七PMOS管的栅极；

第十PMOS管；第十PMOS管的栅极用于接入复位信号，第十PMOS管的源极用于接入输入电压，第十PMOS管的漏极连接第九PMOS管的漏极；

第十一PMOS管；第十一PMOS管的源极用于接入输入电压，第十一PMOS管的栅极连接第七PMOS管的漏极；

第十二PMOS管；第十二PMOS管的漏极连接第十一PMOS管的漏极，第十二PMOS管的源极连接第九PMOS管的源极；

第十三PMOS管；第十三PMOS管的源极用于接入输入电压，第十三PMOS管的栅极连接第十二PMOS管的源极，第十三PMOS管的漏极连接第八PMOS管的栅极，第十三PMOS管的漏极还用于输出锁存后的复位信号；

第十四PMOS管；第十四PMOS管的源极用于接入输入电压，第十四PMOS管的漏极连接第十二PMOS管的栅极，第十四PMOS管的栅极连接第九PMOS管的栅极；

第五NMOS管；第五NMOS管的漏极连接第七PMOS管的漏极，第五NMOS管的栅极连接第七PMOS管的栅极，第五NMOS管的源极用于连接公共端；

第六NMOS管；第六NMOS管的源极连接第九PMOS管的源极，第六NMOS管的栅极连接第十四PMOS管的漏极；

第七NMOS管；第七NMOS管的漏极连接第六NMOS管的漏极，第七NMOS管的栅极连接第十三PMOS管的漏极，第七NMOS管的源极用于连接公共端；

第八NMOS管；第八NMOS管的源极连接第十二PMOS管的源极，第八NMOS管的栅极连接第十四PMOS管的栅极；

第九NMOS管；第九NMOS管的漏极连接第八NMOS管的漏极，第九NMOS管的栅极连接第七PMOS关的漏极，第九NMOS管的源极用于连接公共端；

第十NMOS管；第十NMOS管的漏极连接第十三PMOS管的漏极，第十NMOS管的栅极连接第十三PMOS管的栅极，第十NMOS管的源极用于连接公共端；

第十一NMOS管；第十一NMOS管的漏极连接第十四PMOS管的漏极，第十一NMOS管的栅极连接第十四PMOS管的栅极，第十一NMOS管的源极用于连接公共端。

在其中一个实施例中，半导体开关管包括第十二NMOS管；

第十二NMOS管的栅极用于接入复位信号，第十二NMOS管的漏极用于接入输出电压，第十二NMOS管的源极用于连接公共端。

一种电源装置，包括线性稳压器以及上述任一实施例的下电复位电路。

上述电源装置，在线性稳压器的输入电压小于预设电压阈值时，输出复位信号，并通过锁存模块锁存复位信号，在输入电压下电时保持复位信号有效。最后，通过在半导体开关管的受控端接收到复位信号时，导通半导体开关管的第一开关端和第二开关端。通过半导体开关管泄放线性稳压器的输出端电荷，加速放电。基于此，在降低复位电路的体积的同时，提高放电的速度和可靠性。

附图说明

图1为一实施方式的下电复位电路模块结构图；

图2为一实施方式的电压检测模块结构图；

图3为一实施方式的电压检测模块电路图；

图4为一实施方式的锁存模块电路图；

图5为另一实施方式的下电复位电路模块结构图；

图6为一实施方式的电压域转换模块电路图；

图7为一实施方式的电源装置模块结构示意图。

具体实施方式

为了更好地理解本实用新型的目的、技术方案以及技术效果，以下结合附图和实施例对本实用新型进行进一步的讲解说明。同时声明，以下所描述的实施例仅用于解释本实用新型，并不用于限定本实用新型。

本实用新型实施例提供了一种下电复位电路。

图1为一实施方式的下电复位电路模块结构图，如图1所示，一实施方式的下电复位电路包括模块100至102：

电压检测模块100；电压检测模块用于检测线性稳压器的输入电压VDD1，在输入电压VDD1小于预设电压阈值时，输出复位信号；

其中，线性稳压器的输入端电压为输入电压VDD1，线性稳压器的输出端电压为输出电压VDD2。电压检测模块100检测线性稳压器的输入电压VDD1，在输入电压VDD1小于预设电压阈值时，输出复位信号。其中，输入电压VDD1小于预设电压阈值表征线性稳压器的输入端欠压，系统板级电源下电，输入电压VDD1会持续下降。

在其中一个实施例中，图2为一实施方式的电压检测模块结构图，如图2所示，电压检测模块100包括模块200至203：

电平判断单元200；电平判断单元用于检测输入电压VDD1，在输入电压VDD1小于预设电压阈值时输出第一开关信号，在输入电压VDD1大于预设电压阈值时输出第二开关信号；

其中，电平判断单元200接入输入电压VDD1，在输入电压VDD1小于预设电压阈值时输出第一开关信号，即复位信号。在输入电压VDD1大于预设电压阈值时输出第二开关信号。

在其中一个实施例中，图3为一实施方式的电压检测模块电路图，如图3所示，电平判断单元200包括：

第一PMOS管MP1；第一PMOS管MP1的源极用于接入输入电压VDD1，第一PMOS管MP1的栅极连接第一PMOS管MP1的漏极；

第二PMOS管MP2；第二PMOS管MP2的源极连接第一PMOS管MP1的漏极，第二PMOS管MP2的栅极连接第二PMOS管MP2的漏极，第二PMOS管MP2的漏极用于输出第一开关信号或第二开关信号；

第三PMOS管MP3；第三PMOS管MP3的源极连接第二PMOS管MP2的漏极，第三PMOS管MP3的栅极连接第三PMOS管MP3的漏极，第三PMOS管MP3的漏极用于连接公共端VSS。

如图3所示，在输入电压VDD1小于预设电压阈值时，第一PMOS管MP1和第二PMOS管MP2导通，第三PMOS管MP3关断，输入电压VDD1作为第一开关信号输出。在输入电压VDD1小于预设电压阈值时，第一PMOS管MP1和第二PMOS管MP2导通，第三PMOS管MP3关断，输入电压VDD1作为第一开关信号输出。在输入电压VDD1大于预设电压阈值时，第一PMOS管MP1、第二PMOS管MP2导通和第三PMOS管MP3导通，公共端VSS电压作为第二开关信号输出。

分压单元201；分压单元一端用于接入输入电压VDD1；

在其中一个实施例中，如图3所示，分压单元201包括电阻R1。

受控开关202；受控开关的第一开关端连接分压单元的另一端，受控开关的第二开关端用于连接公共端VSS；受控开关用于在接收到第一开关信号时导通受控开关的第一开关端和第二开关端，否则断开受控开关的第一开关端和第二开关端；

其中，受控开关202在接收到第一开关信号时，其第一开关端和第二开关端导通。在接收到第二开关信号时，其第一开关端和第二开关端关断。

在其中一个实施例中，如图3所示，受控开关202包括：

第一NMOS管MN1；第一NMOS管MN1的漏极连接分压单元的另一端，第一NMOS管MN1的源极用于连接公共端VSS；第一NMOS管MN1的栅极用于接收第一开关信号或第二开关信号。

其中，在接收到第一开关信号，即输入电压VDD1时，第一NMOS管MN1满足导通条件，第一NMOS管MN1导通。公共端VSS信号输出至非门单元203。

非门单元203；非门单元的输入端连接受控开关的第一开关端，非门单元的输出端用于输出复位信号。

其中，非门单元203用于反相受控开关的第一开关端输出的信号。如图3所示，在输入电压VDD1小于预设电压阈值时，非门单元203输出公共端VSS信号的反相信号。

在其中一个实施例中，如图3所示，非门单元包括斯密特触发器SMIT。

锁存模块101；锁存模块用于锁存复位信号；

其中，锁存模块101用于锁存复位信号。由于输入电压VDD1持续下降，通过锁存模块101在输入电压VDD1下降过程中保持复位信号有效，并防止漏电。

在其中一个实施例中，锁存模块101选用锁存器或锁存电路。

图4为一实施方式的锁存模块电路图，如图4所示，锁存模块101包括：

第七PMOS管MP7；第七PMOS管MP7的源极用于接入输入电压VDD1；

第八PMOS管MP8；第八PMOS管MP8的源极用于接入输入电压VDD1；

第九PMOS管MP9；第九PMOS管MP9的漏极连接第八PMOS管MP8的漏极，第九PMOS管MP9的源极连接第七PMOS管MP7的栅极；

第十PMOS管MP10；第十PMOS管MP10的栅极用于接入复位信号POR，第十PMOS管MP10的源极用于接入输入电压VDD1，第十PMOS管MP10的漏极连接第九PMOS管MP9的漏极；

第十一PMOS管MP11；第十一PMOS管MP11的源极用于接入输入电压VDD1，第十一PMOS管MP11的栅极连接第七PMOS管MP7的漏极；

第十二PMOS管MP12；第十二PMOS管MP12的漏极连接第十一PMOS管MP11的漏极，第十二PMOS管MP12的源极连接第九PMOS管MP9的源极；

第十三PMOS管MP13；第十三PMOS管MP13的源极用于接入输入电压VDD1，第十三PMOS管MP13的栅极连接第十二PMOS管MP12的源极，第十三PMOS管MP13的漏极连接第八PMOS管MP8的栅极，第十三PMOS管MP13的漏极还用于输出锁存后的复位信号；

第十四PMOS管MP14；第十四PMOS管MP14的源极用于接入输入电压VDD1，第十四PMOS管MP14的漏极连接第十二PMOS管MP12的栅极，第十四PMOS管MP14的栅极连接第九PMOS管MP9的栅极；

第五NMOS管MN5；第五NMOS管MN5的漏极连接第七PMOS管MP7的漏极，第五NMOS管MN5的栅极连接第七PMOS管MP7的栅极，第五NMOS管MN5的源极用于连接公共端VSS；

第六NMOS管MN6；第六NMOS管MN6的源极连接第九PMOS管MP9的源极，第六NMOS管MN6的栅极连接第十四PMOS管MP14的漏极；

第七NMOS管MN7；第七NMOS管MN7的漏极连接第六NMOS管MN6的漏极，第七NMOS管MN7的栅极连接第十三PMOS管MP13的漏极，第七NMOS管MN7的源极用于连接公共端VSS；

第八NMOS管MN8；第八NMOS管MN8的源极连接第十二PMOS管MP12的源极，第八NMOS管MN8的栅极连接第十四PMOS管MP14的栅极；

第九NMOS管MN9；第九NMOS管MN9的漏极连接第八NMOS管MN8的漏极，第九NMOS管MN9的栅极连接第七PMOS关的漏极，第九NMOS管MN9的源极用于连接公共端VSS；

第十NMOS管MN10；第十NMOS管MN10的漏极连接第十三PMOS管MP13的漏极，第十NMOS管MN10的栅极连接第十三PMOS管MP13的栅极，第十NMOS管MN10的源极用于连接公共端VSS；

第十一NMOS管MN11；第十一NMOS管MN11的漏极连接第十四PMOS管MP14的漏极，第十一NMOS管MN11的栅极连接第十四PMOS管MP14的栅极，第十一NMOS管MN11的源极用于连接公共端VSS。

半导体开关管102；半导体开关管的受控端用于接入复位信号，半导体开关管的第一开关端用于接入线性稳压器的输出电压VDD2，半导体开关管的第二开关端用于连接公共端VSS；半导体开关管用于在半导体开关管的受控端接入复位信号时，导通半导体开关管的第一开关端和第二开关端。

其中，锁存模块101锁存后的复位信号输出至半导体开关102，半导体开关102的受控端接收复位信号后，半导体开关管的第一开关端和第二开关端导通，输出电压VDD2经半导体开关管102输出至公共端VSS，通过半导体开关管102泄放输出电压VDD2，完成放电。

其中，锁存模块101包括三极管或MOS管。在其中一个实施例中，半导体开关管包括第十二NMOS管；

第十二NMOS管的栅极用于接入复位信号，第十二NMOS管的漏极用于接入输出电压VDD2，第十二NMOS管的源极用于连接公共端VSS。

第十二NMOS管的栅极接收到复位信号时，第十二NMOS管导通，输出电压VDD2经第十二NMOS管完成放电。

在其中一个实施例中，图5为另一实施方式的下电复位电路模块结构图，如图5所示，另一实施方式的下电复位电路还包括电压域转换模块300；电压域转换模块300用于将复位信号转换为输出电压VDD2。

其中，电压域转换模块300将复位信号转换为输出电压VDD2，以解决线性稳压器输入端与输出端间电压域转换，保证复位信号可驱动半导体开关管102导通。

在其中一个实施例中，图6为一实施方式的电压域转换模块电路图，如图6所示，电压域转换模块300包括：

第四PMOS管MP4；第四PMOS管MP4的源极用于接入输入电压VDD1，第四PMOS管MP4的栅极用于接入复位信号。

第五PMOS管MP5；第五PMOS管MP5的源极用于接入输出电压VDD2，第五PMOS管MP5的栅极连接第四PMOS管MP4的漏极；

第六PMOS管MP6；第六PMOS管MP6的源极用于接入输出电压VDD2，第六PMOS管MP6的栅极连接第五PMOS管MP5的漏极，第六PMOS管MP6的漏极连接半导体开关管的受控端；

第二NMOS管MN2；第二NMOS管MN2的栅极连接第四PMOS管MP4的栅极，第二NMOS管MN2的漏极连接第四PMOS管MP4的漏极，第二NMOS管MN2的源极用于连接公共端VSS；

第三NMOS管MN3；第三NMOS管MN3的栅极连接第五PMOS管MP5的栅极，第三NMOS管MN3的漏极连接第五PMOS管MP5的漏极，第三NMOS管MN3的源极用于连接公共端VSS；

第四NMOS管MN4；第四NMOS管MN4的栅极连接第六PMOS管MP6的栅极，第四NMOS管MN4的漏极连接第六PMOS管MP6的漏极，第四NMOS管MN4的源极用于连接公共端VSS。

如图6所示，第四PMOS管MP4的栅极接入复位信号后，第六PMOS管MP6导通，第四NMOS管MN4关断，输出电压VDD2输出至半导体开关管102的受控端。

上述下电复位电路，在线性稳压器的输入电压VDD1小于预设电压阈值时，输出复位信号，并通过锁存模块101锁存复位信号，在输入电压VDD1下电时保持复位信号有效。最后，通过在半导体开关管102的受控端接收到复位信号时，导通半导体开关管102的第一开关端和第二开关端。通过半导体开关管102泄放线性稳压器的输出端电荷，加速放电。基于此，在降低复位电路的体积的同时，提高放电的速度和可靠性。

本实用新型实施例还提供一种电源装置。

图7为一实施方式的电源装置模块结构示意图，如图7所示，一实施方式的电源装置包括线性稳压器400以及上述任一实施例的下电复位电路401。

上述电源装置，在线性稳压器400的输入电压VDD1小于预设电压阈值时，输出复位信号，并通过锁存模块101锁存复位信号，在输入电压VDD1下电时保持复位信号有效。最后，通过在半导体开关管102的受控端接收到复位信号时，导通半导体开关管102的第一开关端和第二开关端。通过半导体开关管102泄放线性稳压器400的输出端电荷，加速放电。基于此，在降低复位电路的体积的同时，提高放电的速度和可靠性。

以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上实施例仅表达了本实用新型的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对实用新型专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干变形和改进，这些都属于本实用新型的保护范围。因此，本实用新型专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种下电复位电路，其特征在于，包括：

电压检测模块；所述电压检测模块用于检测线性稳压器的输入电压，在所述输入电压小于预设电压阈值时，输出复位信号；

锁存模块；所述锁存模块用于锁存所述复位信号；

半导体开关管；所述半导体开关管的受控端用于接入所述复位信号，所述半导体开关管的第一开关端用于接入所述线性稳压器的输出电压，所述半导体开关管的第二开关端用于连接公共端；所述半导体开关管用于在所述半导体开关管的受控端接入复位信号时，导通所述半导体开关管的第一开关端和第二开关端。

2.根据权利要求1所述的下电复位电路，其特征在于，还包括：

电压域转换模块；所述电压域转换模块用于将所述复位信号转换为所述输出电压。

3.根据权利要求1所述的下电复位电路，其特征在于，所述电压检测模块包括：

电平判断单元；所述电平判断单元用于检测所述输入电压，在所述输入电压小于预设电压阈值时输出第一开关信号，在所述输入电压大于预设电压阈值时输出第二开关信号；

分压单元；所述分压单元一端用于接入所述输入电压；

受控开关；所述受控开关的第一开关端连接所述分压单元的另一端，所述受控开关的第二开关端用于连接公共端；所述受控开关用于在接收到所述第一开关信号时导通所述受控开关的第一开关端和第二开关端，否则断开所述受控开关的第一开关端和第二开关端；

非门单元；所述非门单元的输入端连接所述受控开关的第一开关端，所述非门单元的输出端用于输出所述复位信号。

4.根据权利要求3所述的下电复位电路，其特征在于，所述电平判断单元包括：

第一PMOS管；所述第一PMOS管的源极用于接入所述输入电压，所述第一PMOS管的栅极连接所述第一PMOS管的漏极；

第二PMOS管；所述第二PMOS管的源极连接所述第一PMOS管的漏极，所述第二PMOS管的栅极连接所述第二PMOS管的漏极，所述第二PMOS管的漏极用于输出第一开关信号或第二开关信号；

第三PMOS管；所述第三PMOS管的源极连接所述第二PMOS管的漏极，所述第三PMOS管的栅极连接所述第三PMOS管的漏极，所述第三PMOS管的漏极用于连接公共端。

5.根据权利要求3所述的下电复位电路，其特征在于，所述受控开关包括：

第一NMOS管；所述第一NMOS管的漏极连接所述分压单元的另一端，所述第一NMOS管的源极用于连接公共端；所述第一NMOS管的栅极用于接收所述第一开关信号或第二开关信号。

6.根据权利要求3所述的下电复位电路，其特征在于，所述非门单元包括斯密特触发器。

7.根据权利要求2所述的下电复位电路，其特征在于，所述电压域转换模块包括：

第四PMOS管；所述第四PMOS管的源极用于接入所述输入电压，所述第四PMOS管的栅极用于接入所述复位信号；

第五PMOS管；所述第五PMOS管的源极用于接入所述输出电压，所述第五PMOS管的栅极连接所述第四PMOS管的漏极；

第六PMOS管；所述第六PMOS管的源极用于接入所述输出电压，所述第六PMOS管的栅极连接所述第五PMOS管的漏极，所述第六PMOS管的漏极连接所述半导体开关管的受控端；

第二NMOS管；所述第二NMOS管的栅极连接所述第四PMOS管的栅极，所述第二NMOS管的漏极连接所述第四PMOS管的漏极，所述第二NMOS管的源极用于连接公共端；

第三NMOS管；所述第三NMOS管的栅极连接所述第五PMOS管的栅极，所述第三NMOS管的漏极连接所述第五PMOS管的漏极，所述第三NMOS管的源极用于连接公共端；

第四NMOS管；所述第四NMOS管的栅极连接所述第六PMOS管的栅极，所述第四NMOS管的漏极连接所述第六PMOS管的漏极，所述第四NMOS管的源极用于连接公共端。

8.根据权利要求1至7任意一项所述的下电复位电路，其特征在于，所述锁存模块包括：

第七PMOS管；所述第七PMOS管的源极用于接入所述输入电压；

第八PMOS管；所述第八PMOS管的源极用于接入所述输入电压；

第九PMOS管；所述第九PMOS管的漏极连接所述第八PMOS管的漏极，所述第九PMOS管的源极连接所述第七PMOS管的栅极；

第十PMOS管；所述第十PMOS管的栅极用于接入所述复位信号，所述第十PMOS管的源极用于接入所述输入电压，所述第十PMOS管的漏极连接所述第九PMOS管的漏极；

第十一PMOS管；所述第十一PMOS管的源极用于接入所述输入电压，所述第十一PMOS管的栅极连接所述第七PMOS管的漏极；

第十二PMOS管；所述第十二PMOS管的漏极连接所述第十一PMOS管的漏极，所述第十二PMOS管的源极连接所述第九PMOS管的源极；

第十三PMOS管；所述第十三PMOS管的源极用于接入所述输入电压，所述第十三PMOS管的栅极连接所述第十二PMOS管的源极，所述第十三PMOS管的漏极连接所述第八PMOS管的栅极，所述第十三PMOS管的漏极还用于输出锁存后的复位信号；

第十四PMOS管；所述第十四PMOS管的源极用于接入所述输入电压，所述第十四PMOS管的漏极连接所述第十二PMOS管的栅极，所述第十四PMOS管的栅极连接所述第九PMOS管的栅极；

第五NMOS管；所述第五NMOS管的漏极连接所述第七PMOS管的漏极，所述第五NMOS管的栅极连接所述第七PMOS管的栅极，所述第五NMOS管的源极用于连接公共端；

第六NMOS管；所述第六NMOS管的源极连接所述第九PMOS管的源极，所述第六NMOS管的栅极连接所述第十四PMOS管的漏极；

第七NMOS管；所述第七NMOS管的漏极连接所述第六NMOS管的漏极，所述第七NMOS管的栅极连接所述第十三PMOS管的漏极，所述第七NMOS管的源极用于连接公共端；

第八NMOS管；所述第八NMOS管的源极连接所述第十二PMOS管的源极，所述第八NMOS管的栅极连接所述第十四PMOS管的栅极；

第九NMOS管；所述第九NMOS管的漏极连接所述第八NMOS管的漏极，所述第九NMOS管的栅极连接所述第七PMOS关的漏极，所述第九NMOS管的源极用于连接公共端；

第十NMOS管；所述第十NMOS管的漏极连接所述第十三PMOS管的漏极，所述第十NMOS管的栅极连接所述第十三PMOS管的栅极，所述第十NMOS管的源极用于连接公共端；

第十一NMOS管；所述第十一NMOS管的漏极连接所述第十四PMOS管的漏极，所述第十一NMOS管的栅极连接所述第十四PMOS管的栅极，所述第十一NMOS管的源极用于连接公共端。

9.根据权利要求1至7任意一项所述的下电复位电路，其特征在于，所述半导体开关管包括第十二NMOS管；

所述第十二NMOS管的栅极用于接入所述复位信号，所述第十二NMOS管的漏极用于接入所述输出电压，所述第十二NMOS管的源极用于连接公共端。

10.一种电源装置，其特征在于，包括线性稳压器以及如权利要求1至9任意一项所述的下电复位电路。

Images