CN112073050B - 用于半导体集成电路的电源上电复位电路 - Google Patents

用于半导体集成电路的电源上电复位电路 Download PDF

Info

Publication number
CN112073050B
CN112073050B CN202011259068.3A CN202011259068A CN112073050B CN 112073050 B CN112073050 B CN 112073050B CN 202011259068 A CN202011259068 A CN 202011259068A CN 112073050 B CN112073050 B CN 112073050B
Authority
CN
China
Prior art keywords
power
transistor
power supply
threshold
supply voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011259068.3A
Other languages
English (en)
Other versions
CN112073050A (zh
Inventor
陈建章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Jinghua Microelectronics Co.,Ltd.
Original Assignee
Hangzhou Sdic Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Sdic Microelectronics Co ltd filed Critical Hangzhou Sdic Microelectronics Co ltd
Priority to CN202011259068.3A priority Critical patent/CN112073050B/zh
Publication of CN112073050A publication Critical patent/CN112073050A/zh
Application granted granted Critical
Publication of CN112073050B publication Critical patent/CN112073050B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003Modifications for increasing the reliability for protection
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008Arrangements for reducing power consumption
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008Arrangements for reducing power consumption
    • H03K19/001Arrangements for reducing power consumption in bipolar transistor circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008Arrangements for reducing power consumption
    • H03K19/0013Arrangements for reducing power consumption in field effect transistor circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003Modifications for increasing the reliability for protection
    • H03K19/00307Modifications for increasing the reliability for protection in bipolar transistor circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003Modifications for increasing the reliability for protection
    • H03K19/00315Modifications for increasing the reliability for protection in field-effect transistor circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Electronic Switches (AREA)

Abstract

实施例涉及用于半导体集成电路的电源上电复位电路,包括:电源电压检测模块,用于检测电源电压并输出第一指示信号,第一指示信号指示电源电压的高低;电流偏置模块,耦合至电源电压检测模块并且包括:第一电流源,用于输出第一基准电流;电阻设定单元,用于基于第一指示信号设定第一电流源的偏置电阻,使得偏置电阻与电源电压相匹配;阈值设定与检测模块,耦合至电流偏置模块并且包括:阈值设定单元,用于基于第一基准电流,设定多个电压阈值,并在电源电压大于多个电压阈值中的最大值时,输出第二指示信;滤波整形单元,用于对第二指示信号进行滤波和整形处理,以生成电源上电复位信号。以此方式,提供了低功耗高可靠性的电源上电复位电路。

Description

用于半导体集成电路的电源上电复位电路
技术领域
本公开总体上涉及半导体集成电路领域,并且更具体地,涉及一种用于半导体集成电路的电源上电复位电路。
背景技术
在集成电路系统中,数字电路正常工作时只有低电平和高电平这两个电平状态,属于离散系统。而供给的电源输入却是模拟电路,属于连续线性系统。芯片的VDD和VSS之间的电压要达到数字电路可正常工作的电压通常需要几毫秒到十几毫秒的时间。
如果电源电压较低,会导致电路输出的逻辑不确定。此外,从上电到时钟电路正常起振也是需要时间的。在电源电压达到稳定之前时钟电路无法正常输出时钟信号。
所以,需要在芯片上电的时候给复位端一个复位信号让其中的数字电路在电源电压达到稳定值之前不要工作。换言之,在上电时,需要给到数字电路一个复位信号,重置上电带来的不定状态,使得整体电路能够正常工作。
此外,对于集成电路系统,可靠的电源上电复位是集成电路系统正确运行必要的前提。若电源电压在达到正常值后发生掉电的情况,现有的复位电路通常无法重新产生复位信号,对集成电路系统的正常运行造成隐患。
在物联网及电池供电应用场景,集成电路系统需要具备低功耗特性,实现低功耗高可靠的电源上电复位与掉电检测电路尤为重要。然而现有的复位电路难以兼备低功耗和高可靠性。
可见,因此,亟需一种低功耗、安全可靠的上电复位电路来提供可靠的复位信号。
发明内容
本公开的目的是提供一种用于半导体集成电路的电源上电复位电路,以提供一种低功耗、安全可靠的上电复位电路来提供可靠的复位信号。
根据本公开的第一方面,提供了一种用于半导体集成电路的电源上电复位电路。该电源上电复位电路包括:电源电压检测模块,用于检测电源电压,并且输出第一指示信号,第一指示信号指示电源电压的高低;电流偏置模块,电流偏置模块被耦合至电源电压检测模块并且包括:第一电流源,用于输出第一基准电流;以及电阻设定单元,用于基于第一指示信号,设定第一电流源的偏置电阻,使得偏置电阻与电源电压相匹配;以及阈值设定与检测模块,阈值设定与检测模块被耦合至电流偏置模块并且包括:阈值设定单元,用于基于第一基准电流,设定多个电压阈值,并且在电源电压大于多个电压阈值中的最大值时,输出第二指示信号,第二指示信号指示电源电压达到预期值;以及滤波整形单元,用于对第二指示信号进行滤波和整形处理,以生成电源上电复位信号。
在根据本公开的实施例中,通过对电源电压进行初步检测,相应地控制基准偏置电流源的偏置电阻,以实现基准电流的稳定。此外,通过设定多个阈值电压,使得电源电压大于所有的阈值电压时才导通,从而确保电源电压达到稳定时输出的复位信号,从而提高了上电复位电路的可靠性。
在一些实施例中,电源电压检测模块包括:判断阈值设定单元,用于设定判断阈值,并且基于电源电压与判断阈值的比较,输出第一控制信号;以及开关单元,被耦合至判断阈值设定单元,用于基于第一控制信号而导通或关断,从而生成第一指示信号。在这样的实施例中,通过将检测到的电源电压与设定的判断阈值比较来实现对电源电压的初步检测,相应地调整基准电流源的偏置电阻,实现缩小宽电源电压范围内电流偏置基准的变化量,在宽电源电压范围内实现稳定的电源检测阈值的同时实现低功耗。
在一些实施例中,电阻设定单元包括:电阻串,包括串联连接的多个电阻性元件,电阻串与第一电流源耦合;以及第一开关,第一开关与电阻串中的至少一个电阻性元件并联连接,并且基于第一指示信号而导通或关断,其中第一开关在导通的情况下使至少一个电阻性元件短路,以设定电阻串的总电阻值,并且第一电流源基于电阻设定单元所设定的总电阻值,输出第一基准电流。在这样的实施例中,通过基于电源电压检测模块的输出信号,对偏置电阻进行设定,以使得偏置电阻与电源电压相匹配,从而可靠地使基准电流保持稳定。
在一些实施例中,电流偏置模块还包括:正反馈锁存单元,用于在电源上电过程中,输出正反馈信号,以加速电源上电复位信号的输出。在这样的实施例中,通过反馈锁存单元,能够避免在电源电压上升至临界值附近时,由于噪声的干扰所导致的电路误动作,从而确保电源上电复位信号输出的可靠性。
在一些实施例中,正反馈锁存单元包括:第二电流源,用于输出第二基准电流;第二镜像电流源,耦合至第二电流源,并且用于对第二基准电流进行镜像;以及第二开关,与第二镜像电流源串联连接,第二开关的受控端与第二电流源的输出端以及阈值设定与检测模块的正反馈输入端耦合,用于在电源上电过程中,正反馈输入端的电位降至预定值时,使得第二开关导通,以将第二电流源的输出端和第二镜像电流源的输入端短接。在这样的实施例中,通过根据电源电压的上升而控制第二开关的导通,从而降低第二镜像电流源输出的电流,进而对阈值设定与检测模块的正反馈输入端的电位进行下拉,以实现加速电源上电复位信号的输出。
在一些实施例中,阈值设定单元包括:第一晶体管;第二晶体管,被耦合至第一晶体管;第三晶体管,被耦合至第二晶体管;以及第四晶体管,被耦合至第三晶体管和第一晶体管;其中第一晶体管、第二晶体管、第三晶体管和第四晶体管被配置为使得:第一晶体管和第二晶体管确定多个电压阈值中的第一阈值;第二晶体管和第三晶体管确定多个电压阈值中的第二阈值;以及第三晶体管和第四晶体管确定多个电压阈值中的第三阈值。在这样的实施例中,通过设定多个阈值,使得只有当电源电压大于所有阈值时,电源上电复位电路才输出上电复位信号。以此方式确保了上电复位的可靠性。
在一些实施例中,电源上电复位电路还包括:电源掉电检测模块,用于检测电源电压的大小,并且在电源电压降到小于掉电重设阈值时,输出重设控制信号,使得电源上电复位信号失效,以重新启动电源上电复位过程。在这样的实施例中,电源上电复位电路能够在电源电压掉电时及时输出控制信号,使得电源上电复位电路重新开始上电复位过程。以此方式,实现了上电复位与掉电检测功能对任何掉电上电情况下的全覆盖,提高了系统可靠性。
在一些实施例中,电源掉电检测模块包括:充电开关单元;放电开关单元;充放电单元,充放电单元耦合至充电开关单元和放电开关单元,并且用于在电源电压稳定时经充电开关单元被充电,以存储电能,并且当电源电压降到低于掉电重设阈值时,经放电开关单元放电,使得在电源电压降到小于掉电重设阈值时,放电开关单元输出第一电位;以及信号输出单元,被耦合至放电开关单元,用于基于第一电位输出重设控制信号。在这样的实施例中,在电源稳定供电的情况下,电源掉电检测模块不消耗任何功耗,充放电单元存储电能。在电源VDD发生快速掉电情况下,放电开关单元和充放电单元协同作用,输出相应的控制信号,使得原上电复位信号无效。实现了在低功耗下对电源掉电的可靠检测。
在一些实施例中,电源掉电检测模块还包括:放电阈值设定单元,包括并联连接的第一放电支路和第二放电支路,第一放电支路和第二放电支路被耦合至放电开关单元,放电阈值设定单元用于设定放电阈值,使得当放电开关单元导通后,充放电单元经第一放电支路和第二放电支路放电,并且当电源电压降到小于放电阈值时,充放电单元仅经第二放电支路放电;其中放电阈值低于掉电重设阈值。在这样的实施例中,通过在放电过程中逐渐减缓充放电单元的放电速度,使得电源掉电检测模块适用于更宽的电源掉电速度范围,如此便可放松对电源掉电速度范围的要求,最终实现更低的功耗。
在一些实施例中,第一开关、第二开关、第一晶体管、第二晶体管、第三晶体管、第四晶体管为MOS管或晶体三极管。在这样的实施例中,通过利用MOS管或晶体三极管作为上述开关或充电开关单元、放电开关单元,能够实现开关的迅速导通和关断。此外,可以利用MOS管或晶体三极管的特性,在电路中设定相应的导通和关断阈值,从而实现可靠的电源上电复位。
通过本发明实施例的方案,实现了低功耗下可靠的电源上电复位,而且能够在电源电压快速掉电的情况下实现掉电检测以及重新上电复位。
提供发明内容部分是为了以简化的形式来介绍对概念的选择,它们在下文的具体实施方式中将被进一步描述。发明内容部分无意标识本公开的关键特征或主要特征,也无意限制本公开的范围。
附图说明
图1示出了根据本公开的一个实施例的用于半导体集成电路的电源上电复位电路方框图。
图2示出了根据本公开的一个实施例的用于半导体集成电路的电源上电复位电路方框图。
图3示意性示出了根据本公开的一个实施例的用于半导体集成电路的电源上电复位电路图。
图4示出了根据本公开的一个实施例的用于半导体集成电路的电源上电复位电路方框图。
图5示出了根据本公开的一个实施例的用于半导体集成电路的电源上电复位电路的信号波形图。
在各个附图中,相同或对应的标号表示相同或对应的部分。
具体实施方式
下面将参照附图更详细地描述本公开的优选实施例。虽然附图中显示了本公开的优选实施例,然而应该理解,可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反,提供这些实施例是为了使本公开更加透彻和完整,并且能够将本公开的范围完整地传达给本领域的技术人员。
在本文中使用的术语“包括”及其变形表示开放性包括,即“包括但不限于”。除非特别申明,术语“或”表示“和/或”。术语“基于”表示“至少部分地基于”。术语“一个示例实施例”和“一个实施例”表示“至少一个示例实施例”。术语“另一实施例”表示“至少一个另外的实施例”。术语“第一”、“第二”等等可以指代不同的或相同的对象。
如在上文中所描述的,现有的上电复位电路难以兼备低功耗和高可靠性,而且在电源电压快速掉电时通常无法重新产生复位信号,对系统的正常运行造成隐患。因此,亟需一种低功耗、安全可靠的上电复位电路来提供可靠的复位信号。
本公开的实施例提供一种用于半导体集成电路的电源上电复位电路,以克服现有的上电复位电路难以兼备低功耗和高可靠性的缺陷,实现了在低功耗下具备高可靠性。在下文中将参考附图结合示例性实施例来详细描述本公开的原理。
图1示出了根据本公开的一个实施例的用于半导体集成电路的电源上电复位电路方框图。如图1所示,用于半导体集成电路的电源上电复位电路10总体上包括:电源电压检测模块100、电流偏置模块110、阈值设定与检测模块120。
电源电压检测模块100,用于检测电源电压,并且输出第一指示信号,第一指示信号指示电源电压的高低。例如,当电源电压大于预定阈值时,输出一高电平信号指示电源电压为高;当电源电压小于预定阈值时,输出一低电平信号指示电源电压为低。
电流偏置模块110被耦合至电源电压检测模块100并且包括电流源和偏置电阻,用于基于第一指示信号,设定第一电流源(图1中未示出)的偏置电阻,使得偏置电阻与电源电压相匹配。通过电源电压检测模块对电源电压进行预检测,根据预检测的结果控制电流偏置模块110中偏置电阻的大小,以缩小宽电源电压范围内电流偏置基准的变化量,实现宽电源电压范围内的偏置稳定性,使得系统低功耗设计适应更宽的电源供电情况。因此能够在宽电源电压范围内实现稳定的电源检测阈值的同时实现低功耗。
阈值设定与检测模块120被耦合至电流偏置模块110,用于设定多个电压阈值,并且在电源电压大于多个电压阈值中的最大值时,输出第二指示信号,第二指示信号指示电源电压达到预期值;此外,对第二指示信号进行滤波和整形处理,以生成电源上电复位信号。
根据该实施例,在电源电压较低的应用下,能够避免因偏置电流过低而导致检测阈值变化过大,避免缩小电源阈值设定与检测模块对电源上电掉电速度的响应范围,从而提高系统可靠性。
此外,阈值设定与检测模块120采用多种阈值进行与逻辑,即从中选择最大的阈值作为上电掉电检测阈值,实现更好的工艺电压温度(PVT)稳定性,增强系统可靠度。
图2示出了根据本公开的一个实施例的用于半导体集成电路的电源上电复位电路方框图。如图2所示,用于半导体集成电路的电源上电复位电路10总体上包括:电源电压检测模块100、电流偏置模块110、阈值设定与检测模块120以及电源掉电检测模块130。
该实施例与图1中所示实施例的区别主要在于增加了电源掉电检测模块130。因此与图1中所示实施例相同的部分不再描述。
如前面所提到的,现有的电源上电复位与电源掉电检测通常是分开设计,电源上电复位电路难以同时兼备低功耗又能够高可靠复位的特性,尤其是快速掉电再上电时无法重新产生复位信号,而做到可靠复位往往又达不到低功耗。
该实施例中,通过增加电源掉电检测模块130,使得电源上电复位电路同时兼备电源掉电检测功能。
该实施例中,电源掉电检测模块130,用于检测电源电压的大小,并且在电源电压降到小于掉电重设阈值时,输出重设控制信号,使得电源上电复位信号失效,以重新启动电源上电复位过程。在这样的实施例中,电源上电复位电路能够在电源电压掉电时及时输出控制信号,使得电源上电复位电路重新开始上电复位过程。
通过采用电源掉电检测模块130,使得在电源阈值设定与检测模块因自身低功耗导致难以响应电源快速掉电再上电的情况下,为电源阈值设定与检测模块提供快速放电复位辅助,从而使系统实现在任何速度上电掉电情况下的可靠上电复位与掉电检测功能。以此方式,实现了上电复位与掉电检测功能对任何掉电上电情况下的全覆盖,提高了系统可靠性。
图3示出了根据本公开的一个实施例的用于半导体集成电路的电源上电复位电路框图。如图2所示,该实施例中,用于半导体集成电路的电源上电复位电路10总体上包括:电源电压检测模块100、电流偏置模块110、阈值设定与检测模块120以及电源掉电检测模块130。
在一些实施例中,电源电压检测模块100包括:判断阈值设定单元102,用于设定判断阈值,即,设定一阈值,使得电源电压大于该阈值时,输出相应的控制信号。该实施例中,基于电源电压与判断阈值的比较,输出第一控制信号。通过设定一判断阈值,可以对电源电压进行初步检测,以便根据电源电压值调整相应的电流偏置模块中的偏置电阻。
在一些实施例中,电源电压检测模块100还包括开关单元104,开关单元104被耦合至判断阈值设定单元102,基于判断阈值设定单元102输出的第一控制信号而导通或关断,从而生成第一指示信号,该第一指示信号指示电源电压的高低。开关单元可以通过多种方式实现,例如,可以使用MOS FET、晶闸管或者晶体三极管,其能够对第一控制信号做出快速响应。
在这样的实施例中,通过将检测到的电源电压与设定的判断阈值进行比较来实现对电源电压的初步检测,相应地调整基准电流源的偏置电阻,实现缩小宽电源电压范围内电流偏置基准的变化量,在宽电源电压范围内实现稳定的电源检测阈值的同时实现低功耗。
在一些实施例中,电流偏置模块110包括:第一电流源112,用于输出第一基准电流,第一电流源112可以采用电流镜,即,镜像恒流源,它是模拟集成电路中常用的一种标准部件,它的受控电流与输入参考电流相等,即输入输出电流传输比等于1。其特点是输出电流是对输入电流按一定比例的“复制”,用来产生偏置电流和作为有源负载。
在一些实施例中,电流偏置模块110包括电阻设定单元114,电阻设定单元114用于基于第一指示信号,设定第一电流源112的偏置电阻,即,用于根据来自电源电压检测模块100的指示信号,设定相应的电阻值,使得偏置电阻与电源电压相匹配。在一些实施例中,这可通过,例如,根据指示信号来改变偏置电阻的阻值来实现,例如可并联、串联、短路相应的电阻。在这样的实施例中,通过基于电源电压检测模块的输出信号,对偏置电阻进行设定,以使得偏置电阻与电源电压相匹配,从而使基准电流保持稳定。应当理解,在其他实施例中,电阻设定单元还可以具有其他结构,本公开的范围在此方面不受限制。
在一些实施例中,电流偏置模块110包括正反馈锁存单元116,正反馈锁存单元116用于在电源上电过程中,输出正反馈信号,以加速电源上电复位信号的输出。这可通过在电源上电过程中,监测反馈输入端的电压(后面详细介绍)并改变对反馈输入端的电压的上拉电流来实现。设置正反馈锁存单元的目的在于避免在电源电压上升至临界值(此时上电复位电路即将输出上电复位信号)附近时,由于噪声的干扰所导致的电路误动作,从而确保电源上电复位信号输出的可靠性。
在一些实施例中,阈值设定与检测模块120包括阈值设定单元122,阈值设定单元用于基于第一基准电流,设定多个电压阈值,使得只有在电源电压大于多个电压阈值中的最大值时,换言之,大于多个阈值中的所有阈值时,输出第二指示信号,第二指示信号指示电源电压达到预期值。
通过设定多个阈值电压,使得电源电压大于所有的阈值电压时才导通,从而确保电源电压达到稳定时输出复位信号,从而提高了上电复位电路的可靠性。
在一些实施例中,阈值设定与检测模块120包括滤波整形单元124,用于对第二指示信号进行滤波和整形处理,以生成电源上电复位信号。其中滤波整形处理处理包括消除信号中的噪声干扰,并实现波形的变换,例如将非矩形波变成矩形波,或者将上升沿和下降沿不理想的波形变换为较理想的矩形脉冲。以此方式,能够消除干扰,提高电源上电复位的可靠性。
在一些实施例中,电源掉电检测模块130,用于检测电源电压的大小,并且在电源电压降到小于掉电重设阈值时,输出重设控制信号,使得电源上电复位信号失效,以重新启动电源上电复位过程。在这样的实施例中,电源上电复位电路能够在电源电压掉电(尤其是快速掉电,微秒级的掉电速度)时及时输出控制信号,使得电源上电复位电路重新开始上电复位过程。以此方式,实现了上电复位与掉电检测功能对任何掉电上电情况下的全覆盖,提高了系统可靠性。
在一些实施例中,电源掉电检测模块130包括:充电开关单元132;放电开关单元136;充放电单元134,放电阈值设定单元138以及信号输出单元140。其中充电开关单元132和放电开关单元136可以是开关元件,如用MOS管或晶体三极管等构成,用于控制充放电单元134的充电路径以及放电路径的通或断。
充放电单元134耦合至充电开关单元132和放电开关单元136,在电源电压稳定时,充电开关单元132导通,充放电单元134经充电开关单元132被充电,以存储电能。当电源电压降到低于掉电重设阈值时,充电开关单元132关断,放电开关单元136导通,充放电单元134经放电开关单元136放电,使得在电源电压降到小于掉电重设阈值时,放电开关单元136输出第一电位。信号输出单元140,被耦合至放电开关单元,用于基于第一电位输出重设控制信号。
在这样的实施例中,在电源稳定供电的情况下,电源掉电检测模块不消耗任何功耗,充放电单元存储电能。在电源VDD发生快速掉电情况下,放电开关单元136和充放电单元134协同作用,输出相应的控制信号,使得原上电复位信号无效。实现了在低功耗下对电源掉电的可靠检测。
在一些实施例中,电源掉电检测模块130还包括:放电阈值设定单元138,用于设定放电阈值,使得当放电开关单元136导通后,并且当电源电压降到小于放电阈值时,改变充放电单元134的放电路径,以改变放电路径减缓放电速度,例如,由之前的两条放电路径变为一条放电路径。在这样的实施例中,通过在放电过程中逐渐减缓充放电单元的放电速度,使得电源掉电检测模块适用于更宽的电源掉电速度范围,如此便可放松对电源掉电速度范围的要求,最终实现更低的功耗。
图4示出了根据本公开的一个实施例的用于半导体集成电路的电源上电复位电路图。如图4所示,用于半导体集成电路的电源上电复位电路总体上具有与附图2和3所示的用于半导体集成电路的电源上电复位电路总体10类似的结构,包括:电源电压检测模块100、电流偏置模块110、阈值设定与检测模块120以及电源掉电检测模块130。然而,与附图2和3中不同的是,该实施例中的用于半导体集成电路的电源上电复位电路10示出了更详尽的电路结构。
如图4所示,电源电压检测模块100包括:NMOS管MN5(第五晶体管)、MN6(第六晶体管),PMOS管MP7(第七晶体管)、MP8(第八晶体管)、MP9(第九晶体管)。
第七晶体管MP7的栅极与第五晶体管MN5的栅极相连,第七晶体管MP7的漏极与第五晶体管MN5的源极相连,并接到VSS(电路公共接地端),第七晶体管MP7的源极与第六晶体管MN6的源极相连。第六晶体管MN6的栅极连接到VDD(电源电压),第六晶体管MN6的漏极连接第八晶体管MP8的漏极以及第九晶体管MP9的栅极。第八晶体管MP8的栅极连接到电源电压检测模块100中的基准电流源(MP5和MP4构成,后文详述),对基准电流源的基准电流进行镜像。第九晶体管MP9的源极与第八晶体管MP8的源极相连并且连接至VDD,第九晶体管MP9的漏极与第五晶体管MN5的漏极相连。
其中第五晶体管MN5、第六晶体管MN6和第七晶体管MP7构成判断阈值设定单元,用于设定判断阈值,来初步判断电源电压的大小。即,可通过将电源电压与该阈值进行比较来初步判断电源电压的高低,基于比较的结果,输出第一控制信号。
其中电源判断阈值VD_th0=(VBN+Vgsp8+Vgsn6),VBN为第十晶体管MN0的栅极电位,其等于第五晶体管MN5的栅极电位,由于第五晶体管MN5的源极接VSS,所以第五晶体管MN5的Vgsn5即等于VBN,Vgsp8为第八晶体管MP8的导通阈值电压Vgsp8,Vgsn6为第六晶体管MN6的导通阈值电压Vgsn6。另外可通过在第六晶体管MN6和第八晶体管MP8之间串联上更多NMOS管或PMOS管,以改变电源检测模块的阈值。
从图4可知,当VDD小于VD_th0时,第六晶体管MN6截止,第八晶体管MP8导通,节点VY为高电平,第九晶体管MP9截止,节点VX为低电平,此时阈值设定与检测模块120中的第一开关MS1导通。反之,当VDD大于VD_th0时,第八晶体管MP8导通,节点VY为低电平,节点VX为高电平,第一开关MS1关断(后面对此详细说明)。
如图4所示,电流偏置模块110包括:PMOS管MS1;电阻性元件MR0,MR1,MR2;PMOS管MP6(第十四晶体管)、MP5(第十三晶体管)、MP4(第十二晶体管)、 MS2(第二开关);NMOS管MN0(第十晶体管),MN4。
其中PMOS管MS1的栅极与节点VX相连,即接收来自电源电压检测模块100的第一指示信号。PMOS管MS1的漏极与第十晶体管MN0的漏极以及MR2的漏极相连, PMOS管MS1的源极与MR2的源极相连,即 PMOS管MS1与MR2并联连接。该实施例中,PMOS管MS1作为开关使用,下文称为“第一开关MS1”。电阻性元件MR0、MR1、MR2用PMOS管实现,其栅极连接在一起并接到VSS(电路公共接地端),MR0的源极与VDD相连, MR0的漏极与MR1的源极相连, MR1的漏极与MR2的源极相连,即,电阻性元件MR0,MR1,MR2三者串联连接。
第十二晶体管MP4、第十三晶体管MP5和第十四晶体管MP6的源极连接至VDD,第十二晶体管MP4的栅极与第十三晶体管MP5的栅极、漏极及第十四晶体管MP6的栅极相连。第十四晶体管MP6的漏极与第二开关MS2的源极相连。第二开关MS2的漏极与第十三晶体管MP5的漏极相连,第二开关MS2的栅极与阈值设定与检测模块120的正反馈输入端VD1及第十二晶体管MP4的漏极相连。
如图4所示,电阻性元件MR0,MR1,MR2串联在一起,构成一电阻串。此外,该电阻串与第一开关MS1构成电阻设定单元。当VDD小于VD_th0时,VX节点为低电平,第一开关MS1导通,电阻性元件MR2被短路。此时,电流偏置模块110的偏置电阻变为MR0+MR1。可见,在电源电压低于预定值时,则电流偏置模块110的偏置电阻被降低,以避免电流偏置过低。
反之,当VDD大于VD_th0时,第六晶体管MN6导通,节点VY为低电平,节点VX为高电平,第一开关MS1关断。电流偏置模块110的电阻为MR0+MR1+MR2,即电阻变大,以避免电流偏置过高。
MOS管MS0的栅极接电源上电复位信号POR。在开始上电复位的过程中,POR为低电平,PMOS管MS0导通。此时,电阻性元件MR1和MR2被短路,偏置电阻为MR0。当电源电压上升到复位阈值之后,POR变高,MS0关断,偏置电阻变成MR0+MR1。当电源电压继续上升至VD_th0之后,MS1也关断,偏置电阻变成MR0+MR1+MR2。即,随着电源电压的升高,偏置电阻也相应地增大,电流随之变小。
在这样的实施例中,通过基于电源电压检测模块的输出信号,对偏置电阻进行设定,以使得偏置电阻与电源电压相匹配,从而可使基准电流保持稳定。在该实施例中,通过MOS管MS0作为开关,控制偏置电阻,使得在POR变高后,MS0关断,偏置电阻变大,偏置电流减小,电路的上电复位阈值也相应变小,从而能够实现迟滞的效果,避免POR发生频繁翻转。
在本发明的优选实施例中,示出了以MOS管(尤其是倒比MOS管)作为电阻性元件MR0,MR1,MR2,并作为偏置电阻,这样可以节约集成电路芯片的面积。在其他实施例中,根据需要,例如在芯片面积不受限的情况下也可以用电阻器代替MOS管,同样能够实现根据电源电压对偏置电阻进行设定使得偏置电阻与电源电压相匹配。
图4中电阻性元件MR0,MR1,MR2以及MS1和MS0的连接方式仅仅是示例性的,本发明的实施例并不限于图4中具体的连接方式,而是可以改用其他的连接方式,所使用的MOS管的数量也不限于图4中所示的数量。在一些实施例中,可以串联和/或并联更多的MOS管。在一些实施例中,根据电源电压检测模块100输出的第一指示信号,短路电阻串中的一个或多个电阻,改变串联和/或并联的开关管的数量。以此方式,设定电阻串的总电阻值,并且第一电流源112基于电阻设定单元114所设定的总电阻值,输出第一基准电流。
在图4中,第十二晶体管MP4和第十三晶体管MP5构成第二电流源,第十四晶体管MP6配置为对第二电流源的基准电流进行镜像。第二开关MS2与第十二晶体管MP4、第十三晶体管MP5和第十四晶体管MP6构成正反馈锁存单元。第二开关MS2与第二镜像电流源MP6串联连接,第二开关MS2的受控端与第十二晶体管MP4的输出端以及阈值设定与检测模块120的正反馈输入端(VD1)耦合。在电源上电过程中正反馈输入端的电位降至预定值时,第二开关MS2导通,以将第十四晶体管MP6和第十三晶体管MP5并联起来,从而降低第十二晶体管MP4的镜像电流输出,进而加快正反馈输入端(VD1)的快速下降。
在VD1下降至第三晶体管MP1管的漏源电流大于第二晶体管MN1的漏源电流时,VC1上升,PORB下降,经施密特反相器进行滤波整形后,输出上升的POR。而第三晶体管MP1、第二晶体管MN1管存在器件噪声,电源VDD也可能存在噪声与抖动,如果VD1下降缓慢,此种情况下,第三晶体管MP1和第二晶体管MN1的漏源电流大小关系将存在频繁翻转,导致POR存在频繁翻转毛刺。因此,正反馈锁存让VD1快速下降,快速确保第三晶体管MP1的漏源电流大于第二晶体管MN1的漏源电流,从而消除POR毛刺。
此外,第二开关MS2导通前,第十二晶体管MP4的电流=( MP4尺寸 / MP5尺寸)·MN4漏源电流;第二开关MS2导通后,第十二晶体管MP4的电流=[ MP4尺寸 / ( MP5尺寸+MP6尺寸)·MN4漏源电流。如此便可知MS2导通后,第十二晶体管MP4的电流变小。第十二晶体管MP4是用于上拉VD1的,若第十二晶体管MP4中电流变小,则下拉作用变大,降低MP上拉电流,使得VD快速下降。从而对VD1的电位下拉,以实现加速电源上电复位信号的输出。
应当理解,在其他实施例中,正反馈锁存单元还可以具有其他结构,本公开的范围在此方面不受限制。
如图4所示,阈值设定与检测模块120包括第一晶体管MN2;第二晶体管MN1,第三晶体管MP1,第四晶体管MP2,电容器C1以及第十三晶体管MN3和第十四晶体管MP3。其中第一晶体管MN2,第二晶体管MN1,第三晶体管MP1,第四晶体管MP2构成阈值设定单元。
在一些实施例中,第一晶体管MN2的栅极连接至VDD;第二晶体管MN1的栅极连接至第一晶体管MN2的源极;第三晶体管MP1的漏极连接至第二晶体管MN1的漏极;第四晶体管MP2的源极连接至第三晶体管MP1的栅极,第四晶体管MP2的漏极连接至第一晶体管MN2的漏极。
其中第一晶体管MN2和第二晶体管MN1确定多个电压阈值中的第一阈值,该第一阈值等于VD_thn=(Vgsn1+Vgsn2)。
第二晶体管MN1和第三晶体管MP1确定多个电压阈值中的第二阈值,该第二阈值等于VD_thnp=(Vgsn1+Vgsp1)。
第三晶体管MP1和第四晶体管MP2确定多个电压阈值中的第三阈值,该第三阈值等于VD_thp=(Vgsp1+Vgsp2)。
其中Vgsn1表示第二晶体管MN1的导通阈值Vgs,Vgsn2表示第一晶体管MN2的导通阈值Vgs,Vgsp1表示第三晶体管MP1的导通阈值Vgs,Vgsp2表示第四晶体管MP2的导通阈值Vgs。
以第二晶体管MN1和第三晶体管MP1为例说明该导通阈值的确定方法。假设第一晶体管MN2和第四晶体管MP2均导通,此时相当于第二晶体管MN1和第三晶体管MP1的栅极短接,此条件下第二晶体管MN1和第三晶体管MP1导通需要VDD等于二者的Vgs之和,即VD_thnp=(Vgsn1+Vgsp1)。类似地,分别假设第一晶体管MN2和第四晶体管MP2导通,可确定另外两个阈值。
在这样的实施例中,通过设定多个阈值,使得只有当电源电压大于所有阈值时,电源上电复位电路才输出上电复位信号。
应当理解,在其他实施例中,阈值设定单元还可以具有其他结构,本公开的范围在此方面不受限制。
电容器C1为滤波电容器,其一端连接至VSS,另一端连接至第十三晶体管MN3的栅极与第二晶体管MN1的漏极的交点,用于滤除VC1上的毛刺与噪声。
第十四晶体管MP3也对所述第二基准电流进行镜像,用于为MOS管MN3和施密特反相器SMT提供基准电流。
施密特反相器SMT的一端连接至第十三晶体管MN3的漏极。在该实施例中,施密特反相器SMT在作为优选方案。它的功能是将PORB波形进一步驱动反相,并进一步抑制噪声,避免输出频繁翻转。在一些实施例中,可以采用迟滞比较器,来实现同样的目的。
如图4所示,第十五晶体管MN7以及第十六晶体管MN8均对第一电流源的基准电流进行镜像,从而为电源掉电检测模块130中的元件提供基准电流。
其中第十七晶体管MN9、第二十晶体管MN10和第十九晶体管MN11、构成放电阈值设定单元。应当理解,在其他实施例中,放电阈值设定单元还可以具有其他结构,本公开的范围在此方面不受限制。
在电源掉电检测模块130中,MOS管MP11(第二十一晶体管)的源极连接至VDD,栅极连接至电容器C0的一端,漏极连接至MOS管MP10(第二十晶体管)。在电源电压稳定时,第二十一晶体管MP11导通,VDD经第二十一晶体管MP11对电容器C0充电。电容器C0被充电后存储电能。
当电源电压发生掉电时,电源电压降到低于第一掉电阈值时,第二十一晶体管MP11关断,第二十晶体管MP10导通,电容器C0经第二十晶体管MP10放电。在电源电压继续降低到小于第二掉电阈值时,放电开关单元136输出第一电位。第一掉电阈值为VC0-Vthp10,其中VC0为电容器端电压,Vthp10为第二十晶体管MP10的导通阈值。也就是说,当VC0与VDD之间的差值大于第二十晶体管MP10的导通阈值Vthp10时,第二十晶体管MP10导通。当VDD降至第二十晶体管MP10导通后,电容C0通过第十九晶体管MN11、第十七晶体管MN9构成的第一支路以及第十九晶体管MN11、第十八晶体管MN10和第十六晶体管MN8构成的第二支路放电。当电源VDD降至第十七晶体管MN9 与第十八晶体管MN10 构成的导通阈值(Vthn9+Vthn10)之后,关闭第十七晶体管MN9,电容仅通过第十九晶体管MN11、第十八晶体管MN10和第十六晶体管MN8构成的第二支路进行放电,以减缓VC0的放电速度,使得电源掉电检测模块130适用于更宽的电源掉电速度范围,如此便可放松对电源掉电速度范围的要求,最终实现更低的功耗。
随着电容器继续放电,第二十晶体管MP10导通,当VC0和VDD的差值增大,节点Vz将被上拉至高,该高电平使得下拉开关MS5和MS6导通,Vz点的电位经反相器INV反相后,输出低电平,该低电平使得上拉开关MS3和MS4导通,进而把节点VC1和POR拉低,并且把节点VD1和PORB拉高,该将电路恢复至原始状态,以进入新的重新上电复位阶段。
在一些实施例中,开关可以由MOSFET构成。通过控制MOSFET的栅极电压,可以使MOSFET在导通和断开状态之间切换。在一些实施例中,开关可以由晶闸管或者晶体三极管构成。在其他实施例中,所述开关还可以为其他类型的开关器件,本公开的范围在此方面不受限制。
在一些实施例中,在电源电压降到小于掉电重设阈值时,输出重设控制信号,使得电源上电复位信号失效,以重新启动电源上电复位过程。在这样的实施例中,电源上电复位电路能够在电源电压掉电时,尤其是快速掉电时(微秒级),及时输出控制信号,使得电源上电复位电路重新开始上电复位过程。以此方式,实现了上电复位与掉电检测功能对任何掉电上电情况下的全覆盖,提高了系统可靠性。
图5示意性示出了根据本公开的一个实施例的用于半导体集成电路的电源上电复位电路的信号波形图。如图5所示,示出了在电源电压上电以及掉电过程中VDD,VD1,VC1和POR各点的波形图。下面结合波形图描述电路中相关元件的工作状态。
在电源上电过程中,电源VDD从t1时刻开始,电压逐渐上升。 在VDD小于上电复位阈值之前,即第一晶体管MN2和第四晶体管MP2这一路径未导通之前,VD1被电流镜支路(第十二晶体管MP4)上拉至VDD。当电源电压继续上升,使得第一晶体管MN2和第四晶体管MP2这一路径开始导通(时刻t2),出现下拉电流。随着电源电压增大,下拉电流大于第十二晶体管MP4的上拉电流,VD1将开始从VDD往下降。当VD1降至第二开关MS2导通时,电流镜支路(第十二晶体管MP4)的镜像比例变小,即第十二晶体管MP4对VD1的上拉电流变小。故VD1将更快地被下拉而迅速降低(时刻t3),此时第三晶体管MP1导通且电流大于第二晶体管MN1的导通电流,VC1被拉高(时刻t4),最终POR输出高电平。
当电源VDD掉电时(时刻t4),由于下拉电流跟着变小,所以,VD1也跟着稍微下降一些。当VDD下降至掉电检测阈值时,第一晶体管MN2和第四晶体管MP2支路的下拉电流将等于第十二晶体管MP4的上拉电流。随着电源进一步下降,第十二晶体管MP4的上拉电流大于第一晶体管MN2和第四晶体管MP2的下拉电流(电源电压降低,MP2、MN2支路将向关断的方向变化),即VD1将往VDD方向上升(时刻t5),因此MP1电流变小且向关断方向变化,MS2也向关断方向变化,电流镜第十二晶体管MP4的镜像比例将变大,上拉电流进入变大转折点,进而更快地拉高VD1,直至升高为VDD(时刻t6)并跟随VDD,彻底关闭MP1。而VC1将被MN1下拉为低电平,最终POR输出低电平。
通过此处的描述可知,电流偏置模块110和阈值设定与检测模块120也能够实现掉电检测,然后重新复位,但由于此两模块的功耗很低,难以对快速掉电情况进行有效的及时检测。
电源掉电检测模块130作为快速掉电检测模块正是用来弥补上述缺陷。当电源掉电速度降低,电流偏置模块110和阈值设定与检测模块120起到掉电检测作用(即取决于“掉电检测阈值”而起作用),而电源掉电检测模块130不起作用;当掉电速度较快(微秒级),电源掉电检测模块130起作用(即取决于“VC0-Vthp10”的值而起作用),而电流偏置模块110和阈值设定与检测模块120不起作用;当电源掉电速度中等,“掉电检测阈值”和“VC0-Vthp10”二者中哪个先满足,哪个就起作用。换言之,根据不同的掉电速度,电流偏置模块110和阈值设定与检测模块120这二者以及电源掉电检测模块130,可分别基于自身的判断阈值来决定是否对掉电做出响应。通过设置相应的参数,使得电源掉电检测模块130的快速掉电检测的范围(电源掉电速度范围)与电流偏置模块110和阈值设定与检测模块120的慢速掉电检测范围存在交叠,使得整体系统适应任何速度下的掉电检测。
以上已经描述了本公开的各实施例,上述说明是示例性的,并非穷尽性的,并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下,对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择,旨在最好地解释各实施例的原理、实际应用或对市场中的技术改进,或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。
以上仅为本公开的可选实施例,并不用于限制本公开,对于本领域的技术人员来说,本公开可以有各种更改和变化。凡在本公开的精神和原则之内,所作的任何修改、等效替换、改进等,均应包含在本公开的保护范围之内。

Claims (11)

1.一种用于半导体集成电路的电源上电复位电路,包括:
电源电压检测模块(100),用于检测电源电压,并且输出第一指示信号,所述第一指示信号用于指示所述电源电压;
电流偏置模块(110),所述电流偏置模块(110)被耦合至所述电源电压检测模块(100)并且包括:
第一电流源(112),用于输出第一基准电流;以及
电阻设定单元(114),用于基于所述第一指示信号,设定所述第一电流源(112)的偏置电阻,使得所述偏置电阻与所述电源电压相匹配;以及
阈值设定与检测模块(120),所述阈值设定与检测模块(120)被耦合至所述电流偏置模块(110)并且包括:
阈值设定单元(122),用于基于所述第一基准电流,设定多个电压阈值,并且在所述电源电压大于所述多个电压阈值中的最大值时,输出第二指示信号,所述第二指示信号用于指示所述电源电压达到预期值;以及
滤波整形单元(124),用于对所述第二指示信号进行滤波和整形处理,以生成电源上电复位信号;
所述电源上电复位电路,还包括:
电源掉电检测模块(130),用于检测所述电源电压的大小,并且在所述电源电压降到小于掉电重设阈值时,输出重设控制信号,使得所述电源上电复位信号失效,以重新启动电源上电复位过程;所述电源掉电检测模块(130)包括:
充放电单元(134),用于在所述电源电压稳定时被充电,以存储电能,并且当所述电源电压降到低于第一掉电阈值时放电,使得在所述电源电压降到小于第二掉电阈值时,放电开关单元(136)输出第一电位,所述第二掉电阈值小于所述第一掉电阈值;
信号输出单元(140),被耦合至所述放电开关单元,用于基于所述第一电位输出所述重设控制信号。
2.根据权利要求1所述的电源上电复位电路,其中所述电源电压检测模块(100)包括:
判断阈值设定单元(102),用于设定判断阈值,并且基于所述电源电压与所述判断阈值的比较,输出第一控制信号;以及
开关单元(104),被耦合至所述判断阈值设定单元(102),用于基于所述第一控制信号而导通或关断,从而生成所述第一指示信号。
3.根据权利要求1所述的电源上电复位电路,其中所述电阻设定单元(114)包括:
电阻串,包括串联连接的多个电阻性元件(MR0,MR1,MR2),所述电阻串与所述第一电流源(112)耦合;以及
第一开关(MS1),所述第一开关(MS1)与所述电阻串中的至少一个电阻性元件并联连接,并且基于所述第一指示信号而导通或关断,
其中所述第一开关(MS1)在导通的情况下使所述至少一个电阻性元件短路,以设定所述电阻串的总电阻值,并且
所述第一电流源(112)基于所述电阻设定单元(114)所设定的总电阻值,输出所述第一基准电流。
4.根据权利要求1所述的电源上电复位电路,其中所述电流偏置模块(110)还包括:
正反馈锁存单元(116),用于在电源上电过程中,输出正反馈信号,以加速所述电源上电复位信号的输出。
5.根据权利要求4所述的电源上电复位电路,其中所述正反馈锁存单元(116)包括:
第二电流源(MP5,MP4),用于输出第二基准电流;
第二镜像电流源(MP6),耦合至所述第二电流源(MP5,MP4),并且用于对所述第二基准电流进行镜像;以及
第二开关(MS2),与所述第二镜像电流源(MP6)串联连接,所述第二开关(MS2)的受控端与所述第二电流源(MP5,MP4)的输出端以及所述阈值设定与检测模块(120)的正反馈输入端耦合,用于在所述电源上电过程中,所述正反馈输入端的电位降至预定值时,使得所述第二开关(MS2)导通,以将所述第二电流源(MP5,MP4)的输入端和所述第二镜像电流源(MP6)的输出端短接。
6.根据权利要求1所述的电源上电复位电路,其中所述阈值设定单元(122)包括:
第一晶体管(MN2);
第二晶体管(MN1),被耦合至所述第一晶体管(MN2);
第三晶体管(MP1),被耦合至所述第二晶体管(MN1);以及
第四晶体管(MP2),被耦合至所述第三晶体管(MP1)和所述第一晶体管(MN2);
其中所述第一晶体管(MN2)、所述第二晶体管(MN1)、所述第三晶体管(MP1)和所述第四晶体管(MP2)被配置为使得:
所述第一晶体管(MN2)和所述第二晶体管(MN1)确定所述多个电压阈值中的第一阈值;
所述第二晶体管(MN1)和所述第三晶体管(MP1)确定所述多个电压阈值中的第二阈值;以及
所述第三晶体管(MP1)和所述第四晶体管(MP2)确定所述多个电压阈值中的第三阈值。
7.根据权利要求1所述的电源上电复位电路,其中所述电源掉电检测模块(130)还包括:
充电开关单元(132);以及
所述放电开关单元(136);
所述充放电单元(134)耦合至所述充电开关单元(132)和所述放电开关单元(136)。
8.根据权利要求7所述的电源上电复位电路,其中所述掉电检测模块(130)还包括:
放电阈值设定单元(138),包括并联连接的第一放电支路和第二放电支路,所述第一放电支路和第二放电支路被耦合至所述放电开关单元(136),所述放电阈值设定单元(138)用于设定放电阈值,使得当所述放电开关单元(136)导通后,所述充放电单元(134)经所述第一放电支路和所述第二放电支路放电,并且当所述电源电压降到小于所述放电阈值时,所述充放电单元(134)仅经所述第二放电支路放电;
其中所述放电阈值小于所述第一掉电阈值,并且大于所述第二掉电阈值。
9.根据权利要求3所述的电源上电复位电路,其中所述第一开关(MS1)为MOS管或晶体三极管。
10.根据权利要求5所述的电源上电复位电路,其中所述第二开关(MS2)为MOS管或晶体三极管。
11.根据权利要求6所述的电源上电复位电路,其中所述第一晶体管(MN2)、所述第二晶体管(MN1)、所述第三晶体管(MP1)和所述第四晶体管(MP2)为MOS管或晶体三极管。
CN202011259068.3A 2020-11-12 2020-11-12 用于半导体集成电路的电源上电复位电路 Active CN112073050B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011259068.3A CN112073050B (zh) 2020-11-12 2020-11-12 用于半导体集成电路的电源上电复位电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011259068.3A CN112073050B (zh) 2020-11-12 2020-11-12 用于半导体集成电路的电源上电复位电路

Publications (2)

Publication Number Publication Date
CN112073050A CN112073050A (zh) 2020-12-11
CN112073050B true CN112073050B (zh) 2021-02-09

Family

ID=73655849

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011259068.3A Active CN112073050B (zh) 2020-11-12 2020-11-12 用于半导体集成电路的电源上电复位电路

Country Status (1)

Country Link
CN (1) CN112073050B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115015796B (zh) * 2022-08-08 2022-10-14 深圳市恒运昌真空技术有限公司 一种射频电源信号采集方法及装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0787993A4 (en) * 1995-08-21 1999-09-15 Matsushita Electronics Corp VOLTAGE DETECTION SYSTEM, RESET / RESET CIRCUIT, AND SEMICONDUCTOR DEVICE
CN2438273Y (zh) * 2000-06-12 2001-07-04 麦肯积体电路股份有限公司 检测电源电压切入点电路
CN102353904B (zh) * 2011-06-30 2015-06-03 上海新进半导体制造有限公司 电池电压检测模块及电路、逻辑传递电路
CN102694542B (zh) * 2012-05-09 2016-12-07 北京华大信安科技有限公司 信号隔离方法、装置及芯片
CN105049028B (zh) * 2015-08-20 2018-10-16 上海华力微电子有限公司 一种防止i/o电路不确定态的上电检测电路

Also Published As

Publication number Publication date
CN112073050A (zh) 2020-12-11

Similar Documents

Publication Publication Date Title
US5581206A (en) Power level detection circuit
US5172012A (en) Power-on clearing circuit in semiconductor IC
CN107272856B (zh) 低功率复位电路
KR100487536B1 (ko) 파워-온 리셋 회로
US6181173B1 (en) Power-on reset circuit
JP4540610B2 (ja) 半導体集積回路装置及びそれを用いた電源電圧監視システム
CN110837267B (zh) 一种高可靠性上电复位电路
TW201626722A (zh) 低功率外部偏壓式開機重設電路
KR20160149138A (ko) 열 검출 회로
CN112073050B (zh) 用于半导体集成电路的电源上电复位电路
CN112994672B (zh) 一种上电复位电路
EP1034619B1 (en) Zero power power-on-reset circuit
US6809577B2 (en) Semiconductor integrated circuit having internal power supply voltage down conversion circuit
CN113890520A (zh) 复位电路
KR100323987B1 (ko) 집적회로
JP5377421B2 (ja) 半導体集積回路
CN210157165U (zh) 下电复位电路及电源装置
KR100568107B1 (ko) 고속 및 저전력 전압 레벨 변환 회로
US10879858B2 (en) Oscillator circuit using comparator
CN216794968U (zh) 复位电路
KR100201719B1 (ko) 랫치업 방지회로를 갖춘 반도체 집적회로
CN111736087A (zh) 电源检测电路
CN110429930B (zh) 下电复位电路及电源装置
JP2006074210A (ja) 半導体集積回路装置のリセット回路
US6075382A (en) Buffer for integrated circuit pads

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: 310056 Room 501, block a, 5 / F, building 4, 351 Changhe Road, Changhe street, Binjiang District, Hangzhou City, Zhejiang Province

Patentee after: Hangzhou Jinghua Microelectronics Co.,Ltd.

Address before: 310056 Room 501, block a, 5 / F, building 4, 351 Changhe Road, Changhe street, Binjiang District, Hangzhou City, Zhejiang Province

Patentee before: HANGZHOU SDIC MICROELECTRONICS Co.,Ltd.

CP01 Change in the name or title of a patent holder